CN108417559A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN108417559A
CN108417559A CN201810123078.0A CN201810123078A CN108417559A CN 108417559 A CN108417559 A CN 108417559A CN 201810123078 A CN201810123078 A CN 201810123078A CN 108417559 A CN108417559 A CN 108417559A
Authority
CN
China
Prior art keywords
liner
divided
substrate
spacer
semiconductor encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810123078.0A
Other languages
English (en)
Other versions
CN108417559B (zh
Inventor
陈毅
叶昶麟
高仁杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202110824309.2A priority Critical patent/CN113555335A/zh
Publication of CN108417559A publication Critical patent/CN108417559A/zh
Application granted granted Critical
Publication of CN108417559B publication Critical patent/CN108417559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2291—Supports; Mounting means by structural association with other equipment or articles used in bluetooth or WI-FI devices of Wireless Local Area Networks [WLAN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/10—Resonant slot antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体封装装置包含第一衬底、第二衬底和第一间隔件。所述第一衬底包含第一经划分衬垫。所述第二衬底包含安置于所述第一经划分衬垫上方的第二经划分衬垫。所述第一间隔件安置于所述第一经划分衬垫与所述第二经划分衬垫之间。所述第一间隔件与所述第一经划分衬垫和所述第二经划分衬垫接触。

Description

半导体封装装置及其制造方法
相关申请的交叉引用
本申请要求2017年2月8日申请的第62/456,553号美国临时申请的权和优先权益，所述美国临时申请的内容以全文引用的方式并入本文中。
技术领域
本公开大体上涉及一种半导体封装装置和一种制造所述半导体封装装置的方法，并涉及一种包含天线结构的半导体封装装置和一种制造所述半导体封装装置的方法。
背景技术
移动通信的发展以引起对于高数据速率和稳定通信质量的需求，且高频无线传输(例如28GHz或60GHz)已变成移动通信行业中的一个最重要的话题。为了实现此类高频无线发射，可在具有自约十毫米到约一毫米的波长(“毫米波(millimeter wave/mmWave)”的频带)中发射信号。但是，信号衰减在毫米波发射中是一个问题。
发明内容
在一或多个实施例中，根据一个方面，一种半导体封装装置包含第一衬底、第二衬底和第一间隔件。所述第一衬底包含第一经划分衬垫。所述第二衬底包含安置于所述第一经划分衬垫上方并面朝所述第一天线的第二经划分衬垫。所述第一间隔件安置于所述第一经划分衬垫与所述第二经划分衬垫之间。所述第一间隔件与所述第一经划分衬垫和所述第二经划分衬垫接触。
在一或多个实施例中，根据另一方面，一种半导体封装装置包含第一衬底、第二衬底和至少两个间隔件。所述第一衬底包含第一衬垫。所述第二衬底包含安置于所述第一衬垫上方并面朝所述第一衬垫的第二衬垫。至少两个间隔件安置于所述第一衬垫与所述第二衬垫之间。
在一或多个实施例中，根据另一方面，一种制造半导体封装装置的方法包含：(a)提供第一衬底，所述第一衬底包含第一组衬垫；(b)在所述第一组衬垫上安置多个间隔件，其中所述间隔件中的至少两个安置于所述第一组衬垫中的第一衬垫上；以及(c)在所述第一衬底上安置第二衬底，所述第二衬底包含分别安置于所述第一组衬垫上方的第二组衬垫，其中所述第二组衬垫中的第二衬垫安置于所述间隔件中的所述至少两个上。
附图说明
当结合附图阅读时，从以下详细描述最好地理解本公开的各方面。应注意，各种特征可能未按比例绘制，且各种特征的尺寸可出于论述的清楚起见而任意增大或减小。
图1说明根据本公开的一些实施例的半导体封装装置的横截面图。
图2说明根据本公开的一些实施例的包含图1中展示的衬底的衬底条的俯视图。
图3A说明根据本公开的一些实施例的图1中的支撑结构的横截面图。
图3B说明根据本公开的一些实施例的图1中的支撑结构的横截面图。
图4说明根据本公开的一些实施例的图1中的支撑结构的横截面图。
图5A、图5B、图5C、图5D和图5E说明根据本公开的一些实施例的制造半导体封装装置的方法。
图6说明根据本公开的一些实施例的半导体封装装置的横截面图。
图7说明根据本公开的一些实施例的半导体封装装置的横截面图。
图8A和图8B说明根据本公开的一些实施例的制造半导体封装装置的方法。
图9说明根据本公开的一些实施例的半导体封装装置的横截面图。
图10A、图10B、图10C和图10D说明根据本公开的一些实施例的半导体设备封装的制造方法。
贯穿图式和详细描述使用共同参考标号指示相同或类似元件。根据以下结合附图作出的详细描述将容易理解本公开。
具体实施方式
图1说明根据本公开的一些实施例的半导体封装装置1的横截面视图。半导体封装装置1包含衬底10、11、支撑结构13a、13b、电子组件14和天线图案15a、15b、15c。
衬底10可以是例如印刷电路板，例如纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物。衬底10可包含互连结构10r，例如重新分布层(redistribution layer，RDL)或接地元件。在一些实施例中，衬底10可以是单层衬底或多层衬底，其包含核心层和导电材料和/或安置于衬底10的上表面和下表面上的结构。导电材料和/或结构可包含多个迹线。
在一些实施例中，衬底10的表面101被称作上表面或第一表面，且衬底10的表面102被称作下表面或第二表面。在一些实施例中，衬底10可包含在其第一表面101和/或第二表面102上多个导电衬垫(例如10p1、10p2)或焊料凸块10b。在一些实施例中，导电衬垫包含经划分导电衬垫10p1和未经划分导电衬垫10p2。举例来说，如说明在分离工艺之前包含衬底10的衬底条的俯视图的图2中所展示，在分离工艺之后形成经划分导电衬垫10p1以透过定位于切割道(或切割线)10l处的导电衬垫10p1'。另外，如图2中所展示，未经划分导电衬垫10p2在分离工艺期间并不定位于切割道处，且因此未经划分导电衬垫10p2尚未经划分。在一或多个实施例中，经划分导电衬垫10p1可以是未经划分导电衬垫10p2的约0.9或更小、约0.8或更小、约0.7或更小、约0.6或更小或约0.5或更小倍宽。
天线图案15a安置于衬底10的第一表面101上。在一些实施例中，天线图案15a包含多个天线元件。举例来说，天线图案15a可包含天线元件的阵列。在一些实施例中，天线15a可包含天线元件的N×N阵列，其中N是大于1的整数。
电子组件14安置于衬底的第二表面102上。在一些实施例中，电子组件14通过衬底10内的互连结构10r电连接到天线图案15a。电子组件14可以是在其中包含半导体衬底、一或多个集成电路设备和一或多个上覆互连结构的芯片或晶粒。集成电路设备可包含例如晶体管的有源设备和/或例如电阻器、电容器、电感器的无源设备，或其组合。电子组件14可电连接到衬底10(例如电连接到导电衬垫)，且可借助于倒装芯片或导线接合技术获得电气连接。
衬底11安置于衬底10上方并与衬底10间隔开。在一些实施例中，取决于设计规范，衬底11可与衬底10相同或不同。在一些实施例中，衬底11的表面111被称作上表面或第一表面，且衬底11的表面112被称作下表面或第二表面。在一些实施例中，衬底11可包含在其第一表面111和/或第二表面112上多个导电衬垫(例如11p1、11p2)。在一些实施例中，类似于衬底10的导电衬垫10p1、10p2，衬底11包含经划分导电衬垫11p1和未经划分导电衬垫11p2。经划分导电衬垫11p1安置成对应于经划分导电衬垫10p1(例如安置于其上方)，且未经划分导电衬垫11p2安置成对应于经划分导电衬垫10p2(例如安置于其上方)举例来说，经划分导电衬垫10p1可与经划分导电衬垫11p1对准，且未经划分导电衬垫10p2可与未经划分导电衬垫11p2对准。在一或多个实施例中，经划分导电衬垫11p1可以是未经划分导电衬垫11p2的约0.9或更小、约0.8或更小、约0.7或更小、约0.6或更小或约0.5或更小倍宽。
支撑结构13a、13b安置于衬底10与衬底11之间，以分离衬底10与衬底11和界定衬底10与衬底11之间的一或多个空腔(例如空气腔)。在一些实施例中，支撑结构13a安置于经划分导电衬垫10p1与11p1之间，并与经划分导电衬垫10p1和11p1接触。支撑结构13b安置于未经划分导电衬垫10p2与11p2之间，并与未经划分导电衬垫10p2和11p2接触。
天线图案15c安置于衬底11的第一表面111上。天线图案15b安置于衬底11的第二表面112上，对应于安置于衬底10的第一表面101上的天线图案15a(例如安置于天线图案15a上方)。举例来说，天线图案15b面朝天线图案15a。举例来说，天线图案15b可与天线图案15a对准。在一些实施例中，天线图案15b或15c包含多个天线元件。举例来说，天线图案15b或15c可包含天线元件的阵列。在一些实施例中，天线图案15b或15c可包含天线元件的N×N阵列，其中N是大于1的整数。在一些实施例中，可取决于设计规范而省略天线图案15b和天线图案15c中的一个。
如图1中所展示，因为支撑结构13a、13b安置于衬底10与11之间以界定空气腔，所以可通过促进天线图案15a与天线图案15b之间的谐振来提高天线图案15a、15b和15c的增益、带宽和辐射效率。为了获得所期望水平的谐振，空气腔的高度H11(例如天线图案15a与天线图案15b之间的距离)和高度H11的容限可受控于某一范围内。举例来说，空气腔的高度H11可以是250微米(μm)，具有约±25μm、或±约22μm或±约19μm的容限。
在一些比较性实施方案中，可通过焊接(例如通过使用焊料凸块)实施支撑结构13a、13b。但是，可在每次回焊工艺之后减小焊料凸块的尺寸(例如高度)。因此，可能难以在回焊工艺之后控制每个焊料凸块的大小和控制所有焊料凸块的均匀度(这会是合乎需要的)。因此，对于焊料凸块可存在大的容限。举例来说，可能需要使焊料凸块的高度对应于高度H11，且上文所描述的问题会产生大于所希望的范围变化(例如±约30μm或更大)的一系列变化，者会降低天线图案的谐振的效率。
在一些比较性实施方案中，可通过间隔件实施支撑结构13a、13b。举例来说，间隔件安置于衬底10的导电衬垫与衬底11的对应导电衬垫之间。但是，如果间隔件安置于定位于如图2中所展示的切割道10l处的导电衬垫上，那么间隔件可在分离工艺之后划分成许多片(例如两片或四片)。因为经划分间隔件会具有相对弱的强度，所以可能无法在衬底10与11之间的提供稳定支撑，稳定支撑可有助于控制衬底10与11之间的距离(例如控制空气腔的高度H11)。另外，在一些实施例中，由于分离工艺的变化，经划分间隔件可能不与衬底10和/或11接触，这回影响间隔件在衬底10与11之间的提供稳定支撑的功能。
图3A说明根据本公开的一些实施例的图1中的支撑结构13a的横截面图。支撑结构13a包含间隔件13a1和覆盖间隔件13a1的至少一部分的粘合层13a2。还提供了绝缘层10s和11s。间隔件13a1安置于经划分导电衬垫10p1与11p1之间，并与经划分导电衬垫10p1的和11p1的未由绝缘层10s和11s覆盖的部分接触。举例来说，经划分衬垫10p1与11p1之间的距离大体上等于间隔件13a1的高度。粘合层13a2安置于经划分导电衬垫10p1与11p1之间，并与经划分导电衬垫10p1和11p1接触。粘合层13a2覆盖间隔件13a1的未与经划分衬垫10p1和11p1接触的部分。在一些实施例中，粘合层13a2包含焊料和/或铜浆料。在一些实施例中，间隔件13a1包含铜芯球或凸块和/或聚合物球或凸块。在一些实施例中，选择间隔件13a1的材料，以使得间隔件13a1的熔点高于用于间隔件13a1的回焊工艺的温度。
在一些实施例中，经划分导电衬垫10p1的表面10p11(也被称作“侧表面”)的粗糙度不同于经划分导电衬垫10p1的表面10p12(也被称作“上表面”)的粗糙度。经划分导电衬垫10p1的侧表面10p11可大体上垂直于经划分导电衬垫10p1的上表面10p12。举例来说，经划分导电衬垫10p1的侧表面10p11的粗糙度可以比经划分导电衬垫10p1的上表面10p12的粗糙度大约1.3倍或更大、约1.5倍或更大或约1.8倍或更大。在一些实施例中，经划分导电衬垫10p1的表面10p11与衬底10的侧表面103大体上共面。在一些实施例中，经划分导电衬垫11p1的表面11p11(也被称作“侧表面”)的粗糙度不同于经划分导电衬垫11p1的表面11p12(也被称作“下表面”)的粗糙度。经划分导电衬垫11p1的侧表面11p11可大体上垂直于经划分导电衬垫11p1的上表面11p12。举例来说，经划分导电衬垫11p1的侧表面11p11的粗糙度可以比经划分导电衬垫11p1的上表面11p12的粗糙度大约1.3倍或更大、约1.5倍或更大或约1.8倍或更大。在一些实施例中，经划分导电衬垫11p1的表面11p11与衬底11的侧表面大体上共面。
在一些实施例中，支撑结构13a可包含多于一个间隔件。举例来说，支撑结构13a可包含N个间隔件，其中N大于1。在一些实施例中，如图3B中所展示，支撑结构13a可包含在分离工艺期间尚未划分的至少一个间隔件13a1以及经划分间隔件13a3。经划分间隔件13a3的宽度可以是间隔件13a1的宽度的例如约0.9或更小、约0.8或更小、约0.7或更小、约0.6或更小或约0.5或更小倍。举例来说，移除经划分间隔件13a3的部分。在一些实施例中，经划分间隔件13a3的侧经划分表面13a31与经划分导电衬垫10p1和11p1的侧表面10p11和11p11大体上共面。通过在两个对应经划分导电衬垫(例如经划分导电衬垫10p1与11p1)之间安置至少一个整个间隔件(例如未经划分间隔件或在分离工艺期间尚未划分的间隔件)，可加强衬底10与11之间的支撑结构13a，以便精确地控制衬底10与11之间的距离。
图4说明根据本公开的一些实施例的图1中的支撑结构13b的横截面图。支撑结构13a包含一或多个间隔件13b1和覆盖间隔件13b1的至少一部分的粘合层13b2。还提供了绝缘层10s1和11s1。间隔件13b1安置于未经划分导电衬垫10p2与11p2之间并与未经划分导电衬垫10p2的和未经划分导电衬垫11p2的未由绝缘层10s1和11s1覆盖的部分接触。举例来说，未经划分衬垫10p2与11p2之间的距离大体上等于间隔件13b1中的每一个的高度。粘合层13b2安置于未经划分导电衬垫10p2与11p2之间，并与未经划分导电衬垫10p2和11p2接触。粘合层13b2覆盖间隔件13b1的未与未经划分衬垫10p2和11p2接触的部分。在一些实施例中，粘合层13b2包含焊料和/或铜浆料。在一些实施例中，间隔件13b1包含铜芯球或凸块和/或聚合物球或凸块。在一些实施例中，选择间隔件13b1的材料，以使得间隔件13b1的熔点高于用于间隔件13b1的回焊工艺的温度。
图5A、图5B、图5C、图5D和图5E是根据本公开的一些实施例的各个制造阶段处的半导体结构的横截面视图。已简化各图以提供对本公开的各方面的更好理解。在一些实施例中，图5A、图5B、图5C、图5D和图5E中展示的结构用以制造图1、图3A和图3B中展示的支撑结构13a、13b。
参考图5A，提供具有天线图案15a和导电衬垫10p1'和10p2的衬底10。衬底10包含覆盖导电衬垫10p1'和10p2的部分的绝缘层10s(例如防焊剂)。如图5A中所展示，一或多个凹部由绝缘层10s和导电衬垫10p1'和10p2界定。
参考图5B，浆料53(或焊膏)形成于由绝缘层10s和导电衬垫10p1'和10p2界定的一或多个凹部内。在一些实施例中，浆料53包含多个间隔件53a和覆盖间隔件53a的粘合层53b。在一些实施例中，间隔件53a的总体积大于浆料53的体积的约2％(例如浆料53的体积的约3％或更大、浆料53的体积的约4％、或更大或浆料53的体积的约5％或更大)，且粘合层53b的总体积小于浆料53的体积的约98％(例如浆料53的体积的约97％或更小、浆料53的体积的约96％或更小、或浆料53的体积的约95％或更小)。
在一些实施例中，可通过打印工艺形成浆料53。举例来说，如图5C中所展示，模板59安置于绝缘层10s上。模板59界定对应于由绝缘层10s和导电衬垫10p1'和10p2界定的一或多个凹部中的至少一个的开口。间隔件53a中的每一个的大小(例如宽度)小于模板59的开口的直径(例如模板59的开口的直径与每个相应间隔件53a的直径的比至少等于或大于每个间隔件53a的大小的约6.8倍，例如每个间隔件53a的大小的约7.8倍或更大、每个间隔件53a的大小的约9.8倍或更大，或更大)，且小于由绝缘层10s和导电衬垫10p1'和10p2界定的一或多个凹部的直径(例如间隔件53a中的每一个的大小小于由绝缘层10s和导电衬垫10p1'和10p2界定的一或多个凹部的直径的约0.5倍、小于由绝缘层10s和导电衬垫10p1'和10p2界定的一或多个凹部的直径的约0.4倍或小于由绝缘层10s和导电衬垫10p1'和10p2界定的一或多个凹部的直径的约0.3倍)，且每个凹槽可容纳多个间隔件53a。
参考图5D，衬底11安置于衬底10上方并与浆料53接触。衬底11包含对应于天线图案15a的天线图案15b和15c。衬底11具有对应于导电衬垫10p1'和10p2的导电衬垫11p1'和11p2。浆料53与导电衬垫11p1'和11p2的未由绝缘层11s覆盖的部分接触。接着，对浆料53进行加热形成如图1中所展示的支撑结构13。举例来说，固化间隔件53a、粘合层53b、衬底10、11和导电衬垫10p1'、10p2、11p1'和11p2。
参考图5E，执行分离工艺以分离出个别半导体封装装置。也就是说，穿过包含衬底10、11的衬底条执行分离。还穿过导电衬垫10p1'和11p1'执行单分以形成经划分导电衬垫10p1和11p1。可例如通过使用划片机、激光或其它适当的切割技术来执行分离。
图6展示根据本公开的一些实施例的半导体封装装置6。半导体封装装置6包含衬底10、安置于衬底10上的天线图案15a、衬底11、安置于衬底11上的天线层15c、和安置于衬底10与衬底11之间以在其之间界定空气腔的对峙(或其它支撑)结构530。在一些实施例中，对峙结构530包含聚合物间隔件的阵列连同粘合剂(例如环氧树脂或其它树脂)以提供对衬底10和衬底11的粘合。半导体封装装置6的优点包含良好受控的空气腔高度，例如其中聚合物间隔件的高度可受控到250μm±10μm(例如到250μm±8μm或250μm±6μm)，和通过施配工艺高通量地放置聚合物间隔件和粘合剂。聚合物间隔件和粘合剂安置于天线图案15a的区域之间的间隙中，且聚合物间隔件和粘合剂的横截面宽度根据间隙的不同宽度而变化。在一些实施例中，半导体封装装置6进一步包含围绕聚合物间隔件形成于衬底10上的粘合材料。
在一些实施例中，对峙结构530可包含聚合物间隔件的阵列连同晶粒附接膜(dieattach film，DAF)以提供对衬底10和衬底11的粘合。将DAF用作对峙结构530的优点包含良好受控的空气腔高度，例如其中聚合物间隔件的高度可受控到250μm±10μm(例如到250μm±8μm或250μm±6μm)，和DAF的材料低程度地渗出以缓解对天线图案15a的污染。聚合物间隔件和DAF安置于天线图案15a的区域之间的间隙中，且聚合物间隔件和DAF的横截面宽度根据间隙的不同宽度而变化。
在一些实施例中，对峙结构530可包含由焊料包围以提供对衬底10和衬底11的粘合的聚合物芯的阵列。使用由焊料包围的聚合物芯的优点包含良好受控的空气腔高度，例如其中聚合物芯的高度可受控到250μm±10μm(例如到250μm±8μm或250μm±6μm)，和通过球或凸块安装工艺高通量地放置聚合物芯和焊料。聚合物芯和焊料安置于天线图案15a的区域之间的间隙中，且聚合物芯和焊料的横截面宽度根据间隙的不同宽度而变化。
在一些实施例中，对峙结构530可包含导电柱(例如铜(Cu)柱)的阵列和焊料以提供粘合。使用导电柱的优点包含良好受控的空气腔高度，例如其中导电柱高度可受控到250μm±10μm(例如到250μm±8μm或250μm±6μm)，和通过焊膏打印工艺高通量地进行制造。导电柱安置于天线图案15a的区域之间的间隙中，且导电柱的横截面宽度根据间隙的不同宽度而变化。
图7说明根据本公开的一些实施例的半导体封装装置7。半导体封装装置7包含：衬底70，其包含基底部分70a和从基底部分70a朝上突出的延伸部分70b；天线图案15a，其安置于衬底10上；衬底11，其穿过焊膏71安置于衬底70的延伸部分70b上，以界定衬底70与衬底11之间的空气腔；和天线层15c，其安置于衬底11上。半导体封装装置7的优点包含良好受控的空气腔高度，例如其中空腔的高度受控到250μm±10μm(例如到250μm±8μm或250μm±6μm)，和延伸部分的材料低程度地渗出以缓解对天线图案15a的污染。在一些实施例中，半导体封装装置7进一步包含在衬底70的延伸部分70b周围形成于衬底70上的粘合材料。
图8A和图8B是根据本公开的一些实施例的各个制造阶段处的半导体结构的横截面视图。已简化各图以提供对本公开的各方面的更好理解。在一些实施例中，图8A和图8B中展示的结构用以制造图7中展示的半导体封装装置7。
参考图8A，衬底70包含基底部分70a和自基底部分70a朝上突出的延伸部分70b。天线图案15a形成于衬底10上。对衬底70的延伸部分70b执行打印工艺以施加焊膏71。
参考图8B，通过拾放工具将衬底11(例如已分离)安置于衬底70的延伸部分70b上，且执行焊料回焊工艺以形成图7中展示的半导体封装装置7。虽然空腔展示为形成于衬底70中，但是在其它实施例中空腔可形成于衬底11中。
图9说明根据本公开的一些实施例的半导体封装装置9。半导体封装装置9包含：衬底10、天线图案15a，其安置于衬底10上；衬底90，其包含基底部分90a和延伸部分90b，延伸部分90b从基底部分90a朝下突出并安置于衬底10上以界定衬底10与衬底90之间的空气腔；粘合剂91(例如环氧树脂或其它树脂)，其用以提供衬底10与衬底90之间的粘合；和天线层15c，其安置于衬底90上。在一些实施例中，衬底90可包含玻璃、硅或具有低介电常数的其它材料或可由这些材料形成。在一些实施例中，可替代或结合粘合剂91使用焊料。半导体封装装置9的优点包含良好受控的空气腔高度，例如其中空腔的高度受控到250μm±10μm(例如到250μm±8μm或250μm±6μm)，和延伸部分90b的材料低程度地渗出以缓解对天线图案15a的污染。在一些实施例中，半导体封装装置9进一步包含在衬底90的延伸部分90b周围形成于衬底10上的粘合材料。
图10A、图10B、图10C和图10D是根据本公开的一些实施例的各个制造阶段处的半导体结构的横截面视图。已简化各图以提供对本公开的各方面的更好理解。在一些实施例中，图10A、图10B、图10C和图10D中展示的结构用以制造图9中展示的半导体封装装置9。
参考图10A，提供衬底90'，且天线图案15c形成于衬底90'的表面901上。在一些实施例中，衬底90'可包含玻璃、硅或具有低介电常数的其它材料或可由这些材料形成。
参考图10B，例如通过蚀刻或其它移除工艺，在衬底90'的表面902中形成空腔90h直到衬底90中。
参考图10C，分离衬底90'以形成包含基底部分90a和延伸部分90b的个别衬底90。
参考图10D，提供在上面形成包含天线层15a的衬底10。粘合剂91例如通过打印工艺或其它施配工艺安置于衬底10上。图10C中展示的操作中形成的衬底90通过拾放工具安置于衬底10上。接着例如通过施加紫外辐射或热来固化粘合剂91，以形成图9中展示的半导体封装装置9。
如本文中所使用，术语“近似”、“基本上”和“约”用于描述和解释小的变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的例子以及其中事件或情形极近似于发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％)，那么可认为所述两个数值“大体上”或“约”相同。举例来说，“基本上”平行可能是指相对于0°的小于或等于±10°的角度变化范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°。举例来说，“基本上”垂直可指代相对于90°的小于或等于±10°的角度变化范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共面的或实质上共面。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”指代转移电流的能力。导电材料通常指示展现对于电流流动的极少或零对抗的那些材料。电导率的一个量度为西门子/米(S/m)。通常，导电材料是电导率大于约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可以随温度而变化。除非另外规定，否则在室温下测量材料的电导率。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。在一些实施例的描述中，组件提供于另一组件“上”或“上方”可涵盖前一组件直接在后一组件上(例如与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清晰地理解，在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下，可进行各种改变，且可在实施例内取代等效组件。所述说明可能未必按比例绘制。归因于制造工艺等的变化，本公开中的艺术再现与实际设备之间可能存在区别。可存在并未特定说明的本公开的其它实施例。应将所述说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神和范围。所有此类修改意图在所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。

Claims (26)

1.一种半导体封装装置，其包括：
第一衬底，其包含第一经划分衬垫；
第二衬底，其包含安置于所述第一经划分衬垫上方的第二经划分衬垫；以及
第一间隔件，其安置于所述第一经划分衬垫与所述第二经划分衬垫之间，其中所述第一间隔件与所述第一经划分衬垫和所述第二经划分衬垫接触。
2.根据权利要求1所述的半导体封装装置，其中所述第一经划分衬垫的侧表面的粗糙度不同于所述第一经划分衬垫的上表面的粗糙度，所述上表面大体上垂直于所述第一经划分衬垫的所述侧表面。
3.根据权利要求1所述的半导体封装装置，其中所述第一经划分衬垫的侧表面与所述第一衬底的侧表面大体上共面，且所述第二经划分衬垫的侧表面与所述第二衬底的侧表面大体上共面。
4.根据权利要求1所述的半导体封装装置，其进一步包括安置于所述第一经划分衬垫与所述第二经划分衬垫之间的第二间隔件，其中所述第二间隔件的宽度小于所述第一间隔件的宽度。
5.根据权利要求4所述的半导体封装装置，其中所述第二间隔件的经划分表面与所述第一经划分衬垫的侧表面或所述第二经划分衬垫的侧表面大体上共面。
6.根据权利要求1所述的半导体封装装置，其进一步包括覆盖所述第一间隔件并与所述第一经划分衬垫和所述第二经划分衬垫接触的粘合层。
7.根据权利要求6所述的半导体封装装置，其中所述粘合层包含焊料或铜浆料中的至少一个。
8.根据权利要求1所述的半导体封装装置，其中所述第一间隔件包含铜芯凸块或聚合物凸块。
9.根据权利要求1所述的半导体封装装置，其中所述第一经划分衬垫与所述第二经划分衬垫之间的距离大体上等于所述第一间隔件的高度。
10.根据权利要求1所述的半导体封装装置，其中所述第一间隔件的熔点高于用于所述第一间隔件的回焊工艺的温度。
11.根据权利要求1所述的半导体封装装置，其进一步包括
第一天线，其安置于所述衬底上；以及
第二天线，其安置于所述第二衬底上并面朝所述第一天线。
12.根据权利要求1所述的半导体封装装置，其进一步包括：
第一绝缘层，其安置于所述第一经划分衬垫上，所述第一绝缘层暴露所述第一经划分衬垫的部分；以及
第二绝缘层，其安置于所述第二经划分衬垫上，所述第二绝缘层暴露所述第二经划分衬垫的部分，
其中所述第一经划分衬垫的所述暴露部分对应于所述第二经划分衬垫的所述暴露部分。
13.一种半导体封装装置，其包括：
第一衬底，其包含第一衬垫；
第二衬底，其包含面朝所述第一衬垫的第二衬垫；以及
至少两个间隔件，其安置于所述第一衬垫与所述第二衬垫之间。
14.根据权利要求13所述的半导体封装装置，其中所述第一衬底包含比所述第一衬垫宽的第三衬垫，且所述第二衬底包含比所述第二衬垫宽的第四衬垫。
15.根据权利要求14所述的半导体封装装置，其中所述第一衬垫的经划分表面的粗糙度不同于所述第一衬垫的上表面的粗糙度，所述上表面大体上垂直于所述第一衬垫的所述经划分表面。
16.根据权利要求14所述的半导体封装装置，其中所述第一衬垫的经划分表面与所述第一衬底的侧表面大体上共面，且所述第二衬垫的经划分表面与所述第二衬底的侧表面大体上共面。
17.根据权利要求13所述的半导体封装装置，其中所述间隔件与所述第一衬垫和所述第二衬垫接触。
18.根据权利要求17所述的半导体封装装置，其中所述第一衬垫到所述第二衬垫的距离大体上等于所述间隔件中的每一个的高度。
19.根据权利要求17所述的半导体封装装置，其进一步包括覆盖所述间隔件并与所述第一衬垫和所述第二衬垫接触的粘合层。
20.一种制造所述半导体封装装置的方法，其包括：
(a)提供第一衬底，所述第一衬底包含第一组衬垫；
(b)在所述第一组衬垫上安置多个间隔件，其中所述间隔件中的至少两个安置于所述第一组衬垫中的第一衬垫上；以及
(c)在所述第一衬底上安置第二衬底，所述第二衬底包含分别安置于所述第一组衬垫上方的第二组衬垫，其中所述第二组衬垫中的第二衬垫安置于所述间隔件中的所述至少两个上。
21.根据权利要求20所述的方法，其进一步包括切割所述第一衬底、所述第二衬底和所述第一组衬垫中的所述第一衬垫的上面安置所述间隔件中的所述至少两个的部分。
22.根据权利要求20所述的方法，其进一步包括在操作(b)之前：
在所述第一衬底上设置界定多个开口以暴露所述第一组衬垫的相应部分的模板；
以及
在所述模板中打印焊膏，所述焊膏包含所述间隔件和安置于所述间隔件周围的粘合层。
23.根据权利要求22所述的方法，其进一步包括对所述焊膏进行加热。
24.根据权利要求22所述的方法，其进一步包括固化所述粘合层。
25.根据权利要求22所述的方法，其中所述模板的所述开口中的一个的直径与所述间隔件中的一个的直径的比大体上等于或大于6.8。
26.根据权利要求22所述的方法，其中所述间隔件的总体积大于所述焊膏的体积的约2％，且所述粘合层的总体积小于所述焊膏的所述体积的约98％。
CN201810123078.0A 2017-02-08 2018-02-07 半导体封装装置及其制造方法 Active CN108417559B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110824309.2A CN113555335A (zh) 2017-02-08 2018-02-07 半导体封装装置及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762456553P 2017-02-08 2017-02-08
US62/456,553 2017-02-08
US15/884,313 2018-01-30
US15/884,313 US10580713B2 (en) 2017-02-08 2018-01-30 Semiconductor package device and method of manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110824309.2A Division CN113555335A (zh) 2017-02-08 2018-02-07 半导体封装装置及其制造方法

Publications (2)

Publication Number Publication Date
CN108417559A true CN108417559A (zh) 2018-08-17
CN108417559B CN108417559B (zh) 2021-08-10

Family

ID=63037344

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810123078.0A Active CN108417559B (zh) 2017-02-08 2018-02-07 半导体封装装置及其制造方法
CN202110824309.2A Pending CN113555335A (zh) 2017-02-08 2018-02-07 半导体封装装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110824309.2A Pending CN113555335A (zh) 2017-02-08 2018-02-07 半导体封装装置及其制造方法

Country Status (2)

Country Link
US (3) US10580713B2 (zh)
CN (2) CN108417559B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755227A (zh) * 2019-01-09 2019-05-14 中芯长电半导体（江阴）有限公司 封装结构及其制备方法
CN109979922A (zh) * 2019-04-02 2019-07-05 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法
CN110047820A (zh) * 2019-05-24 2019-07-23 中芯长电半导体（江阴）有限公司 具有空气腔室的天线封装结构及封装方法
CN110112110A (zh) * 2019-06-04 2019-08-09 中芯长电半导体（江阴）有限公司 半导体封装结构及其制备方法
CN110137157A (zh) * 2019-06-03 2019-08-16 中芯长电半导体（江阴）有限公司 半导体封装结构及其制备方法
CN110164852A (zh) * 2019-05-24 2019-08-23 中芯长电半导体（江阴）有限公司 具有空气腔室的天线封装结构及封装方法
CN112074989A (zh) * 2018-10-19 2020-12-11 华为技术有限公司 一种天线封装结构及其制造方法
CN112216687A (zh) * 2019-07-11 2021-01-12 矽品精密工业股份有限公司 电子封装件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580713B2 (en) * 2017-02-08 2020-03-03 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US20200118949A1 (en) * 2018-10-16 2020-04-16 Texas Instruments Incorporated Semiconductor package with antenna
CN112652880B (zh) * 2019-12-12 2024-03-19 友达光电股份有限公司 天线装置及其制造方法
US20230012815A1 (en) * 2021-07-14 2023-01-19 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090256752A1 (en) * 2008-04-14 2009-10-15 International Business Machines Corporation Radio frequency (rf) integrated circuit (ic) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
US20110001250A1 (en) * 2009-07-02 2011-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (imc) on cu pillar bump
US20160049723A1 (en) * 2014-08-13 2016-02-18 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW445612B (en) * 2000-08-03 2001-07-11 Siliconware Precision Industries Co Ltd Solder ball array structure to control the degree of collapsing
CN100454529C (zh) * 2003-10-24 2009-01-21 国际整流器公司 用于形成互连结构的焊膏以及由焊膏形成的互连结构
JP2009238969A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の実装構造および電子部品実装体の製造方法
US8256685B2 (en) * 2009-06-30 2012-09-04 International Business Machines Corporation Compact millimeter wave packages with integrated antennas
US10580713B2 (en) * 2017-02-08 2020-03-03 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090256752A1 (en) * 2008-04-14 2009-10-15 International Business Machines Corporation Radio frequency (rf) integrated circuit (ic) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
US20110001250A1 (en) * 2009-07-02 2011-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (imc) on cu pillar bump
US20160049723A1 (en) * 2014-08-13 2016-02-18 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112074989A (zh) * 2018-10-19 2020-12-11 华为技术有限公司 一种天线封装结构及其制造方法
CN112074989B (zh) * 2018-10-19 2021-10-26 华为技术有限公司 一种天线封装结构及其制造方法
US11637381B2 (en) 2018-10-19 2023-04-25 Huawei Technologies Co., Ltd. Antenna in package structure and manufacturing method therefor
CN109755227A (zh) * 2019-01-09 2019-05-14 中芯长电半导体（江阴）有限公司 封装结构及其制备方法
CN109755227B (zh) * 2019-01-09 2024-04-26 盛合晶微半导体(江阴)有限公司 封装结构及其制备方法
CN109979922A (zh) * 2019-04-02 2019-07-05 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法
CN110047820A (zh) * 2019-05-24 2019-07-23 中芯长电半导体（江阴）有限公司 具有空气腔室的天线封装结构及封装方法
CN110164852A (zh) * 2019-05-24 2019-08-23 中芯长电半导体（江阴）有限公司 具有空气腔室的天线封装结构及封装方法
CN110137157A (zh) * 2019-06-03 2019-08-16 中芯长电半导体（江阴）有限公司 半导体封装结构及其制备方法
CN110112110A (zh) * 2019-06-04 2019-08-09 中芯长电半导体（江阴）有限公司 半导体封装结构及其制备方法
CN112216687A (zh) * 2019-07-11 2021-01-12 矽品精密工业股份有限公司 电子封装件

Also Published As

Publication number Publication date
US20220384289A1 (en) 2022-12-01
US20200161200A1 (en) 2020-05-21
US20180226314A1 (en) 2018-08-09
CN108417559B (zh) 2021-08-10
US11410899B2 (en) 2022-08-09
CN113555335A (zh) 2021-10-26
US10580713B2 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
CN108417559A (zh) 半导体封装装置及其制造方法
TWI466244B (zh) 具有凸塊／凸緣層散熱座及雙增層電路之堆疊式半導體組體製法
CN101499445B (zh) 半导体器件及其制造方法
US8039309B2 (en) Systems and methods for post-circuitization assembly
CN100382260C (zh) 半导体封装件的制造方法
EP2911484A2 (en) Printed circuit board and method of fabricating the same
CN101499456B (zh) 半导体器件及其制造方法
US20090102049A1 (en) Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method
EP2937900A2 (en) Reconstitution techniques for semiconductor packages
US20150364410A1 (en) Circuit board, manufacturing method therefor, and pillar-shaped terminal for circuit board
JP3870704B2 (ja) 半導体装置
CN100380653C (zh) 半导体器件及其制造方法
CN113078071A (zh) 一种降低芯片位置偏移的板级封装方法
JP5233337B2 (ja) 半導体装置及び半導体装置の製造方法
KR20000023414A (ko) 반도체장치 및 그 제조방법
US11367627B2 (en) Methods for manufacturing semiconductor device and wiring structure
CN104051284B (zh) 电子封装结构以及其制造方法
CN111627868A (zh) 半导体设备封装及其制造方法
CN109148310B (zh) 包括堆叠的芯片的电子器件
JP7257463B2 (ja) 埋め込み構造およびその作製方法ならびに基板
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム
JP2003037125A (ja) 回路装置の製造方法
JP2002270726A (ja) 半導体装置およびその製造方法
JP2010027920A (ja) 半導体装置の製造方法および半導体構成体組立体
JP2005175260A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant