CN110164852A - 具有空气腔室的天线封装结构及封装方法 - Google Patents

具有空气腔室的天线封装结构及封装方法 Download PDF

Info

Publication number
CN110164852A
CN110164852A CN201910440785.7A CN201910440785A CN110164852A CN 110164852 A CN110164852 A CN 110164852A CN 201910440785 A CN201910440785 A CN 201910440785A CN 110164852 A CN110164852 A CN 110164852A
Authority
CN
China
Prior art keywords
layer
substrate
antenna
air chamber
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910440785.7A
Other languages
English (en)
Inventor
陈彦亨
林正忠
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201910440785.7A priority Critical patent/CN110164852A/zh
Publication of CN110164852A publication Critical patent/CN110164852A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明提供一种具有空气腔室的天线封装结构及封装方法，结构包括：重新布线层，重新布线层包括相对的第一面及第二面；腔室侧墙，形成于重新布线层的第二面上；基片，包括相对的第一面及第二面，基片的第一面形成有天线金属层，基片键合于腔室侧墙，基片、腔室侧墙及重新布线层围成空气腔室；天线电路芯片，天线电路芯片电性接合于重新布线层的第二面，且位于所述空气腔室内；金属凸块，形成于重新布线层的第一面，以实现重新布线层的电性引出。本发明将天线金属层下方设置为空气腔室，相比于其他封装材料来说，可以大大减小天线信号的损耗，从而有效增强天线的收发效率。

Description

具有空气腔室的天线封装结构及封装方法
技术领域
本发明属于半导体封装领域，特别是涉及一种具有空气腔室的天线封装结构及封装方法。
背景技术
由于科技的进步，发展出各种高科技的电子产品以便利人们的生活，其中包括各种电子装置，如：笔记型计算机、手机、平板电脑(PAD)等。
随着这些高科技电子产品的普及以及人们需求的增加，除了这些高科技产品内所配置的各项功能与应用大幅度增加外，特别是为了配合人们移动的需求而增加了无线通讯的功能。于是，人们可以通过这些具有无线通讯功能的高科技电子装置于任何地点或是任何时刻使用这些高科技电子产品。从而大幅度的增加了这些高科技电子产品使用的灵活性与便利性，因此，人们再也不必被局限在一个固定的区域内，打破了使用范围的疆界，使得这些电子产品的应用真正地便利人们的生活。
在天线的应用中，如在手机终端的应用，天线传送和接收讯号需要经过多个功能芯片模快去组合而成，已知的作法是将天线直接制作于电路板(PCB)的表面，缺点是这种作法会让天线占据额外的电路板面积，并且，因传输讯号线路长，效能差功率消耗大，封装体积较大，尤其是传统PCB封装在5G毫米波传输下损耗太大。在天线封装方面，理论上任何的材料都会造成天线的衰减和损耗。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有空气腔室的天线封装结构及封装方法，用于解决现有技术中天线封装结构损耗较大的问题。
为实现上述目的及其他相关目的，本发明提供一种具有空气腔室的天线封装结构，所述天线封装结构包括：重新布线层，所述重新布线层包括相对的第一面及第二面；腔室侧墙，形成于所述重新布线层的第二面上；基片，包括相对的第一面及第二面，所述基片的第一面形成有天线金属层，所述基片键合于所述腔室侧墙，所述基片、腔室侧墙及所述重新布线层围成空气腔室；天线电路芯片，所述天线电路芯片电性接合于所述重新布线层的第二面，并位于所述空气腔室内；金属凸块，形成于所述重新布线层的第一面，以实现所述重新布线层的电性引出。
可选地，所述腔室侧墙的材料包括硅、玻璃、金属及聚合物中的一种。
可选地，所述天线电路芯片包括主动组件及被动组件中的一种或两种，其中所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。
可选地，所述基片包括硅基片，所述基片的厚度范围介于50微米～100微米之间。
可选地，所述基片的第一面键合于所述腔室侧墙，以使所述天线金属层封装于所述空气腔室内。
可选地，所述基片的第二面键合于所述腔室侧墙，以使所述天线金属层位于所述空气腔室外。
本发明还提供一种具有空气腔室的天线封装方法，包括步骤：1)提供一支撑基底，于所述支撑基底上形成分离层；2)于所述分离层上形成重新布线层，所述重新布线层包括与所述分离层连接的第一面以及相对的第二面；3)于所述重新布线层上形成腔室侧墙；4)提供天线电路芯片，将所述天线电路芯片电性接合于所述重新布线层的第二面；5)提供一基片，所述基片的第一面形成有天线金属层，将所述基片的第一面或第二面与所述腔室侧墙进行键合，所述基片、腔室侧墙及所述重新布线层围成空气腔室，所述天线电路芯片位于所述空气腔室内；6)基于所述分离层剥离所述重新布线层及所述支撑基底，露出所述重新布线层的第一面；7)于所述重新布线层的第一面形成金属凸块，以实现所述重新布线层的电性引出。
可选地，所述支撑基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。
可选地，所述分离层包括光热转换层，步骤6)采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底分离，进而剥离所述重新布线层及所述支撑基底。
可选地，步骤2)制作所述重新布线层包括步骤：2-1)于所述分离层表面形成第一介质层；2-2)采用溅射工艺于所述第一介质层表面形成种子层，于所述种子层上形成第一金属层，并对所述第一金属层及所述种子层进行刻蚀形成图形化的第一金属布线层；2-3)于所述图形化的第一金属布线层表面形成第二介质层，并对所述第二介质层进行刻蚀形成具有图形化通孔的第二介质层；2-4)于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层。
可选地，步骤3)采用印刷工艺于所述重新布线层上形成腔室侧墙。
可选地，所述腔室侧墙的材料包括硅、玻璃、金属及聚合物中的一种。
可选地，步骤5)包括：5-1)提供一基片，于所述基片上形成图形化的光刻胶层，所述光刻胶层的窗口显露所述基片；5-2)于所述光刻胶层及所述基片表面形成金属层；5-3)去除所述光刻胶层及所述光刻胶层上的金属层，保留所述窗口内的金属层，以形成所述天线金属层。
可选地，所述基片包括硅晶圆，还包括步骤5-4)减薄所述硅晶圆，减薄后所述硅晶圆的厚度范围介于50微米～100微米之间。
可选地，所述天线电路芯片包括主动组件及被动组件中的一种或两种，其中所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。
可选地，步骤4)还包括于所述天线电路芯片及所述重新布线层之间填充密封保护层的步骤。
可选地，所述基片的第一面键合于所述腔室侧墙，以使所述天线金属层封装于所述空气腔室内。
可选地，所述基片的第二面键合于所述腔室侧墙，以使所述天线金属层位于所述空气腔室外。
如上所述，本发明的具有空气腔室的天线封装结构及封装方法，具有以下有益效果：
本发明可通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，可有效缩小封装尺寸。
本发明的天线电路芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和天线效能，同时具有较低的功耗。
本发明将天线金属层下方设置为空气腔室，相比于其他封装材料来说，可以大大减小天线信号的损耗，从而有效增强天线的收发效率。
本发明可以将天线金属层及天线电路芯片封装于空气腔室内，可有效保护天线金属层及天线电路芯片，避免天线金属层及天线电路芯片的损伤，提高天线封装结构的稳定性。
附图说明
图1～图14显示为本发明实施例1的具有空气腔室的天线封装方法各步骤所呈现的结构示意图，其中，图14显示为本发明实施例1的具有空气腔室的天线封装结构的结构示意图。
图15显示为本发明实施例2的具有空气腔室的天线封装结构的结构示意图。
元件标号说明
101 支撑基底
102 分离层
201 第一介质层
202 第一金属布线层
203 第二介质层
204 第二金属布线层
205 腔室侧墙
601 基片
602 光刻胶层
603 天线金属层
401 天线电路芯片
402 密封保护层
501 金属凸块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1～图14所示，本实施例提供一种具有空气腔室的天线封装方法，所述封装方法包括以下步骤：
如图1所示，首先进行步骤1)，提供一支撑基底101，于所述支撑基底101上形成分离层102。
作为示例，所述支撑基底101包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。在本实施例中，所述支撑基底101选用为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成分离层102，且能降低后续的剥离工艺的难度。
作为示例，所述分离层102包括光热转换层(LTHC)，通过旋涂工艺形成于所述支撑基底101上后，通过固化工艺使其固化成型。光热转换层(LTHC)性能稳定，表面较光滑，有利于后续的重新布线层的制作，并且，在后续的剥离工艺中，剥离的难度较低。
如图2～图5所示，然后进行步骤2)，于所述分离层102上形成重新布线层，所述重新布线层包括与所述分离层102连接的第一面以及相对的第二面。
步骤2)制作所述重新布线层包括步骤：
如图2所示，进行步骤2-1)，采用化学气相沉积工艺或物理气相沉积工艺于所述分离层102表面形成第一介质层201，所述第一介质层201的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
例如，所述第一介质层201的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。
如图3所示，进行步骤2-2)，采用溅射工艺于所述第一介质层201表面形成种子层，于所述种子层上形成第一金属层，并对所述第一金属层及所述种子层进行刻蚀形成图形化的第一金属布线层202。所述种子层的材料包括钛层与铜层的叠层。所述第一金属布线层202的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
如图4所示，进行步骤2-3)，采用化学气相沉积工艺或物理气相沉积工艺于所述图形化的第一金属布线层202表面形成第二介质层203，并对所述第二介质层203进行刻蚀形成具有图形化通孔的第二介质层203。所述第二介质层203的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
例如，所述第二介质层203的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。
如图4所示，进行步骤2-4)，于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层203表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层204。所述第二金属布线层204的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
需要说明的是，可以重复进行上述步骤2-3)～步骤2-4)，以形成具有多层堆叠结构的重新布线层，以实现不同的布线功能。
如图5所示，接着进行步骤3)，于所述重新布线层上形成腔室侧墙205。
例如，可以采用印刷工艺于所述重新布线层上形成腔室侧墙205。所述腔室侧墙205的材料包括硅、玻璃、金属及聚合物中的一种。在本实施例中，所述腔室侧墙205的材料可以选用为聚合物，以降低工艺难度及工艺成本。
如图6所示，接着进行步骤4)，提供天线电路芯片401，将所述天线电路芯片401电性接合于所述重新布线层的第二面。
例如，可以通过焊接工艺或植球工艺将所述天线电路芯片401接合于所述重新布线层的第二面。
其中，所述天线电路芯片401可以为多个，所述天线电路芯片401包括主动组件及被动组件中的一种或两种，其中所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。本发明可通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，可有效缩小封装尺寸。
在本实施例中，所述天线电路芯片401与所述重新布线层之间具有间隙，本实施例还包括于所述天线电路芯片401及所述重新布线层之间填充密封保护层402的步骤，如图13所示。所述密层保护层可以提高所述天线电路芯片401与所述重新布线层之间的结构强度，避免因如挤压等造成天线电路芯片401的损坏。
如图7～图12所示，接着进行步骤5)，提供一基片601，所述基片601的第一面形成有天线金属层603，将所述基片601的第一面或第二面与所述腔室侧墙205进行键合，所述基片601、腔室侧墙205及所述重新布线层围成空气腔室，所述天线电路芯片401位于所述空气腔室内。本发明将天线金属层下方设置为空气腔室，相比于其他封装材料来说，可以大大减小天线信号的损耗，从而有效增强天线的收发效率。
具体地，步骤5)包括如下步骤：
如图7及图8所示，首先进行步骤5-1)，提供一基片601，于所述基片601上形成图形化的光刻胶层602，所述光刻胶层602的窗口显露所述基片601。例如，所述基片601可以为硅晶圆等。
如图9所示，然后进行步骤5-2)，于所述光刻胶层602及所述基片601表面形成金属层。
如图10所示，接着进行步骤5-3)，去除所述光刻胶层602及所述光刻胶层602上的金属层，保留所述窗口内的金属层，以形成所述天线金属层603。
如图11所示，最后进行步骤5-4)，减薄所述硅晶圆，减薄后所述硅晶圆的厚度范围介于50微米～100微米之间，以保证机械强度的同时，降低信号衰减。
如图12所示，在本实施例中，将所述基片601的第一面与所述腔室侧墙205进行键合，所述基片601、腔室侧墙205及所述重新布线层围成空气腔室，以使所述天线金属层603封装于所述空气腔室内。本发明可以将天线金属层及天线电路芯片封装于空气腔室内，可有效保护天线金属层及天线电路芯片，避免天线金属层及天线电路芯片的损伤，提高天线封装结构的稳定性。所述天线金属层也可以采用金属连线工艺或其他的工艺与所述重新布线层电性连接。
如图12所示，接着进行步骤6)，基于所述分离层102剥离所述重新布线层及所述支撑基底101，露出所述重新布线层的第一面。
具体地，所述分离层102包括光热转换层，此处采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底101分离，进而剥离所述重新布线层及所述支撑基底101。
如图14所示，最后进行步骤7)，于所述重新布线层的第一面形成金属凸块501，以实现所述重新布线层的电性引出。例如，所述金属凸块501可以为锡焊料、银焊料及金锡合金焊料中的一种。
如图14所示，本实施例还提供一种具有空气腔室的天线封装结构，所述天线封装结构包括：重新布线层，所述重新布线层包括相对的第一面及第二面；腔室侧墙205，形成于所述重新布线层的第二面上；基片601，包括相对的第一面及第二面，所述基片601的第一面形成有天线金属层603，所述基片601键合于所述腔室侧墙205，所述基片601、腔室侧墙205及所述重新布线层围成空气腔室；天线电路芯片401，所述天线电路芯片401电性接合于所述重新布线层的第二面，并且所述天线电路芯片401位于所述空气腔室内；金属凸块501，形成于所述重新布线层的第一面，以实现所述重新布线层的电性引出。本发明将天线金属层603下方设置为空气腔室，相比于其他封装材料来说，可以大大减小天线信号的损耗，从而有效增强天线的收发效率。
所述腔室侧墙205的材料包括硅、玻璃、金属及聚合物中的一种。
所述天线电路芯片401包括主动组件及被动组件中的一种或两种，其中所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。本发明可通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，可有效缩小封装尺寸。
所述基片601包括硅基片，所述基片601的厚度范围介于50微米～100微米之间，以保证机械强度的同时，降低信号衰减。
在本实施例中，所述基片601的第一面键合于所述腔室侧墙205，以使所述天线金属层603封装于所述空气腔室内。本发明可以将天线金属层及天线电路芯片封装于空气腔室内，可有效保护天线金属层及天线电路芯片，避免天线金属层及天线电路芯片的损伤，提高天线封装结构的稳定性。
实施例2
如图15所示，本实施例提供一种具有空气腔室的天线封装结构及封装方法，其基本步骤及结构如实施例1，其中，与实施例1的不同之处在于，所述基片601的第二面键合于所述腔室侧墙205，以使所述天线金属层603位于所述空气腔室外。该封装结构及方法可以使天线金属层603显露在天线封装结构的顶部，可有利于其与其他元件之间的电连接，同时可增强天线金属层603收发信号的效率。
如上所述，本发明的具有空气腔室的天线封装结构及封装方法，具有以下有益效果：
本发明可通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，可有效缩小封装尺寸。
本发明的天线电路芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和天线效能，同时具有较低的功耗。
本发明将天线金属层下方设置为空气腔室，相比于其他封装材料来说，可以大大减小天线信号的损耗，从而有效增强天线的收发效率。
本发明可以将天线金属层及天线电路芯片封装于空气腔室内，可有效保护天线金属层及天线电路芯片，避免天线金属层及天线电路芯片的损伤，提高天线封装结构的稳定性。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (18)

1.一种具有空气腔室的天线封装结构，其特征在于，所述天线封装结构包括：
重新布线层，所述重新布线层包括相对的第一面及第二面；
腔室侧墙，形成于所述重新布线层的第二面上；
基片，包括相对的第一面及第二面，所述基片的第一面形成有天线金属层，所述基片键合于所述腔室侧墙，所述基片、腔室侧墙及所述重新布线层围成空气腔室；
天线电路芯片，所述天线电路芯片电性接合于所述重新布线层的第二面，并位于所述空气腔室内；
金属凸块，形成于所述重新布线层的第一面，以实现所述重新布线层的电性引出。
2.根据权利要求1所述的具有空气腔室的天线封装结构，其特征在于：所述腔室侧墙的材料包括硅、玻璃、金属及聚合物中的一种。
3.根据权利要求1所述的具有空气腔室的天线封装结构，其特征在于：所述天线电路芯片包括主动组件及被动组件中的一种或两种，其中所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。
4.根据权利要求1所述的具有空气腔室的天线封装结构，其特征在于：所述基片包括硅基片，所述基片的厚度范围介于50微米～100微米之间。
5.根据权利要求1所述的具有空气腔室的天线封装结构，其特征在于：所述基片的第一面键合于所述腔室侧墙，以使所述天线金属层封装于所述空气腔室内。
6.根据权利要求1所述的具有空气腔室的天线封装结构，其特征在于：所述基片的第二面键合于所述腔室侧墙，以使所述天线金属层位于所述空气腔室外。
7.一种具有空气腔室的天线封装方法，其特征在于，包括步骤：
1)提供一支撑基底，于所述支撑基底上形成分离层；
2)于所述分离层上形成重新布线层，所述重新布线层包括与所述分离层连接的第一面以及相对的第二面；
3)于所述重新布线层上形成腔室侧墙；
4)提供天线电路芯片，将所述天线电路芯片电性接合于所述重新布线层的第二面；
5)提供一基片，所述基片的第一面形成有天线金属层，将所述基片的第一面或第二面与所述腔室侧墙进行键合，所述基片、腔室侧墙及所述重新布线层围成空气腔室，所述天线电路芯片位于所述空气腔室内；
6)基于所述分离层剥离所述重新布线层及所述支撑基底，露出所述重新布线层的第一面；
7)于所述重新布线层的第一面形成金属凸块，以实现所述重新布线层的电性引出。
8.根据权利要求7所述的具有空气腔室的天线封装方法，其特征在于：所述支撑基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。
9.根据权利要求7所述的具有空气腔室的天线封装方法，其特征在于：所述分离层包括光热转换层，步骤6)采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底分离，进而剥离所述重新布线层及所述支撑基底。
10.根据权利要求7所述的具有空气腔室的天线封装方法，其特征在于：步骤2)制作所述重新布线层包括步骤：
2-1)于所述分离层表面形成第一介质层；
2-2)采用溅射工艺于所述第一介质层表面形成种子层，于所述种子层上形成第一金属层，并对所述第一金属层及所述种子层进行刻蚀形成图形化的第一金属布线层；
2-3)于所述图形化的第一金属布线层表面形成第二介质层，并对所述第二介质层进行刻蚀形成具有图形化通孔的第二介质层；
2-4)于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层。
11.根据权利要求7所述的具有空气腔室的天线封装方法，其特征在于：步骤3)采用印刷工艺于所述重新布线层上形成腔室侧墙。
12.根据权利要求7所述的具有空气腔室的天线封装方法，其特征在于：所述腔室侧墙的材料包括硅、玻璃、金属及聚合物中的一种。
13.根据权利要求7所述的具有空气腔室的天线封装方法，其特征在于：步骤5)包括：
5-1)提供一基片，于所述基片上形成图形化的光刻胶层，所述光刻胶层的窗口显露所述基片；
5-2)于所述光刻胶层及所述基片表面形成金属层；
5-3)去除所述光刻胶层及所述光刻胶层上的金属层，保留所述窗口内的金属层，以形成所述天线金属层。
14.根据权利要求13所述的具有空气腔室的天线封装方法，其特征在于：所述基片包括硅晶圆，还包括步骤5-4)减薄所述硅晶圆，减薄后所述硅晶圆的厚度范围介于50微米～100微米之间。
15.根据权利要求7所述的具有空气腔室的天线封装方法，其特征在于：步骤4)还包括于所述天线电路芯片及所述重新布线层之间填充密封保护层的步骤。
16.根据权利要求7所述的具有空气腔室的天线封装方法，其特征在于：所述天线电路芯片包括主动组件及被动组件中的一种或两种，其中所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。
17.根据权利要求7所述的具有空气腔室的天线封装方法，其特征在于：所述基片的第一面键合于所述腔室侧墙，以使所述天线金属层封装于所述空气腔室内。
18.根据权利要求7所述的具有空气腔室的天线封装方法，其特征在于：所述基片的第二面键合于所述腔室侧墙，以使所述天线金属层位于所述空气腔室外。
CN201910440785.7A 2019-05-24 2019-05-24 具有空气腔室的天线封装结构及封装方法 Pending CN110164852A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910440785.7A CN110164852A (zh) 2019-05-24 2019-05-24 具有空气腔室的天线封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910440785.7A CN110164852A (zh) 2019-05-24 2019-05-24 具有空气腔室的天线封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN110164852A true CN110164852A (zh) 2019-08-23

Family

ID=67632839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910440785.7A Pending CN110164852A (zh) 2019-05-24 2019-05-24 具有空气腔室的天线封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN110164852A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071772A (ja) * 2002-08-05 2004-03-04 Matsushita Electric Ind Co Ltd 高周波パッケージ
US9490198B1 (en) * 2015-08-17 2016-11-08 Electronics And Telecommunications Research Institute Transmitting and receiving package
CN107479034A (zh) * 2017-08-18 2017-12-15 华进半导体封装先导技术研发中心有限公司 雷达组件封装体及其制造方法
CN108417559A (zh) * 2017-02-08 2018-08-17 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
CN109326569A (zh) * 2017-07-31 2019-02-12 群创光电股份有限公司 封装元件及其制作方法
CN209691747U (zh) * 2019-05-24 2019-11-26 中芯长电半导体（江阴）有限公司 具有空气腔室的天线封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071772A (ja) * 2002-08-05 2004-03-04 Matsushita Electric Ind Co Ltd 高周波パッケージ
US9490198B1 (en) * 2015-08-17 2016-11-08 Electronics And Telecommunications Research Institute Transmitting and receiving package
CN108417559A (zh) * 2017-02-08 2018-08-17 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
CN109326569A (zh) * 2017-07-31 2019-02-12 群创光电股份有限公司 封装元件及其制作方法
CN107479034A (zh) * 2017-08-18 2017-12-15 华进半导体封装先导技术研发中心有限公司 雷达组件封装体及其制造方法
CN209691747U (zh) * 2019-05-24 2019-11-26 中芯长电半导体（江阴）有限公司 具有空气腔室的天线封装结构

Similar Documents

Publication Publication Date Title
CN110277356A (zh) 天线馈电线的封装结构及封装方法
CN108305856A (zh) 天线的封装结构及封装方法
CN108417982A (zh) 天线的封装结构及封装方法
CN110047820A (zh) 具有空气腔室的天线封装结构及封装方法
CN109742056A (zh) 天线的封装结构及封装方法
CN207852888U (zh) 具有天线组件的半导体封装结构
CN109768031A (zh) 天线的封装结构及封装方法
CN108336494A (zh) 天线的封装结构及封装方法
CN110085575A (zh) 半导体封装结构及其制备方法
CN109473765A (zh) 三维封装天线及其封装方法
CN207938809U (zh) 天线的封装结构
CN110120385A (zh) 半导体封装结构及其制备方法
CN208336188U (zh) 天线的封装结构
CN209691747U (zh) 具有空气腔室的天线封装结构
CN110085973A (zh) 天线封装结构及封装方法
CN209328893U (zh) 天线的封装结构
CN209691746U (zh) 具有空气腔室的天线封装结构
CN209088058U (zh) 三维封装天线
CN209328892U (zh) 天线的封装结构
CN109841599A (zh) 一种封装结构及封装方法
CN208835263U (zh) 天线的封装结构
CN209515662U (zh) 天线封装结构
CN209641820U (zh) 天线封装结构
CN209641654U (zh) 天线封装结构
CN115954647A (zh) 一种三维立体毫米波封装天线结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information