CN207852888U - 具有天线组件的半导体封装结构 - Google Patents

具有天线组件的半导体封装结构 Download PDF

Info

Publication number
CN207852888U
CN207852888U CN201721855671.1U CN201721855671U CN207852888U CN 207852888 U CN207852888 U CN 207852888U CN 201721855671 U CN201721855671 U CN 201721855671U CN 207852888 U CN207852888 U CN 207852888U
Authority
CN
China
Prior art keywords
layer
substrate
antenna module
antenna
metal coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721855671.1U
Other languages
English (en)
Inventor
陈彦亨
吴政达
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201721855671.1U priority Critical patent/CN207852888U/zh
Application granted granted Critical
Publication of CN207852888U publication Critical patent/CN207852888U/zh
Priority to US16/233,021 priority patent/US10916829B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本实用新型具有天线组件的半导体封装结构，包括：基板，具有至少一个贯穿的激光通孔；重新布线层，位于基板一表面上；金属凸块，位于重新布线层远离基板的一侧并与之电连接；半导体芯片，位于重新布线层远离基板一侧的表面并与之电连接；导电柱，填充于激光通孔内；塑封材料层，包围金属凸块及半导体芯片；及天线组件，经由导电柱及重新布线层与金属凸块电连接，通过上述方案，塑封材料层全部包覆半导体芯片，保证封装稳定性，将半导体芯片与金属凸块同时塑封，提高封装效率以及良率；天线组件的布局及通过导电柱、重新布线层及金属凸块的电连接设计，有利于合理的封装设计；选择石英玻璃作为基板，解决热效应及后续工艺中芯片易翘曲等问题。

Description

具有天线组件的半导体封装结构
技术领域
本实用新型属于半导体封装技术领域，特别是涉及一种具有天线组件的半导体封装结构。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。
由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，扇出晶圆级封装(fowlp)技术已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。另外，出于通信效果的考虑，射频芯片在使用时都会设置天线。但是，现有射频天线都是开发者在对射频功能模块进行layout设计时，直接在PCB板上layout天线或留出外接天线的接口，现有射频天线大多直接在PCB板上layout天线，而此种方法要保证天线增益，就必须以牺牲PCB面积为代价，从而使得PCB板的面积及整个封装结构的面积变大，并且采用塑封等工艺的扇出型晶圆级封装在翘曲等方面控制困难，翘曲现象难以得到缓解，并且封装过程中材料的涨缩等可能引起滑移以及错位等问题，也难以得到控制，热传导性差，引起热效应的问题等，另外，由于各部件的制备工艺及选择，容易造成各部件之间的相对移动以及存在各部件之间结合强度差等问题。
因此，如何提供一种具有天线的低成本的半导体封装结构以解决现有技术中容易发生翘曲、各部件之间容易造成位移及结合强度差以及热传导差导致的热效应问题等实属必要。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种具有天线组件的半导体封装结构，用于解决现有技术中易发生翘曲以及热传导差导致的热效应问题等问题。
为实现上述目的及其他相关目的，本实用新型提供一种具有天线组件的半导体封装结构，包括：
基板，具有相对的第一表面及第二表面，且所述基板内形成有至少一个贯穿所述第一表面及所述第二表面的激光通孔；
重新布线层，位于所述基板的第一表面上；
金属凸块，位于所述重新布线层远离所述基板的一侧并与所述重新布线层电连接；
半导体芯片，位于所述重新布线层远离所述基板一侧的表面，并与所述重新布线层电连接，且所述半导体芯片与所述金属凸块之间具有间距；
导电柱，填充于所述激光通孔内，并上下贯穿所述基板；
塑封材料层，位于所述重新布线层远离所述基板一侧的表面，且包围所述金属凸块及所述半导体芯片，并显露部分所述金属凸块及部分所述半导体芯片；以及
天线组件，位于所述基板的第二表面上，所述天线组件依次经由所述导电柱以及所述重新布线层与所述金属凸块电连接。
作为本实用新型的一种优选方案，所述塑封材料层包括聚酰亚胺层、硅胶层以及环氧树脂层中的任意一种。
作为本实用新型的一种优选方案，所述基板包括石英玻璃基板或蓝宝石基板。
作为本实用新型的一种优选方案，所述重新布线层的结构具体包括：
介质层，接合于所述基板的第一表面上；
至少一层金属线层，所述金属线层位于所述介质层的内部；
凸块下金属层，位于所述介质层远离所述基板一侧的表面，并延伸至所述介质层的内部与所述金属线层电连接，其中，所述金属凸块设置于所述凸块下金属层上。
作为本实用新型的一种优选方案，所述金属凸块的结构包括：铜柱、位于所述铜柱上表面的镍层以及位于所述镍层上的焊料凸点。
作为本实用新型的一种优选方案，所述天线组件包括若干个天线单元，每个所述天线单元具有相同的形状，相邻所述天线单元之间具有间距。
作为本实用新型的一种优选方案，所述天线单元包括中心部以及环绕所述中心部的外围部，且所述外围部与所述中心部之间具有间距，其中，所述中心部依次经由所述导电柱以及所述重新布线层与所述金属凸块电连接。
作为本实用新型的一种优选方案，所述中心部的外缘形状包括圆形，所述外围部的外缘形状包括方形，所述外围部靠近所述中心部一侧的边缘的形状包括圆形。
作为本实用新型的一种优选方案，各所述天线单元于所述基板的第二表面上且呈阵列排布、环形排布或无规则间隔排布。
作为本实用新型的一种优选方案，所述天线组件包括至少两层天线组件单元层，每一层所述天线组件单元层至少包括一个所述天线单元。
如上所述，本实用新型的具有天线组件的半导体封装结构，具有以下有益效果：
本实用新型通过塑封材料层的设置，全部包覆半导体芯片，保证了其封装过程中的稳定性，且将半导体芯片与金属凸块同时塑封，保证了各部件之间不易偏移，进一步提高了封装效率以及良率；本实用新型的具有天线组件的半导体结构通过将天线组件与重新布线层设置于基板的两个相对的表面，并基于天线组件与半导体芯片通过基板内的导电柱、重新布线层及金属凸块之间的电连接特性设计，从而可以有利于进行合理的封装布局设计；本实用新型选择石英玻璃等作为基板，其热传导性良好，比封装材料好了近十到百倍，解决了热效应的问题；同时，由于石英片无翘曲问题，也进一步保证在后续工艺中芯片不易翘曲以及断裂等，且容易制造，良率提高；本实用新型的结构简便，成本低，适于批量生产。
附图说明
图1显示为本实用新型的半导体封装结构制备中提供基板的结构示意图。
图2显示为本实用新型的半导体封装结构制备中形成重新布线后的结构示意图。
图3显示为本实用新型的半导体封装结构制备中形成金属凸块的结构示意图。
图4显示为本实用新型的半导体封装结构制备中形成半导体芯片的结构示意图。
图5显示为本实用新型的半导体封装结构制备中形成塑封材料层的结构示意图。
图6显示为本实用新型的半导体封装结构制备中形成激光通孔的结构示意图。
图7显示为本实用新型的半导体封装结构制备中形成导电柱的结构示意图。
图8显示为本实用新型的半导体封装结构制备中形成天线组件的结构示意图。
图9显示为图8虚线框中天线组件的俯视示意图。
图10显示为本实用新型的半导体封装结构制备中进行切割的示意图。
元件标号说明
11 基板
111 第一表面
112 第二表面
21 重新布线层
211 凸块下金属层
212 介质层
213 金属线层
31 金属凸块
41 半导体芯片
51 塑封材料层
61 激光通孔
71 导电柱
81 天线单元
811 中心部
812 外围部
91 粘合层
92 固定环
具体实施方式
以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
请参阅图1至图10。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
如图1～10所示，本实用新型提供一种具有天线组件的半导体封装结构，包括：
基板11，具有相对的第一表面111及第二表面112，且所述基板11内形成有至少一个贯穿所述第一表面及所述第二表面的激光通孔61；
重新布线层21，位于所述基板的第一表面111上；
金属凸块31，位于所述重新布线层21远离所述基板11的一侧并与所述重新布线层21电连接；
半导体芯片41，位于所述重新布线层21远离所述基板11一侧的表面，并与所述重新布线层21电连接，且所述半导体芯片41与所述金属凸块31之间具有间距；
导电柱71，填充于所述激光通孔61内，并上下贯穿所述基板11；
塑封材料层51，位于所述重新布线层21远离所述基板11一侧的表面，且包围所述金属凸块31及所述半导体芯片41，并显露部分所述金属凸块31及部分所述半导体芯片41；以及
天线组件，位于所述基板的第二表面112上，所述天线组件依次经由所述导电柱71以及所述重新布线层21与所述金属凸块31电连接。
作为示例，所述基板11包括石英玻璃基板或蓝宝石基板。
具体的，本实用新型提供一种半导体封装结构，其中，所述基板11优选为石英基板或者蓝宝石基板，一方面，由于石英片无翘曲的问题，从而可以防止后续制备过程中半导体芯片发生破裂、翘曲以及断裂等问题；另一方面，石英的热传导比MC好了近十到百倍，具有良好的热传导性，从而解决了封装过程的热效应问题。另外，在其他示例中，所述基板还可以选择为其他的玻璃基板，在此并不做具体限制。
另外，所述基板11的形状可以根据实际需要进行设定，所述基板11的形状可以为矩形、圆形、六边形、三角形或梯形等等，此处不做限定。其中，所述基板11内还形成有激光通孔61，作为一示例，可以采用激光打孔工艺在所述基板内形成所述激光通孔61，也可以采用刻蚀等工艺于所述基板11内形成所述激光通孔61，所述激光通孔131的截面形状可以根据实际需要进行设定，优选地，本实施例中，所述激光通孔131的截面形状可以为倒梯形，当然，在其他示例中，所述激光通孔131的形状还可以为矩形等等。
需要说明的是，当对应于所述激光通孔61的位置处的所述重新布线层21中的所述金属线层213未暴露于介质层邻近所述基板11第二表面的表面时，所述激光通孔61贯穿所述基板11之后，还需延伸至所述重新布线层21的所述介质层212内，以确保所述激光通孔61可以暴露出部分所述金属线层213。
具体的，所述半导体芯片41可以为任意一种半导体功能芯片，且所述半导体芯片41的正面还形成有将其内部功能器件电引出的连接焊盘，所述连接焊盘裸露于所述半导体芯片的正面，优选地，所述连接焊盘的上表面与所述半导体芯片的上表面相平齐。所述半导体芯片41与所述金属凸块31之间具有间距是指，在所述金属布线层远离所述基板一侧的表面，凸出于所述金属布线层的位置，所述半导体芯片与所述金属凸块之间是具有间距的，即裸露的外部是不导通的。
另外，本实用新型将所述天线组件与所述重新布线层、所述金属凸块以及所述半导体芯片等结构设置在所述基板的两个相对的侧面上，从而可以合理的进行天线结构的设计，并且有利于减小整个半导体封装结构的体积。
作为示例，所述塑封材料层51包括聚酰亚胺层、硅胶层以及环氧树脂层中的任意一种。
具体的，采用所述塑封材料层51封装所述半导体芯片41，其采用压缩成型、传递模塑成型、液封成型、真空层压以及旋涂中的任意一种，所述塑封材料层51将所述半导体芯片41完全包围，仅显露出所述半导体芯片电引出的一面，即所述半导体芯片的除电引出外的所有表面全部与所述塑封材料层相接触，一方面可以保证芯片在封装过程中的稳定性，另一方面还可以保证芯片在封装过程中不易受到污染和破坏，无需担心芯片与其他材料层的结合强度，制备工艺步骤简单优化，另外，所述塑封材料层同时包覆与所述金属凸块的外围，露出需要连接的部分，进一步保证了金属凸块的封装稳定性，以及被同一材料层(所述塑封材料层)包覆，且无其他材料层参与，保证了二者之间不易出现相对位移，保证二者间距。
另外，所述塑封材料层51可以选自上述材料层中的任意一种，其还可以选自上述材料层中的任意两层构成的叠层材料层，或三者构成的叠层材料层，这依据实际需求选定，当然，还可以选择本领域熟知的任意材料层，并不以上述材料层为限。
作为示例，所述重新布线层21的结构具体包括：
介质层212，接合于所述基板11的第一表面111上；
至少一层金属线层213，所述金属线层213位于所述介质层212的内部；
凸块下金属层211，位于所述介质层212远离所述基板11一侧的表面，并延伸至所述介质层212的内部与所述金属线层213电连接，其中，所述金属凸块31设置于所述凸块下金属层211上。
具体的，在一示例中，所述重新布线层21包括一层金属线层213、一层介质层212以及一层凸块下金属层211，在一示例中其制作过程包括：先于所述基板一表面形成一层所述金属线层，再于该表面形成一层介质层，所述介质层将所述金属线层包覆，另外，也可以是先形成一层介质层，再进行刻蚀填充等工艺；然后，再于介质层中形成开口，从而可以制备所述凸块下金属层。当然，所述重新布线层可以为任意本领域常用的重新布线层结构，也可采用其他工艺制备任意可以实现电连接引出功能的重新布线层。
另外，在其他示例中，也可以为两层或更多层的所述介质层以及两层或更多层金属线层，如：于所述基板的表面形成第一层所述绝缘层；于第一层所述绝缘层远离所述基板的表面形成所述金属线层；于第一层所述绝缘层的上表面形成第二层所述绝缘层，第二层所述绝缘层完全覆盖所述金属线层；于第二层所述绝缘层内形成开口，所述开口暴露出所述金属线层；于所述开口内形成所述凸块下金属层。
具体的，所述金属线层213的材料可以为但不仅限于铜、铝、镍、仅、银或钛中的一种材料或两种以上材料的叠层材料层。所述介质层212的材料可以为低k介电材料，具体的，可以包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的任意一种。
作为示例，所述金属凸块31的结构包括：铜柱、位于所述铜柱上表面的镍层以及位于所述镍层上的焊料凸点。
具体的，所述金属凸块31可以为金属柱、焊料球、或者铜柱与焊料金属的组合等。在本实施例中，提供一种金属凸块31，制备包括：于所述重新布线层上制作凸块下金属层；于所述凸块下金属层表面形成铜柱；于所述铜柱表面形成金属阻挡层；于所述金属阻挡层表面形成焊料金属，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点。
其中，所述金属阻挡层包括镍层，所述焊料凸点的材料包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。
作为示例，所述天线组件包括若干个天线单元81，每个所述天线单元81具有相同的形状，相邻所述天线单元81之间具有间距。
具体的，所述半导体封装结构还包括天线组件，所述天线组件通过导电柱与所述基板另一表面的重新布线层电连接，进而进一步进行其他电性连接的功能，其中，形成所述天线组件的工艺可以为本领域普通技术人员熟知的任意工艺，如先形成一层具有窗口的天线图形的介质层，所述窗口图形至少暴露出所述导电柱，再进行溅射、电镀等形成最终的天线。
具体的，所述天线组件至少包括一个天线单元81，所述天线单元的形状可以为块状或螺旋状，当然，所述天线单元81的数量也可以是多个，如10～100个，依实际需求而定。当所述天线单元的数量大于等于两个时，不同的天线单元81的形状可以相同也可以不同，以实际需求设定。另外，所述天线单元81为块状天线时，所述块状天线可以为金属块；所述天线单元81为螺旋状天线时，所述螺旋状天线可以为金属线绕制成螺旋状而形成。优选地，各所述天线单元的外轮廓相同，从而可以实现均匀控制，便于按实际需求进行合理布局。
另外，所述天线单元的材料包括但不限于铜、铝、镍、金、银、锡以及钛中的任意一种，或者两种及以上的上述材料层构成的叠层材料层，可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀以及化学镀中的任意一种制备得到。另外，所述导电柱71的材料优选与所述天线组件的材料相同。
具体的，可以采用导电胶印刷工艺于所述基板11的第一表面旋涂导电胶，使得所述导电胶进入所述激光通孔61内以形成所述导电柱71。当然，在其他示例中，也可以采用物理气相沉积工艺、化学气相沉积工艺(CVD)、等离子增强CVD等工艺于所述激光通孔61内沉积导电材料(譬如，金属、金属化合物等等)以形成所述导电柱71。优选地，所述导电柱71的上表面与所述基板11的第一表面相平齐。
作为示例，所述天线单元81包括中心部811以及环绕所述中心部811的外围部812，且所述外围部812与所述中心部811之间具有间距，其中，所述中心部811依次经由所述导电柱71以及所述重新布线层21与所述金属凸块31电连接。
作为示例，所述中心部811的外缘形状包括圆形，所述外围部812的外缘形状包括方形，所述外围部812靠近所述中心部811一侧的边缘的形状包括圆形。
具体的，在本示例中，各所述天线单元构成平面倒F天线结构，即PIFA(PlanarInverted F-shaped Antenna)，其中，所述天线单元81由两部分构成，包括中心部以为位于其外围的外围部，其中，中心部811与所述导电柱71直接电连接，而外围部812与中心部811之间的间距如图9中的D所示，可以介于10～200μm以及其他均可，在本示例中优选为80～150μm，以形成最优配置，另外，优选在所述半导体芯片周围设置两个所述天线单元81。
作为示例，各所述天线单元81于所述基板11的第二表面112上且呈阵列排布、环形排布或无规则间隔排布。
具体的，各所述天线单元均匀排布，各所述天线单元81之间具有间隙，这种设计方式工艺简单，相同外轮廓的所述天线单元无需进行其他额外工艺，适于批量生产，且天线讯号均匀，损耗较小。另外，相邻所述天线单元之间的间隙以实际情况设定，如在所述基板的表面所在的平面内，沿纵向或与其相垂直的横向上，相邻天线单元的中心之间的距离可以随意设置，各天线单元的尺寸也可任意选择。当然，各所述天线单元的排列方式可以以及需求任意设置，可以在需要的位置设置密度较大的天线单元，可以不规则排布，在此不做具体限制。
作为示例，所述天线组件包括至少两层天线组件单元层，每一层所述天线组件单元层至少包括一个所述天线单元81。
具体的，所述天线组件可以是由若干个天线单元81在所述基板11的第二表面112单层排布形成的，当然，也可以是多层排布，其包括两层或两层以上的天线单元层，然后，每一个所述天线单元层上再进行合理数量和形状的天线单元的设计，其中，相邻两层所述天线单元层之间经由介质层隔开，并由形成于介质层内的导电栓塞实现不同层之间的电连接，从而可以进行以及具体的需求进行灵活的天线布局设计。
另外，还需要说明的是，本申请还提供一种上述具有天线组件的半导体封装结构的制备方法，如图1所示为提供的基板11，图2显示为制备重新布线层21(top side RDL)后的结构，接着，如图3所示，制备金属凸块31(ball mount)，再进行图4所述的半导体芯片41粘合的过程(die bonder)，接着，再形成底塑封材料层51(molding)，如图5所示，然后，制备激光通孔61(backside laser drill)，如图6所示，接着沉积形成导电柱71(metal glueprinter)，如图7所示，然后制备天线组件(antenna layer)，如图8及图9所示，当然，如图10所示，还包括进行晶圆切割(wafer mount&dicing saw or laser saw)的步骤，其中，切割过程中还包括粘合层以及固定环，从而得到本实用新型的半导体封装结构。
综上所述，本实用新型具有天线组件的半导体封装结构，包括：基板，具有相对的第一表面及第二表面，且所述基板内形成有至少一个贯穿所述第一表面及所述第二表面的激光通孔；重新布线层，位于所述基板的第一表面上；金属凸块，位于所述重新布线层远离所述基板的一侧并与所述重新布线层电连接；半导体芯片，位于所述重新布线层远离所述基板一侧的表面，并与所述重新布线层电连接，且所述半导体芯片与所述金属凸块之间具有间距；导电柱，填充于所述激光通孔内，并上下贯穿所述基板；塑封材料层，位于所述重新布线层远离所述基板一侧的表面，且包围所述金属凸块及所述半导体芯片，并显露部分所述金属凸块及部分所述半导体芯片；以及天线组件，位于所述基板的第二表面上，所述天线组件依次经由所述导电柱以及所述重新布线层与所述金属凸块电连接，通过上述方案，本实用新型通过塑封材料层的设置，全部包覆半导体芯片，保证了其封装过程中的稳定性，且将半导体芯片与金属凸块同时塑封，保证了各部件之间不易偏移，进一步提高了封装效率以及良率；本实用新型的具有天线组件的半导体结构通过将天线组件与重新布线层设置于基板的两个相对的表面，并基于天线组件与半导体芯片通过基板内的导电柱、重新布线层及金属凸块之间的电连接特性设计，从而可以有利于进行合理的封装布局设计；本实用新型选择石英玻璃等作为基板，其热传导性良好，比封装材料好了近十到百倍，解决了热效应的问题；同时，由于石英片无翘曲问题，也进一步保证在后续工艺中芯片不易翘曲以及断裂等，且容易制造，良率提高；本实用新型的结构简便，成本低，适于批量生产。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (10)

1.一种具有天线组件的半导体封装结构，其特征在于，包括：
基板，具有相对的第一表面及第二表面，且所述基板内形成有至少一个贯穿所述第一表面及所述第二表面的激光通孔；
重新布线层，位于所述基板的第一表面上；
金属凸块，位于所述重新布线层远离所述基板的一侧并与所述重新布线层电连接；
半导体芯片，位于所述重新布线层远离所述基板一侧的表面，并与所述重新布线层电连接，且所述半导体芯片与所述金属凸块之间具有间距；
导电柱，填充于所述激光通孔内，并上下贯穿所述基板；
塑封材料层，位于所述重新布线层远离所述基板一侧的表面，且包围所述金属凸块及所述半导体芯片，并显露部分所述金属凸块及部分所述半导体芯片；以及
天线组件，位于所述基板的第二表面上，所述天线组件依次经由所述导电柱以及所述重新布线层与所述金属凸块电连接。
2.根据权利要求1所述的具有天线组件的半导体封装结构，其特征在于，所述塑封材料层包括聚酰亚胺层、硅胶层以及环氧树脂层中的任意一种。
3.根据权利要求1所述的具有天线组件的半导体封装结构，其特征在于，所述基板包括石英玻璃基板或蓝宝石基板。
4.根据权利要求1所述的具有天线组件的半导体封装结构，其特征在于，所述重新布线层的结构具体包括：
介质层，接合于所述基板的第一表面上；
至少一层金属线层，所述金属线层位于所述介质层的内部；
凸块下金属层，位于所述介质层远离所述基板一侧的表面，并延伸至所述介质层的内部与所述金属线层电连接，其中，所述金属凸块设置于所述凸块下金属层上。
5.根据权利要求1所述的具有天线组件的半导体封装结构，其特征在于，所述金属凸块的结构包括：铜柱、位于所述铜柱上表面的镍层以及位于所述镍层上的焊料凸点。
6.根据权利要求1～5中任意一项所述的具有天线组件的半导体封装结构，其特征在于，所述天线组件包括若干个天线单元，每个所述天线单元具有相同的形状，相邻所述天线单元之间具有间距。
7.根据权利要求6所述的具有天线组件的半导体封装结构，其特征在于，所述天线单元包括中心部以及环绕所述中心部的外围部，且所述外围部与所述中心部之间具有间距，其中，所述中心部依次经由所述导电柱以及所述重新布线层与所述金属凸块电连接。
8.根据权利要求7所述的具有天线组件的半导体封装结构，其特征在于，所述中心部的外缘形状包括圆形，所述外围部的外缘形状包括方形，所述外围部靠近所述中心部一侧的边缘的形状包括圆形。
9.根据权利要求6所述的具有天线组件的半导体封装结构，其特征在于，各所述天线单元于所述基板的第二表面上且呈阵列排布、环形排布或无规则间隔排布。
10.根据权利要求6所述的具有天线组件的半导体封装结构，其特征在于，所述天线组件包括至少两层天线组件单元层，每一层所述天线组件单元层至少包括一个所述天线单元。
CN201721855671.1U 2017-12-27 2017-12-27 具有天线组件的半导体封装结构 Active CN207852888U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201721855671.1U CN207852888U (zh) 2017-12-27 2017-12-27 具有天线组件的半导体封装结构
US16/233,021 US10916829B2 (en) 2017-12-27 2018-12-26 Semiconductor package structure having antenna module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721855671.1U CN207852888U (zh) 2017-12-27 2017-12-27 具有天线组件的半导体封装结构

Publications (1)

Publication Number Publication Date
CN207852888U true CN207852888U (zh) 2018-09-11

Family

ID=63418865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721855671.1U Active CN207852888U (zh) 2017-12-27 2017-12-27 具有天线组件的半导体封装结构

Country Status (2)

Country Link
US (1) US10916829B2 (zh)
CN (1) CN207852888U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151468A (zh) * 2020-09-21 2020-12-29 青岛歌尔微电子研究院有限公司 天线封装模组及天线封装工艺
CN114204249A (zh) * 2022-02-18 2022-03-18 威海艾迪科电子科技股份有限公司 一种具有天线的扇出封装及其制备方法
CN114551251A (zh) * 2022-02-23 2022-05-27 威海艾迪科电子科技股份有限公司 一种具有天线结构的多芯片封装及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207852651U (zh) * 2017-12-27 2018-09-11 中芯长电半导体（江阴）有限公司 具有天线组件的半导体封装结构
US10964652B2 (en) * 2019-04-18 2021-03-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11515234B2 (en) * 2020-12-03 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor device package including promoters and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925665B1 (ko) * 2007-12-10 2009-11-06 주식회사 네패스 시스템 인 패키지 및 그 제조 방법
CN103985683B (zh) * 2013-02-08 2017-04-12 精材科技股份有限公司 晶片封装体
TWI655719B (zh) * 2015-08-12 2019-04-01 矽品精密工業股份有限公司 電子模組

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151468A (zh) * 2020-09-21 2020-12-29 青岛歌尔微电子研究院有限公司 天线封装模组及天线封装工艺
CN114204249A (zh) * 2022-02-18 2022-03-18 威海艾迪科电子科技股份有限公司 一种具有天线的扇出封装及其制备方法
CN114204249B (zh) * 2022-02-18 2022-05-13 威海艾迪科电子科技股份有限公司 一种具有天线的扇出封装及其制备方法
CN114551251A (zh) * 2022-02-23 2022-05-27 威海艾迪科电子科技股份有限公司 一种具有天线结构的多芯片封装及其制备方法

Also Published As

Publication number Publication date
US10916829B2 (en) 2021-02-09
US20190198972A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
CN207852888U (zh) 具有天线组件的半导体封装结构
CN207852653U (zh) 具有天线组件的半导体封装结构
CN110277356B (zh) 天线馈电线的封装结构及封装方法
US8476120B2 (en) Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
CN207852654U (zh) 具有天线组件的半导体封装结构
CN108305856B (zh) 天线的封装结构及封装方法
CN108417982B (zh) 天线的封装结构及封装方法
CN103296008A (zh) Tsv或tgv转接板，3d封装及其制备方法
CN109742056A (zh) 天线的封装结构及封装方法
CN108336494A (zh) 天线的封装结构及封装方法
CN109768031A (zh) 天线的封装结构及封装方法
CN112713098A (zh) 天线封装结构及封装方法
CN112713097A (zh) 天线封装结构及封装方法
CN209328892U (zh) 天线的封装结构
CN207852651U (zh) 具有天线组件的半导体封装结构
CN207852897U (zh) 扇出型天线封装结构
CN207517679U (zh) 具有天线组件的半导体封装结构
CN207587730U (zh) 具有天线组件的半导体封装结构
CN107622981B (zh) 电子封装件及其制法
CN210692485U (zh) 天线封装结构
CN211088260U (zh) 天线的封装结构
CN109888458B (zh) 天线封装结构、封装方法及外接天线连接方法
TWI524439B (zh) 半導體元件和使用凸塊形成垂直互連結構之方法
CN209880604U (zh) 一种封装结构
CN209434180U (zh) 天线封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address