CN112713098A - 天线封装结构及封装方法 - Google Patents

天线封装结构及封装方法 Download PDF

Info

Publication number
CN112713098A
CN112713098A CN201911021331.2A CN201911021331A CN112713098A CN 112713098 A CN112713098 A CN 112713098A CN 201911021331 A CN201911021331 A CN 201911021331A CN 112713098 A CN112713098 A CN 112713098A
Authority
CN
China
Prior art keywords
layer
antenna
metal
packaging
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911021331.2A
Other languages
English (en)
Inventor
吴政达
陈彦亨
林正忠
薛亚媛
徐罕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201911021331.2A priority Critical patent/CN112713098A/zh
Publication of CN112713098A publication Critical patent/CN112713098A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform

Abstract

本发明提供一种天线封装结构及封装方法，封装方法包括：提供支撑基底，形成重新布线层、第一天线层、第一金属馈线柱、第一封装层、第二天线层、第二金属馈线柱、第二封装层、第三天线层、半导体芯片、金属凸块及第三封装层。本发明基于第三封装层对半导体芯片进行保护，将芯片和金属凸块同时封装，可有效提高封装结构的稳定性，先在封装层中开孔再形成金属凸块，简化工艺，有利于金属凸块的制备，通过多层金属馈线柱及多层封装层形成多层天线结构，减小封装尺寸，增强接收信号能力，扩大接收信号频宽，形成底部填充层，提高封装稳定性，增加围坝点胶工艺，提高芯片的稳定性，对芯片进行双重保护，并可以有效减少封装工艺流程，提高工艺周期。

Description

天线封装结构及封装方法
技术领域
本发明属于封装领域及通讯设备领域，特别是涉及一种天线封装结构及封装方法。
背景技术
由于科技的进步，发展出各种高科技的电子产品以便利人们的生活，其中包括各种电子装置，如：笔记型计算机、手机、平板电脑(PAD)等。
随着这些高科技电子产品的普及以及人们需求的增加，除了这些高科技产品内所配置的各项功能与应用大幅度增加外，特别是为了配合人们移动的需求而增加了无线通讯的功能。于是，人们可以通过这些具有无线通讯功能的高科技电子装置于任何地点或是任何时刻使用这些高科技电子产品。从而大幅度的增加了这些高科技电子产品使用的灵活性与便利性，因此，人们再也不必被局限在一个固定的区域内，打破了使用范围的疆界，使得这些电子产品的应用真正地便利人们的生活。
封装天线(Antenna in Package，简称AiP)是基于封装材料与工艺，将天线与芯片集成在封装内，实现系统级无线功能的一门技术，AiP技术由于顺应了硅基半导体工艺集成度提高的潮流，为系统级无线芯片提供了良好的天线与封装解决方案，且随着通信信息的快速发展，AiP技术已成为5G(5th Generation)通信与汽车雷达芯片必选的一项技术，所以AiP技术受到了广泛重视。晶圆级的封装天线(WLP AiP)以整片晶圆作业，在塑封层上做天线，相较于传统的AiP模组有着更高的精度，且尺寸上更轻薄短小，因此得到了广泛应用。在天线的应用中，如在手机终端的应用，天线传送和接收讯号需要经过多个功能芯片模快组合而成，已知的作法是将天线直接制作于电路板(PCB)的表面，缺点是这种作法会让天线占据额外的电路板面积，并且，因传输讯号线路长，效能差功率消耗大，封装体积较大，尤其是传统PCB封装在5G毫米波传输下损耗太大，并且在现有的封装工艺中难以实现对天线电路芯片的有效保护，工艺流程仍较为复杂，天线电热性能和天线性能效率有待提高。现有封装结构一般为单层塑封(单层compound)，使得实现预想功能的封装结构尺寸较大，芯片及其金属凸块等的封装稳定性也有待改善。另外，封装结构中进行芯片保护封装的方法较为复杂。
因此，如何提供一种天线封装结构及封装方法以解决现有技术中上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种天线封装结构及封装方法，用于解决现有技术中天线封装体积大、芯片难以得到有效保护及简单稳定封装等问题。
为实现上述目的及其他相关目的，本发明提供一种天线封装方法，包括步骤：
提供支撑基底，于所述支撑基底上形成临时键合层；
于所述临时键合层上形成重新布线层，所述重新布线层包括与所述临时键合层连接的第一面以及与所述第一面相对的第二面；
于所述第二面上形成与所述重新布线层电连接的第一天线层；
于所述第一天线层上形成与所述第一天线层电连接的第一金属馈线柱；
采用第一封装层封装所述第一金属馈线柱，并使所述第一封装层显露所述第一金属馈线柱的顶面；
于所述第一封装层上形成与所述第一金属馈线柱电连接的第二天线层；
于所述第二天线层上形成与所述第二天线层电连接的第二金属馈线柱；
采用第二封装层封装所述第二金属馈线柱，并使所述第二封装层显露所述第二金属馈线柱的顶面；
于所述第二封装层上形成与所述第二金属馈线柱电连接的第三天线层；
基于所述临时键合层剥离所述重新布线层及所述支撑基底，露出所述重新布线层的所述第一面，自所述第一面在所述重新布线层中形成第一开口，并于所述第一面上形成至少一个与所述重新布线层电连接的半导体芯片；
采用第三封装层封装所述半导体芯片，所述第三封装层形成于所述第一面表面；
于所述第三封装层中形成与所述第一开口连通的第二开口，所述第一开口及所述第二开口构成引出孔，并于所述引出孔中形成与所述重新布线层电连接的金属凸块。
可选地，所述支撑基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。
可选地，所述临时键合层包括光热转换层，其中，采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底分离，进而剥离所述重新布线层及所述支撑基底。
可选地，形成所述重新布线层包括步骤：
于所述临时键合层表面形成第一介质层；
采用溅射工艺于所述第一介质层表面形成种子层，于所述种子层上形成第一金属层，并对所述第一金属层及所述种子层进行刻蚀形成图形化的第一金属布线层；
于所述图形化的第一金属布线层表面形成第二介质层，并对所述第二介质层进行刻蚀形成具有图形化通孔的第二介质层；
于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层。
可选地，形成所述第一天线层之后还包括步骤：于所述重新布线层上形成覆盖所述第一天线层的第一保护粘附层，所述第一金属馈线柱经由所述第一保护粘附层形成于所述第一天线层表面，所述第一封装层形成于所述第一保护粘附层上；和/或，形成所述第二天线层之后还包括步骤：于所述第一封装层上形成覆盖所述第二天线层的第二保护粘附层，所述第二金属馈线柱经由所述第二保护粘附层形成于所述第二天线层表面，所述第二封装层形成于所述第二保护粘附层上。
可选地，形成所述第一金属馈线柱之前还包括步骤：于所述第一天线层表面形成第一下金属层，其中，所述第一金属馈线柱形成于所述第一下金属层表面，采用打线工艺或电镀工艺或化学镀工艺形成所述第一金属馈线柱；和/或，形成所述第二金属馈线柱之前还包括步骤：于所述第二天线层表面形成第二下金属层，其中，所述第二金属馈线柱形成于所述第二下金属层表面，采用打线工艺或电镀工艺或化学镀工艺形成所述第二金属馈线柱。
可选地，所述半导体芯片的数量为多个，所述半导体芯片包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。
可选地，形成所述半导体芯片之后还包括步骤：对各所述半导体芯片进行底部填充以形成底部填充层，所述底部填充层形成于所述半导体芯片与所述重新布线层之间。
进一步可选地，形成所述底部填充层之后还包括步骤：对各所述半导体芯片进行围坝点胶以形成围坝点胶保护层，所述围坝点胶保护层至少形成于所述半导体芯片的底部及四周，且所述围坝点胶保护层及所述底部填充层将所述半导体芯片包围，所述第三封装层还封装所述围坝点胶保护层。
本发明还提供一种天线封装结构，所述天线封装结构优选采用本发明的天线封装方法制作得到，其中，所述天线封装结构包括：
重新布线层，所述重新布线层包括第一面以及与所述第一面相对的第二面，且所述重新布线层中形成有自所述第一面打开的第一开口；
第一天线层，形成于所述第二面上并与所述重新布线层电连接；
第一金属馈线柱，形成于所述第一天线层上并与所述第一天线层电连接；
第一封装层，包覆所述第一金属馈线柱，并显露所述第一金属馈线柱的顶面；
第二天线层，形成于所述第一封装层上并与所述第一金属馈线柱电连接；
第二金属馈线柱，形成于所述第二天线层上并与所述第二天线层电连接；
第二封装层，包覆所述第二金属馈线柱，并显露所述第二金属馈线柱的顶面；
第三天线层，形成于所述第二封装层上并与所述第二金属馈线柱电连接；
至少一个半导体芯片，接合于所述第一面并与所述重新布线层电连接；
第三封装层，包覆所述半导体芯片，且所述第三封装层中形成有贯穿上下表面的第二开口，所述第二开口与所述第一开口连通设置构成引出开口；以及
金属凸块，形成于所述引出开口中，并与所述重新布线层电连接。
可选地，所述第一金属馈线柱与所述第一天线层的连接部具有第一下金属层，所述第一金属馈线柱的材料包括Au、Ag、Cu、Al中的一种，所述第一下金属层的材料包括Ni层与Au层组成的叠层；和/或，所述第二金属馈线柱与所述第二天线层的连接部具有第二下金属层，所述第二金属馈线柱的材料包括Au、Ag、Cu、Al中的一种，所述第二下金属层的材料包括Ni层与Au层组成的叠层。
可选地，所述天线封装结构还包括第一保护粘附层，所述第一保护粘附层覆盖于所述第一天线层上，所述第一金属馈线柱经由所述第一保护粘附层形成于所述第一天线层表面，所述第一封装层形成于所述第一保护粘附层上；和/或，所述天线封装结构还包括第二保护粘附层，所述第二保护粘附层覆盖于所述第二天线层上，所述第二金属馈线柱经由所述第二保护粘附层形成于所述第二天线层表面，所述第二封装层形成于所述第二保护粘附层上。
可选地，所述第一封装层的材料包括硅胶及环氧树脂中的一种；所述第二封装层的材料包括硅胶及环氧树脂中的一种；所述第三封装层的材料包括硅胶及环氧树脂中的一种。
可选地，所述半导体芯片的数量为多个，所述半导体芯片包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。
可选地，所述天线封装结构还包括底部填充层，所述底部填充层形成于所述半导体芯片与所述重新布线层之间。
进一步可选地，所述天线封装结构还包括围坝点胶保护层，所述围坝点胶保护层至少形成于所述半导体芯片的底部及四周，且所述围坝点胶保护层及所述底部填充层将所述半导体芯片包围，所述第三封装层还封装所述围坝点胶保护层。
如上所述，本发明的天线封装结构及封装方法，基于第三封装层对半导体芯片进行保护，将芯片和金属凸块同时封装，可有效提高封装结构的稳定性，先在封装层中开孔再形成金属凸块，简化工艺，有利于金属凸块的制备，通过多层金属馈线柱及多层封装层形成多层天线结构，可以小封装尺寸，还可以增强接收信号能力，扩大接收信号频宽，通过底部填充工艺形成底部填充层，提高封装稳定性，对晶圆级封装增加围坝点胶工艺，提高芯片的稳定性，对芯片进行双重保护，并可以有效减少封装工艺流程，提高工艺周期，通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，可有效缩小封装尺寸，半导体芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和高效率的天线性能，同时具有较低的功耗，制程结构整合性高，采用扇出型封装方法封装天线结构，有效缩小封装体积，使天线封装结构具有较高的集成度以及更好的封装性能，在半导体封装领域具有广泛的应用前景。
附图说明
图1显示为本发明实施例提供的芯片封装方法的流程图。
图2显示为本发明实施例的天线封装方法中形成临时键合层的结构示意图。
图3显示为本发明实施例的天线封装方法中形成第一介质层的结构示意图。
图4显示为本发明实施例的天线封装方法中形成第一金属布线层的结构示意图。
图5显示为本发明实施例的天线封装方法中形成第二介质层及第二金属布线层的图示。
图6显示为本发明实施例的天线封装方法中形成多层叠层结构的重新布线层的示意图。
图7显示为本发明实施例的天线封装方法中形成第一天线层的结构示意图。
图8显示为本发明实施例的天线封装方法中形成第一金属馈线柱的结构示意图。
图9显示为本发明实施例的天线封装方法中形成第一封装材料层的结构示意图。
图10显示为本发明实施例的天线封装方法中形成第一封装层的结构示意图。
图11显示为本发明实施例的天线封装方法中形成第一保护粘附层后的结构示意图。
图12显示为本发明实施例的天线封装方法中形成第二天线层的结构示意图。
图13显示为本发明实施例的天线封装方法中形成第二金属馈线柱的结构示意图。
图14显示为本发明实施例的天线封装方法中形成第二封装材料层的结构示意图。
图15显示为本发明实施例的天线封装方法中形成第二封装层的结构示意图。
图16显示为本发明实施例的天线封装方法中形成第三天线层的结构示意图。
图17显示为本发明实施例的天线封装方法中剥离支撑基底后的结构示意图。
图18显示为本发明实施例的天线封装方法中形成半导体芯片及第一开口的示意图。
图19显示为本发明实施例的天线封装方法中形成底部填充层的结构示意图。
图20显示为本发明实施例的天线封装方法中形成第三封装层的结构示意图。
图21显示为本发明实施例的天线封装方法中形成围坝点胶保护层的结构示意图。
图22显示为本发明实施例的天线封装方法中形成第二开口的结构示意图。
图23显示为本发明实施例的天线封装方法中形成金属凸块的结构示意图。
元件标号说明
101 支撑基底
102 临时键合层
201 第一介质层
202 第一金属布线层
203 第二介质层
204 第二金属布线层
301 第一天线层
302 第一下金属层
303 第一金属馈线柱
304 第一封装材料层
305 第一封装层
306 第一保护粘附层
307 第二天线层
308 第二下金属层
309 第二金属馈线柱
310 第二封装材料层
311 第二封装层
312 第三天线层
401 半导体芯片
402 底部填充层
403 围坝点胶保护层
501 第一开口
502 第三封装层
503 第二开口
504 金属凸块
S1-S12 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一：
如图1所示，本发明提供一种天线封装方法，所述封装方法包括步骤：
提供支撑基底，于所述支撑基底上形成临时键合层；
于所述临时键合层上形成重新布线层，所述重新布线层包括与所述临时键合层连接的第一面以及与所述第一面相对的第二面；
于所述第二面上形成与所述重新布线层电连接的第一天线层；
于所述第一天线层上形成与所述第一天线层电连接的第一金属馈线柱；
采用第一封装层封装所述第一金属馈线柱，并使所述第一封装层显露所述第一金属馈线柱的顶面；
于所述第一封装层上形成与所述第一金属馈线柱电连接的第二天线层；
于所述第二天线层上形成与所述第二天线层电连接的第二金属馈线柱；
采用第二封装层封装所述第二金属馈线柱，并使所述第二封装层显露所述第二金属馈线柱的顶面；
于所述第二封装层上形成与所述第二金属馈线柱电连接的第三天线层；
基于所述临时键合层剥离所述重新布线层及所述支撑基底，露出所述重新布线层的所述第一面，自所述第一面在所述重新布线层中形成第一开口，并于所述第一面上形成至少一个与所述重新布线层电连接的半导体芯片；
采用第三封装层封装所述半导体芯片，所述第三封装层形成于所述第一面表面；
于所述第三封装层中形成与所述第一开口连通的第二开口，所述第一开口及所述第二开口构成引出孔，并于所述引出孔中形成与所述重新布线层电连接的金属凸块。
下面将结合具体实施例对本发明的封装方法进行详细说明。
如图1中的S1及图2所示，提供支撑基底101，于所述支撑基底上形成临时键合层102。
作为示例，所述支撑基底101包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。具体的，在本实施例中，所述支撑基底101选用为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成分离层，且能降低后续的剥离工艺的难度。
作为示例，所述临时键合层102包括光热转换层，参见图17所示，在后续步骤中采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底101分离，进而剥离所述重新布线层及所述支撑基底101。
具体的，所述临时键合层102包括光热转换层(LTHC)，通过旋涂工艺形成于所述支撑基底101上后，通过固化工艺使其固化成型。光热转换层(LTHC)性能稳定，表面较光滑，有利于后续的重新布线层的制作，并且，在后续的剥离工艺中，剥离的难度较低。另外，所述重新布线层及所述支撑基底101剥离之后，所述支撑基底101可以重复利用，节约成本。
如图1中的S2及图3-6所示，于所述临时键合层102上形成重新布线层(RDL)，所述重新布线层包括与所述临时键合层102连接的第一面以及与所述第一面相对的第二面。
作为一示例，形成所述重新布线层包括步骤：
如图3所示，采用化学气相沉积工艺或物理气相沉积工艺于所述临时键合层102表面形成第一介质层201，所述第一介质层201的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合；例如，所述第一介质层201的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。
接着，如图4所示，采用溅射工艺于所述第一介质层201表面形成种子层，于所述种子层上形成第一金属层，并对所述第一金属层及所述种子层进行刻蚀形成图形化的第一金属布线层202；所述种子层的材料包括钛层与铜层的叠层。所述第一金属布线层202的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
接着，如图5所示，采用化学气相沉积工艺或物理气相沉积工艺于所述图形化的第一金属布线层202表面形成第二介质层203，并对所述第二介质层203进行刻蚀形成具有图形化通孔的第二介质层203。所述第二介质层203的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。例如，所述第二介质层203的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。
继续，如图5所示，于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层203表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层204。所述第二金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
另外，如图6所示，重复上述形成第二介质层203及第二金属层的步骤，以形成多层金属层和多层介质层，从而形成具有多层堆叠结构的重新布线层，以实现不同的布线功能。
如图1中的S3及图7所示，于所述第二面上形成与所述重新布线层电连接的第一天线层301。其中，所述第一天线层301的材料可以为铜等，所述第一天线层的结构依据实际设定。
作为示例，参见图11所示，形成所述第一天线层301之后还包括步骤：于所述重新布线层上形成覆盖所述第一天线层301的第一保护粘附层306，所述第一金属馈线柱303经由所述第一保护粘附层306形成于所述第一天线层301表面，所述第一封装层305形成于所述第一保护粘附层306上。在一可选示例中，所述第一保护粘附层306的材质包括聚酰亚胺。由于相邻的两层天线结构之间被一层天线层间隔，容易导致两层天线结构之间的粘附强度降低而导致移位或破裂，本发明在相邻的两层天线结构之间设置第一保护粘附层306，一方面能对天线金属进行保护，另一方面能够提高相邻两层天线结构之间的粘附性能，提高天线的机械结构强度。
如图1中的S4及图8所示，于所述第一天线层301上形成与所述第一天线层301电连接的第一金属馈线柱303。
作为示例，形成所述第一金属馈线柱303(wire bond)之前还包括步骤：于所述第一天线层表面形成第一下金属层302，所述第一金属馈线柱303形成于所述第一下金属层302表面，其中，在一可选示例中，采用打线工艺或电镀工艺或化学镀工艺形成所述第一金属馈线柱303。
具体的，所述第一下金属层302包括Ni层与Au层组成的叠层。所述第一金属馈线柱303的材料包括Au、Ag、Cu、Al中的一种，但并不以此为限，还可以是任何可以作为植柱金属材质材料，在本实施例中，采用打线工艺(wire bonding)于所述第一下金属层302上形成第一金属馈线柱303。所述第一下金属层302可以有效加强第一金属馈线柱303与所述第一天线层的结合强度，降低接触电阻。在一可选示例中，当存在所述第一保护粘附层306时，还包括于所述第一保护粘附层306中形成开口以形成所述第一金属馈线柱303的步骤。
作为示例，所述第一金属馈线柱303为多个，多个所述第一金属馈线柱303的布置方式包括：基于所述第一金属馈线柱303与所述第一天线层301及所述第二天线层307中的至少一者形成电磁屏蔽结构以实现封装结构的电磁屏蔽。
具体的，在一示例中，提供一种所述第一金属馈线柱303的布置方式，所述第一金属馈线柱303形成在所述第一天线层301的表面，通过所述第一金属馈线柱303的布置使得所述第一金属馈线柱303与所述第一天线层301和所述第二天线层307中一些金属层的特定位置共同形成一个电磁屏蔽保护结构，从而实现得到的封装结构的电磁屏蔽。例如，在一可选示例中，中间垂直的所述第一金属馈线柱303可与上下两层天线层形成屏蔽结构，其中一部分所述第一金属馈线柱303接地属于接地线，这部分所述第一金属馈线柱303可以是与所述第一天线层301电连接，也可以是与所述第二天线层307电连接，当然，也可以是这部分所述第一金属馈线柱303与所述第一天线层301和第二天线层307均电连接，在芯片电信号传输中所形成的相互电磁影响，可通过接地线进行消除，从而达到电磁屏蔽的效果，在一可选示例中，接地的所述第一金属馈线柱303呈圆形或方式布置，且均匀排布，并与上下对应的第一天线层301和第二天线层307均电连接，从而形成电磁屏蔽结构，实现电磁屏蔽。
如图1中的S5及图9-11所示，采用第一封装层305封装所述第一金属馈线柱303，并使所述第一封装层305显露所述第一金属馈线柱303的顶面。
具体的，在一示例中，采用第一封装材料层304封装所述第一金属馈线柱303，减薄(grinding)所述第一封装材料层304，使得所述第一金属馈线柱303的顶面显露，减薄后的所述第一封装材料层304形成所述第一封装层305。作为示例，采用第一封装材料层304封装所述第一金属馈线柱303的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第一封装层305的材料包括硅胶以及环氧树脂中的一种。如图11所示，当存在所述第一保护粘附层306时，所述第一封装层305形成于所述第一保护粘附层306上。
如图1中的S6及图12所示，于所述第一封装层305上形成与所述第一金属馈线柱303电连接的第二天线层307。
具体的，所述第二天线层307的材料可以为铜等，所述第二天线层的结构依据实际设定。在一示例中，参见图16所示，在所述第二天线层周围形成介质层，所述介质层的材料可以选择为PI(聚酰亚胺)，可选地，所述介质层的上表面与所述第二天线层的上表面相平齐，所述第二封装层形成于所述介质层和所述第二天线层上表面，所述第二天线层307与所述第一天线层301通过所述第一金属馈线柱303电连接，多层天线层可增强接收信号能力，扩大接收信号频宽，本发明可以获得多层结构的天线结构层，可有效缩短组件之间传导路径，有更好的电性和天线效能，同时具有较低的功耗。半导体芯片401、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和高效率的天线性能，同时具有较低的功耗，制程结构整合性高。
作为示例，形成所述第二天线层307之后还包括步骤：于所述第一封装层上形成覆盖所述第二天线层307的第二保护粘附层，此时，后续所述第二金属馈线柱309经由所述第二保护粘附层形成于所述第二天线层表面，后续所述第二封装层311形成于所述第二保护粘附层上。在一可选示例中，所述第二保护粘附层的材质包括聚酰亚胺。由于相邻的两层天线结构之间被一层天线层间隔，容易导致两层天线结构之间的粘附强度降低而导致移位或破裂，本发明在相邻的两层天线结构之间设置第二保护粘附层，一方面能对天线金属进行保护，另一方面能够提高相邻两层天线结构之间的粘附性能，提高天线的机械结构强度。另外，本文中的“和/或”是指可以是只进行所描述的两个方案中的一者，也可以是同时进行所描述的两个方案，例如，形成所述第一天线层之后还包括步骤：于所述重新布线层上形成覆盖所述第一天线层的第一保护粘附层，所述第一金属馈线柱经由所述第一保护粘附层形成于所述第一天线层表面，所述第一封装层形成于所述第一保护粘附层上；和/或，形成所述第二天线层之后还包括步骤：于所述第一封装层上形成覆盖所述第二天线层的第二保护粘附层，所述第二金属馈线柱经由所述第二保护粘附层形成于所述第二天线层表面，所述第二封装层形成于所述第二保护粘附层上，是指，可以是只在形成所述第一天线层之后形成所述第一保护粘附层，不形成第二保护粘附层，也可以是只在形成第二天线层之后形成第二保护粘附层，不形成第一保护粘附层，还可以是既形成所述第一保护粘附层又形成所述第二保护粘附层。
如图1中的S7及图13所示，于所述第二天线层307上形成与所述第二天线层307电连接的第二金属馈线柱309。在一可选示例中，所述第二金属馈线柱309与所述第一金属馈线柱303上下对应设置。
作为示例，形成所述第二金属馈线柱309(wire bond)之前还包括步骤：于所述第二天线层表面形成第二下金属层308，所述第二金属馈线柱309形成于所述第二下金属层308表面，在一可选示例中，采用打线工艺或电镀工艺或化学镀工艺形成所述第二金属馈线柱309。
具体的，所述第二下金属层308包括Ni层与Au层组成的叠层。所述第二金属馈线柱309的材料包括Au、Ag、Cu、Al中的一种，但并不以此为限，还可以是任何可以作为植柱金属材质材料，在本实施例中，采用打线工艺(wire bonding)于所述第二下金属层308上形成第二金属馈线柱309。所述第二下金属层308可以有效加强第二金属馈线柱309与所述第二天线层的结合强度，降低接触电阻。在一可选示例中，当存在所述第二保护粘附层时，还包括于所述第二保护粘附层中形成开口以形成所述第二金属馈线柱309的步骤。
作为示例，所述第二金属馈线柱309为多个，多个所述第二金属馈线柱309的布置方式包括：基于所述第二金属馈线柱309与所述第二天线层307及所述第三天线层312中的至少一者形成第二电磁屏蔽结构以实现封装结构的电磁屏蔽。
具体的，在一示例中，提供一种所述第二金属馈线柱309的布置方式，所述第二金属馈线柱309形成在所述第二天线层307的表面，通过所述第二金属馈线柱309的布置使得所述第二金属馈线柱309与所述第二天线层307和所述第三天线层312中一些金属层的特定位置共同形成一个电磁屏蔽保护结构，从而实现得到的封装结构的电磁屏蔽。例如，在一可选示例中，中间垂直的所述第二金属馈线柱309可与上下两层天线层形成屏蔽结构，其中一部分所述第二金属馈线柱309接地属于接地线，这部分所述第二金属馈线柱309可以是与所述第二天线层307电连接，也可以是与所述第三天线层312电连接，当然，也可以是这部分所述第二金属馈线柱309与所述第二天线层307和第三天线层312均电连接，在芯片电信号传输中所形成的相互电磁影响，可通过接地线进行消除，从而达到电磁屏蔽的效果，在一可选示例中，接地的所述第二金属馈线柱309呈圆形或方式布置，且均匀排布，并与上下对应的第二天线层307和第三天线层312均电连接，从而形成电磁屏蔽结构，实现电磁屏蔽。
如图1中的S8及图14-15所示，采用第二封装层311封装所述第二金属馈线柱309，并使所述第二封装层311显露所述第二金属馈线柱309的顶面。
具体的，在一示例中，采用第二封装材料层310封装所述第二金属馈线柱309，减薄(grinding)所述第二封装材料层310，使得所述第二金属馈线柱309的顶面显露，减薄后的所述第二封装材料层310形成所述第二封装层311。作为示例，采用第二封装材料层310封装所述第二金属馈线柱309的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第二封装层311的材料包括硅胶以及环氧树脂中的一种。当存在所述第二保护粘附层时，所述第二封装层形成于所述第二保护粘附层上。
如图1中的S9及图16所示，于所述第二封装层311上形成与所述第二金属馈线柱309电连接的第三天线层312。
具体的，所述第三天线层312的材料可以为铜等，所述第三天线层的结构依据实际设定。所述第三天线层312与所述第二天线层307通过所述第二金属馈线柱309电连接，多层天线层可增强接收信号能力，扩大接收信号频宽，本发明可以获得多层结构的天线结构层，可有效缩短组件之间传导路径，有更好的电性和天线效能，同时具有较低的功耗。半导体芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和高效率的天线性能，同时具有较低的功耗，制程结构整合性高，本发明通过多层封装层封装，即多层compound天线结构，可以缩小封装尺寸，缩小package size。
如图1中的S10及图17-18所示，基于所述临时键合层102剥离所述重新布线层及所述支撑基底101，露出所述重新布线层的所述第一面，自所述第一面在所述重新布线层中形成第一开口501，并于所述第一面上形成至少一个与所述重新布线层电连接的半导体芯片401(die bonder)，例如可以是本领域熟知的键合方式形成所述半导体芯片，在Die bonder后芯片经过回流焊初步固定于wafer。
具体的，在一示例中，在后续步骤中采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底101分离。另外，分离之后可以通过在所述重新布线层的第一面进行打孔，形成第一开口501，可以通过激光钻孔技术进行打孔，所述第一开口501显露出重新布线层中的金属线，所述第一开口定义出后续的金属凸块形成的位置，同时也可以有利于后续在所述第三封装层中形成第二开口的工艺的实施，提高封装精度，在一示例中，可以是先形成所述第一开口，再在所述重新布线层的所述第一面形成半导体芯片401，以有利于天线电路芯片的保护，所述第一开口501与所述半导体芯片401之间具有间距，以有利于后续的封装工艺，具体大小依据实际需求设定。
作为示例，所述半导体芯片401的数量为多个，例如可以是两个，所述半导体芯片401包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种，不同的半导体芯片的种类依据实际设定。本发明可以通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，在同一片晶圆上同时贴装主动、被动元器件，可有效缩小封装尺寸。
作为示例，如图19所示，形成所述半导体芯片401之后还包括步骤：对各所述半导体芯片401进行底部填充以形成底部填充层402。
具体的，在一示例中，还在所述半导体芯片401与所述重新布线层之间形成底部填充层，将填充材料通过毛细虹吸作用，流到芯片底部，填充bump之间的空隙，凝固后起到固定芯片的作用。进行底部填充的填充材料可以是环氧树脂。
作为示例，参见图21所示，形成所述底部填充层402之后还包括步骤：对各所述半导体芯片401进行围坝点胶以形成围坝点胶保护层403，所述围坝点胶保护层403至少形成于所述半导体芯片401的底部及四周，且所述围坝点胶保护层403及所述底部填充层402将所述半导体芯片401包围。
具体的，本发明在半导体芯片401固定好之后对其进行为围坝点胶工艺，运用点胶技术，在半导体芯片401的四周进行围坝，再给中间进行点胶，形成所述围坝点胶保护层403，形成的围坝点胶保护层403可以提高芯片的稳定性，将半导体芯片401有效的保护，在underfill之后，即对半导体芯片401进行底部填充形成底部填充层之后，进行所述围坝点胶工艺，所述围坝点胶保护层403与所述底部填充层402将所述半导体芯片401进行包围，从而实现所述半导体芯片401的双重保护，并且减少工艺流程。其中，所述围坝点胶保护层403可以基于点胶工艺形成，所述围坝点胶保护层403的材料可以是环氧树脂。
如图1中的S11及图20-21所示，采用第三封装层502封装所述半导体芯片401，所述第三封装层502形成于所述第一面表面。
具体的，形成所述第三封装层502的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述第三封装层502的材料包括硅胶以及环氧树脂中的一种。其中，当封装过程中还形成底部填充层和围坝点胶保护层中的任意一种时，所述封装层将其一起封装，从而可以进一步提高封装结构的稳定性。
如图1中的S12及图22-23所示，于所述第三封装层502中形成与所述第一开口501连通的第二开口503，所述第一开口及所述第二开口构成引出孔，并于所述引出孔中形成与所述重新布线层电连接的金属凸块504。
具体的，可以利用激光技术在所述第三封装层502中进行开孔(laser drill)，如镭射钻孔，形成所述第二开口503，所述第二开口503与之前在所述重新布线层中形成的所述第一开口相连通，二者共同构成引出孔，可以直接在所述封装层502中直接钻孔，简单方便，接着在所述引出孔中形成所述金属凸块504，进行电性引出，所述金属凸块504可以为锡焊料、银焊料及金锡合金焊料中的一种，本发明采用第三封装层形成(molding)工艺对芯片进行加固，然后使用激光钻孔(Laser drill)开孔，激光钻孔技术具有精度高、通用性强、效率高、成本低和综合技术经济效益显著。
实施例二：
如图23所示，并参阅图1至22，本发明还提供一种天线封装结构，其中，所述天线封装结构优选采用本发明的天线封装方法封装得到，当然，所述天线封装结构也可以采用其他封装方法进行封装得到，所述天线封装结构包括：
重新布线层，所述重新布线层包括第一面以及与所述第一面相对的第二面，且所述重新布线层中形成有自所述第一面打开的第一开口501；
第一金属馈线柱303，形成于所述第一天线层301上并与所述第一天线层301电连接；
第一封装层305，包覆所述第一金属馈线柱303，所述第一封装层305显露所述第一金属馈线柱303的顶面；
第二天线层307，形成于所述第一封装层305上，且所述第二天线层307与所述第一金属馈线柱303电连接；
第二金属馈线柱309，形成于所述第二天线层307上并与所述第二天线层307电连接；
第二封装层311，包覆所述第二金属馈线柱309，并显露所述第二金属馈线柱的顶面；
第三天线层312，形成于所述第二封装层311上并与所述第二金属馈线柱309电连接；
至少一个半导体芯片401，接合于所述第一面并与所述重新布线层电连接；
第三封装层502，包覆所述半导体芯片401，且所述第三封装层中形成有贯穿上下表面的第二开口503，所述第二开口503与所述第一开口501连通设置构成引出开口；以及
金属凸块504，形成于所述引出开口中，并与所述重新布线层电连接。
具体的，在一示例中，所述重新布线层包括第一介质层201、第一金属布线层202、第二介质层203、导电栓塞以及第二金属布线层204，当然，还可以是多层金属层和多层介质层，从而形成具有多层堆叠结构的重新布线层，以实现不同的布线功能。其中，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。例如，所述介质层的材料选用为PI(聚酰亚胺)，以进一步降低工艺难度以及工艺成本。所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
作为示例，所述第一金属馈线柱303与所述第一天线层301的连接部具有第一下金属层302，即在二者相接触的界面处，在二者之间形成有所述第一下金属层，所述第一金属馈线柱303的材料包括Au、Ag、Cu、Al中的一种，但并不以此为限，还可以是任何可以作为植柱金属材质材料，所述第一下金属层302的材料包括Ni层与Au层组成的叠层，所述第一下金属层302可以有效加强第一金属馈线柱303与所述重新布线层的结合强度，降低接触电阻。
作为示例，所述第二金属馈线柱309与所述第二天线层307的连接部具有第二下金属层308，即在二者相接触的界面处，在二者之间形成有所述第二下金属层，所述第二金属馈线柱309的材料包括Au、Ag、Cu、Al中的一种，但并不以此为限，可以是任何可以作为植柱金属材质材料，所述第二下金属层308的材料包括Ni层与Au层组成的叠层，所述第二下金属层308可以有效加强第二金属馈线柱309与所述第一天线层307的结合强度，降低接触电阻。
具体的，所述第一天线层301的材料可以为铜，所述第二天线层307的材料可以为铜，所述第三天线层312的材料可以为铜等。所述第二天线层307与所述第一天线层301通过所述第一金属馈线柱303电连接，所述第三天线层312与所述第二天线层307通过所述第二金属馈线柱309电连接，多层天线层可增强接收信号能力，扩大接收信号频宽，本发明可以获得多层结构的天线结构层，可有效缩短组件之间传导路径，有更好的电性和天线效能，同时具有较低的功耗，本发明通过多层封装层封装，即多层compound天线结构，可以缩小封装尺寸，缩小package size。半导体芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和高效率的天线性能，同时具有较低的功耗，制程结构整合性高。
作为示例，所述天线封装结构还包括第一保护粘附层306，所述第一保护粘附层306覆盖于所述第一天线层301上，所述第一金属馈线柱303经由所述第一保护粘附层306形成于所述第一天线层301表面，所述第一封装层305形成于所述第一保护粘附层306上。
作为示例，所述天线封装结构还包括第二保护粘附层(图中未示出)，所述第二保护粘附层覆盖于所述第二天线层307上，所述第二金属馈线柱309经由所述第二保护粘附层形成于所述第二天线层307表面，所述第二封装层311形成于所述第二保护粘附层上。
具体的，所述重新布线层上形成有覆盖所述第一天线层301的第一保护粘附层306，所述第一金属馈线柱303经由所述第一保护粘附层306形成于所述第一天线层301表面，所述第一封装层305形成于所述保护粘附层306上，参见图11所示。可选地，所述第一保护粘附层306的材质包括聚酰亚胺。由于相邻的两层天线结构之间被一层天线层间隔，容易导致两层天线结构之间的粘附强度降低而导致移位或破裂，本发明在相邻的两层天线结构之间设置第一保护粘附层306，一方面能对天线金属进行保护，另一方面能够提高相邻两层天线结构之间的粘附性能，提高天线的机械结构强度。同理，所述第二保护粘附层也具有上述效果。
作为示例，所述第一封装层305的材料包括硅胶以及环氧树脂中的一种。另外，如图11所示，当存在所述第一保护粘附层306时，所述第一封装层305形成于所述第一保护粘附层306上。作为示例，所述第二封装层311的材料包括硅胶以及环氧树脂中的一种，另外，当存在所述第二保护粘附层时，所述第二封装层311形成于所述第二保护粘附层上。
作为示例，所述半导体芯片401的数量为多个，例如可以是两个，所述半导体芯片401包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。本发明可通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，在同一片晶圆上同时贴装主动、被动元器件，可有效缩小封装尺寸。
作为示例，所述天线封装结构还包括底部填充层402，所述底部填充层402形成于所述半导体芯片401与所述重新布线层之间。
作为示例，所述底部填充层402的材料包括环氧树脂，在一示例中，所述底部填充层402为环氧树脂层。
作为示例，所述天线封装结构还包括围坝点胶保护层403，所述底部填充层402和所述围坝点胶保护层403将所述半导体芯片401包围。
作为示例，所述围坝点胶保护层403的材料包括环氧树脂，在一示例中，所述围坝点胶保护层为环氧树脂层。
具体的，所述第一开口501显露出重新布线层中的金属线，所述第一开口定义出后续的金属凸块形成的位置，所述第一开口501与所述半导体芯片401之间具有间距，以有利于后续的封装工艺，具体大小依据实际需求设定。
本发明的封装结构中还形成所述底部填充层402，从而可以提高半导体芯片的封装稳定性，进一步还形成所述围坝点胶保护层403，形成的围坝点胶保护层403可以提高芯片的稳定性，将半导体芯片401有效的保护，所述围坝点胶保护层403与所述底部填充层402将所述半导体芯片401进行包围，从而实现所述半导体芯片401的双重保护，并且减少工艺流程。其中，所述底部填充层402的材料可以是环氧树脂，所述围坝点胶保护层403的材料可以是环氧树脂。另外，通过所述第三封装层对所述半导体芯片进行保护，所述第三封装层502的材料包括硅胶以及环氧树脂中的一种。可以利用激光技术在所述第三封装层502中进行开孔(laser drill)，形成所述第二开口503，所述第二开口503与之前在所述重新布线层中形成的所述第一开口相连通，二者共同构成引出孔，可以直接在所述封装层502中直接钻孔，简单方便，接着在所述引出孔中形成所述金属凸块504，进行电性引出。另外，所述金属凸块504可以为锡焊料、银焊料及金锡合金焊料中的一种。
如上所述，本发明的天线封装结构及封装方法，基于第三封装层对半导体芯片进行保护，将芯片和金属凸块同时封装，可有效提高封装结构的稳定性，先在封装层中开孔再形成金属凸块，简化工艺，有利于金属凸块的制备，通过多层金属馈线柱及多层封装层形成多层天线结构，可以小封装尺寸，还可以增强接收信号能力，扩大接收信号频宽，通过底部填充工艺形成底部填充层，提高封装稳定性，对晶圆级封装增加围坝点胶工艺，提高芯片的稳定性，对芯片进行双重保护，并可以有效减少封装工艺流程，提高工艺周期，通过不同的重新布线层的线路排布将所有主动组件或被动组件集成在一个封装结构中，可有效缩小封装尺寸，半导体芯片、重新布线层及天线金属等结构设置为垂直排列结构，可有效缩短组件之间传导路径，有更好的电性和高效率的天线性能，同时具有较低的功耗，制程结构整合性高，采用扇出型封装方法封装天线结构，有效缩小封装体积，使天线封装结构具有较高的集成度以及更好的封装性能，在半导体封装领域具有广泛的应用前景。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种天线封装方法，其特征在于，所述封装方法包括步骤：
提供支撑基底，于所述支撑基底上形成临时键合层；
于所述临时键合层上形成重新布线层，所述重新布线层包括与所述临时键合层连接的第一面以及与所述第一面相对的第二面；
于所述第二面上形成与所述重新布线层电连接的第一天线层；
于所述第一天线层上形成与所述第一天线层电连接的第一金属馈线柱；
采用第一封装层封装所述第一金属馈线柱，并使所述第一封装层显露所述第一金属馈线柱的顶面；
于所述第一封装层上形成与所述第一金属馈线柱电连接的第二天线层；
于所述第二天线层上形成与所述第二天线层电连接的第二金属馈线柱；
采用第二封装层封装所述第二金属馈线柱，并使所述第二封装层显露所述第二金属馈线柱的顶面；
于所述第二封装层上形成与所述第二金属馈线柱电连接的第三天线层；
基于所述临时键合层剥离所述重新布线层及所述支撑基底，露出所述重新布线层的所述第一面，自所述第一面在所述重新布线层中形成第一开口，并于所述第一面上形成至少一个与所述重新布线层电连接的半导体芯片；
采用第三封装层封装所述半导体芯片，所述第三封装层形成于所述第一面表面；
于所述第三封装层中形成与所述第一开口连通的第二开口，所述第一开口及所述第二开口构成引出孔，并于所述引出孔中形成与所述重新布线层电连接的金属凸块。
2.根据权利要求1所述的天线封装方法，其特征在于，所述支撑基底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。
3.根据权利要求1所述的天线封装方法，其特征在于，所述临时键合层包括光热转换层，其中，采用激光照射所述光热转换层，以使所述光热转换层与所述重新布线层及所述支撑基底分离，进而剥离所述重新布线层及所述支撑基底。
4.根据权利要求1所述的天线封装方法，其特征在于，形成所述重新布线层包括步骤：
于所述临时键合层表面形成第一介质层；
采用溅射工艺于所述第一介质层表面形成种子层，于所述种子层上形成第一金属层，并对所述第一金属层及所述种子层进行刻蚀形成图形化的第一金属布线层；
于所述图形化的第一金属布线层表面形成第二介质层，并对所述第二介质层进行刻蚀形成具有图形化通孔的第二介质层；
于所述图形化通孔内填充导电栓塞，然后采用溅射工艺于所述第二介质层表面形成第二金属层，并对所述金属层进行刻蚀形成图形化的第二金属布线层。
5.根据权利要求1所述的天线封装方法，其特征在于，形成所述第一天线层之后还包括步骤：于所述重新布线层上形成覆盖所述第一天线层的第一保护粘附层，所述第一金属馈线柱经由所述第一保护粘附层形成于所述第一天线层表面，所述第一封装层形成于所述第一保护粘附层上；和/或，形成所述第二天线层之后还包括步骤：于所述第一封装层上形成覆盖所述第二天线层的第二保护粘附层，所述第二金属馈线柱经由所述第二保护粘附层形成于所述第二天线层表面，所述第二封装层形成于所述第二保护粘附层上。
6.根据权利要求1所述的天线封装方法，其特征在于，形成所述第一金属馈线柱之前还包括步骤：于所述第一天线层表面形成第一下金属层，其中，所述第一金属馈线柱形成于所述第一下金属层表面，采用打线工艺或电镀工艺或化学镀工艺形成所述第一金属馈线柱；和/或，形成所述第二金属馈线柱之前还包括步骤：于所述第二天线层表面形成第二下金属层，其中，所述第二金属馈线柱形成于所述第二下金属层表面，采用打线工艺或电镀工艺或化学镀工艺形成所述第二金属馈线柱。
7.根据权利要求1所述的天线封装方法，其特征在于，所述半导体芯片的数量为多个，所述半导体芯片包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。
8.根据权利要求1-7中任意一项所述的天线的封装方法，其特征在于，形成所述半导体芯片之后还包括步骤：对各所述半导体芯片进行底部填充以形成底部填充层，所述底部填充层形成于所述半导体芯片与所述重新布线层之间。
9.根据权利要求8所述的天线的封装方法，其特征在于，形成所述底部填充层之后还包括步骤：对各所述半导体芯片进行围坝点胶以形成围坝点胶保护层，所述围坝点胶保护层至少形成于所述半导体芯片的底部及四周，且所述围坝点胶保护层及所述底部填充层将所述半导体芯片包围，所述第三封装层还封装所述围坝点胶保护层。
10.一种天线封装结构，其特征在于，所述天线封装结构包括：
重新布线层，所述重新布线层包括第一面以及与所述第一面相对的第二面，且所述重新布线层中形成有自所述第一面打开的第一开口；
第一天线层，形成于所述第二面上并与所述重新布线层电连接；
第一金属馈线柱，形成于所述第一天线层上并与所述第一天线层电连接；
第一封装层，包覆所述第一金属馈线柱，并显露所述第一金属馈线柱的顶面；
第二天线层，形成于所述第一封装层上并与所述第一金属馈线柱电连接；
第二金属馈线柱，形成于所述第二天线层上并与所述第二天线层电连接；
第二封装层，包覆所述第二金属馈线柱，并显露所述第二金属馈线柱的顶面；
第三天线层，形成于所述第二封装层上并与所述第二金属馈线柱电连接；
至少一个半导体芯片，接合于所述第一面并与所述重新布线层电连接；
第三封装层，包覆所述半导体芯片，且所述第三封装层中形成有贯穿上下表面的第二开口，所述第二开口与所述第一开口连通设置构成引出开口；以及
金属凸块，形成于所述引出开口中，并与所述重新布线层电连接。
11.根据权利要求10所述的天线封装结构，其特征在于，所述第一金属馈线柱与所述第一天线层的连接部具有第一下金属层，所述第一金属馈线柱的材料包括Au、Ag、Cu、Al中的一种，所述第一下金属层的材料包括Ni层与Au层组成的叠层；和/或，所述第二金属馈线柱与所述第二天线层的连接部具有第二下金属层，所述第二金属馈线柱的材料包括Au、Ag、Cu、Al中的一种，所述第二下金属层的材料包括Ni层与Au层组成的叠层。
12.根据权利要求10所述的天线封装结构，其特征在于，所述天线封装结构还包括第一保护粘附层，所述第一保护粘附层覆盖于所述第一天线层上，所述第一金属馈线柱经由所述第一保护粘附层形成于所述第一天线层表面，所述第一封装层形成于所述第一保护粘附层上；和/或，所述天线封装结构还包括第二保护粘附层，所述第二保护粘附层覆盖于所述第二天线层上，所述第二金属馈线柱经由所述第二保护粘附层形成于所述第二天线层表面，所述第二封装层形成于所述第二保护粘附层上。
13.根据权利要求10所述的天线封装结构，其特征在于，所述第一封装层的材料包括硅胶以及环氧树脂中的一种；所述第二封装层的材料包括硅胶以及环氧树脂中的一种；所述第三封装层的材料包括硅胶以及环氧树脂中的一种。
14.根据权利要求10所述的天线封装结构，其特征在于，所述半导体芯片的数量为多个，所述半导体芯片包括主动组件及被动组件中的一种，其中，所述主动组件包括电源管理电路、发射电路及接收电路中的一种，所述被动组件包括电阻、电容及电感中的一种。
15.根据权利要求10-15中任意一项所述的天线封装结构，其特征在于，所述天线封装结构还包括底部填充层，所述底部填充层形成于所述半导体芯片与所述重新布线层之间。
16.根据权利要求15所述的天线封装结构，其特征在于，所述天线封装结构还包括围坝点胶保护层，所述围坝点胶保护层至少形成于所述半导体芯片的底部及四周，且所述围坝点胶保护层及所述底部填充层将所述半导体芯片包围，所述第三封装层还封装所述围坝点胶保护层。
CN201911021331.2A 2019-10-25 2019-10-25 天线封装结构及封装方法 Pending CN112713098A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911021331.2A CN112713098A (zh) 2019-10-25 2019-10-25 天线封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911021331.2A CN112713098A (zh) 2019-10-25 2019-10-25 天线封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN112713098A true CN112713098A (zh) 2021-04-27

Family

ID=75541367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911021331.2A Pending CN112713098A (zh) 2019-10-25 2019-10-25 天线封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN112713098A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808956A (zh) * 2021-09-17 2021-12-17 成都奕斯伟系统集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN113808957A (zh) * 2021-09-17 2021-12-17 成都奕斯伟系统集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN114204249A (zh) * 2022-02-18 2022-03-18 威海艾迪科电子科技股份有限公司 一种具有天线的扇出封装及其制备方法
CN113808956B (zh) * 2021-09-17 2024-05-03 成都奕成集成电路有限公司 芯片封装方法、芯片封装结构及电子设备

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808956A (zh) * 2021-09-17 2021-12-17 成都奕斯伟系统集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN113808957A (zh) * 2021-09-17 2021-12-17 成都奕斯伟系统集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN113808956B (zh) * 2021-09-17 2024-05-03 成都奕成集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN113808957B (zh) * 2021-09-17 2024-05-03 成都奕成集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN114204249A (zh) * 2022-02-18 2022-03-18 威海艾迪科电子科技股份有限公司 一种具有天线的扇出封装及其制备方法
CN114204249B (zh) * 2022-02-18 2022-05-13 威海艾迪科电子科技股份有限公司 一种具有天线的扇出封装及其制备方法

Similar Documents

Publication Publication Date Title
CN110277356B (zh) 天线馈电线的封装结构及封装方法
USRE48408E1 (en) Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8476120B2 (en) Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US9865482B2 (en) Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
KR20190062243A (ko) 패키지 구조체 및 그 제조 방법
CN108305856B (zh) 天线的封装结构及封装方法
US8169071B2 (en) Semiconductor device having vertically offset bond on trace interconnects on recessed and raised bond fingers
CN108336494B (zh) 天线的封装结构及封装方法
US20230187409A1 (en) Multi-chip package and manufacturing method thereof
CN112713097A (zh) 天线封装结构及封装方法
CN207852654U (zh) 具有天线组件的半导体封装结构
US11742296B2 (en) Electronic package and manufacturing method thereof
CN112054005B (zh) 电子封装件及其制法
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN210692485U (zh) 天线封装结构
CN112713098A (zh) 天线封装结构及封装方法
US11316252B2 (en) Antenna packaging structure and method for forming the same
CN212303700U (zh) Led芯片系统级封装结构
CN211088260U (zh) 天线的封装结构
CN210692484U (zh) 天线封装结构
CN210692486U (zh) 天线封装结构
CN109768032B (zh) 天线的封装结构及封装方法
CN109888458B (zh) 天线封装结构、封装方法及外接天线连接方法
CN209929301U (zh) 半导体封装结构
CN209880604U (zh) 一种封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information