CN113808956B - 芯片封装方法、芯片封装结构及电子设备 - Google Patents

芯片封装方法、芯片封装结构及电子设备 Download PDF

Info

Publication number
CN113808956B
CN113808956B CN202111091964.8A CN202111091964A CN113808956B CN 113808956 B CN113808956 B CN 113808956B CN 202111091964 A CN202111091964 A CN 202111091964A CN 113808956 B CN113808956 B CN 113808956B
Authority
CN
China
Prior art keywords
layer
antenna
forming
plastic sealing
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111091964.8A
Other languages
English (en)
Other versions
CN113808956A (zh
Inventor
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Eswin System Ic Co ltd
Original Assignee
Chengdu Eswin System Ic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Eswin System Ic Co ltd filed Critical Chengdu Eswin System Ic Co ltd
Priority to CN202111091964.8A priority Critical patent/CN113808956B/zh
Publication of CN113808956A publication Critical patent/CN113808956A/zh
Application granted granted Critical
Publication of CN113808956B publication Critical patent/CN113808956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Details Of Aerials (AREA)

Abstract

本申请提供一种芯片封装方法、芯片封装结构及电子设备，通过在对射频芯片进行封装过程形成天线结构时，在第一天线层上形成第三塑封层作为电介质层，然后在第三塑封层上通过光刻的方式形成半导体材料的第二天线层。如此，可以更精确地控制第二天线层中各第二天线线路结构的形成位置，从而使第二天线层中的第二天线线路结构和第一天线层中的第一天线线路结构能够精准对位，保证了射频芯片的工作信号带宽。

Description

芯片封装方法、芯片封装结构及电子设备
技术领域
本申请涉及芯片封装技术领域，具体而言，涉及一种芯片封装方法、芯片封装结构及电子设备。
背景技术
随着电子技术的发展，电子设备总体上在向着高度集成化、小型化发展，对电子设备所使用的各种芯片的尺寸要求也随之越来越高。以射频芯片为例，为了减少芯片体积，一些射频芯片采用了微带天线(Microstrip Antenna)封装结构。在微带天线封装结构中，会使用贴片天线(Patch Antenna)，贴片天线由介质基片、辐射贴片和接地板等结构组成，其具有体积小、重量轻、易共形、易集成、成本低、适合批量生产等优势。但是，传统的贴片天线的封装工艺中对准精度存在局限性，在芯片体积减小到一定程度后，在封装过程中难以实现各层结构的精准对位，导致芯片的工作信号带宽受到影响。
发明内容
为了克服现有技术中的上述不足，本申请的目的在于提供一种芯片封装方法，所述方法包括：
提供一过渡封装结构，所述过渡封装结构包括射频芯片及第一塑封层，所述第一塑封层包裹所述射频芯片且暴露出所述射频芯片具有引脚的一面；
在所述过渡封装结构暴露出所述射频芯片的引脚的一侧形成重布线层，所述重布线层中至少部分线路结构与所述射频芯片的引脚电性连接且形成扇出结构；
在所述重布线层远离所述过渡封装结构的一侧形成第二塑封层，并在所述第二塑封层远离所述重布线层的一侧形成第一天线层；所述第一天线层中的第一天线线路结构通过贯穿所述第二塑封层且填充有导电材料的第一通孔与所述重布线层的至少部分扇出结构电性连接；
在所述第一天线层远离所述第二塑封层的一侧形成第三塑封层；
在所述第三塑封层远离所述第一天线层的一侧通过光刻方式形成半导体材料的第二天线层，所述第二天线层中具有第二天线线路结构；所述第二天线线路结构在所述第一天线层上的正投影与所述第一天线线路结构至少部分重合。
在一种可能的实现方式中，所述在所述第三塑封层远离所述第一天线层的一侧形通过光刻方式成第二天线层的步骤之前，所述方法还包括：
在第三塑封层上与至少部分所述第一天线线路结构对应的位置形成贯穿所述第三塑封层且填充有导电材料的第二通孔；所述第二天线层中的至少部分第二天线线路结构通过所述第二通孔中的导电材料与至少部分所述第一天线线路结构电性连接。
在一种可能的实现方式中，所述在所述第三塑封层远离所述第一天线层的一侧通过光刻方式形成第二天线层的步骤，包括：
以所述第二通孔作为对位标识，在所述第三塑封层远离所述第一天线层的一侧形通过光刻方式成第二天线层。
在一种可能的实现方式中，所述在所述重布线层远离所述过渡封装结构的一侧形成第二塑封层，并在所述第二塑封层远离所述重布线层的一侧形成第一天线层的步骤，包括：
在所述重布线层远离所述第一塑封层的一侧形成第二塑封层；
从所述第二塑封层远离所述重布线层的一侧，形成贯穿所述第二塑封层的第一通孔；
在所述第一通孔中形成导电材料；所述第一通孔中的导电材料与所述重布线层电性连接；
在所述第二塑封层远离所述重布线层的一侧形成第一天线层，所述第一天线层具有与所述第一通孔中的导电材料电性连接的第一天线线路结构。
在一种可能的实现方式中，所述提供一过渡封装结构的步骤，包括
提供待封装的射频芯片；
将所述射频芯片具有引脚的一侧固定在临时载板上；
在所述射频芯片远离所述临时载板的一侧形成包裹所述射频芯片的第一塑封层；
去除所述临时载板，以暴露出所述射频芯片的引脚，形成所述过渡封装结构。
在一种可能的实现方式中，所述射频芯片的引脚位置具有导电柱；所述在所述过渡封装结构暴露出所述射频芯片的引脚的一侧形成重布线层的步骤，包括：
以所述导电柱作为对位标识，在所述过渡封装结构暴露出所述射频芯片的引脚的一侧形成重布线层。
在一种可能的实现方式中，所述在所述第三塑封层远离所述第一天线层的一侧通过光刻方式形成半导体材料的第二天线层的步骤，包括：
在所述第三塑封层上形成半导体导电材料层；
在所述半导体导电材料上形成光阻涂布层；
配合预设的掩膜板对所述光阻涂布层进行曝光；
去除所述光阻涂布层被曝光的部分；
对所述半导体导电材料层进行刻蚀，去除所述半导体导电材料层未被所述光阻涂布层覆盖的部分，形成所述第二天线线路结构；
对所述半导体导电材料层上覆盖的所述光阻涂布层进行剥膜处理，暴露所述第二天线线路结构。
在一种可能的实现方式中，所述方法还包括：
在所述过渡封装结构远离所述重布线层的一侧形成贯穿所述第一塑封层的第三通孔，所述第三通孔暴露出所述重布线层中的至少部分线路结构；
在所述第三通孔处形成与所述重布线层电性连接的焊锡凸块。
本申请的另一目的在于提供一种芯片封装结构，所述芯片封装结构通过本申请提供的所述芯片封装方法制成。
本申请的另一目的在于提供一种电子设备，所述电子设备包括本申请提供的所述芯片封装结构。
相对于现有技术而言，本申请具有以下有益效果：
本申请提供的芯片封装方法、芯片封装结构及电子设备，在形成天线结构时，首先在第一天线层上形成第三塑封层作为电介质层，然后在第三塑封层上通过光刻的方式形成半导体材料的第二天线层。如此，可以更精确地控制第二天线层中各第二天线线路结构的形成位置，从而使第二天线层中的第二天线线路结构和第一天线层中的第一天线线路结构能够精准对位，保证了射频芯片的工作信号带宽。
进一步地，通过这种方式，还可以在第三塑封层上设置通孔并填充导电材料作为连接第一天线线路结构和第二天线线路结构的馈电线，从而可以扩展射频芯片的工作带宽。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的芯片封装方法的步骤流程示意图；
图2-图10为本申请实施例提供的芯片封装过程的场景示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
请参见图1，图1为本实施例提供的一种芯片封装方法的步骤流程示意图，下面对该方法的各个步骤进行详细阐述。
步骤S110，提供一过渡封装结构10，所述过渡封装结构10包括射频芯片100及第一塑封层120。其中，所述第一塑封层120包裹所述射频芯片100且暴露出所述射频芯片100具有引脚110的一面。
请参见图2，在本实施例中，所述过渡封装结构10可以包括射频芯片100及第一塑封层120。其中，所述射频芯片100具有一引脚面，该引脚面上设置有至少一个需要与天线结构连接的引脚110。需要说明的是，为了方便表述，本实施例提供的附图中仅示出了所述射频芯片100中需要与天线结构连接的部分引脚110，所述射频芯片100还可以具有未在附图中示出的其他引脚，例如，需要与其他结构连接的引脚或者需从整个芯片封装结构引出的引脚。
所述第一塑封层120可以包裹所述射频芯片100除引脚面以外的其他面。
可选地，在本实施例中，多个所述射频芯片100可以由统一的制程步骤制成，形成于一个晶圆上。后续多个所述射频芯片100可以由统一的封装工艺进行封装，为方便描述，在本实施例中以对一个射频芯片100的封装过程为例进行阐述，同一晶圆上其他射频芯片100的封装过程均大致相同或相似，在本实施例中不再一一赘述。
步骤S120，在所述过渡封装结构10暴露出所述射频芯片100的引脚110的一侧形成重布线层20。其中，所述重布线层20中至少部分线路结构与所述射频芯片100的引脚110电性连接且形成扇出结构210。
请参照图3，在本实施例中，所述重布线层20可以包括至少一个与所述射频芯片100的引脚110电性连接扇出结构210。所述扇出结构210可以为导电金属形成的线路层结构，例如，由铜形成的线路结构。所述重布线层20中不同的扇出结构210可以和不同的引脚连接，不同的扇出结构210之间可以由钝化材料相互电性隔离。
步骤S130，在所述重布线层20远离所述过渡封装结构10的一侧形成第二塑封层30，并在所述第二塑封层30远离所述重布线层20的一侧形成第一天线层40。
其中，所述第一天线层40中的第一天线线路结构410通过贯穿所述第二塑封层30且填充有导电材料的第一通孔310(导电通孔)与所述重布线层20的至少部分扇出结构210电性连接。
请参照图4，在本实施例中，所述第一通孔310可以为贯穿封装材料的模塑通孔(Through Molding Via，TMV)，第一通孔310的位置可以与所述重布线层20中至少一个所述扇出结构210的位置对应。示例性地，可以通过电镀或打印金属材料的方式在所述第一通孔310的孔壁上形成导电材料，或者可以直接向所述第一通孔310内填充导电材料，从而使所述第一通孔310中的导电材料与所述扇出结构210电性连接。
所述第一天线层40中的第一天线线路结构410可以为导电材料形成的线路结构，所述第一天线线路结构410的位置可以与所述第一通孔310的位置对应。如此，所述第一天线线路结构410可以与所述第一通孔310内的导电材料电性连接，进而与所述重布线层20中的扇出结构210电性连接。
作为一种示例，可以先在所述重布线层20远离所述第一塑封层120的一侧形成第二塑封层30。再从所述第二塑封层30远离所述重布线层20的一侧，形成贯穿所述第二塑封层30的第一通孔310。接着在所述第一通孔310中形成导电材料，使所述第一通孔310中的导电材料与所述重布线层20电性连接。然后在所述第二塑封层30远离所述重布线层20的一侧形成第一天线层40。
步骤S140，在所述第一天线层40远离所述第二塑封层30的一侧形成第三塑封层50。
请参照图5，在本实施例中，在形成所述第一天线层40之后，可以在所述第一天线层40远离所述第二塑封层30的一侧设置封装材料，从而形成所述第三塑封层50。
步骤S150，在所述第三塑封层50远离所述第一天线层40的一侧通过光刻方式形成半导体材料的第二天线层60。其中，所述第二天线层60中具有第二天线线路结构610，所述第二天线线路结构610在所述第一天线层40上的正投影与所述第一天线线路结构410至少部分重合。
在本实施例中，可以在所述第三塑封层50上形成半导体导电材料层，并在所述半导体导电材料上形成光阻涂布层。接着，配合预设的掩膜板对所述光阻涂布层进行曝光，并去除所述光阻涂布层被曝光的部分。然后对所述半导体导电材料层进行刻蚀，去除所述半导体导电材料层未被所述光阻涂布层覆盖的部分，形成所述第二天线线路结构610。再对所述半导体导电材料层上覆盖的所述光阻涂布层进行剥膜处理，暴露所述第二天线线路结构610。
基于上述设计，在本实施例中采用了在第一天线层40上形成第三塑封层50作为电介质层，然后在第三塑封层50上通过光刻的方式形成半导体材料的第二天线层60。相较于现有技术中通过压合印刷线路板形成贴片天线的方式，本实施例中采用光刻半导体的方式，可以准确地控制第二天线线路结构610的形成位置，从而使第二天线层60中的第二天线线路结构610和第一天线层40中的第一天线线路结构410能够精准对位，保证射频芯片100的工作信号带宽。
在一些可能的实现方式中，如图6所示，在步骤S150之前，还可以先在第三塑封层50上与至少部分所述第一天线线路结构410对应的位置形成贯穿所述第三塑封层50且填充有导电材料的第二通孔510。从而使得在形成所述第二天线层60后，所述第二天线层60中的至少部分第二天线线路结构610通过所述第二通孔510中的导电材料与至少部分所述第一天线线路结构410电性连接。
在本实施例中，所述第二通孔510中填充的导电材料可以作为连接第一天线线路结构410和第二天线线路结构610的馈电线，形成类似平板倒F天线(Planar Inverted F-Antenna，PIFA)形式的具有馈电线的天线结构，从而使整个射频芯片100可以在更高的信号频段具有更好的工作效果，扩展了射频芯片100的工作带宽。
另外，在形成所述第二通孔510后，可以以所述第二通孔510作为对位标识，在所述第三塑封层50远离所述第一天线层40的一侧形通过光刻方式成第二天线层60。如此，可以进一步提高所述第二天线线路结构610的对位精度，保证射频芯片100的工作信号带宽。
在一些可能的实现方式中，请参照图7，在步骤S150之后，还可以在所述过渡封装结构10远离所述重布线层20的一侧形成贯穿所述第一塑封层120的第三通孔130，所述第三通孔130暴露出所述重布线层20中的至少部分线路结构。然后，在所述第三通孔130处形成与所述重布线层20电性连接的焊锡凸块70。
在一种可能的实现方式中，在步骤S110中，可以通过以下步骤获得所述过渡封装结构10。
请参照图8，先提供一待封装的射频芯片100，将所述射频芯片100具有引脚110的一侧固定在临时载板910上。在该步骤中，可以通过粘合材料920将所述射频芯片100固定在所述临时载板910上。
接着，在所述射频芯片100远离所述临时载板910的一侧形成包裹所述射频芯片100的第一塑封层120。在该步骤中，由于所述射频芯片100具有引脚110的一面是贴合在所述临时载板910上的，因此在形成所述第一塑封层120时，所述第一塑封层120可以包裹所述射频芯片100除引脚面以外的。
然后，请参照图9，去除所述临时载板910，以暴露出所述射频芯片100的引脚110，形成所述过渡封装结构10。在该步骤中，去除所述临时载板910后，即可形成暴露出所述引脚110的过度封装结构。
在一种可能的实现方式中，请参照图10，所述射频芯片100的引脚110位置还可以设置导电柱140。在形成所述重布线层20时，可以以所述导电柱140作为对位标识，在所述过渡封装结构10暴露出所述射频芯片100的引脚110的一侧形成重布线层20。如此，可以提高所述重布线层20的对位精度。
本实施例还提供一种芯片封装结构，所述芯片封装结构通过本实施例提供的所述芯片封装方法制成。
本实施例还提供一种电子设备，所述电子设备包括本实施例提供的所述芯片封装结构。
本申请提供的芯片封装方法、芯片封装结构及电子设备，在形成天线结构时，首先在第一天线层上形成第三塑封层作为电介质层，然后在第三塑封层上通过光刻的方式形成半导体材料的第二天线层。如此，可以更精确地控制第二天线层中各第二天线线路结构的形成位置，从而使第二天线层中的第二天线线路结构和第一天线层中的第一天线线路结构能够精准对位，保证了射频芯片的工作信号带宽。
进一步地，通过这种方式，还可以在第三塑封层上设置通孔并填充导电材料作为连接第一天线线路结构和第二天线线路结构的馈电线，从而可以扩展射频芯片的工作带宽。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述，仅为本申请的各种实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (6)

1.一种芯片封装方法，其特征在于，所述方法包括：
提供一过渡封装结构，所述过渡封装结构包括射频芯片及第一塑封层，所述第一塑封层包裹所述射频芯片且暴露出所述射频芯片具有引脚的一面；
在所述过渡封装结构暴露出所述射频芯片的引脚的一侧形成重布线层，所述重布线层中至少部分线路结构与所述射频芯片的引脚电性连接且形成扇出结构；
在所述重布线层远离所述过渡封装结构的一侧形成第二塑封层，并在所述第二塑封层远离所述重布线层的一侧形成第一天线层；所述第一天线层中的第一天线线路结构通过贯穿所述第二塑封层且填充有导电材料的第一通孔与所述重布线层的至少部分扇出结构电性连接；
在所述第一天线层远离所述第二塑封层的一侧形成第三塑封层；
在所述第三塑封层远离所述第一天线层的一侧通过光刻方式形成半导体材料的第二天线层；所述第二天线层中具有第二天线线路结构，所述第二天线线路结构在所述第一天线层上的正投影与所述第一天线线路结构至少部分重合；
所述在所述第三塑封层远离所述第一天线层的一侧形通过光刻方式成第二天线层的步骤之前，所述方法还包括：
在第三塑封层上与至少部分所述第一天线线路结构对应的位置形成贯穿所述第三塑封层且填充有导电材料的第二通孔；所述第二天线层中的至少部分第二天线线路结构通过所述第二通孔中的导电材料与至少部分所述第一天线线路结构电性连接；
所述在所述第三塑封层远离所述第一天线层的一侧通过光刻方式形成第二天线层的步骤，包括：
以所述第二通孔作为对位标识，在所述第三塑封层远离所述第一天线层的一侧形通过光刻方式成第二天线层；
所述在所述第三塑封层远离所述第一天线层的一侧通过光刻方式形成半导体材料的第二天线层的步骤，包括：
在所述第三塑封层上形成半导体导电材料层，并在所述半导体导电材料上形成光阻涂布层；
配合预设的掩膜板对所述光阻涂布层进行曝光，并去除所述光阻涂布层被曝光的部分；
对所述半导体导电材料层进行刻蚀，去除所述半导体导电材料层未被所述光阻涂布层覆盖的部分，以形成所述第二天线线路结构；
所述射频芯片的引脚位置具有导电柱；所述在所述过渡封装结构暴露出所述射频芯片的引脚的一侧形成重布线层的步骤，包括：
以所述导电柱作为对位标识，在所述过渡封装结构暴露出所述射频芯片的引脚的一侧形成重布线层。
2.根据权利要求1所述的方法，其特征在于，所述在所述重布线层远离所述过渡封装结构的一侧形成第二塑封层，并在所述第二塑封层远离所述重布线层的一侧形成第一天线层的步骤，包括：
在所述重布线层远离所述第一塑封层的一侧形成第二塑封层；
从所述第二塑封层远离所述重布线层的一侧，形成贯穿所述第二塑封层的第一通孔；
在所述第一通孔中形成导电材料；所述第一通孔中的导电材料与所述重布线层电性连接；
在所述第二塑封层远离所述重布线层的一侧形成第一天线层，所述第一天线层具有与所述第一通孔中的导电材料电性连接的第一天线线路结构。
3.根据权利要求1所述的方法，其特征在于，所述提供一过渡封装结构的步骤，包括
提供待封装的射频芯片；
将所述射频芯片具有引脚的一侧固定在临时载板上；
在所述射频芯片远离所述临时载板的一侧形成包裹所述射频芯片的第一塑封层；
去除所述临时载板，以暴露出所述射频芯片的引脚，形成所述过渡封装结构。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述过渡封装结构远离所述重布线层的一侧形成贯穿所述第一塑封层的第三通孔，所述第三通孔暴露出所述重布线层中的至少部分线路结构；
在所述第三通孔处形成与所述重布线层电性连接的焊锡凸块。
5.一种芯片封装结构，其特征在于，所述芯片封装结构通过权利要求1-4任意一项所述的芯片封装方法制成。
6.一种电子设备，其特征在于，所述电子设备包括权利要求5所述的芯片封装结构。
CN202111091964.8A 2021-09-17 2021-09-17 芯片封装方法、芯片封装结构及电子设备 Active CN113808956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111091964.8A CN113808956B (zh) 2021-09-17 2021-09-17 芯片封装方法、芯片封装结构及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111091964.8A CN113808956B (zh) 2021-09-17 2021-09-17 芯片封装方法、芯片封装结构及电子设备

Publications (2)

Publication Number Publication Date
CN113808956A CN113808956A (zh) 2021-12-17
CN113808956B true CN113808956B (zh) 2024-05-03

Family

ID=78939507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111091964.8A Active CN113808956B (zh) 2021-09-17 2021-09-17 芯片封装方法、芯片封装结构及电子设备

Country Status (1)

Country Link
CN (1) CN113808956B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566479A (zh) * 2021-12-23 2022-05-31 华为技术有限公司 一种封装模组、其制备方法、基站及电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102904008A (zh) * 2012-09-11 2013-01-30 北京航空航天大学 一种基于宽带天线和陷波结构的多频宽带天线
CN104078759A (zh) * 2014-06-27 2014-10-01 南通富士通微电子股份有限公司 射频识别天线的形成方法
CN104600424A (zh) * 2015-01-06 2015-05-06 西安电子科技大学 一种圆极化抗金属标签天线
GB201600939D0 (en) * 2016-01-15 2016-03-02 Plasma Antennas Ltd Three terminal solid state plasma monolithic microwave integrated circuit
CN108711570A (zh) * 2018-08-10 2018-10-26 付伟 集成芯片封装结构的多芯片封装结构及其制作方法
CN110534485A (zh) * 2019-07-31 2019-12-03 江苏中科智芯集成科技有限公司 一种集成天线的封装方法及封装结构
WO2020228152A1 (zh) * 2019-05-16 2020-11-19 中芯集成电路（宁波）有限公司上海分公司 空气隙型半导体器件封装结构及其制作方法
CN112349602A (zh) * 2019-08-07 2021-02-09 久元电子股份有限公司 一种具散热功能的芯片封装模块及其制造方法
CN112713098A (zh) * 2019-10-25 2021-04-27 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8628018B2 (en) * 2012-04-17 2014-01-14 Nxp, B.V. RFID circuit and method
US9196951B2 (en) * 2012-11-26 2015-11-24 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US9659863B2 (en) * 2014-12-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, multi-die packages, and methods of manufacture thereof
US10347598B2 (en) * 2017-05-19 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Composite antenna substrate and semiconductor package module
US11063007B2 (en) * 2018-05-21 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR102499038B1 (ko) * 2018-12-06 2023-02-13 삼성전자주식회사 안테나 모듈

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102904008A (zh) * 2012-09-11 2013-01-30 北京航空航天大学 一种基于宽带天线和陷波结构的多频宽带天线
CN104078759A (zh) * 2014-06-27 2014-10-01 南通富士通微电子股份有限公司 射频识别天线的形成方法
CN104600424A (zh) * 2015-01-06 2015-05-06 西安电子科技大学 一种圆极化抗金属标签天线
GB201600939D0 (en) * 2016-01-15 2016-03-02 Plasma Antennas Ltd Three terminal solid state plasma monolithic microwave integrated circuit
CN108711570A (zh) * 2018-08-10 2018-10-26 付伟 集成芯片封装结构的多芯片封装结构及其制作方法
WO2020228152A1 (zh) * 2019-05-16 2020-11-19 中芯集成电路（宁波）有限公司上海分公司 空气隙型半导体器件封装结构及其制作方法
CN110534485A (zh) * 2019-07-31 2019-12-03 江苏中科智芯集成科技有限公司 一种集成天线的封装方法及封装结构
CN112349602A (zh) * 2019-08-07 2021-02-09 久元电子股份有限公司 一种具散热功能的芯片封装模块及其制造方法
CN112713098A (zh) * 2019-10-25 2021-04-27 中芯长电半导体（江阴）有限公司 天线封装结构及封装方法

Also Published As

Publication number Publication date
CN113808956A (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
US11335655B2 (en) Package structure and manufacturing method thereof
CN106129020B (zh) 半导体封装结构
US10796970B2 (en) Method for fabricating electronic package
US11532575B2 (en) Integrated antenna package structure and manufacturing method thereof
EP3474370A1 (en) Antenna-in-package with frequency-selective surface structure
US20190221531A1 (en) On-Chip Antennas for Semiconductor Devices and Related Manufacturing Methods
US11417616B2 (en) Package structure and manufacturing method thereof
US20190067220A1 (en) Package structure and method of fabricating package structure
KR20150045375A (ko) 반도체 디바이스 및 이의 제조 방법
US11908787B2 (en) Package structure and method of manufacturing the same
US20200105675A1 (en) Package structure and manufacturing method thereof
US11587916B2 (en) Package structure and manufacturing method thereof
CN113808956B (zh) 芯片封装方法、芯片封装结构及电子设备
US20230369193A1 (en) Package Substrate Insulation Opening Design
US8653661B2 (en) Package having MEMS element and fabrication method thereof
CN113808957B (zh) 芯片封装方法、芯片封装结构及电子设备
US11121065B2 (en) Semiconductor packaging structure with antenna assembly

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.12 Shangyang Road, high tech Zone, Chengdu, Sichuan 610000

Applicant after: Chengdu ESWIN SYSTEM IC Co.,Ltd.

Address before: No.12 Shangyang Road, high tech Zone, Chengdu, Sichuan 610000

Applicant before: Chengdu yisiwei system integrated circuit Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant