CN112349602A - 一种具散热功能的芯片封装模块及其制造方法 - Google Patents

一种具散热功能的芯片封装模块及其制造方法 Download PDF

Info

Publication number
CN112349602A
CN112349602A CN201910801262.0A CN201910801262A CN112349602A CN 112349602 A CN112349602 A CN 112349602A CN 201910801262 A CN201910801262 A CN 201910801262A CN 112349602 A CN112349602 A CN 112349602A
Authority
CN
China
Prior art keywords
chip
heat dissipation
layer
circuit board
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910801262.0A
Other languages
English (en)
Inventor
袁禧霙
王东传
侯竣元
汪秉龙
温子逵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YOUNG TEK ELECTRONICS CORP
Original Assignee
YOUNG TEK ELECTRONICS CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YOUNG TEK ELECTRONICS CORP filed Critical YOUNG TEK ELECTRONICS CORP
Publication of CN112349602A publication Critical patent/CN112349602A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种具散热功能的芯片封装模块及其制造方法。芯片封装模块的制造方法包括：提供具有对位图案的暂时性承载板，其包括底板以及设置于底板上的可剥离黏着材料；根据对位图案，将线路板设置于暂时性承载板上，且线路板具有贯穿线路板的芯片容置空间；根据对位图案，将芯片以主动面朝向暂时性承载板而设置于芯片容置空间内，且芯片通过可剥离黏着材料固定于暂时性承载板上；形成胶材于芯片容置空间内，以使芯片连接并固定于线路板，而形成初始封装体；分离初始封装体以及暂时性承载板；以及在初始封装体的底侧形成导电散热层直接接触并覆盖芯片的底面。具散热功能的芯片封装模块的导电散热层对芯片的散热效果可被提升。

Description

一种具散热功能的芯片封装模块及其制造方法
技术领域
本发明涉及一种芯片封装模块及其制造方法，特别是涉及一种具散热功能的芯片封装模块及其制造方法。
背景技术
关于发光二极管。功率组件可应用于电能转换电路或是控制电路中，是电子产品中进行功率处理的核心元件。随着电子产品朝向轻量化的发展趋势，应用于电子产品中的功率组件封装结构也朝向薄型化、高功率以及高密度发展。
由于功率组件通常会在高电流或高电压的条件下操作，因此，功率组件所产生的热能会使温度升高。若是无法适时对功率组件散热，功率组件可能会因为温度过高而无法正常运作。另一方面，功率组件若经常处于过高的温度下操作，也会缩短功率组件的寿命。
在美国专利号US6506632中，揭露一种集成电路封装(integrated circuitpackage)的方法。在该专利案中，先将一核心层(core layer)与一导电层相互贴合，且导电层贴合于核心层的第二表面，以提供一基板。接着，在基板中形成第一开口，以裸露出一部分导电层。之后，芯片以背面朝向导电层，并被贴附在被裸露的导电层上，且芯片的正面具有多个接垫。将介电层填入第一开口内，并覆盖芯片的正面以及多个接垫。之后，形成用以电性连接于芯片的接垫的多个通孔、图案化金属层以及多个焊球(solder balls)。
然而，在上述制造方法中，芯片可能并未直接与导电层接触，而是通过胶层固定在导电层上。由于胶层的导热较差，会导致芯片的散热效果不理想。另外，在形成第一开口以裸露出一部分导电层的步骤中，会使导电层的表面不平整，若芯片并未通过胶层固定于导电层上，导电层的表面也很难贴合芯片的底面。
另一方面，当芯片被设置在第一开口内时，对位精准度较差。此外，在将介电层填入第一开口内时，也可能会使芯片位移或者旋转一角度。由于后续所形成多个通孔以及图案化金属层的位置是对应于芯片原本预设的位置，若芯片因对位不精准或是在填入介电层时偏移原本预设的位置，多个通孔以及图案化金属层会与芯片相互错位，而导致图案化金属层与芯片之间无法建立电性连接或是造成短路。特别是当芯片上的焊垫数量较多或者排列较密集时，对位不精准所造成的问题会更严重。
发明内容
本发明所要解决的技术问题在于，如何避免芯片在封装工艺中，因对位不精准而造成良率降低，以及提升芯片的散热效果，以避免芯片因温度过高而无法正常运作或导致芯片寿命缩短。
为了解决上述的技术问题，本发明提供一种具散热功能的芯片封装模块及其制造方法。
本发明所采用的其中一技术方案是，提供一种具散热功能的芯片封装模块的制造方法，其包括：提供一具有一对位图案的暂时性承载板，暂时性承载板包括一底板以及设置于底板上的一可剥离黏着材料；根据对位图案，将一线路板设置于暂时性承载板上，其中，线路板具有贯穿线路板的一芯片容置空间；根据对位图案，将一芯片以主动面朝向暂时性承载板而设置于芯片容置空间内，其中，芯片通过可剥离黏着材料固定于暂时性承载板上；填入一胶材于芯片容置空间内，以使芯片连接并固定于线路板，而形成一初始封装体；分离初始封装体以及暂时性承载板，其中，芯片的底面裸露于初始封装体的底侧；以及在初始封装体的底侧形成一导电散热层直接接触并覆盖芯片的底面。
更进一步地，对位图案包括至少一线路板对位标记以及至少一芯片对位标记，在设置线路板于暂时性承载板的步骤中，线路板对应于至少一线路板对位标记设置于暂时性承载板上，且至少一芯片对位标记由芯片容置空间裸露出来。
更进一步地，对位图案包括至少一芯片对位标记，芯片具有位于主动面上的至少一焊垫，且在将芯片设置于芯片容置空间内的步骤中，至少一焊垫对准于对应的至少一芯片对位标记而设置于暂时性承载板上。
更进一步地，芯片具有位于主动面上的至少一焊垫，当芯片设置于芯片容置空间内时，至少一焊垫的一部分埋入可剥离黏着材料内。
更进一步地，底板的材料以及可剥离黏着材料为透明材料。
更进一步地，线路板包括一核心绝缘板、一第一导线层以及一第二导线层，第一导线层与第二导线层分别位于核心绝缘板的两相反侧，且芯片的厚度大于核心绝缘板的厚度。
优选地，线路板还包括一第一介电层以及一第二介电层，第一介电层覆盖第一导线层，并具有一第一开口图案，以裸露一部分第一导线层，且第二介电层设置在第二导线层上，并具有一第二开口图案，以裸露一部分第二导线层。
更进一步地，第一介电层或第二介电层的材料为聚酰亚胺、苯丙环丁烯、硅胶或树脂。
更进一步地，在填入胶材于芯片容置空间内的步骤之后，线路板的其中一表面与胶材的其中一表面共平面。
更进一步地，制造方法还进一步包括：在初始封装体的底侧形成一下层重分布线路结构；以及在初始封装体的一顶侧形成一上层重分布线路结构。
优选地，形成下层重分布线路结构的步骤至少包括：形成至少一下方金属焊垫以及一下介电层，其中，金属焊垫电性连接于线路板，且下介电层具有一散热开口以及一焊垫开口，以分别裸露导电散热层的一部分以及裸露下方金属焊垫的一部分。
本发明所采用的另一技术方案是提供一种具散热功能的芯片封装模块，其包括线路板、芯片、胶材以及导电散热层。线路板具有第一表面以及与第一表面相反的第二表面，且线路板具有一芯片容置空间，芯片容置空间由线路板的第一表面延伸至第二表面。芯片设置在芯片容置空间内，并具有主动面以及与主动面相反的底面。胶材填充于芯片的侧表面与芯片容置空间的侧壁之间，以使芯片固定于线路板。导电散热层设置并接触于芯片的底面。
更进一步地，线路板包括一核心绝缘板、一第一导线层以及一第二导线层，第一导线层与第二导线层分别位于核心绝缘板的两相反侧，芯片的厚度大于核心绝缘板的厚度，且芯片具有设置于主动面的至少一焊垫，焊垫与第二导线层位于相同侧。
更进一步地，线路板还包括一第一介电层以及一第二介电层，第一介电层覆盖第一导线层，并具有一第一开口图案，以裸露一部分第一导线层，且第二介电层设置在第二导线层上，并具有一第二开口图案，以裸露一部分第二导线层。
更进一步地，导电散热层的厚度范围是由10至50μm。
更进一步地，具散热功能的芯片封装模块还进一步包括：一下层重分布线路结构，其中，下层重分布线路结构与导电散热层位于线路板的相同侧，且下层重分布线路结构具有至少一散热开口，以裸露导电散热层的一部分。
本发明的其中一有益效果在于，本发明所提供的具散热功能的芯片封装模块及其制造方法，其能通过“提供一具有一对位图案的暂时性承载板”，“根据对位图案，将一线路板设置于暂时性承载板上”以及“根据对位图案，将一芯片以主动面朝向暂时性承载板而设置于芯片容置空间内”的技术手段，可以使线路板与芯片之间的对位更精准。另外，本发明所提供的具散热功能的芯片封装模块中，通过“导电散热层设置并接触于芯片的底面”的技术方案，可提升导电散热层对芯片的散热效果。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1为本发明实施例的具散热功能的芯片封装模块的制造方法的流程图。
图2A为本发明实施例的暂时性承载板的剖面示意图。
图2B为本发明实施例的暂时性承载板的俯视示意图。
图3为本发明实施例的芯片封装模块在制造方法中的步骤S110的剖面示意图之一。
图4为本发明实施例的芯片封装模块在制造方法中的步骤S110的剖面示意图之二。
图5为本发明实施例的芯片封装模块在制造方法中的步骤S120剖面示意图。
图6为本发明实施例的芯片封装模块在制造方法中的步骤S130剖面示意图。
图7为本发明实施例的芯片封装模块在制造方法中的步骤S140剖面示意图。
图8为本发明实施例的芯片封装模块在制造方法中的步骤S150剖面示意图之一。
图9为本发明实施例的芯片封装模块在制造方法中的步骤S150剖面示意图之二。
图10为本发明实施例的具散热功能的芯片封装模块的剖面示意图。
具体实施方式
以下是通过特定的具体实例来说明本发明所公开有关“一种具散热功能的芯片封装模块及其制造方法”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种组件，但这些组件不应受这些术语的限制。这些术语主要是用以区分一组件与另一组件。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
参阅图1，其显示本发明实施例的具散热功能的芯片封装模块的制造方法的流程图。本发明实施例的制造方法可用以封装不同种类的芯片，如：功率芯片。
如图1所示，在步骤S100中，提供一暂时性承载板。暂时性承载板包括一具有对位图案的底板以及设置于底板上的一可剥离黏着材料。在步骤S110中，根据对位图案，将一线路板设置于暂时性承载板上，其中，线路板具有贯穿线路板的一芯片容置空间。
在步骤S120中，根据对位图案，将芯片以主动面朝向暂时性承载板而设置于芯片容置空间内，其中，芯片通过可剥离黏着材料固定于暂时性承载板上。之后，在步骤S130中，填入一胶材于芯片容置空间内，以使芯片连接并固定于线路板，而形成一初始封装体。
在步骤S140中，分离初始封装体以及暂时性承载板。之后，在步骤S150中，在初始封装体的底侧形成一导电散热层直接接触并覆盖芯片的底面，以及分别在初始封装体的底侧与顶侧形成一下层重分布线路结构以及一上层重分布线路结构。
以下将进一步说明，本发明实施例中，具散热功能的芯片封装模块的制造方法的详细流程。请配合参照图1中的步骤S100、图2A以及图2B。
暂时性承载板P包括一底板P1以及设置于底板P1上的一可剥离黏着材料P2。在本发明实施例中，底板P1的材料可为硅晶圆、玻璃、陶瓷、高分子材料或者金属材料，且对位图案P10是形成于底板P1上。
对位图案P10包括至少一线路板对位标记P11(图中绘示两个为例)以及至少一芯片对位标记P12(图中绘示两个为例)。在本发明中，线路板对位标记P11以及芯片对位标记P12的数量并不限制。另外，在本实施例中，可剥离黏着材料P2为一透明材料，以避免遮盖底板P1上的对位图案P10。
请配合参照图1的步骤S110、图3以及图4。线路板10具有一第一表面10a以及与第一表面10a相反的第二表面10b。在本实施例中，线路板10具有预先形成的内连线路以及贯穿线路板10的芯片容置空间100S。
具体而言，如图3所示，线路板10为具有多层结构的复合板，且至少包括核心基板100、第一导线层101、第二导线层102、第一介电层103以及第二介电层104。
核心基板100的材料可以是高分子、塑料、陶瓷、金属、硅晶圆、复合材料(如：玻璃纤维FR4或BT树脂)、玻璃或是可挠曲的软性材料，本发明并不限制。在本实施例中，核心基板100并具有至少一贯穿核心基板100的导电通孔100h(图1绘示两个为例)。
第一导线层101与第二导线层102分别设置于核心基板100的两相反侧，并通过导电通孔100h而彼此电性连接。进一步而言，第一导线层101与第二导线层102可通过微影蚀刻而形成，并可分别具有不同的线路图案。
第一导线层101以及第二导线层102的材料可以是金属、合金或者复合导电材料。金属或合金例如是由铜、银、镍、金、锡或其任意组合所组成的群组中的其中一种。在一实施例中，第一导线层101以及第二导线层102的材料例如是铜/镍/金、铜/镍/锡。另外，复合导电材料例如是银胶或碳胶。
第一介电层103与第二介电层104分别设置在核心基板100的两相反侧。在本实施例中，第一介电层103与第二介电层104分别是线路板10的最外侧两层。也就是说，线路板10的第一表面10a包括第一介电层103的外表面，而线路板10的第二表面10b包括第二介电层104的外表面。
进一步而言，第一介电层103设置在第一导线层101上，并具有第一开口图案103p，以裸露一部分第一导线层101。另外，第二介电层104设置在第二导线层102上，并具有一第二开口图案104p，以裸露一部分第二导线层102。
第一介电层103与第二介电层104的材料例如是聚酰亚胺(Polyimide,PI)、苯丙环丁烯(Benzocyclobutene,BCB)、硅胶、树脂、防焊材料(solder mask)、复合材料等绝缘黏着材料。
另外，如图3所示，芯片容置空间100S由线路板10的第一表面10a延伸至第二表面10b。据此，在本发明实施例中，核心基板100的一部分、第一介电层103的一部分以及第二介电层104的一部分会裸露在芯片容置空间100S的侧壁(未标号)。在另一实施例中，第一导线层101的一部分或者第二导线层102的一部分也会裸露于芯片容置空间100S的侧壁。
如图3以及4所示，在设置线路板10于暂时性承载板P上时，线路板10是对应于至少一线路板对位标记P11而设置于暂时性承载板P上。线路板10通过可剥离黏着材料P2而固定于暂时性承载板P上，且芯片对位标记P12会由芯片容置空间100S而被裸露出来。也就是说，在设置线路板10于暂时性承载板P上之后，芯片对位标记P12并不会被线路板10所遮盖。
请一并参照图1的步骤S120以及图5。接着，将芯片20设置于芯片容置空间100S内。芯片20通过可剥离黏着材料P2固定于暂时性承载板P上。
如图5所示，芯片20具有一主动面20a以及与主动面20a相反的底面20b。另外，芯片20具有位于主动面20a上的至少一焊垫200(图5绘示两个为例)。在本发明实施例中，芯片20的主动面20a与第二导线层102都面向相同方向设置。亦即，芯片20的焊垫200与第二导线层102都是位于核心基板100的相同侧。
在将芯片20设置于芯片容置空间100S内的步骤中，主动面20a上的焊垫200对准于对应的芯片对位标记P12而设置于暂时性承载板P上。值得注意的是，在本实施例中，当芯片20设置于芯片容置空间100S内时，所述焊垫200的一部分埋入可剥离黏着材料P2内。
另外，如图5所示，芯片容置空间100S的大小会略大于芯片20的尺寸，因此芯片容置空间100S的侧壁与芯片20的侧表面20s之间会定义出一空隙(未标号)。
在本发明实施例中，芯片20的厚度会大致与线路板10的厚度大致相同。据此，芯片20的厚度会大于线路板10的核心基板100的厚度。
请一并参照图1的步骤S130以及图6。胶材30被填充于芯片容置空间100S内。进一步而言，胶材30会填充于芯片20的侧表面20s以及芯片容置空间100S的一侧壁之间，以使芯片20连接并固定于线路板10，而形成一初始封装体M1’。
胶材30的材料可以是高分子材料，如：聚酰亚胺(Polyimide,PI)、苯丙环丁烯(Benzocyclobutene,BCB)，或是硅胶、树脂、复合材料等具有黏着性的绝缘材料或介电材料，以使芯片20可被固定于线路板10内。
在本发明实施例中，胶材30会包覆芯片20的侧表面20s，且胶材30的外表面30a与线路板10的第二表面10b共平面。另外，胶材30不会完全覆盖芯片20的背面20b。也就是说，芯片20的至少一部分背面20b会被裸露在初始封装体M1’的外表面上。
在一实施例中，当芯片20的厚度小于线路板10时，在填充胶材30时，胶材30可能会完全覆盖芯片20的背面20b。因此，本发明实施例的制造方法还可进一步包括对胶材30执行一清除步骤，以去除覆盖在芯片20的背面20b上的一部分胶材30，而使芯片20的背面20b至少一部分(如：中间区域)被裸露出来。
须说明的是，在不同的工艺条件或工艺限制下，胶材30也可能会局部地覆盖芯片20的背面20b的周边区域。因此，只要芯片的背面20b的中间区域不会被胶材30所覆盖，本发明并没有限定芯片20的背面20b的胶材30要被完全去除。
另外，值得注意的是，在本发明实施例中，由于芯片20的主动面20a上的焊垫200埋入可剥离黏着材料P2内，因此在填入胶材30时，胶材30不会覆盖焊垫200。
请一并参照图1的步骤S140、图7以及图8。将初始封装体M1’以及暂时性承载板P彼此分离。由于可剥离黏着材料P2与底板P1之间的结合力，大于可剥离黏着材料P2与初始封装体M1’之间的结合力，因此可通过施加外力将初始封装体M1’以及暂时性承载板P分离，而不会损坏初始封装体M1’。
另外，如图8所示，芯片20的主动面20a以及底面20b分别裸露于初始封装体M1’的顶侧与底侧。另外，如前所述，位于芯片20的主动面20a上的焊垫200也会被裸露出来。
接着，请参照图1的步骤S150、图9以及图10。在初始封装体M1’的底侧形成一导电散热层40直接接触并覆盖芯片20的底面20b，以及分别在初始封装体M1’的顶侧与底侧形成一上层重分布线路结构50以及一下层重分布线路结构60。
在本实施例中，先形成上层重分布线路结构50之后，再形成导电散热层40以及下层重分布线路结构60。然而，在本发明中，形成导电散热层40、上层重分布线路结构50以及下层重分布线路结构60的先后顺序并没有限制。
如图9所示，上层重分布线路结构50设置于线路板10的第二表面10b上，并电性连接于芯片20。换句话说，芯片20可以通过上层重分布线路结构50以及线路板10，而电性连接于外部电路。
本实施例中，形成上层重分布线路结构50的步骤包括形成第一上介电层500、多个导电柱501a、501b、内连线路层502、第二上介电层503以及上方金属焊垫504。
具体而言，形成第一上介电层500覆盖芯片20的主动面20a以及线路板10的第二表面10b(也就是第二介电层104的表面)。第一上介电层500具有多个接触窗，这些接触窗分别对应于由第二介电层104的第二开口图案104p中所裸露的第二导线层102，以及对应于芯片20的焊垫200。
接着，形成至少一导电柱501a设置于第一上介电层500的接触窗内，以电性连接于芯片20的焊垫200，以及形成另一导电柱501b通过第一上介电层500的接触窗以及第二介电层104的第二开口图案104p，而电性连接于第二导线层102。之后，形成内连线路层502设置于第一上介电层500上，并通过位于接触窗内的多个导电柱501a、501b而电性连接于芯片20的焊垫200以及第二导线层102。
之后，形成设置于内连线路层502上的第二上介电层503，且第二上介电层503具有至少一开孔(图9绘示两个为例)，以暴露内连线路层502的部分表面。随后，在开孔内可设置用以电性连接于外部电路的上方金属焊垫504。据此，芯片20的每一个焊垫200可通过导电柱501a、501b以及内连线路层502，以电性连接于上方金属焊垫504。
请参照图10，本实施例中，形成导电散热层40于芯片20的底面20b。导电散热层40可以利用溅镀、蒸镀、化镀或是电镀来制作，或是前述不同方法的组合来制作，本发明并不限制。
导电散热层40设置并接触于芯片20的底面20b，以将芯片20所产生的热能有效地传导至外部。导电散热层40可以是单层或者是多层。当导电散热层40为单层时，导电散热层40的材料可以是金属、合金或者其他导电材料。
当导电散热层40为多层时，每一层的材料可以相同或者不同。举例而言，导电散热层40的材料可以由不同的金属任意组合而成，例如：钛、铜、锌、镍、银、金、锡。另外，导电散热层40可以是单层金属或多层金属组合而成。在本发明实施例中，导电散热层40的厚度范围是由10至50μm，以对芯片20有较佳的散热效果。
由于本发明的导电散热层40可以直接附着在芯片20上，且导电散热层40与芯片20的底面20b之间几乎不会产生空隙以及热阻而影响散热效果。据此，相较于仅以金属材料或是有机复合散热材料黏着或抵靠于芯片20的底面20b，本发明实施例的导电散热层40可与芯片20相互密合，而对芯片20提供更好的散热效果。
此外，形成下层重分布线路结构60的步骤至少包括：形成至少一下方金属焊垫601以及一下介电层600。下方金属焊垫601电性连接线路板10。进一步而言，下方金属焊垫601是通过第一介电层103的第二开口图案103p，以电性连接于第一导线层101。下介电层600位于线路板10的第一表面10a，并覆盖一部分导电散热层40以及一部分下方金属焊垫601。下介电层600具有一散热开口600a以及一焊垫开口600b，以分别裸露导电散热层40的一部分，以及下方金属焊垫601的一部分。
如此，导电散热层40可通过散热开口600a，以将芯片20所产生的热能传导至外部环境。此外，可分别在下介电层600的焊垫开口600b内设置多个导电凸块(bump)(图未示)，以使芯片封装模块M1可设置并电性连接于另一电路板或者另一组件，如：另一芯片封装模块。前述的导电凸块可包括焊球以及球下金属层(UBM)。
多个导电柱501a、501b、内连线路层502、第二上介电层503、上方金属焊垫504以及下方金属焊垫601的材料可以是金属、合金或者复合导电材料。金属或合金例如是由铜、银、镍、金、锡或其任意组合所组成的群组中的其中一种。另外，复合导电材料例如是银胶或碳胶。
基于上述，如图10所示，本发明实施例提供一种具散热功能的芯片封装模块M1，其至少包括：一线路板10、一芯片20、一胶材30以及一导电散热层40。
线路板10具有一第一表面10a以及与第一表面10a相反的第二表面10b，且线路板10为具有多层结构的复合板。在本实施例中，线路板10至少包括核心基板100、第一导线层101、第二导线层102、第一介电层103以及第二介电层104。
第一导线层101与第二导线层102分别设置于核心基板100的两相反侧，并通过导电通孔100h而彼此电性连接。第一介电层103与第二介电层104分别设置在核心基板100的两相反侧。在本实施例中，第一介电层103与第二介电层104分别是线路板10的最外侧两层。
第一介电层103设置在第一导线层101上，并具有第一开口图案103p，以裸露一部分第一导线层101。另外，第二介电层104设置在第二导线层102上，并具有一第二开口图案104p，以裸露一部分第二导线层102。
如图10所示，本发明实施例的线路板10具有一芯片容置空间100S，且芯片容置空间100S由线路板10的第一表面10a延伸至第二表面10b。芯片20设置在芯片容置空间100S内，也就是设置在线路板10内部。芯片20例如，但不限于是，功率芯片、被动元件或是感测芯片。
值得注意的是，在本发明实施例中，芯片20的厚度会大致与线路板10的厚度相同。据此，芯片20的厚度会大于核心基板100的厚度。
芯片20具有一主动面20a以及与主动面20a相反的底面20b。另外，芯片20并具有位于主动面20a上的至少一焊垫200(图10绘示两个为例)。在本发明实施例中，芯片20的主动面20a与第二导线层102都面向相同方向设置。亦即，芯片20的焊垫200与第二导线层102都是位于核心基板100的相同侧。
胶材30填充于芯片20的侧表面20s与芯片容置空间100S的侧壁之间，以使芯片20固定于线路板10。也就是说，胶材30是填入芯片20的侧表面20s与芯片容置空间100S的侧壁所定义的空隙内。据此，胶材30会围绕并包覆芯片20至少一部份的侧表面20s。
在本发明实施例中，胶材30会包覆芯片20的整个侧表面20s，且胶材30的其中一表面30a会与线路板10的第二表面10b(也就是第二介电层104的外表面)共平面。另外，胶材30的另一表面30b与线路板10的第一表面10a(也就是第一介电层103的外表面)共平面。
值得注意的是，在本发明实施例中，胶材30只包覆芯片20的侧表面20s，而不会覆盖位于芯片20的主动面20a上的焊垫200。
请继续参照图10，导电散热层40设置并接触于芯片20的底面20b，以将芯片20所产生的热能有效地传导至外部。导电散热层40的材料以及结构可参照前文叙述，在此不再赘述。
在本发明实施例中，导电散热层40的厚度范围是由10至50μm，以对芯片20有较佳的散热效果。导电散热层40可以直接附着在芯片20上，且导电散热层40与芯片20的底面20b之间几乎不会产生空隙以及热阻，而可对芯片20提供更好的散热效果。
另外，在本发明实施例中，具散热功能的芯片封装模块M1还进一步包括一上层重分布线路结构50。上层重分布线路结构50是设置于线路板10的第二表面10b上，并电性连接于芯片20，以使芯片20可电性连接于外部电路。
如前所述，上层重分布线路结构50包括第一上介电层500、多个导电柱501a、501b、内连线路层502、第二上介电层503。芯片20的每一个焊垫200可通过导电柱501a以及内连线路层502，以电性连接于上方金属焊垫504。据此，另一组件可通过上方金属焊垫504电性连接于芯片20。第一上介电层500、多个导电柱501a、501b、内连线路层502、第二上介电层503的详细结构在此不再赘述。
具散热功能的芯片封装模块M1还进一步包括下层重分布线路结构60，其位于线路板10的第一表面10a。下层重分布线路结构60包括至少一下方金属焊垫601以及下介电层600。
下方金属焊垫601与导电散热层40共同设置在线路板10的第一表面10a上。进一步而言，下方金属焊垫601是通过第一介电层103的第一开口图案103p，以电性连接于第一导线层101。
下介电层600位于线路板10的第一表面10a，并覆盖一部分导电散热层40以及一部分下方金属焊垫601。进一步而言，下介电层600具有至少一散热开口600a，以裸露出位于芯片20下方的一部分导电散热层40。如此，导电散热层40可通过散热开口600a，以将芯片20所产生的热能传导至外部环境。
此外，下介电层600还具有至少一焊垫开口600b(图10绘示两个为例)，以裸露出另一部分位于线路板10第一表面10a的下方金属焊垫601。据此，可分别在下介电层600的焊垫开口600b内设置多个导电凸块(bump)(图未示)，以使芯片封装模块M1可设置并电性连接于另一电路板或者另一组件，如：另一芯片封装模块。前述的导电凸块可包括焊球以及球下金属层(UBM)。另一芯片封装模块可以是芯片封装模块、感测芯片封装模块或者是被动芯片封装模块，本发明并不限制。
[实施例的有益效果]
本发明的其中一有益效果在于，本发明所提供的具散热功能的芯片封装模块及其制造方法，其能通过“提供具有对位图案P10的暂时性承载板P”，“根据对位图案P10，将线路板10设置于暂时性承载板P上”以及“根据对位图案P10，将一芯片20以主动面20a朝向暂时性承载板P而设置于芯片容置空间100S内”的技术手段，可以使线路板10与芯片20之间的对位更精准。如此，在后续形成上层重分布线路结构50以及下层重分布线路结构60时，可避免上层重分布线路结构50以及下层重分布线路结构60与芯片20之间相对位置改变，而导致短路或者断路。
此外，本发明所提供的具散热功能的芯片封装模块及制造方法中，通过“导电散热层40设置并接触于芯片20的底面20b”的技术方案，可提升导电散热层40对芯片20的散热效果。更进一步来说，本发明实施例的导电散热层40直接附着在芯片20上，且导电散热层40与芯片20的底面20b之间不会产生空隙，而可对芯片20提供更好的散热效果。
以上所公开的内容仅为本发明的较佳可行实施例，并非因此局限本发明的权利要求的保护范围，故凡运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求的保护范围内。

Claims (16)

1.一种具散热功能的芯片封装模块的制造方法，其特征在于，所述具散热功能的芯片封装模块的制造方法包括：
提供一具有一对位图案的暂时性承载板，所述暂时性承载板包括一底板以及设置于所述底板上的一可剥离黏着材料；
根据所述对位图案，将一线路板设置于所述暂时性承载板上，其中，所述线路板具有贯穿所述线路板的一芯片容置空间；
根据所述对位图案，将一芯片以主动面朝向所述暂时性承载板而设置于所述芯片容置空间内，其中，所述芯片通过所述可剥离黏着材料固定于所述暂时性承载板上；
填入一胶材于所述芯片容置空间内，以使所述芯片连接并固定于所述线路板，而形成一初始封装体；
分离所述初始封装体以及所述暂时性承载板，其中，所述芯片的底面裸露于所述初始封装体的底侧；以及
在所述初始封装体的所述底侧形成一导电散热层，以直接接触并覆盖所述芯片的所述底面。
2.如权利要求1所述的具散热功能的芯片封装模块的制造方法，其特征在于，所述对位图案包括至少一线路板对位标记以及至少一芯片对位标记，在设置所述线路板于所述暂时性承载板的步骤中，所述线路板对应于至少一所述线路板对位标记设置于所述暂时性承载板上，且至少一所述芯片对位标记由所述芯片容置空间裸露出来。
3.如权利要求1所述的具散热功能的芯片封装模块的制造方法，其特征在于，所述对位图案包括至少一芯片对位标记，所述芯片具有位于所述主动面上的至少一焊垫，且在将所述芯片设置于所述芯片容置空间内的步骤中，至少一所述焊垫对准于对应的至少一所述芯片对位标记而设置于所述暂时性承载板上。
4.如权利要求1所述的具散热功能的芯片封装模块的制造方法，其特征在于，所述芯片具有位于所述主动面上的至少一焊垫，当所述芯片设置于所述芯片容置空间内时，至少一所述焊垫的一部分埋入所述可剥离黏着材料内。
5.如权利要求1所述的具散热功能的芯片封装模块的制造方法，其特征在于，所述底板的材料以及所述可剥离黏着材料为透明材料。
6.如权利要求1所述的具散热功能的芯片封装模块的制造方法，其特征在于，所述线路板包括一核心绝缘板、一第一导线层以及一第二导线层，所述第一导线层与所述第二导线层分别位于所述核心绝缘板的两相反侧，且所述芯片的厚度大于所述核心绝缘板的厚度。
7.如权利要求6所述的具散热功能的芯片封装模块的制造方法，其特征在于，所述线路板还包括一第一介电层以及一第二介电层，所述第一介电层覆盖所述第一导线层，并具有一第一开口图案，以裸露一部分所述第一导线层，且所述第二介电层设置在所述第二导线层上，并具有一第二开口图案，以裸露一部分所述第二导线层。
8.如权利要求7所述的具散热功能的芯片封装模块的制造方法，其特征在于，所述的制造方法还进一步包括：所述第一介电层或所述第二介电层的材料为聚酰亚胺、苯丙环丁烯、硅胶或树脂。
9.如权利要求1所述的具散热功能的芯片封装模块的制造方法，其特征在于，在填入所述胶材于所述芯片容置空间内的步骤之后，所述线路板的其中一表面与所述胶材的其中一表面共平面。
10.如权利要求1所述的具散热功能的芯片封装模块的制造方法，其特征在于，所述的制造方法还进一步包括：
在所述初始封装体的所述底侧形成一下层重分布线路结构；以及
在所述初始封装体的一顶侧形成一上层重分布线路结构。
11.如权利要求10所述的具散热功能的芯片封装模块的制造方法，其特征在于，形成所述下层重分布线路结构的步骤至少包括：形成至少一下方金属焊垫以及一下介电层，其中，所述金属焊垫电性连接于所述线路板，且所述下介电层具有一散热开口以及一焊垫开口，以分别裸露所述导电散热层的一部分以及裸露所述下方金属焊垫的一部分。
12.一种具散热功能的芯片封装模块，其特征在于，所述具散热功能的芯片封装模组包括：
一线路板，其具有一贯穿所述线路板的一芯片容置空间；
一芯片，其设置在所述芯片容置空间内，所述芯片具有一主动面以及与所述主动面相反的一底面；
一胶材，其填充于所述芯片的侧表面与所述芯片容置空间的侧壁之间，以使所述芯片固定于所述线路板；以及
一导电散热层，其设置并接触于所述芯片的所述底面。
13.如权利要求12所述的具散热功能的芯片封装模块，其特征在于，所述线路板包括一核心绝缘板、一第一导线层以及一第二导线层，所述第一导线层与所述第二导线层分别位于所述核心绝缘板的两相反侧，所述芯片的厚度大于所述核心绝缘板的厚度，且所述芯片具有设置于所述主动面的至少一焊垫，所述焊垫与所述第二导线层位于相同侧。
14.如权利要求13所述的具散热功能的芯片封装模块，其特征在于，所述线路板还包括一第一介电层以及一第二介电层，所述第一介电层覆盖所述第一导线层，并具有一第一开口图案，以裸露一部分所述第一导线层，且所述第二介电层设置在所述第二导线层上，并具有一第二开口图案，以裸露一部分所述第二导线层。
15.如权利要求12所述的具散热功能的芯片封装模块，其特征在于，所述导电散热层的厚度范围是由10至50μm。
16.如权利要求12所述的具散热功能的芯片封装模块，其特征在于，所述的具散热功能的芯片封装模块还进一步包括：一下层重分布线路结构，其中，所述下层重分布线路结构与所述导电散热层位于所述线路板的相同侧，且所述下层重分布线路结构具有至少一散热开口，以裸露所述导电散热层的一部分。
CN201910801262.0A 2019-08-07 2019-08-28 一种具散热功能的芯片封装模块及其制造方法 Pending CN112349602A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108128151A TWI707410B (zh) 2019-08-07 2019-08-07 具散熱功能的晶片封裝模組及其製造方法
TW108128151 2019-08-07

Publications (1)

Publication Number Publication Date
CN112349602A true CN112349602A (zh) 2021-02-09

Family

ID=74091397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910801262.0A Pending CN112349602A (zh) 2019-08-07 2019-08-28 一种具散热功能的芯片封装模块及其制造方法

Country Status (3)

Country Link
US (1) US11145565B2 (zh)
CN (1) CN112349602A (zh)
TW (1) TWI707410B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808958A (zh) * 2021-09-17 2021-12-17 成都奕斯伟系统集成电路有限公司 一种芯片封装结构制作方法及芯片封装结构
CN113808957A (zh) * 2021-09-17 2021-12-17 成都奕斯伟系统集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN113808956A (zh) * 2021-09-17 2021-12-17 成都奕斯伟系统集成电路有限公司 芯片封装方法、芯片封装结构及电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
US11315858B1 (en) * 2020-06-17 2022-04-26 Xilinx, Inc. Chip package assembly with enhanced solder resist crack resistance
US11335666B2 (en) * 2020-07-09 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and manufacturing method thereof
US11881437B2 (en) 2021-10-27 2024-01-23 Infineon Technologies Ag Embedded package with electrically isolating dielectric liner

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315377A1 (en) * 2007-06-25 2008-12-25 Epic Technologies, Inc. Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system
CN104241219A (zh) * 2014-08-26 2014-12-24 日月光半导体制造股份有限公司 元件嵌入式封装结构和其制造方法
CN104253105A (zh) * 2013-06-28 2014-12-31 新科金朋有限公司 半导体器件和形成低廓形3d扇出封装的方法
CN105206597A (zh) * 2015-08-11 2015-12-30 蔡亲佳 带有ubm结构的载板级嵌入式封装结构及其制作方法
CN210123728U (zh) * 2019-08-07 2020-03-03 久元电子股份有限公司 一种具散热功能的功率芯片封装模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506632B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US9502390B2 (en) * 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8941225B2 (en) * 2013-04-18 2015-01-27 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package and method for manufacturing the same
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315377A1 (en) * 2007-06-25 2008-12-25 Epic Technologies, Inc. Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system
CN104253105A (zh) * 2013-06-28 2014-12-31 新科金朋有限公司 半导体器件和形成低廓形3d扇出封装的方法
CN104241219A (zh) * 2014-08-26 2014-12-24 日月光半导体制造股份有限公司 元件嵌入式封装结构和其制造方法
CN105206597A (zh) * 2015-08-11 2015-12-30 蔡亲佳 带有ubm结构的载板级嵌入式封装结构及其制作方法
CN210123728U (zh) * 2019-08-07 2020-03-03 久元电子股份有限公司 一种具散热功能的功率芯片封装模块

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808958A (zh) * 2021-09-17 2021-12-17 成都奕斯伟系统集成电路有限公司 一种芯片封装结构制作方法及芯片封装结构
CN113808957A (zh) * 2021-09-17 2021-12-17 成都奕斯伟系统集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN113808956A (zh) * 2021-09-17 2021-12-17 成都奕斯伟系统集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN113808957B (zh) * 2021-09-17 2024-05-03 成都奕成集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
CN113808956B (zh) * 2021-09-17 2024-05-03 成都奕成集成电路有限公司 芯片封装方法、芯片封装结构及电子设备

Also Published As

Publication number Publication date
TWI707410B (zh) 2020-10-11
TW202107578A (zh) 2021-02-16
US20210043532A1 (en) 2021-02-11
US11145565B2 (en) 2021-10-12

Similar Documents

Publication Publication Date Title
CN112349602A (zh) 一种具散热功能的芯片封装模块及其制造方法
US9559029B2 (en) Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
CA2159242C (en) Process for manufacturing semiconductor device and semiconductor wafer
US7582961B2 (en) Package structure with circuits directly connected to semiconductor chip
CN101252096B (zh) 芯片封装结构以及其制作方法
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
US20040155337A1 (en) High density chip level package for the packaging of integrated circuits and method to manufacture same
JP2002009236A (ja) 多層半導体装置及びその製造方法
CN107154388B (zh) 半导体封装件及其制造方法
CN110943067B (zh) 半导体装置及其制造方法
US7088007B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
CN101770994A (zh) 具有金属突点的半导体封装基板
KR20170093277A (ko) 센서 패키지 및 이의 제조 방법
US6543676B2 (en) Pin attachment by a surface mounting method for fabricating organic pin grid array packages
CN210123728U (zh) 一种具散热功能的功率芯片封装模块
US20040262738A1 (en) Packaging device for semiconductor die, semiconductor device incorporating same and method of making same
JP3781998B2 (ja) 積層型半導体装置の製造方法
KR20180004062A (ko) 센서 패키지 및 이의 제조 방법
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
CN113303036A (zh) 柔性电路板及其制造方法以及配备柔性电路板的封装
CN116798993A (zh) 封装结构及其形成方法
CN113327900A (zh) 基于铜箔载板的高散热板级扇出封装结构及其制备方法
CN113223971A (zh) 半导体器件及制造该半导体器件的方法
JP2002016112A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination