CN210123728U - 一种具散热功能的功率芯片封装模块 - Google Patents

一种具散热功能的功率芯片封装模块 Download PDF

Info

Publication number
CN210123728U
CN210123728U CN201921409677.5U CN201921409677U CN210123728U CN 210123728 U CN210123728 U CN 210123728U CN 201921409677 U CN201921409677 U CN 201921409677U CN 210123728 U CN210123728 U CN 210123728U
Authority
CN
China
Prior art keywords
power chip
heat dissipation
layer
circuit board
package module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201921409677.5U
Other languages
English (en)
Inventor
袁禧霙
王东传
侯竣元
汪秉龙
温子逵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YOUNG TEK ELECTRONICS CORP
Original Assignee
YOUNG TEK ELECTRONICS CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YOUNG TEK ELECTRONICS CORP filed Critical YOUNG TEK ELECTRONICS CORP
Application granted granted Critical
Publication of CN210123728U publication Critical patent/CN210123728U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开一种具散热功能的功率芯片封装模块,其包括线路板、功率芯片、胶材以及导电散热层。线路板具有上表面以及与上表面相反的下表面,且线路板具有一芯片容置空间,芯片容置空间由所述上表面延伸至所述下表面。功率芯片设置在芯片容置空间内,并具有主动面以及与主动面相反的底面。胶材填充于功率芯片的侧表面与芯片容置空间的侧壁之间,以使功率芯片固定于线路板。导电散热层设置并接触于功率芯片的底面,以对功率芯片提供散热。本实用新型提供的具散热功能的功率芯片封装模块,可提供芯片良好的散热效果。

Description

一种具散热功能的功率芯片封装模块
技术领域
本实用新型涉及一种功率芯片封装模块,特别是涉及一种具散热功能的功率芯片封装模块。
背景技术
功率组件可应用于电能转换电路或是控制电路中,是电子产品中进行功率处理的核心组件。随着电子产品朝向轻量化的发展趋势,应用于电子产品中的功率组件封装结构也朝向薄型化、高功率以及高密度发展。
由于功率组件通常会在高电流或高电压的条件下操作,因此,功率组件所产生的热能会使温度升高。若是无法适时对功率组件散热,功率组件可能会因为温度过高而无法正常运作。另一方面,功率组件若经常处于过高的温度下操作,也会缩短功率组件的寿命。
据此,如何通过改良功率组件封装结构,来提升对功率组件的散热效果,并克服上述的缺陷,仍为该项事业所欲解决的重要课题之一。
实用新型内容
本实用新型所要解决的技术问题在于,针对现有技术的不足提供一种具散热功能的功率芯片封装模块,以提升功率芯片封装模块的散热效果,以避免功率芯片因温度过高而无法正常运作或导致功率芯片寿命缩短。
为了解决上述的技术问题,本实用新型所采用的其中一技术方案是,提供一种具散热功能的功率芯片封装模块,其包括线路板、功率芯片、胶材以及导电散热层。线路板具有上表面以及与上表面相反的下表面,且线路板具有一芯片容置空间,芯片容置空间由线路板的上表面延伸至下表面。功率芯片设置在芯片容置空间内,并具有主动面以及与主动面相反的底面。胶材填充于功率芯片的侧表面与芯片容置空间的侧壁之间,以使功率芯片固定于线路板。导电散热层设置并接触于功率芯片的底面。
更进一步地,线路板包括一核心绝缘板、一上导线层以及一下导线层,上导线层与下导线层分别位于核心绝缘板的两相反侧,且功率芯片的厚度大于核心绝缘板的厚度。
更进一步地,功率芯片具有设置于主动面的至少一焊垫,焊垫与上导线层位于相同侧。
更进一步地,线路板还包括一第一上介电层,第一上介电层覆盖上导线层,并具有一第一开口图案,以裸露一部分上导线层。
更进一步地,线路板还包括一第一下介电层,第一下介电层位于导电散热层与下导线层之间,并具有用以暴露下导线层的一第二开口图案。
更进一步地,的具散热功能的功率芯片封装模块还进一步包括一下层重分布线路结构,下层重分布线路结构设置于线路板的下表面,且包括至少一金属焊垫,金属焊垫通过第二开口图案,以电性连接于下导线层。
更进一步地,下层重分布线路结构还进一步包括:一第二下介电层,第二下介电层具有一散热开口以及一焊垫开口,以分别裸露导电散热层的一部分,以及金属焊垫的一部分。
更进一步地,线路板的上表面与胶材的一顶表面共平面。
更进一步地,线路板的下表面与胶材的一底表面共平面。
更进一步地,导电散热层的厚度范围是由10至50μm。
更进一步地,具散热功能的功率芯片封装模块还进一步包括一上层重分布线路结构,线路上层重分布线路结构设置于线路板的上表面,并电性连接于功率芯片。
本实用新型的其中一有益效果在于,本实用新型所提供的具散热功能的功率芯片封装模块,其能通过“导电散热层设置并接触于功率芯片的底面”的技术方案,以提升导电散热层对功率芯片的散热效果。
为使能更进一步了解本实用新型的特征及技术内容,请参阅以下有关本实用新型的详细说明与附图,然而所提供的附图仅提供参考与说明用,并非用来对本实用新型加以限制者。
附图说明
图1为本实用新型的具散热功能的功率芯片封装模块的剖面示意图。
具体实施方式
以下是通过特定的具体实施例来说明本实用新型所公开有关“具散热功能的功率芯片封装模块”的实施方式,本领域技术人员可由本说明书所公开的内容了解本实用新型的优点与效果。本实用新型可通过其他不同的具体实施例加以施行或应用,本说明书中的各项细节也可基于不同观点与应用,在不悖离本实用新型的构思下进行各种修改与变更。另外,本实用新型的附图仅为简单示意说明,并非依实际尺寸的描绘,事先声明。以下的实施方式将进一步详细说明本实用新型的相关技术内容,但所公开的内容并非用以限制本实用新型的保护范围。
应当可以理解的是,虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种组件,但这些组件不应受这些术语的限制。这些术语主要是用以区分一组件与另一组件。另外,本文中所使用的术语“或”,应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
请参阅图1,本实用新型实施例提供一种具散热功能的功率芯片封装模块M1,其包括:一线路板10、一功率芯片20、一胶材30以及一导电散热层40。
线路板10具有一上表面10a以及与上表面10a相反的下表面10b,且线路板10为具有多层结构的复合板。在本实施例中,线路板10至少包括核心基板100、上导线层101、下导线层102、第一上介电层103以及第一下介电层104。
核心基板100的材料可以是高分子、塑料、陶瓷、金属、硅晶圆、复合材料(如:玻璃纤维FR4或BT树脂)、玻璃或是可挠曲的软性材料,本实用新型并不限制。在本实施例中,核心基板100并具有至少一贯穿核心基板100的导电通孔100h(图1绘示两个为例)。
上导线层101与下导线层102分别设置于核心基板100的两相反侧,并通过导电通孔100h而彼此电性连接。进一步而言,上导线层101与下导线层102可通过微影蚀刻而形成,并可分别具有不同的线路图案。
上导线层101以及下导线层102的材料可以是金属或者合金材料,例如是由铜、银、镍、金、锡或其任意组合所组成的群组中的其中一种。在一实施例中,上导线层101以及下导线层102的材料例如是铜/镍/金、铜/镍/锡或是复合导电材料,如:银胶或碳胶。
第一上介电层103与第一下介电层104分别设置在核心基板100的两相反侧。在本实施例中,第一上介电层103与第一下介电层104分别是线路板10的最外侧两层。也就是说,线路板10的上表面10a包括第一上介电层103的外表面,而线路板10的下表面10b包括第一下介电层104的外表面。
进一步而言,第一上介电层103设置在上导线层101上,并具有第一开口图案103p,以裸露一部分上导线层101。另外,第一下介电层104设置在下导线层102上,并具有一第二开口图案104p,以裸露一部分下导线层102。
第一上介电层103与第一下介电层104的材料例如是聚酰亚胺(Polyimide,PI)、苯丙环丁烯(Benzocyclobutene,BCB)、硅胶、树脂、复合材料等绝缘黏着材料。
如图1所示,本实用新型实施例的线路板10具有一芯片容置空间100S,且芯片容置空间100S由线路板10的上表面10a延伸至下表面10b。据此,在本实用新型实施例中,核心基板100的一部分、第一上介电层103的一部分以及第一下介电层104的一部分会裸露在芯片容置空间100S的侧壁(未标号)。在另一实施例中,上导线层101的一部分或者下导线层102的一部分也会裸露于芯片容置空间100S的侧壁。
功率芯片20设置在芯片容置空间100S内。换句话说,功率芯片20是设置在线路板10内部。在本实施例中,芯片容置空间100S的大小会略大于功率芯片20的尺寸,因此芯片容置空间100S的侧壁与功率芯片20的侧表面20s之间会定义出一空隙(未标号)。
值得注意的是,在本实用新型实施例中,功率芯片20的厚度会大致与线路板10的厚度相同。据此,功率芯片20的厚度会大于核心基板100的厚度。在本实施例中,功率芯片20会凸出于核心基板100的上侧表面以及凸出于核心基板100的下侧表面。
功率芯片20具有一主动面20a以及与主动面20a相反的底面20b。另外,功率芯片20并具有位于主动面20a上的至少一焊垫200(图1绘示两个为例)。在本实用新型实施例中,功率芯片20的主动面20a与上导线层101都面向相同方向设置。亦即,功率芯片20的焊垫200与上导线层101都是位于核心基板100的相同侧。
胶材30填充于功率芯片20的侧表面20s与芯片容置空间100S的侧壁之间,以使功率芯片20固定于线路板10。也就是说,胶材30是填入功率芯片20的侧表面20s与芯片容置空间100S的侧壁所定义的空隙内。据此,胶材30会围绕并包覆功率芯片20至少一部份的侧表面20s。
在本实用新型实施例中,胶材30会包覆功率芯片20的整个侧表面20s,且胶材30的顶表面30a会与线路板10的上表面10a(也就是第一上介电层103的外表面)共平面。另外,胶材30的底表面30b与线路板10的下表面10b(也就是第一下介电层104的外表面)共平面。
值得注意的是,在本实用新型实施例中,胶材30只包覆功率芯片20的侧表面20s,而不会覆盖位于功率芯片20的主动面20a上的焊垫200。胶材30的材料可以是高分子材料,如:聚酰亚胺(Polyimide,PI)、苯丙环丁烯(Benzocyclobutene,BCB),或是硅胶、树脂、复合材料等具有黏着性的绝缘材料或介电材料,以使功率芯片20可被固定于线路板10内。
请继续参照图1,导电散热层40设置并接触于功率芯片20的底面20b,以将功率芯片20所产生的热能有效地传导至外部。导电散热层40可以是单层或者是多层。当导电散热层40为单层时,导电散热层40的材料可以是金属、合金或者其他导电材料。当导电散热层40为多层时,每一层的材料可以相同或者不同。举例而言,导电散热层40的材料可以由不同的金属任意组合而成,例如:钛、铜、锌、镍、银、金、锡。
在本实施例中,导电散热层40会直接接触功率芯片20的底面20b,可以是单层金属或多层金属组合而成,并可以利用溅镀、蒸镀、化镀或是电镀来制作,或是前述不同方法的组合来制作,本实用新型并不限制。在本实用新型实施例中,导电散热层40的厚度范围是由10至50μm,以对功率芯片20有较佳的散热效果。导电散热层40可以直接附着在功率芯片20上,且导电散热层40与功率芯片20的底面20b之间几乎不会产生空隙以及热阻而影响散热效果。据此,相较于仅以金属材料或是有机复合散热材料黏着或抵靠于功率芯片20的底面20b,本实用新型实施例的导电散热层40可与功率芯片20相互密合,而对功率芯片20提供更好的散热效果。
另外,在本实用新型实施例中,具散热功能的功率芯片封装模块M1还进一步包括一下层重分布线路结构50,其位于线路板10的下表面10b。下层重分布线路结构50包括至少一金属焊垫501以及第二下介电层500。
金属焊垫501与导电散热层40共同设置在线路板10的下表面10b上。进一步而言,金属焊垫501是通过第一下介电层104的第二开口图案104p,以电性连接于下导线层102。
第二下介电层500位于线路板10的下表面10b,并覆盖一部分导电散热层40以及一部分金属焊垫501。进一步而言,第二下介电层500具有至少一散热开口500a,以裸露出位于功率芯片20下方的一部分导电散热层40。如此,导电散热层40可通过散热开口500a,以将功率芯片20所产生的热能传导至外部环境。
此外,第二下介电层500还具有至少一焊垫开口500b(图1绘示两个为例),以裸露出另一部分位于线路板10下表面10b的金属焊垫501。据此,可分别在第二下介电层500的焊垫开口500b内设置多个导电凸块(bump)(图未示),以使功率芯片封装模块M1可设置并电性连接于另一电路板或者另一组件,如:另一芯片封装模块。前述的导电凸块可包括焊球以及球下金属层(UBM)。
如图1所示,在本实用新型的实施例中,具散热功能的功率芯片封装模块M1还进一步包括一上层重分布线路结构60。上层重分布线路结构60是设置于线路板10的上表面10a上,并电性连接于功率芯片20。换句话说,功率芯片20可以通过上层重分布线路结构60以及线路板10,而电性连接于外部电路。
具体而言,上层重分布线路结构60包括第二上介电层600、多个导电柱601a、601b、内连线路层602、第三上介电层603。第二上介电层600覆盖功率芯片20的主动面20a以及线路板10的上表面10a(也就是第一上介电层103的表面)。第二上介电层600具有多个接触窗,这些接触窗分别对应于由第一上介电层103的第一开口图案103p中所裸露的上导线层101,以及对应于功率芯片20的焊垫200。
至少一导电柱601a设置于第二上介电层600的接触窗内,以电性连接于功率芯片20的焊垫200。另一导电柱601b通过第二上介电层600的接触窗以及第一上介电层103的第一开口图案103p,而电性连接于上导线层101。内连线路层602设置于第二上介电层600上,并通过位于接触窗内的多个导电柱601a、601b而电性连接于功率芯片20的焊垫200以及上导线层101。
第三上介电层603设置于内连线路层602上,并具有至少一开孔(图1绘示两个为例),以暴露内连线路层602的部分表面。在开孔内可设置用以电性连接于外部电路的金属焊垫604,以使另一芯片封装模块可设置并电性连接于功率芯片封装模块M1上。另一芯片封装模块可以是功率芯片封装模块、感测芯片封装模块或者是被动芯片封装模块,本实用新型并不限制。
换句话说,功率芯片20的每一个焊垫200可通过导电柱601a、601b以及内连线路层602,以电性连接于金属焊垫604。据此,另一组件可通过金属焊垫604电性连接于功率芯片20。此外,功率芯片20也可通过金属焊垫501,以电性连接另一个功率芯片封装模块。
[实施例的有益效果]
本实用新型的其中一有益效果在于,本实用新型所提供的具散热功能的功率芯片封装模块,其能通过“导电散热层40设置并接触于功率芯片20的底面20b”的技术方案,以提升导电散热层40对功率芯片20的散热效果。
更进一步来说,本实用新型实施例的导电散热层40直接附着在功率芯片20上,且导电散热层40与功率芯片20的底面20b之间不会产生空隙,而可对功率芯片20提供更好的散热效果。
以上所述仅为本实用新型的较佳可行实施例,非因此局限本实用新型的权利要求的保护范围,故举凡运用本实用新型说明书及附图内容所做的等效技术变化,均包含于本实用新型的权利要求的保护范围内。

Claims (11)

1.一种具散热功能的功率芯片封装模块,其特征在于,所述具散热功能的功率芯片封装模块包括:
一线路板,其具有一上表面以及与所述上表面相反的一下表面,所述线路板具有一芯片容置空间,所述芯片容置空间由所述上表面延伸至所述下表面;
一功率芯片,其设置在所述芯片容置空间内,所述功率芯片具有一主动面以及与所述主动面相反的一底面;
一胶材,其填充于所述功率芯片的侧表面与所述芯片容置空间的侧壁之间,以使所述功率芯片固定于所述线路板;以及
一导电散热层,其设置并接触于所述功率芯片的所述底面。
2.如权利要求1所述的具散热功能的功率芯片封装模块,其特征在于,所述线路板包括一核心绝缘板、一上导线层以及一下导线层,所述上导线层与所述下导线层分别位于所述核心绝缘板的两相反侧,且所述功率芯片的厚度大于所述核心绝缘板的厚度。
3.如权利要求2所述的具散热功能的功率芯片封装模块,其特征在于,所述功率芯片具有设置于所述主动面的至少一焊垫,所述焊垫与所述上导线层位于相同侧。
4.如权利要求2所述的具散热功能的功率芯片封装模块,其特征在于,所述线路板还包括一第一上介电层,所述第一上介电层覆盖所述上导线层,并具有一第一开口图案,以裸露一部分所述上导线层。
5.如权利要求2所述的具散热功能的功率芯片封装模块,其特征在于,所述线路板还包括一第一下介电层,所述第一下介电层位于所述导电散热层与所述下导线层之间,并具有用以暴露所述下导线层的一第二开口图案。
6.如权利要求5所述的具散热功能的功率芯片封装模块,其特征在于,所述具散热功能的功率芯片封装模块还进一步包括:一下层重分布线路结构,所述下层重分布线路结构设置于所述线路板的所述下表面,且包括至少一金属焊垫,所述金属焊垫通过所述第二开口图案,以电性连接于所述下导线层。
7.如权利要求6所述的具散热功能的功率芯片封装模块,其特征在于,所述下层重分布线路结构还进一步包括:一第二下介电层,所述第二下介电层具有一散热开口以及一焊垫开口,以分别裸露所述导电散热层的一部分,以及所述金属焊垫的一部分。
8.如权利要求1所述的具散热功能的功率芯片封装模块,其特征在于,所述线路板的所述上表面与所述胶材的一顶表面共平面。
9.如权利要求1所述的具散热功能的功率芯片封装模块,其特征在于,所述线路板的所述下表面与所述胶材的一底表面共平面。
10.如权利要求1所述的具散热功能的功率芯片封装模块,其特征在于,所述导电散热层的厚度范围是由10至50μm。
11.如权利要求1所述的具散热功能的功率芯片封装模块,其特征在于,所述具散热功能的功率芯片封装模块还进一步包括:一上层重分布线路结构,所述线路上层重分布线路结构设置于所述线路板的所述上表面,并电性连接于所述功率芯片。
CN201921409677.5U 2019-08-07 2019-08-28 一种具散热功能的功率芯片封装模块 Expired - Fee Related CN210123728U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108210467U TWM590773U (zh) 2019-08-07 2019-08-07 具散熱功能的功率晶片封裝模組
TW108210467 2019-08-07

Publications (1)

Publication Number Publication Date
CN210123728U true CN210123728U (zh) 2020-03-03

Family

ID=69636541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921409677.5U Expired - Fee Related CN210123728U (zh) 2019-08-07 2019-08-28 一种具散热功能的功率芯片封装模块

Country Status (2)

Country Link
CN (1) CN210123728U (zh)
TW (1) TWM590773U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349602A (zh) * 2019-08-07 2021-02-09 久元电子股份有限公司 一种具散热功能的芯片封装模块及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117641727A (zh) * 2022-08-15 2024-03-01 鹏鼎控股(深圳)股份有限公司 电路板及电路板的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349602A (zh) * 2019-08-07 2021-02-09 久元电子股份有限公司 一种具散热功能的芯片封装模块及其制造方法

Also Published As

Publication number Publication date
TWM590773U (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
US4941033A (en) Semiconductor integrated circuit device
TWI815963B (zh) 可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置
US11145565B2 (en) Method of fabricating a chip package module with improve heat dissipation effect
US10490473B2 (en) Chip package module and circuit board structure comprising the same
US7564142B2 (en) Electronic device and method of manufacturing the same, circuit board, and electronic instrument
US6921972B1 (en) Leadless chip carrier design and structure
US20020125042A1 (en) Method for transforming a substrate with edge contacts into a ball grid array, ball grid array manufactured according to this method, and flexible wiring for the transformation of a substrate with edge contacts into a ball grid array
US8895871B2 (en) Circuit board having a plurality of circuit board layers arranged one over the other having bare die mounting for use as a gearbox controller
US8890329B2 (en) Semiconductor device
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
CN107818954B (zh) 半导体封装件、制造其的方法以及电子装置模块
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
CN210123728U (zh) 一种具散热功能的功率芯片封装模块
KR20060112230A (ko) 전자 부품 수용 구조물
US20090215259A1 (en) Semiconductor package and method of manufacturing the same
US20060011383A1 (en) Multi-layered circuit board assembly
US11469156B2 (en) Semiconductor package for discharging heat generated by semiconductor chip
US8829361B2 (en) Wiring board and mounting structure using the same
KR20200035197A (ko) 반도체 장치 및 그 제조 방법
US20110204521A1 (en) Chip-scale semiconductor device package and method of manufacturing the same
CN1731915B (zh) 多层电路板装置
CN105244327A (zh) 电子装置模块及其制造方法
US20240206063A1 (en) Circuit board and method of fabricating circuit board
US10588214B2 (en) Stacked structure and method for manufacturing the same
TWI751471B (zh) 柔性印刷電路板與其製造方法及具備柔性電路板的封裝結構

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200303