KR20060112230A - 전자 부품 수용 구조물 - Google Patents

전자 부품 수용 구조물 Download PDF

Info

Publication number
KR20060112230A
KR20060112230A KR20060037236A KR20060037236A KR20060112230A KR 20060112230 A KR20060112230 A KR 20060112230A KR 20060037236 A KR20060037236 A KR 20060037236A KR 20060037236 A KR20060037236 A KR 20060037236A KR 20060112230 A KR20060112230 A KR 20060112230A
Authority
KR
South Korea
Prior art keywords
receiving structure
electronic component
support substrate
adhesive layer
space
Prior art date
Application number
KR20060037236A
Other languages
English (en)
Other versions
KR100838352B1 (ko
Inventor
시-핑 쑤
Original Assignee
피닉스 프리시젼 테크날로지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피닉스 프리시젼 테크날로지 코포레이션 filed Critical 피닉스 프리시젼 테크날로지 코포레이션
Publication of KR20060112230A publication Critical patent/KR20060112230A/ko
Application granted granted Critical
Publication of KR100838352B1 publication Critical patent/KR100838352B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

전자 부품 수용 구조물이 제공된다.
상기 수용 구조물은 적어도 하나의 공간이 그 상부에 배치된 적어도 하나의 지지 기판, 상기 지지 기판상에 형성된 적어도 하나의 접착층 및 상기 공간 내에 위치된 활성 면과 비활성 면을 갖는 적어도 하나의 전자 부품들을 포함한다. 상기 공간과 전자 부품 사이의 간격은 접착층의 일부분으로 충전되고, 그에 따라서 전자 부품은 지지 기판의 공간 내에 고정된다.
전자 부품 수용 구조물, 지지 기판, 접착층, 활성 면, 비활성 면, 전자 부품

Description

전자 부품 수용 구조물{CARRYING STRUCTURE OF ELECTRONIC COMPONENTS}
제 1도는 종래의 플립 칩 반도체 패키지를 개략적으로 도시한 단면도;
제 2a 내지 2e도는 본 발명의 제1 실시 예에 따른 전자 부품 수용 구조물을 공정별로 도시한 다이아그램;
제 3a 내지 3c도는 본 발명의 제2 실시 예에 따른 전자 부품 수용 구조물을 도시한 다이아그램;
제 4a 내지 4c도는 본 발명의 제3 실시 예에 따른 전자 부품 수용 구조물을 도시한 다이아그램;
제 5a 내지 5c도는 본 발명의 제4 실시 예에 따른 전자 부품 수용 구조물을 도시한 다이아그램이다.
<도면의 주요부분에 대한 부호의 설명>
2.... 수용 구조물 6.... 회로 증축 구조물
10... 반도체 칩 11.... 금속 범프
12... 회로기판 13.... 솔더 마스크
14.... 솔더 볼 23.... 전자 부품
25.... 지지 기판 27,37... 접착층
33.... 전자 부품 35, 36... 제1 및 제2 지지 기판
61.... 절연층 62.... 와이어링 층
63.... 도전성 구조물 64.... 연결 패드
65.... 솔더 마스크 66.... 도전성 요소
121.... 연결 패드 251.... 공간
351,361... 공간
본 발명은 전자 부품 수용 구조물에 관한 것으로, 보다 상세히는 전자 부품들을 수용하고 고정하기 위한 수용 구조물에 관한 것이다.
IBM 사는 1960년 초반에 플립 칩 패키지 기술을 소개하였고, 이러한 플립 칩 기술은 그 이전의 와이어 본딩 기술과는 다른 것이며, 이는 반도체 칩과 회로 기판 사이의 전기적 연결이 전통적인 금 와이어를 대신하여 솔더 범프(solder bumps)를 통해 이루어진다는 점에서 차이가 있다. 상기 플립 칩 기술의 잇점은 향상된 패키징 밀도와 감소된 패키지 크기이다. 또한 상기 플립 칩 기술은 금속 도전성 와이어를 필요로 하지 않고, 그에 따라서 전기적 특성을 향상시키며, 고밀도 및 고속의 반도체 장치에 대한 필요성을 충족시킨다.
현재의 플립 칩 기술에서, 전극 패드들은 반도체 IC 칩의 활성 표면상에 배치되고, 이에 대응하는 전극 패드들이 상기 칩을 수용하기 위하여 회로 기판상에 제공된다. 솔더 범프 또는 다른 도전성 접착제들이 상기 칩과 회로기판 사이에 적절하게 배치될 수 있음으로써 상기 칩의 활성 표면은 회로 기판상에 그 표면이 하향으로 연결되며, 여기서 상기 칩과 회로 기판 사이의 전기적 및 기계적인 연결은 솔더 범프 또는 도전성 접착제들을 통하여 이루어진다.
도 1은 미국 특허 제6,774,498호에 기재된 플립 칩 볼 그리드 어레이(FCBGA) 패키징 구조를 도시한다. 반도체 칩 10은 활성 표면을 포함하며, 그 위에는 신호 입력 및 출력을 위한 전극 패드 101들이 제공된다. 금속 범프 11들이 전극 패드 101들 상에 형성되고, 회로기판 12의 전기적 연결 패드 121 들에 전기적으로 연결된다. 상기 회로 기판은 다수의 와이어링 층 122과 절연층 123 들이 형성되고; 도전성 구조물 125들이 2개의 와이어링 층 122 사이에서 연결된다. 상기 회로기판 12의 가장 상부측 와이어링 층 122 상에는 솔더 마스크 13가 형성되어 상기 전기적 연결 패드 121 들을 노출시키는 동안, 상기 와이어링 층 122을 보호한다. 솔더 볼 14과 같은 도전성 구조물들이 전기적 연결 패드 121 들 상에 형성되며, 상기 FCBGA 패키징 구조물을 완성한다. 그러나, 상기 FCBGA 패키지의 조립 공정 도중에, 회로 기판 12은 패키징을 위하여 상기 반도체 칩 10을 회로 기판 12에 전기적으로 연결하는 공정과는 별도로 조립된다. 다르게 설명하면, 상기 회로 기판은 독립적인 공정이며, 반도체 칩 10을 회로 기판 12에 연결하는 것은 다른 독립적인 공정이다. 이와 같이 독립적으로 구현되는 2가지 공정들은 불균일한 제품 품질과 오래 걸리는 생산 싸이클을 초래하는 것이고, 그것의 전기적인 특성들은 단지 어느 정도의 수준에 도달할 뿐이며, 더 이상 향상되지는 못하는 것이다. 뿐만 아니라, 비록 상기 FCBGA 구조물이 높은 핀 수(pin count)와 고 주파수의 제품에 활용될 수는 있지만, 패키징에 필요한 전체 비용은 고가이고, 그 기술은 아직 많은 제한 사항에 직면하며, 특히 전기적 연결 부분에서 어려움에 직면하고 있다. 환경적인 관심으로 인하여, 종래의 전기적 연결을 위하여 사용된 납땜 재료들은, 예를 들면 납(Pb) 사용이 금지되고, 그 대신 보다 성능이 저하된 전기적, 기계적 및 물리적 특성을 갖는 대체 재료들이 사용된다.
그리고, 플립 칩 반도체 장치의 조립 도중에, 웨이퍼 IC 조립 단계 후에, UBM(under-bump metallization) 구조층이 금속 범프들을 수용하기 위하여 웨이퍼 내의 칩 전극 패드들 상에 형성되며, 그 다음 싱귤레이션(singulation) 공정이 진행되어 웨이퍼를 다수의 단일 칩들로 분할하고, 그 다음 각각의 반도체 칩이 회로 기판에 전기적으로 연결되며, 여기서 상기 UBM 구조 층과 금속 범프들을 위한 조립 공정은 매우 고가이고 복잡한 것이다.
따라서, 반도체 칩과 해당 회로 기판상에 각각 형성되기 위하여 해당 전기적 연결 유닛(예를 들면, 금속 범프들 및 예비 납땜 범프들)을 필요로 하는 플립 칩 반도체 장치에 대해서는, 조립 단계 수와 비용을 증대시킬 뿐만 아니라, 조립 공정의 신뢰도도 저하시킨다.
더욱이, 상기 설명된 반도체 패키징 구조물은 회로 기판의 최상층 영역에 직 접 부착되고, 겔(gel)로 포위되며, 상기 회로 기판의 하부면은 솔더 범프들이 장착된다. 이러한 수직 적층 구조는 전체 높이를 증대시킨다. 그리고, 상기 판도체 칩이 겔로서 밀봉되는 때에, 또 다른 연결, 예를 들면 칩 적층 또는 회로 적층 등을 더 이상 할 수 없고, 그에 따라서 패키지된 제품의 응용 범위를 제한한다.
그리고, 다기능 및 고속 기능의 전기 제품 추세하에서, 레지스터, 캐패시터 및 인덕터들과 같은 수동(passive) 부품들은 반도체 패키지로 집적화되어 전자 제품의 전기적 기능을 다양하게 증대시키고 안정화시킬 것이 요구된다. 그러나, 이러한 수동 부품들은 회로기판의 표면상에 통상적으로 장착되고, 전통적으로 회로기판의 모서리 상에, 또는 회로 기판의 반도체 연결 영역 외측의 부가적 배치 영역 상에 장착되어 상기 반도체 칩과 회로 기판 사이에서 접착 핑거들의 전기적 연결을 차단하는 것을 방지한다. 그러나, 상기 수동 부품들을 제한하는 것은 상기 회로 기판의 표면상에서 와이어들의 경로 능력(routability)을 감소시킨다. 또한 상기 수동 부품들의 수는 접착 핑거들의 위치에 관련하여 제한된다. 반도체 패키지의 다 기능에 대한 요구에 따라서, 수동 부품들의 수가 증가되며, 이는 많은 수의 반도체 칩들과 수동 부품들을 수용하기 위하여 패키지의 크기를 강제적으로 크게 할 것이다.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 그 목적은 수용 구조체 상에 전자 부품을 효과적으로 장착하기 위한 전자 부품 수용 구조물을 제공함에 있다.
본 발명의 다른 목적은 보다 우수한 전기적 기능을 제공하기 위하여 그 내부에 다른 전자 부품들을 장착하기 위한 전자 부품 수용 구조물을 제공함에 있다.
상가와 같은 목적들과 그 이외의 목적들을 달성하기 위하여 본 발명은 전자 부품 수용 구조물을 제공한다.
일 실시 예에서, 상기 수용 구조물은 적어도 하나의 공간을 갖는 적어도 하나의 지지 기판; 상기 지지 기판의 공간 내에 배치된 활성 면과 비활성 면들을 갖는 적어도 하나의 전자 부품; 및 상기 지지 기판의 표면 내에 형성된 적어도 하나의 접착층을 포함하고, 상기 접착층의 일부분은 상기 공간과 전자 부품 사이의 간격을 충전하여 상기 전자 부품이 상기 지지 기판의 공간 내에서 고정되는 것이다.
본 발명의 일 실시 예에서, 상기 지지 기판의 표면상에 형성되는 접착층은 유기 필름 절연(dielectric) 재료, 액상 유기 수지 재료 및 프리프레그(Prepreg)로 이루어진 군으로부터 선택된 하나이다. 상기 재료는 ABF(Ajinomoto Build-up Film), PPE(Poly(phenylene ether)), PTFE(Poly(tetra-fluoroethylene)), FR4, FR5, BT(Bismaleimide Triazine), LCP(Liquid Crystal Polymer), BCB(Benzocyclo-buthene), PI(Poly-imide) 및 아라미드(Aramide)로 이루어진 군으로부터 선택된 감광성 또는 비-감광성 유기 수지일 수 있다. 일 실시 예에서, 상기 지지 보드는 금 속 재료, 세라믹 재료, 와이어링 구조를 갖는 회로기판 또는 그 밖의 절연 재료들로 제작될 수 있다. 상기 금속 재료는 바람직하게는 구리, 알루미늄, 니켈, 철, 티타늄 및 마그네슘 또는 그것의 합금 재료들로 이루어진 군으로부터 선택된 하나이다. 또한, 상기 지지 보드는 와이어링 구조를 갖는 회로 기판일 수 있다. 상기 전자 부품은 수동(passive) 부품, 능동(active) 부품, 광전자 공학 요소, 반도체 칩 또는 그 밖의 적절한 요소들일 수 있다.
그리고, 상기 전자 부품의 활성 면은 선택적으로 상기 수용 구조물의 상부에 대해 평편하거나 또는 돌출할 수 있고, 그리고 상기 전자 부품의 비활성 면은 선택적으로 상기 수용 구조물의 하부에 대해 평편하거나 또는 돌출할 수 있다.
상기의 구조는 전자 부품의 활성 면이 상기 수용 구조물의 공간으로부터 노출되도록 하여 그 상부에 직접적으로 후속하여 와이어링 층 구조물을 형성할 수 있음을 알 수 있다. 따라서, 상기 반도체 칩과 회로 기판을 연결하기 위하여 전기적 연결 유닛들을 사용하는 종래의 방식에 기인하는 복잡한 조립 공정과 고비용이 회피될 수 있다. 그리고 조립 공정의 신뢰성도 향상될 수 있다.
한편 상기 전자 부품은 접착층을 가압하는 것을 통하여 수송 구조물에 부착된다. 따라서 본 발명은 상기 지지 기판의 공간을 충전하기 위한 접착제 층의 부가적인 주입을 필요로 하지 않는다. 이는 패키지의 크기를 감소시키며, 그 이유는 상기 반도체 칩이 상기 회로 기판의 직 상부에 부착되고 포위 재료로 에워싸이는 것이 더 이상 필요치 않기 때문이다. 그리고, 상기 전자 부품은 수송 구조물 내에 견고하게 고정될 수 있다. 몇몇의 다른 전자 부품들이 수송 구조물 내에 동시에 배치 되어, 보다 우수한 전기적 기능과, 패키지 제품의 향상된 응용 범위, 감소된 루팅(routing) 및 반도체 패키지의 개선된 품질과 신뢰성을 제공할 수 있다.
이하, 본 발명의 바람직한 실시 예들을 도면을 참조하여 보다 상세히 설명하기로 한다.
이하에서 도면을 참조하여 상세히 설명되는 본 발명은 그 구조와 형상들이 단지 본 발명을 설명하기 위하여 제시된 것이지 본 발명을 제한하기 위하여 의도된 것이 아님을 분명하게 알아야 한다.
[제1 실시 예]
본 발명의 전자 부품 수용 구조물은 적어도 하나의 공간을 갖는 하나의 지지 기판; 상기 지지 기판의 해당 공간 내에 제공된 활성 면과 비활성 면들을 갖는 적어도 하나의 전자 부품; 및 상기 지지 기판의 표면상에 형성된 적어도 하나의 접착층을 포함하고, 상기 접착층은 부분적으로 상기 공간과 전자 부품 사이의 간격을 충전하여 상기 전자 부품이 상기 지지 기판의 공간 내에서 고정되는 것이다.
도 2a 및 2b는 본 발명에 따른 전자 부품 수용 구조물을 개략적으로 도시한 다이아그램이다. 상기 수용 구조물 2은 적어도 하나의 공간 251을 갖는 지지 기판 25을 포함하며, 여기서 상기 지지 기판 25의 표면상에는 접착층 27이 형성된다. 본 실시 예에서, 상기 수용 구조물 2은 예를 들면 상기 지지 기판 25과 상기 지지 기판 25의 표면상에 형성된 접착제 층 27 들을 포함하는 2층 구조물일 수 있으며; 여 기서 상기 접착제 층 27은 유기 필름 절연(dielectric) 재료, 액상 유기 수지 재료 및 프리프레그(Prepreg)로 이루어진 군으로부터 선택된 하나일 수 있다. 상기 재료는 ABF(Ajinomoto Build-up Film), PPE(Poly(phenylene ether)), PTFE(Poly(tetra-fluoroethylene)), FR4, FR5, BT(Bismaleimide Triazine), LCP(Liquid Crystal Polymer), BCB(Benzocyclo-buthene), PI(Poly-imide) 및 아라미드(Aramide)로 이루어진 군으로부터 선택된 감광성 또는 비-감광성 유기 수지일 수 있다.
상기 지지 보드 25는 금속 재료, 세라믹 재료, 와이어링 구조물을 갖는 회로기판 또는 그 밖의 절연 재료들로 제작될 수 있다. 상기 금속 재료는 바람직하게는 구리, 알루미늄, 니켈, 철, 티타늄 및 마그네슘 또는 그것의 합금 재료들로 이루어진 군으로부터 선택된 하나이다. 상기 지지 보드 25의 공간 251은 적어도 하나의 전자 부품 23이 제공되고, 그리고 다수의 전극 패드 231들은 상기 전자 부품 23의 활성 면상에 형성된다. 상기 전자 부품 23이 상기 지지 기판의 공간 251 내에 위치되는 때에, 상기 수용 구조물 2은 가열 및 가압되어 상기 지지 보드 25의 표면상의 접착층 27 일부분이 상기 공간 251과 전자 부품 23 사이의 간격을 충전하고 상기 전자 부품 23을 상기 지지 기판의 공간 251 내에 고정한다. 상기 전자 부품은 수동(passive) 부품, 능동(active) 부품, 광전자 공학 요소, 반도체 칩 또는 그 밖의 적절한 요소들일 수 있다. 상기 전자 부품은 금속으로 이루어진 전극 패드 231를 포함할 수 있다.
따라서, 상기 전자 부품은 상기 수용 구조물 내에 효과적으로 고정될 수 있다. 다르게는, 다수의 전자 부품들이 고정되어 몇몇의 다른 전자 부품들이 상기 수 용 구조물 내에 동시에 장착될 수 있다.
도 2e에는 회로 증축(build-up) 공정이 도시되어 있다. 회로 증축 구조물 6은 전자 부품 23을 받는 수용 구조물 2의 일측 면 또는 양측 면 상에 형성된다. 상기 회로 증축 구조물 6은 절연층 61, 상기 절연층 61 상에 적층된 와이어링 층 62 및 상기 절연 층 61상에 형성된 도전성 구조물 63을 포함한다. 상기 도전성 구조물 63은 전자 부품 23의 전극 패드 231에 전기적으로 연결된다. 다수의 연결 패드 64들이 상기 회로 증축 구조물 6의 표면상에 형성되고, 솔더 마스크 65가 상기 회로 증축 구조물 6의 가장 외측 표면상에 형성된다. 상기 솔더 마스크 65의 표면은 상기 회로 증축 구조물 6의 연결 패드 64 들을 노출시키기 위한 다수의 개구 651 들을 갖추며, 상기 연결 패드 64 들에 연결된 도전성 요소 66(예를 들면 솔더 볼)들이 상기 솔더 마스크 65의 개구 651 내에 형성된다. 상기 도전성 요소 66 들은 핀 형상의 금속 또는 다른 도전성 접착 재료들로 이루어질 수 있다.
도 2b및 2d들은 본 실시 예를 다른 형태로 구현한 것을 도시하고 있다. 이와 같은 변형 예는 전술한 실시 예와는 다르며, 이는 접착층 27이 지지 기판 25의 일측면에 위치하되, 전술한 실시 예에서 접착층이 위치된 지지 기판 25의 표면과는 반대로 형성된다. 상기 전자 부품 23은 지지 기판의 공간 251 내에 위치되며, 수용 구조물 2은 고온 가압되어 상기 지지 기판 25의 표면상의 접착층 27 일부분이 상기 공간 251과 전자 부품 23 사이의 간격을 채우고 상기 지지 기판 25의 공간 251 내에 전자 부품 23을 고정한다.
[제2 실시 예]
본 실시 예에 따른 전자 부품 수용 구조물은 적어도 하나의 공간을 각각 갖는 적어도 제1 지지 기판 및 제2 지지 기판; 상기 제1 및 제2 지지 기판 사이에 형성된 적어도 하나의 접착층; 및 상기 제1 및 제2 지지 기판의 해당 공간 내에 제공된 활성 면과 비활성 면들을 갖는 적어도 하나의 전자 부품;을 포함하고, 상기 접착층의 일부분은 상기 전자 부품과 상기 제1 및 제2 지지 기판들의 공간 사이의 간격을 충전하여 상기 전자 부품을 상기 제1 및 제2 지지 기판의 공간들 내에 장착하는 것이다.
도 3a 내지 3c에 관련하여, 본 발명의 다른 실시 예에 따른 전자 부품 수용 구조물 3의 개략적인 다이아그램이 도시되어 있다. 본 제2 실시 예는 본질적으로 상기 제1 실시 예와는 차이가 있으며, 상기 수용 구조물 3은 적어도 하나의 전자 부품, 유지 수지로 이루어진 접착층 및 적어도 2개의 지지 기판들을 갖는 다층 구조물이다. 본 실시 예에서는(도 3a에 도시), 상기 수용 구조물 3은 예를 들면 3층의 구조물일 수 있으며, 제1 지지 기판 35, 제2 지지 기판 36 및 접착층 37을 포함한다. 상기 접착제 층은 유기 재료로 이루어질 수 있다. 상기 제1 및 제2 지지 기판 35,36 들은 금속 재료, 세라믹 재료, 와이어링 구조물을 갖는 회로기판 또는 그 밖의 절연 재료들로 제작될 수 있다. 상기 제2 지지기판 36은 제1 지지 기판 35의 표면상에 적층되고, 상기 접착층 37은 상기 제1 지지 기판 35 없이 제2 지지 기판 36의 표면상에 형성된다. 상기 제1 및 제2 지지 기판 35 및 36 들은 각각 전자 부품 33을 수용하기 위한 공간 351 및 356을 수용한다.
도 3b에 도시된 바와 같은 본 실시 예의 다른 특징에 있어서, 상기 수용 구조물 3은 상기 제1 및 제2 지지 기판 35 및 36 사이에 배치된 접착층 37을 포함한다. 상기 제1 및 제2 지지 기판 35 및 36 들은 각각 전자 부품 33을 수용하기 위한 공간 351과 361을 갖는다.
도 3c에 도시된 본 실시 예의 또 다른 특징에서, 상기 수용 구조물 3은 제1 지지 기판 35과, 상기 제1 지지 기판 35상에 적층된 제2 지지 기판 36 및 상기 제2 지지 기판 36에 연결되지는 않고, 제1 지지 기판 35의 표면상에 형성된 접착제 층을 포함한다. 상기 제1 및 제2 지지 기판 35 및 36 들은 각각 상기 전자 부품 33을 수용하는 공간 351 및 361을 갖는다.
상기 3층의 실시 예에서, 상기 수용 구조물 3은 고온 가압되어 상기 제1 및 제2 지지 기판들 사이 또는 상기 제1 또는 제2 지지 기판의 어느 하나의 표면상의 접착층 37은 부분적으로 상기 전자 부품 33과 공간 351 및 361들 사이의 공간을 충전하여 전자 부품 33을 상기 제1 및 제2 지지 기판 35 및 36의 공간 351 및 361 내에 견고히 고정한다.
상기로부터 전술한 실시 예에서, 상기 수용 구조물은 유기 수지 접착층을 갖는 다층 구조물일 수 있으며, 여기서 상기 접착층은 고온으로 가압되어 금속, 세라믹, 와이어링 구조물을 갖는 회로 기판(들) 또는 그 밖의 절연 재료들로 이루어진 지지 기판(들) 내에 상기 전자 부품을 부가적인 사출 접착 재료를 필요로 하지 않고, 장착하는 것이다.
[제3 실시 예]
도 4a 내지 4c에 관련하여, 본 발명의 또 다른 실시 예에 따른 전자 부품 수용 구조물의 개략적인 다이아그램이 도시되어 있으며, 동일 구성 요소에는 동일 참조 부호가 부여되며, 본 발명의 특징을 보다 명확하게 설명하기 위하여 이들에 대해서는 보다 상세한 설명을 생략하기로 한다.
도 4a에 도시된 바와 같이, 상기 수용 구조물은 지지 기판 25 을 포함하고, 적어도 하나의 전자 부품 23 및 접착층 37을 상기 지지 기판 25의 상부에 형성하고 있다.
상기 지지기판 25은 적어도 하나의 공간 251을 포함한다. 비록 상기 수용 구조물 2이 지지 기판 25과 접착 층 27을 갖는 2층 구조물로 도시되었지만, 본 발명은 이에 한정되는 것이 아니다.
상기 전자 부품 23은 활성 면과 비활성 면을 갖추며,상기 활성 면은 상부면에 형성되고, 비활성 면은 하부 면에 형성된다. 상기 전자 부품 23은 지지 기판 25의 공간 내에 배치된다. 상기 전자 부품 23은 수동 부품, 능동 부품, 광전자 공학 부품, 반도체 칩 또는 그 밖의 적절한 부품들일 수 있다. 본 실시 예에서, 상기 전자 부품 23의 활성 면은 상기 수용 구조물 2의 상부에 대해 평편하고, 상기 전자 부품 23의 비활성 면은 상기 수용 구조물 2의 하부로부터 돌출한다.
상기 접착층 27은 상기 공간 251과 전자 부품 23 사이의 간격을 부분적으로 채워서 상기 지지 기판 25의 공간 251 내에 상기 전자 부품 23을 고정한다. 상기 공간 251을 충전하는 접착층 27은 상기 지지 기판 25의 표면상에 접착층 27을 고온 가압함으로써 이루어진다.
이와 같은 방식은 상기 제2 실시 예의 전자 부품 33을 도 3a 내지 3c의 수용 구조물에 배치하는 것에 적용되어 상기 전자 부품 3의 활성 면이 상기 수용 구조물 3의 상부에 대해 평편하고; 또는 상기 비활성 면이 상기 수용 구조물 3의 하부에 평편하며; 또는 상기 전자 부품 3의 활성 면이 상기 수용 구조물 3의 상부로부터 돌출하고; 또는 상기 비활성 면이 상기 수용 구조물 3의 하부로부터 돌출할 수 있다.
이와 같은 구조를 갖춤으로써, 상기 전자 부품 수용 구조물의 구조는 간단하게 이루어질 수 있고, 동시에 상기 전자 부품은 수용 구조물에 견고하게 고정될 수 있으며, 보다 향상된 전기적 기능이 얻어질 수 있다. 따라서, 본 발명은 종래의 문제점을 성공적으로 해결하는 것이다.
[제4 실시 예]
도 5a에 관련하여, 본 발명의 또 다른 실시 예에 따른 수용 구조물의 개략적인 다이아그램이 도시되어 있다. 상기 수용 구조물 3은 3층 구조물로 이루어지며, 제1 및 제2 지지 기판 35 및 36과 그 사이에 배치된 접착층 37을 포함한다. 상기 제1 및 제2 지지 기판 35 및 36 들은 각각 전자 부품 33을 수용하기 위한 공간 351 및 361 들을 갖는다.
이와 같은 3층 구조의 실시 예에서, 상기 수용 구조물 3은 고온 가압되어 상기 제1 및 제2 지지 기판 35 및 36 사이의 접착층 37이 부분적으로 상기 전자 부품 33과 공간 35 및 36들 사이의 간격을 충전하여 제1 및 제2 지지 기판 35 및 36의 공간 351 및 361 내에 전자 부품 33을 장착한다. 상기 전자 부품의 비활성 면은 수용 구조물 3의 하부 면으로부터 돌출한다. 다르게는, 상기 수용 구조물 3은 3층 구조물로 이루어지며, 제1 및 제2 지지 기판 35 및 36과 그 사이에 배치된 접착층 37을 포함한다. 상기 제1 및 제2 지지 기판 35 및 36 들은 각각 공간 351 및 361 들을 갖추어 전자 부품 33을 수용하고, 여기서 상기 전자 부품 33의 활성 면은 도 5b에 도시된 바와 같이, 상기 수용 구조물 3의 상부로부터 돌출한다.
도 5c에 관련하여, 후속적인 레이어링 공정(layering process)이 이루어질 수 있다. 회로 증축(build-up) 구조물 6이 전자 부품 33을 수용하는 수용 구조물 상에 형성된다. 상기 회로 증축 구조물 6은 상기 수송 구조물 2의 일측 또는 양측 면상에 구현될 수 있다. 상기 회로 증축 구조물 6은 이미 전술한 실시 예에서 설명되었고, 그에 따라서 다시 설명하지는 않는다.
본 발명은 수용 구조체 상에 전자 부품을 효과적으로 장착할 수 있다.
그리고 본 발명은 보다 우수한 전기적 기능을 제공하기 위하여 그 내부에 다른 전자 부품들을 장착하기 위한 전자 부품 수용 구조물을 제공한다.
그 밖의 다른 작용 효과들은 본 명세서에 기재된 상세한 설명을 통하여 당업자들에게 쉽게 이해될 수 있을 것이다. 본 발명은 다른 실시 예들을 통해서도 구현 될 수 있으며, 그에 따라서 본 발명은 여기에 기재된 본 발명의 상세한 설명을 통하여 이루어지는 다양한 수정 예와 변형 예들을 포함하며, 이들은 모두 첨부된 특허청구범위에 기재된 본 발명의 권리범위 내에 포함되는 것임을 분명하게 밝혀두고자 한다.

Claims (25)

  1. 적어도 하나의 공간을 갖는 적어도 하나의 지지 기판;
    상기 지지 기판의 공간 내에 배치된 활성 면과 비활성 면들을 갖는 적어도 하나의 전자 부품; 및
    상기 지지 기판의 표면상에 형성된 적어도 하나의 접착층을 포함하고,
    상기 접착층의 일부분은 상기 공간과 전자 부품 사이의 간격을 충전하여 상기 전자 부품이 상기 지지 기판의 공간 내에서 고정되는 전자 부품 수용 구조물.
  2. 제1항에 있어서, 상기 접착층은 유기 필름 절연(dielectric) 재료, 액상 유기 수지 재료 및 프리프레그(Prepreg) 중의 하나로 이루어진 것임을 특징으로 하는 수용 구조물.
  3. 제1항에 있어서, 상기 전자 부품은 수동(passive) 부품, 능동(active) 부품, 광전자 공학 요소 및 반도체 칩으로 이루어진 군으로부터 선택된 하나인 것을 특징으로 하는 수용 구조물.
  4. 제1항에 있어서, 상기 전자 부품의 활성 면은 상기 수용 구조물의 상부 면에 대해 평편한 것을 특징으로 하는 수용 구조물.
  5. 제1항에 있어서, 상기 전자 부품의 활성 면은 상기 수용 구조물의 상부 면으로부터 돌출하는 것임을 특징으로 하는 수용 구조물.
  6. 제1항에 있어서, 상기 전자 부품의 비활성 면은 상기 수용 구조물의 하부 면에 대해 평편한 것임을 특징으로 하는 수용 구조물.
  7. 제1항에 있어서, 상기 전자 부품의 비활성 면은 상기 수용 구조물의 하부 면으로부터 돌출한 것임을 특징으로 하는 수용 구조물.
  8. 제1항에 있어서, 상기 전자 부품의 활성 면은 다수의 전극 패드들을 포함하는 것을 특징으로 하는 수용 구조물.
  9. 제1항에 있어서, 상기 적어도 하나의 지지기판은 제1 지지 기판과 제2 지지 기판을 포함하는 것을 특징으로 하는 수용 구조물.
  10. 제9항에 있어서, 상기 제1 지지 기판과 제2 지지 기판은 서로 적층되고, 상기 접착층은 상기 제1 및 제2 지지 기판들을 적층하기 위한 표면 이외의 제1 및 제2 지지 기판의 표면상에 형성된 것임을 특징으로 하는 수용 구조물.
  11. 제10항에 있어서, 상기 접착층은 유기 절연(dielectric) 재료, 액상 유기 수지 재료 및 프리프레그(Prepreg) 중의 하나로 이루어진 것임을 특징으로 하는 수용 구조물.
  12. 제9항에 있어서, 상기 전자 부품의 활성 면은 상기 수용 구조물의 상부 면에 대해 평편한 것을 특징으로 하는 수용 구조물.
  13. 제9항에 있어서, 상기 전자 부품의 활성 면은 상기 수용 구조물의 상부 면으로부터 돌출하는 것임을 특징으로 하는 수용 구조물.
  14. 제9항에 있어서, 상기 전자 부품의 비활성 면은 상기 수용 구조물의 하부 면에 대해 평편한 것임을 특징으로 하는 수용 구조물.
  15. 제9항에 있어서, 상기 전자 부품의 비활성 면은 상기 수용 구조물의 하부 면으로부터 돌출한 것임을 특징으로 하는 수용 구조물.
  16. 적어도 하나의 공간을 각각 갖는 적어도 하나의 제1 지지 기판 및 적어도 하나의 제2 지지 기판;
    상기 제1 및 제2 지지 기판 사이에 형성된 적어도 하나의 접착층; 및
    활성 면과 비활성 면들을 갖고, 그리고 상기 제1 및 제2 지지 기판의 공간 내에 배치된 적어도 하나의 전자 요소;를 포함하고,
    상기 접착층의 일부분은 상기 전자 부품과 상기 제1 및 제2 지지 기판들의 공간 사이의 간격을 충전하여 상기 전자 부품을 상기 제1 및 제2 지지 기판의 공간들 내에 고정하는 전자 부품 수용 구조물.
  17. 제16항에 있어서, 상기 접착층은 유기 절연(dielectric) 재료, 액상 유기 수지 재료 및 프리프레그(Prepreg) 중의 하나로 이루어진 것임을 특징으로 하는 수용 구조물.
  18. 제16항에 있어서, 상기 전자 부품은 수동(passive) 부품, 능동(active) 부품, 광전자 공학 요소 및 반도체 칩으로 이루어진 군으로부터 선택된 하나인 것을 특징으로 하는 수용 구조물.
  19. 제16항에 있어서, 상기 전자 부품의 활성 면은 상기 수용 구조물의 상부 면에 대해 평편한 것을 특징으로 하는 수용 구조물.
  20. 제16항에 있어서, 상기 전자 부품의 활성 면은 상기 수용 구조물의 상부 면으로부터 돌출하는 것임을 특징으로 하는 수용 구조물.
  21. 제16항에 있어서, 상기 전자 부품의 비활성 면은 상기 수용 구조물의 하부 면에 대해 평편한 것임을 특징으로 하는 수용 구조물.
  22. 제16항에 있어서, 상기 전자 부품의 비활성 면은 상기 수용 구조물의 하부 면으로부터 돌출한 것임을 특징으로 하는 수용 구조물.
  23. 제16항에 있어서, 상기 수용 구조물과 전자 부품상에 형성된 회로 증축 구조물을 추가 포함하고, 다수의 도전성 구조물들이 상기 회로 증축 구조물에 형성되며, 상기 전자 부품의 전극 패드에 전기적으로 연결되고, 그리고 연결 패드들은 상기 회로 증축 구조물의 표면상에 형성된 것임을 특징으로 하는 수용 구조물.
  24. 제23항에 있어서, 상기 회로 증축 구조물은 절연 층, 상기 절연 층상에 적층된 와이어링 층, 그리고 상기 절연 층 내에 형성된 도전성 구조물을 포함하는 것을 특징으로 하는 수용 구조물.
  25. 제23항에 있어서, 상기 회로 증축 구조물의 표면상에 형성되고, 상기 회로 증축 구조물의 연결 패드를 노출시키기 위한 다수의 개구들을 갖는 솔더 마스크를 추가 포함하는 것을 특징으로 하는 수용 구조물.
KR20060037236A 2005-04-26 2006-04-25 전자 부품 수용 구조물 KR100838352B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW094113207 2005-04-26
TW94113207A TWI286807B (en) 2005-04-26 2005-04-26 Carrying structure of electronic component

Publications (2)

Publication Number Publication Date
KR20060112230A true KR20060112230A (ko) 2006-10-31
KR100838352B1 KR100838352B1 (ko) 2008-06-13

Family

ID=37186015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060037236A KR100838352B1 (ko) 2005-04-26 2006-04-25 전자 부품 수용 구조물

Country Status (4)

Country Link
US (1) US7276800B2 (ko)
JP (1) JP4420908B2 (ko)
KR (1) KR100838352B1 (ko)
TW (1) TWI286807B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
TWI366896B (en) * 2006-11-30 2012-06-21 Carrier structure embedded with chip and method for fabricating thereof
US8259454B2 (en) * 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
JP5147755B2 (ja) * 2009-02-20 2013-02-20 新光電気工業株式会社 半導体装置及びその製造方法
US8161247B2 (en) * 2009-06-26 2012-04-17 Microsoft Corporation Wait loss synchronization
TWI451549B (zh) * 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
US8927339B2 (en) 2010-11-22 2015-01-06 Bridge Semiconductor Corporation Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
TWI469294B (zh) * 2012-07-11 2015-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3009788B2 (ja) * 1991-11-15 2000-02-14 日本特殊陶業株式会社 集積回路用パッケージ
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP3915630B2 (ja) * 2002-08-26 2007-05-16 日立電線株式会社 Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
JP2004281830A (ja) * 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置

Also Published As

Publication number Publication date
US7276800B2 (en) 2007-10-02
JP4420908B2 (ja) 2010-02-24
KR100838352B1 (ko) 2008-06-13
TWI286807B (en) 2007-09-11
JP2006310839A (ja) 2006-11-09
US20060237854A1 (en) 2006-10-26
TW200638499A (en) 2006-11-01

Similar Documents

Publication Publication Date Title
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7411281B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
KR100727540B1 (ko) 반도체 장치 및 그 제조 방법
US5521435A (en) Semiconductor device and a fabrication process thereof
JP3685947B2 (ja) 半導体装置及びその製造方法
US7242081B1 (en) Stacked package structure
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
KR100838352B1 (ko) 전자 부품 수용 구조물
US7495327B2 (en) Chip stacking structure
US20110115085A1 (en) Semiconductor device and method of fabricating the same
CN101877349B (zh) 半导体模块及便携式设备
CN107818954B (zh) 半导体封装件、制造其的方法以及电子装置模块
US8058723B2 (en) Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
US7462925B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
US8222725B2 (en) Metal can impedance control structure
KR102041666B1 (ko) 반도체 패키지 및 이의 제조방법, 전자소자 모듈
EP1848029B1 (en) Carrying structure of electronic components
US20210257324A1 (en) Semiconductor package
JP3450477B2 (ja) 半導体装置及びその製造方法
KR100836642B1 (ko) 전자 패키지 및 그 제조방법
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
CN116564886A (zh) 一种堆叠芯片的封装方法及封装结构
KR101425475B1 (ko) 시스템 인 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140527

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 12