CN116564886A - 一种堆叠芯片的封装方法及封装结构 - Google Patents

一种堆叠芯片的封装方法及封装结构 Download PDF

Info

Publication number
CN116564886A
CN116564886A CN202310526295.5A CN202310526295A CN116564886A CN 116564886 A CN116564886 A CN 116564886A CN 202310526295 A CN202310526295 A CN 202310526295A CN 116564886 A CN116564886 A CN 116564886A
Authority
CN
China
Prior art keywords
substrate
chip
adapter plate
chips
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310526295.5A
Other languages
English (en)
Inventor
刘在福
郭瑞亮
焦洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tongfu Chaowei Semiconductor Co ltd
Original Assignee
Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tongfu Chaowei Semiconductor Co ltd filed Critical Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority to CN202310526295.5A priority Critical patent/CN116564886A/zh
Publication of CN116564886A publication Critical patent/CN116564886A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本公开实施例提供一种堆叠芯片的封装方法及封装结构，该方法包括：将第一芯片固定于基板；将预设封装体形成有塑封层的一侧固定于第一芯片；将转接板固定于预设封装体的封装基板上，转接板与封装基板电连接；将多个第二芯片依次堆叠固定于转接板，多个第二芯片均与转接板电连接；将转接板通过键合线与基板进行电连接；在基板朝向转接板的一侧形成塑封体；在基板背离第一芯片的一侧形成信号输出层。通过将转接板与预设封装体的基板电连接，可以实现快速信号的结合；通过转接板可以实现不同类型芯片的堆叠，通过转接板进行线路的转换，结构更简单，简化工艺，降低了引线键合造成的引线偏移，增加了封装结构的良率。

Description

一种堆叠芯片的封装方法及封装结构
技术领域
本公开实施例属于半导体封装技术领域，具体涉及一种堆叠芯片的封装方法及封装结构。
背景技术
电子产品的体积越来越小，功能越来越强。随之需要半导体封装更加轻薄，互连密度更高。传统的封装无法满足未来的需求。图1为典型的传统多层芯片封装结构，芯片1倒装在基板3上，芯片2垂直堆叠在芯片1上，芯片2通过金线4与基板3形成连接。芯片1，2和金线4通过塑封层5保护。整个封装通过焊球6与外界进行连接。在目前的封装中，由于金线成型的高度限制，以及塑封料到金线保护距离限制，塑封层5到芯片2表面的高度受到严格限制，无法持续降低。同时基板工艺由于材料限制以及基板强度的限制，超薄基板的生产难度极大，这些都限制了传统封装在超薄多层封装中的应用。同时传统打线连接，会导致金线偏移，影响封装结构的良率。
针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的一种堆叠芯片的封装方法及封装结构。
发明内容
本公开实施例旨在至少解决现有技术中存在的技术问题之一，提供一种堆叠芯片的封装方法及封装结构。
本公开实施例的一方面提供一种堆叠芯片的封装方法，所述
方法包括：
将第一芯片固定于基板；
将预设封装体形成有塑封层的一侧固定于所述第一芯片；
将转接板固定于所述预设封装体的封装基板上，其中，所述转接板与所述封装基板电连接；
将多个第二芯片依次堆叠固定于所述转接板，其中，多个所述第二芯片均与所述转接板电连接；
将所述转接板通过键合线与所述基板进行电连接；
在所述基板朝向所述转接板的一侧形成塑封体，所述塑封体分别包裹所述第一芯片、所述预设封装体、所述转接板和所述多个第二芯片；
在所述基板背离所述第一芯片的一侧形成信号输出层。
可选的，所述转接板包括转接基板和设置于所述转接基板朝向所述第二芯片一侧的重布线层，所述将多个第二芯片依次堆叠固定于所述转接板，其中，多个所述第二芯片均与所述转接板电连接，包括：
将多个所述第二芯片堆叠固定于所述重布线层上；其中，多个所述第二芯片均与所述重布线层电连接。
可选的，所述将转接板固定于所述预设封装体的封装基板上之后，所述方法还包括：
将被动元件固定于所述重布线层。
可选的，所述将转接板固定于所述预设封装体的封装基板上，其中，所述转接板与所述封装基板电连接，包括：
在所述转接板朝向所述预设封装体的一侧形成多个互连焊盘；
在所述互连焊盘上形成有互连焊球；
所述转接板通过所述互连焊球固定于所述封装基板，其中，所述转接板通过所述互连焊球与所述封装基板电连接。
可选的，所述在所述基板背离所述第一芯片的一侧形成信号输出层，包括：
在所述基板背离所述第一芯片的一侧形成多个焊盘；
在所述多个焊盘上进行植球，形成多个焊球。
本公开实施例的另一方面提供一种堆叠芯片的封装结构，所述封装结构包括第一芯片、基板、预设封装体、转接板、键合线、多个第二芯片、塑封体和信号输出层；
所述第一芯片设置于所述基板；
所述预设封装体夹设于所述第一芯片和所述转接板之间，其中，所述转接板与所述预设封装体的封装基板电连接，所述预设封装体的塑封层与所述第一芯片连接；
多个所述第二芯片依次堆叠设置于所述转接板，其中，多个所述第二芯片均与所述转接板电连接；
所述转接板通过所述键合线与所述基板电连接；
所述塑封体设置于所述基板朝向所述第一芯片的一侧，所述塑封体分别包裹所述第一芯片、所述预设封装体、所述转接板和所述多个第二芯片；
所述信号输出层设置于所述基板背离所述第一芯片的一侧。
可选的，所述转接板包括转接基板和设置于所述转接基板朝向所述第二芯片的重布线层；其中，
多个所述第二芯片依次堆叠设置于所述重布线层，且多个所述第二芯片均与所述重布线层电连接。
可选的，还包括被动元件；
所述被动元件设置于所述重布线层。
可选的，还包括多个互连焊盘和互连焊球；
所述多个互连焊盘设置于所述转接板朝向所述基板的一侧；
所述互连焊球设置于与其对应的所述互连焊盘。
可选的，所述信号输出层包括焊盘和焊球；
所述焊盘设置于所述基板背离所述第一芯片的一侧；
所述焊盘设置于与其对应的所述焊盘。
本公开实施例的一种堆叠芯片的封装方法及封装结构，封装方法中，将第一芯片固定于基板，然后将预设封装体固定于第一芯片，然后将转接板固定于预设封装体，再将多个第二芯片依次堆叠在转接板上，然后将转接板通过键合线与基板进行电连接，进而实现各堆叠芯片的电连接。通过将转接板与预设封装体的基板电连接，可以实现快速信号的结合；通过转接板可以实现不同类型芯片的堆叠，通过转接板进行线路的转换，比通过引线键合进行线路连接，结构更简单，简化工艺，降低了引线键合造成的引线偏移，增加了封装结构的良率；通过转接板可以实现不同类型芯片的堆叠，进一步减小了封装尺寸，使封装结构向小型化发展。采用该封装方法可以进行高性能芯片的封装，可以实现多种芯片或者模块的堆叠，适用于多种产品。
附图说明
图1为现有技术中堆叠芯片的结构示意图；
图2为本公开实施例中一实施例中一种堆叠芯片的封装方法的流程示意图；
图3～图10为本公开实施例中另一实施例的一种堆叠芯片的封装方法的封装工艺示意图；
图11为本公开实施例中另一实施例的一种堆叠芯片的封装结构的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开实施例的技术方案，下面结合附图和具体实施方式对本公开实施例作进一步详细描述。
如图2所示，本公开实施例的一方面提供一种堆叠芯片的封装方法S100，该封装方法S100包括：
S110、将第一芯片固定于基板。
如图3所示，在本实施例中，将第一芯片110通过导电凸块111倒装于基板120，其中，第一芯片110和基板120之间形成有底填胶层112，具体地，先将第一芯片110和基板120之间涂覆底填胶层112然后将底填胶层112进行烘烤固化。底填胶层112可以使第一芯片110更加牢固的固定于基板120。采用倒装的方式将第一芯片110固定于基板120，可以降低封装结构的封装尺寸。
需要说明的是，对于第一芯片110固定于基板120上的方式本实施例不作具体限定，例如，除了上述的倒装形式外，第一芯片110还可以通过正装的方式固定于基板120。可以根据实际需选择第一芯片110固定于基板120的方式。
S120、将预设封装体形成有塑封层的一侧固定于所述第一芯片。
如图4所示，预设封装体130是已经对芯片封装完成的一个整体。在本实施例中，预设封装体130包括封装基板131、芯片132和塑封层133，芯片132通过正装方式固定于封装基板131，塑封层133包裹芯片132。
需要说明的是，对于预设封装体130内的芯片封装形式不作具体要求，可以是正装，也可以是倒装，可以根据实际需要进行选择。另外，预设封装体130内可以堆叠设置有多个芯片132，对于芯片132的数量可以根据实际需要进行限定。
具体地，在本实施例中，如图3所示，通过粘结层140将预设封装体130形成有塑封层133的一侧固定于第一芯片110。也就是说，预设封装体130与第一芯片110之间没有电连接。
在本实施例中，预设封装体130在第一芯片110上的正投影位于第一芯片110的外侧。也就是说，预设封装体130的尺寸大于第一芯片110的尺寸。需要说明的是，对于预设封装体130的尺寸不做具体限定，预设封装体130的尺寸可以小于或者等于第一芯片110的尺寸，可以根据实际需要进行选择。
S130、将转接板固定于所述预设封装体的封装基板上，其中，所述转接板与所述封装基板电连接。
如图5所示，将转接板150固定于预设封装体130的封装基板131上，其中，转接板150与封装基板131电连接。
示例性的，将转接板150固定于预设封装体130的封装基板131上，具体包括以下步骤：
如图5所示，首先，在转接板150朝向预设封装体130的一侧形成多个互连焊盘151。互连焊盘151可以采用金属铜材料，也可以采用其他的金属材料，本实施例不作具体限定。
其次，在互连焊盘151上形成有互连焊球152。互连焊球152可以采用金属锡材料，也可以采用其他的金属材料，本实施例不作具体限定。
最后，转接板150通过互连焊球152焊接于封装基板131的焊垫上，并且转接板150通过互连焊球152与封装基板131电连接。
需要说明的是，也可以在预设封装体130的封装基板131朝向转接板150的一侧形成互连焊盘151，在互连焊盘151上形成互连焊球152，封装基板131通过互连焊球152焊接于转接板150上的焊垫。也就是说，对于互连焊球152的位置本实施例不作具体要求，互连焊球152可以形成于设封装体130的封装基板131上，也可以形成于转接板150朝向预设封装体130的一侧。
本实施例中，通过将转接板与预设封装体的基板电连接，可以实现快速信号的结合；通过转接板可以实现不同类型芯片的堆叠，通过转接板进行线路的转换，比通过引线键合进行线路连接，结构更简单，简化工艺，降低了引线键合造成的引线偏移，增加了封装结构的良率；通过转接板可以实现不同类型芯片的堆叠，进一步减小了封装尺寸，使封装结构向小型化发展。
S140、将多个第二芯片依次堆叠固定于所述转接板，其中，多个所述第二芯片均与所述转接板电连接。
如图6所示，将多个第二芯片160依次堆叠固定于转接板150，其中，多个第二芯片160均与转接板电连接。
示例性的，转接板150包括转接基板153和设置于转接基板153朝向第二芯片160一侧的重布线层154。也就是说，重布线层154设置于转接基板153，形成转接板150，转接板150作为一个整体是提前设置好的。
需要说明的是，重布线层154包括介电层和连金属层，其中，介电层171的材料为聚酰亚胺(PI)、聚苯并噁唑(PBO)等。互连金属层的材料通常为钛和铜。转接基板153可以采用PCB电路板。
其中，将多个第二芯片依次堆叠固定于所述转接板，具体包括：
将多个第二芯片160堆叠固定于重布线层154上；其中，多个第二芯片160均与重布线层154电连接。
具体地，如图6所示，在本实施例中，包括依次堆叠的两个不同种类的第二芯片160，其中，位于下部的第二芯片160倒装于重布线层154，位于顶部的第二芯片160正装于重布线层154，进而实现了两个第二芯片160与重布线层154的电连接。
需要说明的是，多个第二芯片160可以是相同类型的芯片，也可以是不同类型的芯片，本实施例不作具体限定，可以根据实际需要进行选择。参照图7为多个第二芯片160的堆叠方式，对于各第二芯片160的堆叠位置，可以是的相互直接堆叠，可以是错位堆叠，也可以是通过粘结胶将各第二芯片160进行固定，可以根据实际需要进行选择。
需要进一步说明的是，在本实施例中，对于各第二芯片160与重布线层154的电连接的方式不作具体限定，可以均通过键合线与重布线层154电连接，可以通过导电凸块实现与重布线层154的电连接。
在本实施例中，通过在转接板150背离基板120的一侧形成重布线层154，通过重布线层154对转接板150进行重新布线，方便贴装不同种类的芯片，可以提供更高的互连密度，提高芯片的集成度，满足高性能封装结构的需求。
示例性的，在转接板背离基板的一侧形成重布线层之后，所述方法还包括：
如图6所示，将被动元件170固定于重布线层154。也就是说，除了可以将多个第二芯片160堆叠固定在重布线层154，还可以将被动元件170，例如电容等等，固定于重布线层154上，可以满足高性能封装结构的需求。
S150、将所述转接板通过键合线与所述基板进行电连接。
如图8所示，将转接板150通过键合线180与基板120进行电连接，进而实现基板120与第一芯片110、预设封装体130、转接板150和多个第二芯片160以及被动元件170之间的电连接。
S160、在所述基板朝向所述转接板的一侧形成塑封体，所述塑封体分别包裹所述第一芯片、所述预设封装体、所述转接板和所述多个第二芯片。
如图9所示，在基板120朝向转接板150的一侧形成塑封体190，塑封体190分别包裹第一芯片110、预设封装体130、转接板150、多个第二芯片160以及被动元件170。塑封体190对第一芯片110、预设封装体130、转接板150、多个第二芯片160以及被动元件170起到保护作用。
S170、在所述基板背离所述第一芯片的一侧形成信号输出层。
如图10所示，在基板120背离第一芯片110的一侧形成信号输出层。封装结构通过信号输出层与外界进行电连接。
其中，如图10所示，形成信号输出层的具有步骤如下：
首先，在基板120背离第一芯片110的一侧形成多个焊盘191。其中，多个焊盘191可以采用金属铜材料，也可以采用其他的金属材料，本实施例不作具体限定。
然后，在多个焊盘191上进行植球，形成多个焊球192。焊球192可以采用金属锡材料，也可以采用其他的材料，本实施例不作具体限定，可以根据实际需要进行选择。在本实施例中，整个封装结构通过多个焊球192与外界进行电连接，进而将整个封装结构的信号引出。
需要说明的是，信号输出层除了上述描述的焊球192外，还可以采用其他的方式，本实施例不作具体限定。
本公开实施例的一种堆叠芯片的封装方法，第一芯片固定于基板，然后将预设封装体固定于第一芯片，然后将转接板固定于预设封装体，再将多个第二芯片依次堆叠在转接板上，然后将转接板通过键合线与基板进行电连接，进而实现各堆叠芯片的电连接。通过将转接板与预设封装体的基板电连接，可以实现快速信号的结合；通过转接板可以实现不同类型芯片的堆叠，通过转接板进行线路的转换，比通过引线键合进行线路连接，结构更简单，简化工艺，降低了引线键合造成的引线偏移，增加了封装结构的良率；通过转接板可以实现不同类型芯片的堆叠，进一步减小了封装尺寸，使封装结构向小型化发展。采用该封装方法可以进行高性能芯片的封装，可以实现多种芯片或者模块的堆叠，适用于多种产品。另外，在封装过程中，相同的工艺过程可以采用相同的设备，并进行相同的操作，节约了工艺过程，节约了成本。
如图11所示，本公开实施例的另一方面提供一种堆叠芯片的封装结构100，所述封装结构100包括第一芯片110、基板120、预设封装体130、转接板150、键合线180、多个第二芯片160、塑封体190和信号输出层。
第一芯片110设置于基板120。
如图11所示，在本实施例中，将第一芯片110通过导电凸块111倒装于基板120，其中，第一芯片110和基板120之间设置有底填胶层112，底填胶层112可以使第一芯片110更加牢固的固定于基板120。采用倒装的方式将第一芯片110设置于基板120，可以降低封装结构的封装尺寸。
需要说明的是，对于第一芯片110设置于基板120上的方式本实施例不作具体限定，例如，除了上述的倒装形式外，第一芯片110还可以通过正装的方式设置于基板120。可以根据实际需选择第一芯片110固定于基板120的方式。
预设封装体130夹设于第一芯片110和转接板150之间，其中，转接板150与预设封装体130的封装基板131电连接，预设封装体130的塑封层133与第一芯片110连接。
如图11所示，预设封装体130是已经对芯片封装完成的一个整体。在本实施例中，预设封装体130包括封装基板131、芯片132和塑封层133，芯片132通过正装方式设置于封装基板131，塑封层133包裹芯片132。
需要说明的是，对于预设封装体130内的芯片封装形式不作具体要求，可以是正装，也可以是倒装，可以根据实际需要进行选择。另外，预设封装体130内可以堆叠设置有多个芯片132，对于芯片132的数量可以根据实际需要进行限定。
如图11所示，预设封装体130不与第一芯片110电连接，转接板150与预设封装体130的封装基板131电连接。
多个第二芯片160依次堆叠设置于转接板150，其中，多个第二芯片160均与转接板150电连接。
转接板150通过键合线180与基板120电连接，进而实现基板120与第一芯片110、预设封装体130、转接板150和多个第二芯片160之间的电连接。
塑封体190设置于基板120朝向第一芯片110的一侧，塑封体190分别包裹第一芯片110、预设封装体130、转接板150和多个第二芯片160。
信号输出层设置于基板120背离第一芯片110的一侧。信号输出层可以将整个封装结构的信号进行引出。
本公开实施例的一种堆叠芯片的封装结构，将第一芯片设置于基板，然后将预设封装体设置于第一芯片，然后将转接板设置于预设封装体，再将多个第二芯片依次堆叠设置于转接板，然后将转接板通过键合线与基板进行电连接，进而实现各堆叠芯片的电连接。通过将转接板与预设封装体的基板电连接，可以实现快速信号的结合；通过转接板可以实现不同类型芯片的堆叠，通过转接板进行线路的转换，比通过引线键合进行线路连接，结构更简单，简化工艺，降低了引线键合造成的引线偏移，增加了封装结构的良率；通过转接板可以实现不同类型芯片的堆叠，进一步减小了封装尺寸，使封装结构向小型化发展。采用该封装结构可以实现高性能芯片的封装，可以实现多种芯片或者模块的堆叠，适用于多种产品。
示例性的，如图11所示，转接板150包括转接基板153和设置于转接基板153朝向第二芯160的重布线层154，其中，多个第二芯片160均与重布线层154电连接。
需要说明的是，如图11所示，在本实施例中，包括依次堆叠的两个不同种类的第二芯片160，其中，位于下部的第二芯片160倒装于重布线层154，位于顶部的第二芯片160正装于重布线层154，进而实现了两个第二芯片160与重布线层154的电连接。
需要说明的是，多个第二芯片160可以是相同类型的芯片，也可以是不同类型的芯片，本实施例不作具体限定，可以根据实际需要进行选择。如图7所示，对于各第二芯片160的堆叠位置，可以是相互直接堆叠，可以是错位堆叠，也可以是通过粘结胶将各第二芯片160进行固定。
需要进一步说明的是，在本实施例中，对于各第二芯片160与重布线层154的电连接的方式不作具体限定，可以均通过键合线与重布线层154电连接，可以通过导电凸块实现与重布线层154的电连接。
在本实施例中，重布线层154设置于转接板150背离基板120的一侧，通过重布线层154对转接板150进行重新布线，方便贴装不同种类的芯片，可以提供更高的互连密度，提高芯片的集成度，满足高性能封装结构的需求。
示例性的，如图11所示，封装结构100还包括被动元件170。被动元件170设置于重布线层154。被动元件170可以是电容或者是其他的被动元件，本实施例不作具体限定，可以根据实际需要进行选择。被动元件170设置于重布线层154，可以满足高性能封装结构的需求。
示例性的，如图11所示，封装结构100还包括多个互连焊盘151和互连焊球152。
多个互连焊盘151设置于转接板150朝向基板120的一侧，互连焊球152设置于与其对应的互连焊盘151。转接板150通过互连焊球152与预设封装体130的封装基板131电连接。
示例性的，如图11所示，信号输出层包括焊盘191和焊球192。焊盘191设置于基板120背离第一芯片110的一侧，焊盘191设置于与其对应的焊球192。整个封装结构100通过焊球192与外界进行电连接，进而将整个封装结构100的信号输出。
需要说明的是，信号输出层除了上述的焊球192外，还可以采用其他的方式，本实施例不作具体限定。
可以理解的是，以上实施方式仅仅是为了说明本公开实施例的原理而采用的示例性实施方式，然而本公开实施例并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开实施例的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开实施例的保护范围。

Claims (10)

1.一种堆叠芯片的封装方法，其特征在于，所述方法包括：
将第一芯片固定于基板；
将预设封装体形成有塑封层的一侧固定于所述第一芯片；
将转接板固定于所述预设封装体的封装基板上，其中，所述转接板与所述封装基板电连接；
将多个第二芯片依次堆叠固定于所述转接板，其中，多个所述第二芯片均与所述转接板电连接；
将所述转接板通过键合线与所述基板进行电连接；
在所述基板朝向所述转接板的一侧形成塑封体，所述塑封体分别包裹所述第一芯片、所述预设封装体、所述转接板和所述多个第二芯片；
在所述基板背离所述第一芯片的一侧形成信号输出层。
2.根据权利要求1所述的方法，其特征在于，所述转接板包括转接基板和设置于所述转接基板朝向所述第二芯片一侧的重布线层，所述将多个第二芯片依次堆叠固定于所述转接板，其中，多个所述第二芯片均与所述转接板电连接，包括：
将多个所述第二芯片堆叠固定于所述重布线层上；其中，多个所述第二芯片均与所述重布线层电连接。
3.根据权利要求2所述的方法，其特征在于，所述将转接板固定于所述预设封装体的封装基板上之后，所述方法还包括：
将被动元件固定于所述重布线层。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述将转接板固定于所述预设封装体的封装基板上，其中，所述转接板与所述封装基板电连接，包括：
在所述转接板朝向所述预设封装体的一侧形成多个互连焊盘；
在所述互连焊盘上形成有互连焊球；
所述转接板通过所述互连焊球固定于所述封装基板，其中，所述转接板通过所述互连焊球与所述封装基板电连接。
5.根据权利要求1至3任一项所述的方法，其特征在于，所述在所述基板背离所述第一芯片的一侧形成信号输出层，包括：
在所述基板背离所述第一芯片的一侧形成多个焊盘；
在所述多个焊盘上进行植球，形成多个焊球。
6.一种堆叠芯片的封装结构，其特征在于，所述封装结构包括第一芯片、基板、预设封装体、转接板、键合线、多个第二芯片、塑封体和信号输出层；
所述第一芯片设置于所述基板；
所述预设封装体夹设于所述第一芯片和所述转接板之间，其中，所述转接板与所述预设封装体的封装基板电连接，所述预设封装体的塑封层与所述第一芯片连接；
多个所述第二芯片依次堆叠设置于所述转接板，其中，多个所述第二芯片均与所述转接板电连接；
所述转接板通过所述键合线与所述基板电连接；
所述塑封体设置于所述基板朝向所述第一芯片的一侧，所述塑封体分别包裹所述第一芯片、所述预设封装体、所述转接板和所述多个第二芯片；
所述信号输出层设置于所述基板背离所述第一芯片的一侧。
7.根据权利要求6所述的封装结构，其特征在于，所述转接板包括转接基板和设置于所述转接基板朝向所述第二芯片的重布线层；其中，
多个所述第二芯片依次堆叠设置于所述重布线层，且多个所述第二芯片均与所述重布线层电连接。
8.根据权利要求7所述的封装结构，其特征在于，还包括被动元件；
所述被动元件设置于所述重布线层。
9.根据权利要求7所述的封装结构，其特征在于，还包括多个互连焊盘和互连焊球；
所述多个互连焊盘设置于所述转接板朝向所述基板的一侧；
所述互连焊球设置于与其对应的所述互连焊盘。
10.根据权利要求6至9任一项所述的封装结构，其特征在于，所述信号输出层包括焊盘和焊球；
所述焊盘设置于所述基板背离所述第一芯片的一侧；
所述焊盘设置于与其对应的所述焊盘。
CN202310526295.5A 2023-05-11 2023-05-11 一种堆叠芯片的封装方法及封装结构 Pending CN116564886A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310526295.5A CN116564886A (zh) 2023-05-11 2023-05-11 一种堆叠芯片的封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310526295.5A CN116564886A (zh) 2023-05-11 2023-05-11 一种堆叠芯片的封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN116564886A true CN116564886A (zh) 2023-08-08

Family

ID=87491138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310526295.5A Pending CN116564886A (zh) 2023-05-11 2023-05-11 一种堆叠芯片的封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN116564886A (zh)

Similar Documents

Publication Publication Date Title
US7652362B2 (en) Semiconductor package stack with through-via connection
US7242081B1 (en) Stacked package structure
US5817530A (en) Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
US20180240789A1 (en) Stackable electronic package and method of fabricating same
US7880310B2 (en) Direct device attachment on dual-mode wirebond die
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
US20050280141A1 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
KR20080020069A (ko) 반도체 패키지 및 그 제조방법
KR20100108305A (ko) 포스트 타입의 인터커넥터를 구비한 집적회로 패키징 시스템 및 이를 제조하는 방법
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US11869829B2 (en) Semiconductor device with through-mold via
WO2014120484A1 (en) Top package of a package-on-package for memory dies
CN111052366B (zh) 具有保护机制的半导体装置及其相关系统、装置及方法
US20100102430A1 (en) Semiconductor multi-chip package
US20020061665A1 (en) Method and apparatus for vertically stacking and interconnecting ball grid array (BGA) electronic circuit devices
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
KR100838352B1 (ko) 전자 부품 수용 구조물
CN110634838A (zh) 一种超薄扇出型封装结构及其制作方法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US20200066682A1 (en) Semiconductor package and method of manufacturing the same
KR101078722B1 (ko) 스택 패키지 및 그의 제조방법
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
US20220320043A1 (en) Semiconductor package and method of fabricating the same
US10991656B2 (en) Semiconductor device package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination