JP2004281830A - 半導体装置用基板及び基板の製造方法及び半導体装置 - Google Patents

半導体装置用基板及び基板の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2004281830A
JP2004281830A JP2003072755A JP2003072755A JP2004281830A JP 2004281830 A JP2004281830 A JP 2004281830A JP 2003072755 A JP2003072755 A JP 2003072755A JP 2003072755 A JP2003072755 A JP 2003072755A JP 2004281830 A JP2004281830 A JP 2004281830A
Authority
JP
Japan
Prior art keywords
substrate
opening
semiconductor device
circuit board
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003072755A
Other languages
English (en)
Inventor
Tomoo Yamazaki
智生 山崎
Akio Mutsukawa
昭雄 六川
Akihito Takano
昭仁 高野
Atsushi Oi
淳 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003072755A priority Critical patent/JP2004281830A/ja
Priority to US10/800,603 priority patent/US7161242B2/en
Publication of JP2004281830A publication Critical patent/JP2004281830A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明は基板本体及びこの基板本体を支持すると共に半導体素子の搭載位置に開口部が設けられた支持体とを有する半導体装置用基板及び基板の製造方法に関し、基板本体の変形を防止することにより半導体素子の実装信頼性を高めることを課題とする。
【解決手段】ビア２８Ａ，２８Ｂが形成された基板本体２５と、この基板本体２５と異なる材質により形成されており、基板本体２５を支持すると共に半導体素子２２の搭載位置に開口部２９が設けられた支持体２６とを有する半導体装置用基板において、基板本体２５の開口部対応位置に開口部２９よりも大きな形状を有し、この開口部対応位置を補強する回路基板２７Ａを設ける。また、回路基板２７Ａの内部にキャパシタ部３２を形成し、半導体素子２２へ供給される電源の安定化を図る。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置用基板及び基板の製造方法に係り、特に配線層が形成された基板本体と、この基板本体を支持すると共に半導体素子の搭載位置に開口部が設けられた支持体とを有する半導体装置用基板及び基板の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は搭載される半導体素子の動作周波数が高周波数化してきており、これに伴って、半導体素子に供給する電源電圧の安定化を図ることが必要となってきている。これに対応するために、半導体素子が搭載される半導体装置用基板にキャパシタ素子を設ける構造が提案されている（特許文献１参照）。
【０００３】
図１は、従来の一例であるキャパシタ素子を設けた構造の半導体装置１及び半導体装置用基板３（以下、単に基板という）を示している。半導体装置１は、基板３に形成された開口部９内に半導体素子２を搭載した構成とされている。
【０００４】
基板３は、基板本体５，支持体６，及び回路基板７等により構成されている。基板本体５は支持体６の片面にビルドアップ法により形成されており、絶縁樹脂材１６の内部に、この絶縁樹脂材１６を図中上下に貫通するよう形成されたビア８が設けられている。
【０００５】
支持体６は、基板本体５を支持するために設けられている。このため、支持体６は、基板本体５よりも機械的強度の高い金属（例えば、銅）により形成されている。また、支持体６の半導体素子２が搭載される素子搭載位置には、開口部９が形成されている。
【０００６】
回路基板７は、一部埋設された状態で基板本体５に組み込まれている。この回路基板７は、シリコンコア１０と、このシリコンコア１０の上面に形成されたキャパシタ形成部１２とにより構成されている。また、このキャパシタ形成部１２を挟んで下部にはシリコンコア１０を貫通するコア貫通ビア１４が形成され、上部には半導体素子２と接続するためのバンプ１３が形成されている。
【０００７】
このバンプ１３には半田バンプ４により半導体素子２がフリップチップ接合され、コア貫通ビア１４には基板本体５に形成されているビア８が接続される。よって、半導体素子２とビア８（電源／グランド用のビア）との間にキャパシタ形成部１２が位置することとなり、キャパシタ形成部１２内に形成されたキャパシタ素子により半導体素子１２に供給される電源電圧の安定化を図ることができる。
【０００８】
図２は、従来の一例である基板３の製造方法を示している。基板３を製造するには、予めシリコンコア１０にキャパシタ形成部１２，バンプ１３，及びコア貫通ビア１４を形成した回路基板７を製造しておき、この回路基板７を図２（Ａ）に示すように、開口部９が形成されていない状態の支持体６に配設する。この際、回路基板７は粘着材１５を用いて支持体６に固定される。
【０００９】
続いて、図２（Ｂ）に示すように、支持体６の回路基板７が配設された側の面に、ビルドアップ法を用いてビア８や配線パターン及び絶縁樹脂材１６を積層することにより基板本体５を形成する。これにより、回路基板７は基板本体５に埋設された状態となる。
【００１０】
続いて、図２（Ｃ）に示すように、支持体６の半導体素子２の搭載位置に開口部９を形成する。この開口部９の形成位置は、回路基板７の形成位置を含むように構成されている。即ち、従来では開口部９の大きさは、回路基板７の大きさよりも大きく設定されていた。
【００１１】
このように、支持体６に開口部９が形成されることにより、回路基板７のバンプ１３は露出することとなり、よって半導体素子２を基板３に搭載することが可能な状態となる。
【００１２】
【特許文献１】
特開２００１−２７４０３４号公報
【００１３】
【発明が解決しようとする課題】
ところで、上記したように基板３を構成する基板本体５は主に樹脂で形成されており、これに対して支持体６は銅等の金属により形成されている。従って、図２（Ａ）に示す粘着材１５にて回路基板７を支持体６に配設する工程で実施される加熱工程（粘着材１５を固化するための加熱）、また基板本体５の形成工程で実施される加熱工程（絶縁樹脂材１６を形成するための加熱）において、基板本体５と支持体６の熱膨張差に起因して、基板本体５と支持体６との間には応力が発生する。
【００１４】
この基板本体５と支持体６との間に発生する応力は、開口部９が形成されない前の状態では、支持体６により基板本体５が支持される。よって、この応力により基板３に変化が発生するようなことはない。しかしながら、図２（Ｃ）のように支持体６に開口部９が形成されると、この開口部９の形成位置では支持体６により基板本体５が支持されなくなり、よって基板本体５に上記した応力により変形が発生する。
【００１５】
このように基板本体５に変形が発生すると、従来では回路基板７の大きさが開口部９の大きさよりも小さいため、図１及び図２（Ｃ）に示すように回路基板７は所定位置からずれてしまい、半導体素子２を適正に搭載することができなくなるという問題点があった。
【００１６】
具体的には、図１に示す例では、回路基板７が傾くことにより、図中右端部のビア８と半田バンプ４とが離間してしまっている。よって、従来構成の半導体装置１及び基板３では、半導体素子２と基板３との電気的な接続不良が発生するおそれがあり、半導体装置１の信頼性が著しく低下するという問題点があった。
【００１７】
尚、従来において回路基板７を開口部９よりも小さく設定していたのは、半導体素子２に設けられている電源電極及びグランド電極が、通常素子中央部に配設されていることによる。即ち、回路基板７に形成されたキャパシタ形成部１２は、半導体素子２の電源／グランド電極と接続する必要がある。よって、回路基板７は、半導体素子２の電源端子及びグランド端子が設けられた素子中央と対向するよう配設すれば、その本来的な電源安定化の目的を成すためには十分であり、それ以上に大きな形状とする必要がないと考えられていたからである。
【００１８】
本発明は上記の点に鑑みてなされたものであり、半導体素子の実装信頼性の高い半導体装置用基板及び基板の製造方法及び半導体装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００２０】
請求項１記載の発明は、
配線層が形成された基板本体と、
該基板本体と異なる材質により形成されており、該基板本体を支持すると共に半導体素子の搭載位置に開口部が設けられた支持体とを有する半導体装置用基板において、
前記基板本体の開口部対応位置に、前記開口部よりも大きな形状を有すると共に前記開口部対応位置を補強する補強部材を設けたことを特徴とするものである。
【００２１】
上記発明によれば、支持体に開口部が形成さていても、開口部対応位置は補強部材により補強されるため、開口部対応位置において基板本体が変形することを防止できる。
【００２２】
また、請求項２記載の発明は、
請求項１記載の半導体装置用基板において、
前記補強部材は、前記半導体素子と前記配線層とに電気的に接続されるキャパシタ部が内設された回路基板であることを特徴とするものである。
【００２３】
上記発明によれば、半導体素子と配線層とに電気的に接続されるキャパシタ部が内設された回路基板を補強部材として用いたことにより、半導体素子が開口部内に搭載される際、基板本体に変形がないため回路基板（補強部材）に傾きが生じることはなく、よって半導体素子を回路基板に確実に接続することができる。また、回路基板を補強部材として用いることにより、それぞれを別個の部材にとする構成に比べ、部品点数の削減を図ることができる。
【００２４】
また、請求項３記載の発明は、
請求項２記載の半導体装置用基板において、
前記回路基板は、前記半導体素子と前記配線層とを直接電気的に接続するビアが形成されたインターポーザであることを特徴とするものである。
【００２５】
上記発明によれば、半導体素子と配線層とを直接電気的に接続するビアが形成されたインターポーザを補強部材として用いたことにより、半導体素子が開口部内に搭載される際、基板本体に変形がないためインターポーザ（補強部材）に傾きが生じることはなく、よって半導体素子をインターポーザに確実に接続することができる。また、インターポーザを補強部材として用いることにより、それぞれを別個の部材にとする構成に比べ、部品点数の削減を図ることができる。
【００２６】
また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載の半導体装置用基板において、
前記補強部材は、金属よりなる当接部材を介して支持体に配設された構成であることを特徴とする半導体装置用基板。
【００２７】
上記発明によれば、補強部材は、金属よりなる当接部材を介して支持体に配設されるため、半導体素子で発生した熱は、補強材及び金属よりなる当接部材を介して支持体に放熱されるため、半導体素子の放熱効率を高めることができる。
【００２８】
また、請求項５記載の発明に係る基板の製造方法は、
補強部材を製造する工程と、
前記補強部材を支持部材の開口部対応位置に設ける工程と、
前記補強部材が設けられた前記支持部材上に、配線層を含むと共に前記支持部材と異なる材質よりなる基板本体を形成する工程と、
前記支持部材の前記開口部対応位置に前記補強部材の外形よりも小さな開口部を形成することにより、前記補強部材の一部を露出する工程とを有することを特徴とするものである。
【００２９】
上記発明によれば、支持部材に開口部を形成する際、支持部材と基板本体との材質差に起因して発生する応力により、開口部の形成位置に基板本体を変形させようとする力が作用しても、開口部を形成する前工程において開口部対応位置には補強部材が設けられているため、開口部の形成位置に変形が発生することを防止できる。
【００３０】
また、請求項６記載の発明は、
請求項５記載の基板の製造方法において、
前記補強部材を製造する工程は、コア部材上にキャパシタを形成する工程を含むことを特徴とするものである。
【００３１】
上記発明によれば、補強部材を製造する工程にコア部材上にキャパシタを形成する工程を含めたことにより、補強部材をキャパシタが設けられた回路基板として用いることができる。
【００３２】
また、請求項７記載の発明は、
請求項５記載の基板の製造方法において、
前記補強部材を製造する工程は、前記コア部材を貫通するビアを形成する工程を含むことを特徴とするものである。
【００３３】
上記発明によれば、補強部材を製造する工程にコア部材を貫通するビアを形成する工程を含めたことにより、補強部材をビアが設けられたインターポーザとして用いることができる。
【００３４】
また、請求項８記載の発明は、
請求項５乃至７のいずれか１項に記載の半導体装置用基板において、
前記補強部材は、金属製の当接部材を介して前記支持部材に設けられた構成であることを特徴とするものである。
【００３５】
上記発明によれば、補強部材は金属よりなる当接部材を介して支持体に配設されるため、半導体素子で発生した熱は、補強材及び金属よりなる当接部材を介して支持体に放熱されるため、半導体素子の放熱効率を高めることができる。
【００３６】
また、請求項９記載の発明は、
請求項１乃至４のいずれか１項に記載の半導体装置用基板に形成された前記開口部に、半導体素子を搭載した構成であることを特徴とするものである。
【００３７】
上記発明によれば、半導体装置用基板の開口部近傍において基板本体が変形することがないため、半導体素子を高精度に半導体装置用基板に搭載でき、半導体装置の信頼性を高めることができる。
【００３８】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３９】
図３は、本発明の第１実施例である半導体装置２０Ａ及び半導体装置用基板２３Ａ（以下、半導体装置用基板を単に基板という）を示している。半導体装置２０Ａは、大略すると基板２３Ａと、この基板２３Ａに形成された開口部２９内に搭載される半導体素子２２とにより構成されている。
【００４０】
基板２３Ａは、基板本体２５，支持体２６，及び回路基板２７Ａ等により構成されている。基板本体２５Ａは支持体２６の片面にビルドアップ法により形成されており、絶縁樹脂材４６の内部に配線層となる電源／グランド用ビア２８Ａ及び信号用ビア２８Ｂや配線パターンが形成されている。この各ビア２８Ａ，２８Ｂは、絶縁樹脂材４６を図中上下に貫通するよう形成されている。
【００４１】
前記したように、半導体素子２２の電源電極及びグランド電極は素子中央部に配設されているため、回路基板２７Ａを介して半導体素子２２の電源電極及びグランド電極に接続される電源／グランド用ビア２８Ａは、回路基板２７Ａの中央位置に配設されている。これに対し、半導体素子２２の信号電極に接続される信号用ビア２８Ｂは、電源／グランド用ビア２８Ａの配設位置の外周位置に配設されている。
【００４２】
尚、各ビア２８Ａ，２８Ｂの下端部は、外部接続端子して機能している。即ち、本実施例に係る半導体装置２０Ａは、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）タイプのパッケージ構造とされている。
【００４３】
一方、支持体２６は、基板本体２５を支持するために設けられている。このために支持体２６は、基板本体２５の主材料となる絶縁樹脂材４６よりも機械的強度の高い金属（例えば、銅）により形成されている。また、支持体２６の半導体素子２２が搭載される素子搭載位置には、開口部２９が形成されている。
【００４４】
続いて、回路基板２７Ａについて説明する。回路基板２７Ａは、図３に加えて図４に拡大して示すように、シリコンコア３０、キャパシタ部３２、各種バンプ３３Ａ，３３Ｂ、各種ビア３４Ａ，３４Ｂ、及びダミーバンプ３６等により構成されている。この回路基板２７Ａは、基板本体２５内に一部埋設された状態で組み込まれている。
【００４５】
シリコンコア３０は、上下に貫通した複数の貫通孔が形成されており、この貫通孔内には銅が配設されることにより電源／グランド用コア貫通ビア３４Ａ及び信号用コア貫通ビア３４Ｂが形成されている。電源／グランド用コア貫通ビア３４Ａは、半導体素子２２に形成された電源／グランド電極の形成位置に対応するよう、シリコンコア３０の中央位置に配設されている。これに対し、信号用コア貫通ビア３４Ｂは、半導体素子２２に形成された信号電極の形成位置に対応するよう、シリコンコア３０の外周位置に配設されている。
【００４６】
また、シリコンコア３０の上面には誘電体層３７が形成されており、この誘電体層３７の上面には電源／グランド用バンプ３３Ａ及び信号用バンプ３３Ｂが形成されている。従って、誘電体層３７は、各バンプ３３Ａ，３３Ｂと各ビア３４Ａ，３４Ｂとの間に配設された構成となっている。また、誘電体層３７の上部には保護膜４５が形成されている。電源／グランド用バンプ３３Ａ及び信号用バンプ３３Ｂは、この保護膜４５から露出した構成となっている。
【００４７】
電源／グランド用バンプ３３Ａは、半導体素子２２に形成された電源／グランド電極の形成位置に対応するよう、誘電体層３７の中央位置に配設されている。これに対し、信号用バンプ３３Ｂは、半導体素子２２に形成された信号電極の形成位置に対応するよう、誘電体層３７の外周位置に配設されている。半導体素子２２の電源／グランド電極は、この各バンプ３３Ａ，３３Ｂに半田バンプ２４を介してフリップチップ接合される。
【００４８】
また、誘電体層３７の内部には、キャパシタとして機能するキャパシタ部３２が形成されている。このキャパシタ部３２は電源／グランド用バンプ３３Ａ及び電源／グランド用コア貫通ビア３４Ａに接続されており、半導体素子２２が基板２３Ａに実装されて動作されるときにデカップリングキャパシタとして機能するよう構成されている。よって、このキャパシタ部３２により半導体素子２２に供給される電源電圧の安定化を図ることができ、半導体装置２０Ａの信頼性を高めることができる。
【００４９】
また、キャパシタ部３２が配置してある場所は、半導体素子２２の真下の位置である。このため、半導体素子２２とキャパシタ部３２との間の導電経路の距離は短く、この部分のインダクタンスＬは小さい。よって、半導体素子２２の動作周波数が高周波数化してきた場合にも、半導体素子２２に供給する電源電圧はこのインダクタンスによる影響を受けないで安定して供給することができる。
【００５０】
尚、信号用バンプ３３Ｂと信号用コア貫通ビア３４Ｂとの間にはキャパシタ部３２は形成されておらず、よって信号用バンプ３３Ｂと信号用コア貫通ビア３４Ｂは、半導体素子２２と信号用ビア２８Ｂとを接続するインターポーザとしてのみ機能する。
【００５１】
また、回路基板２７Ａの上面（具体的には、保護膜４５の上部）の外周位置には、接合材として機能するダミーバンプ３６が形成されているが、説明の便宜上、このダミーバンプ３６については後述するものとする。
【００５２】
ここで、回路基板２７Ａと、支持体２６に形成された開口部２９に注目する。図３に示されるように、回路基板２７Ａは支持体２６に形成された開口部２９よりも大きな平面形状を有するよう構成されている。図３に示される断面形状においても、回路基板２７Ａの図中左右方向の長さＬ２は半導体素子２２の図中左右方向の長さ長さＬ１に対して大きく設定されている（Ｌ２＞Ｌ１）。即ち、図５（Ａ）に示されるように回路基板２７Ａは、開口部２９と対向する領域（以下、この領域を開口領域３８Ａという）に比べて広い面積を有した構成となっている。
【００５３】
従って、回路基板２７Ａの開口領域３８Ａより外側の領域は、半導体装置２０Ａに組み込まれた際、支持体２６と重なり合う領域（以下、この領域を重畳領域３８Ｂという）となる。ダミーバンプ３６は、この重畳領域３８Ｂ内に形成されている。
【００５４】
本実施例のように回路基板２７Ａを支持体２６に形成された開口部２９よりも大きな形状とすることにより、ダミーバンプ３６は支持体２６と当接し、よって回路基板２７Ａは支持体２６に支持された構成となる。また、回路基板２７Ａの基材となるシリコンコア３０は、支持体２６の主材料である絶縁樹脂材４６に比べて機械的強度が高い。
【００５５】
よって、支持体２６に開口部２９が形成されても、基板本体２５の開口部２９と対向する位置（開口領域３８Ａと等価）と、応力が影響する開口部２９の近傍位置とを含めた位置（以下、開口部対応位置という）を、回路基板２７Ａにより補強することができる。即ち、回路基板２７Ａは、開口部対応位置を補強する補強部材として機能する。従って、上記構成とされた回路基板２７Ａを設けることにより、開口部対応位置において基板本体２５が変形することを防止できる。
【００５６】
また、このように基板本体２５の変形を防止できるため、基板本体２５内で回路基板２７Ａが傾くようなこともない。よって、半導体素子２２と回路基板２７Ａを確実に電気的に接続することができ、半導体素子２２の回路基板２７Ａ（線導光体２３Ａ）に対する実装信頼性を高めることができる。
【００５７】
また本実施例では、開口部２９の補強部材として、半導体素子２２の電源安定化を図るキャパシタ部３２が設けられた回路基板２７Ａを用いている。このため、回路基板２７Ａと開口部２９の補強部材とを別個に設ける構成に比べ、部品点数の削減を図ることができる。
【００５８】
更に、上記したダミーバンプ３６は、半導体素子２２で発生する熱を放熱する放熱機能も奏する。即ち、ダミーバンプ３６を設けることにより、半導体素子２２で発生した熱は、回路基板２７Ａ及びダミーバンプ３６を介して支持体２６に放熱される。この際、前記したように半導体素子２２と回路基板２７Ａは近接して配設されているため、半導体素子２２から回路基板２７Ａへの熱伝導は良好に行なわれ、よって半導体素子２２の放熱効率を高めることができる。
【００５９】
ところで、第１実施例に係る半導体装置２０Ａにおいては、図３，図４，及び図５（Ａ）に示すように、回路基板２７Ａを支持体２６に接合させる接合材としてダミーバンプ３６を用い、これを重畳領域３８Ｂ内に開口領域３８Ａを囲繞するよう、ドット状に１周形成した構成としている。しかしながら、接合材の構成はこれに限定されるものではない。
【００６０】
例えば図５（Ｂ）に示す回路基板２７Ｂのように、重畳領域３８Ｂ内にダミーバンプ３６を、開口領域３８Ａを囲繞するようドット状に２周形成した構成としてもよく、更に３周以上形成した構成としてもよい。この構成とすることにより、ダミーバンプ３６を１周形成した構成の回路基板２７Ａに比べ、回路基板２７Ａをより強固に支持体２６に接合することができる。
【００６１】
また、接合材は必ずしもドット状のダミーバンプ３６に限定されるものではなく、接合材を枠状とした枠状接合材３９とし、図５（Ｃ）に示されるようにこれを重畳領域３８Ｂ内に開口領域３８Ａを囲繞するよう１周形成する構成としてもよく、また図５（Ｄ）に示すように２周形成する構成としてもよい。更に３周以上形成した構成としてもよい。
【００６２】
尚、図３に示した半導体装置２０Ａは、基板本体２５の底面に各ビア２８Ａ，２８Ｂが露出して外部接続端子をなすＬＧＡタイプのパッケージ構造としたが、各ビア２８Ａ，２８Ｂの下端部に外部接続端子となる半田ボールを配設することにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプのパッケージ構造とすることも可能である。
【００６３】
続いて、上記構成とされた基板２３Ａの製造方法について、図６乃至図９を用いて説明する。基板２３Ａを製造するには、先ず回路基板２７Ａを製造する。図６乃至図８は、回路基板２７Ａの製造方法を示している。
【００６４】
回路基板２７Ａを製造するには、先ず図６（Ａ）に示すように、ブロック状のシリコンコア３０を用意する。このシリコンコア３０には、先ず電源／グランド用ビア２８Ａ及び信号用ビア２８Ｂを形成するための凹部４０が形成される。この凹部４０の形成は、例えばエッチングにより行なう。凹部４０が形成されると、シリコンコア３０の凹部４０が形成された面に、例えば熱酸化処理が行なわれ、所定膜厚の絶縁層（図示せず）が形成される。
【００６５】
シリコンコア３０に凹部４０及び絶縁膜が形成されると、続いてめっきを行なうことにより、凹部４０内を埋めると共にシリコンコア３０の表面上に所定厚さを有した第１の銅層４１を形成する。凹部４０内に第１の銅層４１が形成されることにより、電源／グランド用コア貫通ビア３４Ａ，信号用コア貫通ビア３４Ｂが形成される。図６（Ｃ）は、シリコンコア３０に第１の銅層４１が形成された状態を示している。
【００６６】
続いて、シリコンコア３０に形成された第１の銅層４１に対してパターニングが行われ、図７（Ａ）に示されるように、所定の電源／グランド用コア貫通ビア３４Ａには下部電極部４２が形成される。本実施例では、左から数えて２番目及び４番目の電源／グランド用コア貫通ビア３４Ａの上端部に、それぞれ内側に向け延出した（左から数えて３番目の電源／グランド用コア貫通ビア３４Ａに向け延出した）下部電極部４２が形成されている。この下部電極部４２は、キャパシタ部３２の一部を構成する電極である。
【００６７】
下部電極部４２が形成されると、続いてシリコンコア３０の表面全面にはタンタルがスパッタリングされてタンタル膜が形成される。そして、このタンタル膜をパターニングすると共に陽極酸化処理を実施することにより、図７（Ｂ）に示される、所定形状を有した誘電体層３７が形成される。この誘電体層３７は、下部電極部４２の上部には必ず形成されるよう構成されている。
【００６８】
誘電体層３７の形成が終了すると、続いてシリコンコア３０の表面全体を覆うように銅をめっきにより形成し、これをエッチングでパターニングすることにより図７（Ｃ）に示す第２の銅層４３を形成する。この際、所定の電源／グランド用コア貫通ビア３４Ａには上部電極部４４が形成される。
【００６９】
本実施例では、左から数えて３番目の電源／グランド用コア貫通ビア３４Ａの上端部に外方に向け延出した上部電極部４４が形成されている。従って、下部電極部４２と上部電極部４４は、誘電体層３７を介して対向した構造となり、よって図中破線で囲う位置にキャパシタ部３２が形成される。
【００７０】
上記のようにキャパシタ部３２が形成されると、続いて絶縁膜をシリコンコア３０の表面に形成すると共にパターニングを行なうことにより保護膜４５を形成する。図８（Ａ）は、シリコンコア３０に保護膜４５が形成された状態を示している。この保護膜４５は第２の銅層４３と対向する位置に開口が形成されており、よって第２の銅層４３は露出した状態となっている。
【００７１】
そして、図８（Ｂ）に示すように、第２の銅層４３上に電源／グランド用バンプ３３Ａ，信号用バンプ３３Ｂを形成すると共に、ダミーバンプ形成位置にダミーバンプ３６を形成する。続いて、電源／グランド用バンプ３３Ａ，信号用バンプ３３Ｂ，ダミーバンプ３６上にＮｉ／Ａｕめっきをすることにより表面処理を実施する。このように、ダミーバンプ３６は、電源／グランド用バンプ３３Ａ，信号用バンプ３３Ｂと同時に形成されるため、ダミーバンプ３６を設けても回路基板２７Ａの製造工程が複雑になるようなことはない。
【００７２】
上記のように各バンプ３３Ａ，３３Ｂ，３６が形成されると、続いてシリコンコア３０の背面を図８（Ｂ）に矢印Ｂで示す位置、即ち電源／グランド用コア貫通ビア３４Ａ，信号用コア貫通ビア３４Ｂが露出する位置までバックグラインドする。これにより、図８（Ｃ）に示すように、回路基板２７Ａが製造される。
【００７３】
上記したように回路基板２７Ａが製造されると、続いて図９（Ａ）に示すように、この回路基板２７Ａを支持体２６に配設する。前記のように支持体２６は銅等の金属により形成されており、本工程においてはまだ支持体２６に開口部２９は形成されていない。
【００７４】
この支持体２６の回路基板２７Ａの配設位置に予め粘着材３５を塗布しておき、回路基板２７Ａを支持体２６に押圧する。これにより、各バンプ３３Ａ，３３Ｂ，３６は、粘着材３５を介して支持体２６に当接する。粘着材３５は、熱硬化性樹脂を用いている。よって、この粘着材３５を加熱処理して硬化させることにより、回路基板２７Ａは支持体２６に固定される。
【００７５】
尚、回路基板２７Ａを支持体２６に固定する方法は、上記の方法に限定されるものではない。具体的には、回路基板２７Ａを支持体２６に固定する他の方法としては、各バンプ３３Ａ，３３Ｂ，３６を半田により形成すると共に、支持体２６の各バンプ３３Ａ，３３Ｂ，３６の配設位置と対応する位置にパッド及びダミーパッドを形成しておき、各バンプ３３Ａ，３３Ｂ，３６を各パッドに半田接合することが考えられる。本実施例に係る製造方法では、いずれの方法を用いることも可能であるが、以下の実施例の説明では前者の方法を用いた場合について図示し説明するものとする。
【００７６】
上記したように回路基板２７Ａが支持体２６に固定されると、続いて支持体２６上に基板本体２５の形成処理が実施される。この基板本体２５の形成処理は、回路基板２７Ａが配設された支持体２６をコア基板として支持体２６の片面にビルドアップ法により形成される。
【００７７】
具体的には、本実施例では先ず回路基板２７Ａの高さと等しい高さまで絶縁樹脂材４６ａを形成する。続いて、この絶縁樹脂材４６ａ及び回路基板２７Ａの上部に、複数のビルドアップ層を形成する。これにより、図９（Ｂ）に示ように支持体２６の上部には基板本体２５が形成され、回路基板２７Ａに形成された各コア貫通ビア３４Ａ，３４Ｂの図中上部には各ビア２８Ａ，ビア２８Ｂが形成される。尚、本実施例では２層のビルドアップ層が形成された例を示しているが、ビルドアップ層の層数はこれに限定されものではない。
【００７８】
上記のように支持体２６上に基板本体２５が形成されると、続いて支持体２６の開口形成位置を除きレジストが形成され、このレジストをマスクとして支持体２６のエッチング処理が実施される。これにより、図９（Ｃ）に示されるように、支持体２６には開口部２９が形成される。
【００７９】
また、このエッチング処理により、回路基板２７Ａを支持体２６に配設する際に用いた粘着材３５も除去される。しかしながら、ダミーバンプ３６の形成位置よりも外周に位置する粘着材３５は開口部２９の形成後も残存しており、回路基板２７Ａを支持体２６に固定する機能を奏している。
【００８０】
ところで、支持体２６と回路基板２７Ａとは材質が相違しているため、基板本体２５と支持体２６との間には熱膨張差に起因した応力が発生することは前述したとおりである。また、開口部２９が形成されない前の状態では、この応力による基板本体２５の変形は支持体２６により規制されて直接基板２３Ａに変化が現れることはないが、開口部２９が形成されるとこの開口部２９の形成位置では支持体２６による基板本体２５の支持ができなくなり、基板本体２５に応力による変形が発生するおそれがあることも前述したところである。
【００８１】
しかしながら、本実施例に係る基板２３Ａは、回路基板２７Ａが開口部２９よりも大きな形状を有するよう構成されている。このため、回路基板２７Ａは基板本体２５の開口部２９の形成される位置の近傍を補強する補強部材として機能する。
【００８２】
よって、支持体２６に開口部２９を形成する際、支持体２６と基板本体２５との材質差に起因した応力により開口部対応位置に基板本体２５を変形させようとする力が作用しても、開口部２９を形成する工程よりも前の工程において、開口部対応位置には補強部材として機能する回路基板２７Ａが設けられているため、開口部２９の形成位置に変形が発生することを防止できる。
【００８３】
これにより、基板本体２５内に形成される回路基板２７Ａに傾きが発生することを防止でき、開口部２９に装着される半導体素子２２と回路基板２７Ａを確実に電気的に接続することができる。よって、半導体素子２２と基板２３Ａとの間で電気的な接続不良が発生することはなくなり、半導体装置２０Ａの信頼性を高めることができる。
【００８４】
図１０は、本発明の第２実施例である半導体装置２０Ｂ及び基板２３Ｂを示している。また、図１１は、第２実施例である半導体装置２０Ｂに配設されるインターポーザ５０を示している。尚、図１０及び図１１において、図３乃至図９に示した構成と同一構成については同一符号を付してその説明を省略する。
【００８５】
前記した第１実施例においては、開口部２９が形成された際に基板本体２５を補強する補強部材としてキャパシタ部３２を有した回路基板２７Ａを用いた。しかしながら、開口部対応位置を補強する補強部材は、必ずしもキャパシタ部３２を有した回路基板２７Ａとする必要はない。
【００８６】
そこで、本実施例に係る半導体装置２０Ｂは、キャパシタ部３２を有した回路基板２７Ａに代えて、インターポーザ５０を設けたことを特徴とするものである。このインターポーザ５０は、図１１に拡大して示すように、シリコンコア３０，バンプ３３Ｃ，コア貫通ビア３４Ｃ，ダミーバンプ３６，及びダミーバンプ３６を設けた構成とされている。
【００８７】
バンプ３３Ｃとコア貫通ビア３４Ｃは、単に直接接続されたのみの構成とされている。また、絶縁膜５１は絶縁性を有した樹脂膜或いはシリコンの酸化膜であり、第１実施例と異なりキャパシタ部３２は形成されていない。
【００８８】
本実施例に係る半導体装置２０Ｂ及び基板２３Ｂに設けられたインターポーザ５０は、第１実施例に係る回路基板２７Ａと同様に、開口部２９に対して大きな形状を有するよう構成されている。また、インターポーザ５０の外周位置にはダミーバンプ３６が配設されており、このダミーバンプ３６は支持体２６に当接した構成とされている。
【００８９】
従って、第１実施例に係る回路基板２７Ａと同様に、本実施例に係るインターポーザ５０は、基板本体２５の開口部対応位置を補強する補強部材として機能する。これにより、開口部２９を形成しても基板本体２５Ａに変形が生じることはなく、インターポーザ５０（補強部材）に傾きが生じることもない。
【００９０】
よって、半導体素子２２が開口部２９内に搭載される際、半導体素子２２をインターポーザ５０に確実に接続することが可能となる。また、インターポーザ５０を補強部材として用いることにより、インターポーザと補強部材を別個の部材にとする構成に比べ、部品点数の削減を図ることができる。
【００９１】
尚、上記した各実施例において、回路基板２７Ａ及びインターポーザ５０の半導体素子２２が配設さる位置にバンプ（電源／グランド用バンプ３３Ａ，信号用バンプ３３Ｂ，バンプ３３Ｃ，ダミーバンプ３６）を設けた構成としたが、半導体素子２２が配設さる位置に形成する電極は必ずしもバンプである必要はなく、パッドにより構成することも可能である。
【００９２】
また、上記した各実施例では、回路基板２７Ａ及びインターポーザ５０のこのコアとしてシリコンコア３０を用いた例を示したが、コアはシリコンに限定されるものではなく、ガラス，セラミック等の他の材質を用いることが可能である。
【００９３】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００９４】
請求項１記載の発明によれば、開口部対応位置は補強部材により補強されているため、開口部対応位置において基板本体が変形することを防止できる。
【００９５】
また、請求項２記載の発明によれば、基板本体に変形が生じないため回路基板（補強部材）に傾きが生じることはなく、よって半導体素子を回路基板に確実に接続することができる。また、回路基板を補強部材として用いることにより、それぞれを別個の部材にとする構成に比べ、部品点数の削減を図ることができる。
【００９６】
また、請求項３記載の発明によれば、基板本体に変形がないためインターポーザ（補強部材）に傾きが生じることはなく、よって半導体素子をインターポーザに確実に接続することができる。また、インターポーザを補強部材として用いることにより、それぞれを別個の部材にとする構成に比べ、部品点数の削減を図ることができる。
【００９７】
また、請求項４記載の発明によれば、補強部材は、金属よりなる当接部材を介して支持体に配設されるため、半導体素子で発生した熱は、補強材及び金属よりなる当接部材を介して支持体に放熱されるため、半導体素子の放熱効率を高めることができる。
【００９８】
また、請求項５記載の発明によれば、支持部材に開口部を形成する際、支持部材と基板本体との材質差に起因して発生する応力により、開口部の形成位置に基板本体を変形させようとする力が作用しても、開口部を形成する前工程において開口部対応位置には補強部材が設けられているため、開口部の形成位置に変形が発生することを防止できる。
【００９９】
また、請求項６記載の発明によれば、補強部材を製造する工程にコア部材上にキャパシタを形成する工程を含めたことにより、補強部材をキャパシタが設けられた回路基板として用いることができる。
【０１００】
また、請求項７記載の発明によれば、補強部材を製造する工程にコア部材を貫通するビアを形成する工程を含めたことにより、補強部材をビアが設けられたインターポーザとして用いることができる。
【０１０１】
また、請求項８記載の発明によれば、補強部材は金属よりなる当接部材を介して支持体に配設されるため、半導体素子で発生した熱は、補強材及び金属よりなる当接部材を介して支持体に放熱されるため、半導体素子の放熱効率を高めることができる。
【０１０２】
また、請求項９記載の発明によれば、半導体装置用基板の開口部近傍において基板本体が変形することがないため、半導体素子を高精度に半導体装置用基板に搭載でき、半導体装置の信頼性を高めることができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置及び半導体装置用基板を示す断面図である。
【図２】従来の一例である半導体装置用基板の製造方法を説明するための図である。
【図３】本発明の第１実施例である半導体装置及び半導体装置用基板を示す断面図である。
【図４】本発明の第１実施例である半導体装置及び半導体装置用基板に組み込まれる回路基板を拡大して示す断面図である。
【図５】回路基板の変形例を示す図である。
【図６】本発明の一実施例である半導体装置用基板の製造方法を説明するための図である（その１）。
【図７】本発明の一実施例である半導体装置用基板の製造方法を説明するための図である（その２）。
【図８】本発明の一実施例である半導体装置用基板の製造方法を説明するための図である（その３）。
【図９】本発明の一実施例である半導体装置用基板の製造方法を説明するための図である（その４）。
【図１０】本発明の第２実施例である半導体装置及び半導体装置用基板を示す断面図である。
【図１１】本発明の第１実施例である半導体装置及び半導体装置用基板に組み込まれるインターポーザを拡大して示す断面図である。
【符号の説明】
２０Ａ，２０Ｂ 半導体装置
２２ 半導体素子
２３Ａ，２３Ｂ 基板
２５ 基板本体
２６ 支持体
２７Ａ〜２７Ｄ 回路基板
２８Ａ 電源／グランド用ビア
２８Ｂ 信号用ビア
２８Ｃ ビア
２９ 開口部
３０ シリコンコア
３２ キャパシタ形成部
３３Ａ 電源／グランド用バンプ
３３Ｂ 信号用バンプ
３３Ｃ バンプ
３４Ａ 電源／グランド用コア貫通ビア
３４Ｂ 信号用コア貫通ビア
３４Ｃ コア貫通ビア
３６ ダミーバンプ
３７ 誘電体層
３８ 開口領域
３９ 枠状接合材
４１ 第１の銅層
４２ 下部電極部
４３ 第２の銅層
４４ 上部電極部
５０ インターポーザ

Claims (9)

  1. 配線層が形成された基板本体と、
    該基板本体と異なる材質により形成されており、該基板本体を支持すると共に半導体素子の搭載位置に開口部が設けられた支持体とを有する半導体装置用基板において、
    前記基板本体の開口部対応位置に、前記開口部よりも大きな形状を有すると共に前記開口部対応位置を補強する補強部材を設けたことを特徴とする半導体装置用基板。
  2. 請求項１記載の半導体装置用基板において、
    前記補強部材は、前記半導体素子と前記配線層とに電気的に接続されるキャパシタ部が内設された回路基板であることを特徴とする半導体装置用基板。
  3. 請求項２記載の半導体装置用基板において、
    前記補強部材は、前記半導体素子と前記配線層とを直接電気的に接続するビアが形成されたインターポーザであることを特徴とする半導体装置用基板。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置用基板において、
    前記補強部材は、金属よりなる当接部材を介して支持体に配設された構成であることを特徴とする半導体装置用基板。
  5. 補強部材を製造する工程と、
    前記補強部材を支持部材の開口部対応位置に設ける工程と、
    前記補強部材が設けられた前記支持部材上に、配線層を含むと共に前記支持部材と異なる材質よりなる基板本体を形成する工程と、
    前記支持部材の前記開口部対応位置に前記補強部材の外形よりも小さな開口部を形成することにより、前記補強部材の一部を露出する工程と
    を有することを特徴とする基板の製造方法。
  6. 請求項５記載の基板の製造方法において、
    前記補強部材を製造する工程は、コア部材上にキャパシタを形成する工程を含むことを特徴とする基板の製造方法。
  7. 請求項５記載の基板の製造方法において、
    前記補強部材を製造する工程は、前記コア部材を貫通するビアを形成する工程を含むことを特徴とする基板の製造方法。
  8. 請求項５乃至７のいずれか１項に記載の基板の製造方法において、
    前記補強部材は、金属製よりなる当接部材を介して前記支持部材に設けられた構成であることを特徴とする半導体装置用基板。
  9. 請求項１乃至４のいずれか１項に記載の半導体装置用基板に形成された前記開口部に、半導体素子を搭載した構成であることを特徴とする半導体装置。
JP2003072755A 2003-03-17 2003-03-17 半導体装置用基板及び基板の製造方法及び半導体装置 Pending JP2004281830A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003072755A JP2004281830A (ja) 2003-03-17 2003-03-17 半導体装置用基板及び基板の製造方法及び半導体装置
US10/800,603 US7161242B2 (en) 2003-03-17 2004-03-15 Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003072755A JP2004281830A (ja) 2003-03-17 2003-03-17 半導体装置用基板及び基板の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2004281830A true JP2004281830A (ja) 2004-10-07

Family

ID=32984716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003072755A Pending JP2004281830A (ja) 2003-03-17 2003-03-17 半導体装置用基板及び基板の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US7161242B2 (ja)
JP (1) JP2004281830A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039217A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
US7284307B2 (en) 2004-12-17 2007-10-23 Shinko Electric Industries Co., Ltd. Method for manufacturing wiring board
US7375022B2 (en) 2004-12-28 2008-05-20 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board
US7536780B2 (en) 2004-12-20 2009-05-26 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate to which semiconductor chip is mounted
JP2009130104A (ja) * 2007-11-22 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及び半導体装置及び配線基板の製造方法
JP2009141041A (ja) * 2007-12-05 2009-06-25 Shinko Electric Ind Co Ltd 電子部品実装用パッケージ
JP2010219503A (ja) * 2009-03-12 2010-09-30 Ibiden Co Ltd 半導体素子実装基板及び半導体素子実装基板の製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228814B (en) * 2003-06-26 2005-03-01 United Microelectronics Corp Parasitic capacitance-preventing dummy solder bump structure and method of making the same
US20050046016A1 (en) * 2003-09-03 2005-03-03 Ken Gilleo Electronic package with insert conductor array
US20060006529A1 (en) * 2004-07-08 2006-01-12 Min-Jer Lin Semiconductor package and method for manufacturing the same
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
JP2006106077A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp 電気光学装置及び電子機器
JP2006210852A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 表面実装型回路部品を実装する回路基板及びその製造方法
TWI286807B (en) * 2005-04-26 2007-09-11 Phoenix Prec Technology Corp Carrying structure of electronic component
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
JP2008016508A (ja) * 2006-07-03 2008-01-24 Nec Electronics Corp 半導体装置およびその製造方法
JP5107539B2 (ja) * 2006-08-03 2012-12-26 新光電気工業株式会社 半導体装置および半導体装置の製造方法
KR100807050B1 (ko) * 2006-08-23 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US20080132053A1 (en) * 2006-12-01 2008-06-05 Promos Technologies Inc. Method for Preparing an Intergrated Circuits Device Having a Reinforcement Structure
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
JP2009231635A (ja) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置及びその製造方法
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
JP5432918B2 (ja) * 2008-10-31 2014-03-05 太陽誘電株式会社 プリント配線版の製造方法
US8830689B2 (en) * 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
US8614502B2 (en) 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
WO2014066740A1 (en) 2012-10-26 2014-05-01 Element Six Technologies Us Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
US9128148B2 (en) * 2013-03-07 2015-09-08 Xilinx, Inc. Package integrity monitor with sacrificial bumps
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
JP2016029681A (ja) * 2014-07-25 2016-03-03 イビデン株式会社 多層配線板及びその製造方法
JP6665375B2 (ja) 2014-09-19 2020-03-13 インテル・コーポレーション ブリッジ型相互接続を埋め込んだ半導体パッケージ
JP6473595B2 (ja) 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
US10177130B2 (en) * 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US9659853B2 (en) * 2015-04-24 2017-05-23 Advanced Semiconductor Engineering, Inc. Double side via last method for double embedded patterned substrate
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9806061B2 (en) * 2016-03-31 2017-10-31 Altera Corporation Bumpless wafer level fan-out package
US10242964B1 (en) 2018-01-16 2019-03-26 Bridge Semiconductor Corp. Wiring substrate for stackable semiconductor assembly and stackable semiconductor assembly using the same
US10438885B1 (en) 2018-06-21 2019-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6621012B2 (en) * 2001-02-01 2003-09-16 International Business Machines Corporation Insertion of electrical component within a via of a printed circuit board
US6737742B2 (en) * 2002-09-11 2004-05-18 International Business Machines Corporation Stacked package for integrated circuits

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039217A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
US7284307B2 (en) 2004-12-17 2007-10-23 Shinko Electric Industries Co., Ltd. Method for manufacturing wiring board
US7536780B2 (en) 2004-12-20 2009-05-26 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate to which semiconductor chip is mounted
US7375022B2 (en) 2004-12-28 2008-05-20 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board
JP2009130104A (ja) * 2007-11-22 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及び半導体装置及び配線基板の製造方法
JP2009141041A (ja) * 2007-12-05 2009-06-25 Shinko Electric Ind Co Ltd 電子部品実装用パッケージ
JP2010219503A (ja) * 2009-03-12 2010-09-30 Ibiden Co Ltd 半導体素子実装基板及び半導体素子実装基板の製造方法
US8395054B2 (en) 2009-03-12 2013-03-12 Ibiden Co., Ltd. Substrate for mounting semiconductor element and method for manufacturing substrate for mounting semiconductor element

Also Published As

Publication number Publication date
US7161242B2 (en) 2007-01-09
US20040183187A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
JP2004281830A (ja) 半導体装置用基板及び基板の製造方法及び半導体装置
JP4424449B2 (ja) 部品内蔵モジュール及びその製造方法
EP0734065B1 (en) Chip sized semiconductor device and multi-chip-sized semiconductor device
US7667315B2 (en) Semiconductor device having a frame portion and an opening portion with mountable semiconductor chips therein
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US6756668B2 (en) Semiconductor package having thermal interface material (TIM)
TW498472B (en) Tape-BGA package and its manufacturing process
JPWO2007072616A1 (ja) 部品内蔵モジュールおよびその製造方法
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
JP3593833B2 (ja) 半導体装置
JP3228339B2 (ja) 半導体装置およびその製造方法
KR100838352B1 (ko) 전자 부품 수용 구조물
JP2000294723A (ja) 積層型半導体装置およびその製造方法
JP4494249B2 (ja) 半導体装置
KR19990029971A (ko) 반도체 디바이스
JP2001144245A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP2000138317A (ja) 半導体装置及びその製造方法
JP2001308258A (ja) 半導体パッケージ及びその製造方法
JP3320932B2 (ja) チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法
JP2000068322A (ja) 半導体装置及びその製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP3912445B2 (ja) 半導体装置
JP7269755B2 (ja) 電子装置および電子装置の製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP4172238B2 (ja) 電子部品の実装構造