KR100807050B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100807050B1
KR100807050B1 KR1020060080122A KR20060080122A KR100807050B1 KR 100807050 B1 KR100807050 B1 KR 100807050B1 KR 1020060080122 A KR1020060080122 A KR 1020060080122A KR 20060080122 A KR20060080122 A KR 20060080122A KR 100807050 B1 KR100807050 B1 KR 100807050B1
Authority
KR
South Korea
Prior art keywords
electrode
devices
semiconductor device
interposer
connection
Prior art date
Application number
KR1020060080122A
Other languages
English (en)
Inventor
한재원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060080122A priority Critical patent/KR100807050B1/ko
Priority to US11/834,389 priority patent/US20080048335A1/en
Priority to JP2007205015A priority patent/JP2008053708A/ja
Priority to DE102007037654A priority patent/DE102007037654A1/de
Priority to CNB2007101427894A priority patent/CN100536131C/zh
Application granted granted Critical
Publication of KR100807050B1 publication Critical patent/KR100807050B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 반도체 소자는, 인터포저(interposer)와, 인터포저 위에 적층 형성된 복수의 소자와, 복수의 소자 내에 각각 형성되며 각 소자를 관통하여 형성된 관통전극과, 각 소자 사이에 형성되며 상부 소자에 형성된 관통전극와 하부 소자에 형성된 관통전극을 연결하는 연결전극을 포함한다.
또한 본 발명에 의하면 각 소자에 형성된 관통전극은 각 소자의 접지전극과 연결된다.
또한 본 발명에 의하면 인터포저 위에 적층 형성된 복수의 소자 중에서, 최하부에 위치된 소자의 하부면에 형성된 금속막을 더 포함한다.
또한 본 발명에 의하면 인터포저 위에 적층 형성된 복수의 소자 중에서, 최하부에 위치된 소자의 하부면에 형성된 방열수단을 더 포함한다.
또한 본 발명에 따른 반도체 소자 제조방법은, 소자를 관통하는 관통전극이 형성된 복수의 소자를 형성하는 단계와, 복수의 소자를 인터포저(interposer) 위에 적층 형성하는 단계를 포함한다.
또한 본 발명에 의하면, 복수의 소자를 인터포저 위에 적층 형성하는 단계에 있어, 각 소자 사이에는 연결층을 형성하며, 연결층에 형성된 연결전극을 통하여 상부 소자와 하부 소자에 형성된 관통전극을 연결시키는 단계를 포함한다.

Description

반도체 소자 및 그 제조방법{Semiconductor device and fabricating method thereof}
도 1은 종래 반도체 소자 제조방법에 의하여 제조된 SiP(System In a Package) 형태의 반도체 소자를 개념적으로 나타낸 도면.
도 2는 본 발명에 따른 반도체 소자 제조방법에 의하여 제조된 SiP(System In a Package) 형태의 반도체 소자를 개념적으로 나타낸 도면.
도 3은 본 발명에 따른 반도체 소자 제조방법에 의하여 제조된 SiP 형태의 반도체 소자의 다른 예를 개념적으로 나타낸 도면.
도 4는 본 발명에 따른 반도체 소자 제조방법에 의하여 제조된 SiP 형태의 반도체 소자의 또 다른 예를 개념적으로 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
11... 인터포저 13... 제 1 소자
15... 제 2 소자 17... 제 3 소자
200, 300, 400... 인터포저 210, 310, 410... 제 1 소자
211, 311, 411... 제 1 관통전극 220, 320, 420... 제 1 연결층
221, 321, 421... 제 1 연결전극 230, 330, 430... 제 2 소자
231, 331, 431... 제 2 관통전극 240, 340, 440... 제 2 연결층
241, 341, 441... 제 2 연결전극 250, 350, 450... 제 3 소자
251, 351, 451... 제 3 관통전극 360... 금속막
460... 방열수단
본 발명은 반도체 소자 및 그 제조방법에 관한 것이다.
도 1은 종래 반도체 소자 제조방법에 의하여 제조된 SiP(System In a Package) 형태의 반도체 소자를 개념적으로 나타낸 도면이다.
종래 SiP 형태의 반도체 소자는, 도 1에 나타낸 바와 같이, 인터포저(interposer)(11), 제 1 소자(13), 제 2 소자(15), 제 3 소자(17)를 포함한다.
상기 제 1 내지 제 3 소자(13)(15)(17)는 예를 들어, CPU, SRAM, DRAM, Flash Memory, Logic LSI, Power IC, Control IC, Analog LSI, MM IC, CMOS RF-IC, Sensor Chip, MEMS Chip 등에서 선택된 어느 하나일 수 있다.
상기 제 1 소자(13)와 제 2 소자(15), 제 2 소자(15)와 제 3 소자(17) 간에는 각 소자 간의 신호연결을 위한 연결수단이 형성되어 있다.
이와 같은 구조를 갖는 SiP 형태의 반도체 소자의 상용화를 구현하기 위해서는 방열 문제를 해결하여야만 한다. 특히 제 2 소자(15)와 같이 중간층에 형성된 소자의 열 방출 문제는 상용화에 있어 큰 걸림돌로 지적되고 있다.
본 발명은 SiP 형태의 반도체 소자로부터 열을 용이하게 방출시킬 수 있는 반도체 소자 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자는, 인터포저(interposer); 상기 인터포저 위에 적층 형성된 복수의 소자; 상기 복수의 소자 내에 각각 형성되며, 각 소자를 관통하여 형성된 관통전극; 상기 각 소자 사이에 형성되며, 상부 소자에 형성된 관통전극와 하부 소자에 형성된 관통전극을 연결하는 연결전극; 을 포함한다.
또한 본 발명에 의하면 상기 각 소자에 형성된 관통전극은 각 소자의 접지전극과 연결된다.
또한 본 발명에 의하면 상기 인터포저 위에 적층 형성된 복수의 소자 중에서, 최하부에 위치된 소자의 하부면에 형성된 금속막을 더 포함한다.
또한 본 발명에 의하면 상기 인터포저 위에 적층 형성된 복수의 소자 중에서, 최하부에 위치된 소자의 하부면에 형성된 방열수단을 더 포함한다.
또한 본 발명에 의하면 상기 방열수단은 히트 싱크이거나 히트 파이프일 수 있다.
또한 상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자 제조방법은, 소자를 관통하는 관통전극이 형성된 복수의 소자를 형성하는 단계; 상기 복수의 소자를 인터포저(interposer) 위에 적층 형성하는 단계; 를 포함한다.
또한 본 발명에 의하면, 상기 복수의 소자를 인터포저 위에 적층 형성하는 단계에 있어, 상기 각 소자 사이에는 연결층을 형성하며, 상기 연결층에 형성된 연결전극을 통하여 상부 소자와 하부 소자에 형성된 관통전극을 연결시키는 단계를 포함한다.
또한 본 발명에 의하면 상기 각 소자에 형성된 관통전극은 각 소자의 접지전극과 연결되도록 형성된다.
또한 본 발명에 의하면 상기 복수의 소자를 형성하는 단계에 있어, 상기 인터포저 위에 적층 형성될 복수의 소자 중에서, 최하부에 위치될 소자의 하부면에 금속막을 형성하는 단계를 더 포함한다.
또한 본 발명에 의하면 상기 복수의 소자를 형성하는 단계에 있어, 상기 인터포저 위에 적층 형성될 복수의 소자 중에서, 최하부에 위치될 소자의 하부면에 방열수단을 형성하는 단계를 더 포함한다.
또한 본 발명에 의하면 상기 방열수단은 히트 싱크이거나 히트 파이프일 수 있다.
이와 같은 본 발명에 의하면 SiP 형태의 반도체 소자로부터 열을 용이하게 방출시킬 수 있는 장점이 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.
도 2는 본 발명에 따른 반도체 소자 제조방법에 의하여 제조된 SiP(System In a Package) 형태의 반도체 소자를 개념적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자는, 도 2에 나타낸 바와 같이, 인터포저(200), 제 1 소자(210), 제 2 소자(230), 제 3 소자(250)를 포함한다. 상기 반도체 소자는 상기 제 1 소자(210)를 관통하는 제 1 관통전극(211), 상기 제 2 소자(230)를 관통하는 제 2 관통전극(231), 상기 제 3 소자(250)를 관통하는 제 3 관통전극(251)을 포함한다.
또한 본 발명에 따른 반도체 소자는 상기 제 1 소자(210)와 상기 제 2 소자(230)를 연결하는 제 1 연결층(220), 상기 제 2 소자(230)와 상기 제 3 소자(250)를 연결하는 제 2 연결층(240)을 포함한다. 상기 제 1 연결층(220)에는 제 1 연결전극(221)이 형성되어 있으며, 상기 제 2 연결층(240)에는 제 2 연결전극(241)이 형성되어 있다. 상기 제 1 연결전극(221)에 의하여 상기 제 1 소자(210)와 제 2 소자(230)가 전기적으로 연결되며, 상기 제 2 연결전극(241)에 의하여 상기 제 2 소자(230)와 제 3 소자(250)가 전기적으로 연결된다. 상기 제 1 연결전극(221)은 상기 제 1 관통전극(211)과 제 2 관통전극(231)을 연결시킬 수 있으며, 상기 제 2 연결전극(241)은 상기 제 2 관통전극(231)과 제 3 관통전극(251)을 연결 시킬 수 있다.
이와 같은 구조로 적층된 SiP 형태의 반도체 소자는 최상부에 형성된 소자와 최하부에 형성된 소자가 전기적으로 모두 연결될 수 있게 된다. 이러한 연결 구조를 통하여 각 소자는 외부로 열을 방출시킬 수 있게 된다. 특히 중간층에 형성된 소자에 발생되는 열을 효율적으로 방출시킬 수 있게 된다.
한편, 모든 반도체 소자에는 접지전극이 형성되어 있다. 따라서, 상기 제 1 내지 제 3 소자(210)(230)(250)에 형성된 접지전극을 전기적으로 연결시킴으로써, 각 소자에서 발생되는 열을 효율적으로 방출시킬 수 있게 된다. 또한 각 접지전극에는 동일한 전압이 인가되는 것이므로, 전기적인 신호의 흐름 및 동작에도 전혀 문제가 발생되지 않게 된다. 상기 제 1 관통전극(211)은 상기 제 1 소자(210)에 구비된 접지전극과 연결되며, 상기 제 2 관통전극(231)은 상기 제 2 소자(230)에 구비된 접지전극과 연결되며, 상기 제 3 관통전극(251)은 상기 제 3 소자(250)에 구비된 접지전극과 연결되도록 형성될 수 있다.
또한, 상기 제 1 소자(210)에는 제 1 관통전극(211)을 형성하지 않을 수도 있으나, 각 소자에서 발생되는 열을 보다 효율적으로 방출시키기 위한 하나의 방안으로 상기 제 1 관통전극(211)을 형성한 것이다.
상기 관통전극은 반도체 기판에 대한 패턴공정, 식각공정, 메탈형성 공정, CMP 공정 등을 순차적으로 진행함으로써 형성될 수 있다. 이와 같은 공정은 이미 공지된 것으로서 본 발명의 주요 관심사가 아니므로 여기서는 그 상세한 설명은 생략하기로 한다.
이때, 상기 관통전극은 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. 상기 관통전극은 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 증착될 수 있다. 또한, 상기 관통전극의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
이상에서는 제 1 내지 제 3 소자(210)(230)(250)가 적층 형성된 SiP 형태의 반도체 소자에 대하여 설명하였으나, 상기 적층되는 소자의 숫자는 다양하게 변형될 수 있는 것이다. 상기 각 소자는 예를 들어, CPU, SRAM, DRAM, Flash Memory, Logic LSI, Power IC, Control IC, Analog LSI, MM IC, CMOS RF-IC, Sensor Chip, MEMS Chip 등에서 선택된 어느 하나일 수 있다.
또한 본 발명에 따른 반도체 소자 제조방법에 의하면, 소자를 관통하는 관통전극이 형성된 복수의 소자를 형성하는 단계와, 복수의 소자를 인터포저(interposer) 위에 적층 형성하는 단계를 포함한다. 또한 본 발명에 따른 반도체 소자 제조방법에 의하면, 복수의 소자를 인터포저 위에 적층 형성하는 단계에 있어, 각 소자 사이에는 연결층을 형성하며, 연결층에 형성된 연결전극을 통하여 상부 소자와 하부 소자에 형성된 관통전극을 연결시키는 단계를 포함한다.
그리고, 각 소자에서 발생되는 열을 더욱 효율적으로 방출시키기 위한 방안으로 도 3에 나타낸 바와 같은 구조를 갖는 반도체 소자를 제조할 수 있다. 도 3은 본 발명에 따른 반도체 소자 제조방법에 의하여 제조된 SiP 형태의 반도체 소자의 다른 예를 개념적으로 나타낸 도면이다.
본 발명의 다른 예에 따른 반도체 소자는, 도 3에 나타낸 바와 같이, 인터포저(300), 제 1 소자(310), 제 2 소자(330), 제 3 소자(350)를 포함한다. 상기 반도체 소자는 상기 제 1 소자(310)를 관통하는 제 1 관통전극(311), 상기 제 2 소자(330)를 관통하는 제 2 관통전극(331), 상기 제 3 소자(350)를 관통하는 제 3 관통전극(351)을 포함한다.
또한 본 발명에 따른 반도체 소자는 상기 제 1 소자(310)와 상기 제 2 소자(330)를 연결하는 제 1 연결층(320), 상기 제 2 소자(330)와 상기 제 3 소자(350)를 연결하는 제 2 연결층(340)을 포함한다. 상기 제 1 연결층(320)에는 제 1 연결전극(321)이 형성되어 있으며, 상기 제 2 연결층(340)에는 제 2 연결전극(341)이 형성되어 있다. 상기 제 1 연결전극(321)에 의하여 상기 제 1 소자(310)와 제 2 소자(330)가 전기적으로 연결되며, 상기 제 2 연결전극(341)에 의하여 상기 제 2 소자(330)와 제 3 소자(350)가 전기적으로 연결된다. 상기 제 1 연결전극(321)은 상기 제 1 관통전극(311)과 제 2 관통전극(331)을 연결시킬 수 있으며, 상기 제 2 연결전극(341)은 상기 제 2 관통전극(331)과 제 3 관통전극(351)을 연결시킬 수 있다.
이와 같은 구조로 적층된 SiP 형태의 반도체 소자는 최상부에 형성된 소자와 최하부에 형성된 소자가 전기적으로 모두 연결될 수 있게 된다. 이러한 연결 구조를 통하여 각 소자는 외부로 열을 방출시킬 수 있게 된다. 특히 중간층에 형성된 소자에 발생되는 열을 효율적으로 방출시킬 수 있게 된다.
한편, 모든 반도체 소자에는 접지전극이 형성되어 있다. 따라서, 상기 제 1 내지 제 3 소자(310)(330)(350)에 형성된 접지전극을 전기적으로 연결시킴으로써, 각 소자에서 발생되는 열을 효율적으로 방출시킬 수 있게 된다. 또한 각 접지전극에는 동일한 전압이 인가되는 것이므로, 전기적인 신호의 흐름 및 동작에도 전혀 문제가 발생되지 않게 된다. 상기 제 1 관통전극(311)은 상기 제 1 소자(310)에 구비된 접지전극과 연결되며, 상기 제 2 관통전극(331)은 상기 제 2 소자(330)에 구비된 접지전극과 연결되며, 상기 제 3 관통전극(351)은 상기 제 3 소자(350)에 구비된 접지전극과 연결되도록 형성될 수 있다.
그리고, 상기 제 1 소자(310)의 하부면에는 별도의 금속막(360)이 형성되어 있다. 상기 금속막(360)은 상기 제 1 소자(310)의 하부면에 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 형성될 수 있다. 이에 따라, 상기 금속막(360)은 관통전극을 통하여 각 소자에 연결될 수 있으며, 각 소자에서 발생되는 열을 더욱 효율적으로 방출할 수 있게 된다.
그리고, 각 소자에서 발생되는 열을 더욱 효율적으로 방출시키기 위한 방안으로 도 4에 나타낸 바와 같은 구조를 갖는 반도체 소자를 제조할 수 있다. 도 4는 본 발명에 따른 반도체 소자 제조방법에 의하여 제조된 SiP 형태의 반도체 소자의 또 다른 예를 개념적으로 나타낸 도면이다.
본 발명의 또 다른 예에 따른 반도체 소자는, 도 4에 나타낸 바와 같이, 인터포저(400), 제 1 소자(410), 제 2 소자(430), 제 3 소자(450)를 포함한다. 상기 반도체 소자는 상기 제 1 소자(410)를 관통하는 제 1 관통전극(411), 상기 제 2 소자(430)를 관통하는 제 2 관통전극(431), 상기 제 3 소자(450)를 관통하는 제 3 관 통전극(451)을 포함한다.
또한 본 발명에 따른 반도체 소자는 상기 제 1 소자(410)와 상기 제 2 소자(430)를 연결하는 제 1 연결층(420), 상기 제 2 소자(430)와 상기 제 3 소자(450)를 연결하는 제 2 연결층(440)을 포함한다. 상기 제 1 연결층(420)에는 제 1 연결전극(421)이 형성되어 있으며, 상기 제 2 연결층(440)에는 제 2 연결전극(441)이 형성되어 있다. 상기 제 1 연결전극(421)에 의하여 상기 제 1 소자(410)와 제 2 소자(430)가 전기적으로 연결되며, 상기 제 2 연결전극(441)에 의하여 상기 제 2 소자(430)와 제 3 소자(450)가 전기적으로 연결된다. 상기 제 1 연결전극(421)은 상기 제 1 관통전극(411)과 제 2 관통전극(431)을 연결시킬 수 있으며, 상기 제 2 연결전극(441)은 상기 제 2 관통전극(431)과 제 3 관통전극(451)을 연결시킬 수 있다.
이와 같은 구조로 적층된 SiP 형태의 반도체 소자는 최상부에 형성된 소자와 최하부에 형성된 소자가 전기적으로 모두 연결될 수 있게 된다. 이러한 연결 구조를 통하여 각 소자는 외부로 열을 방출시킬 수 있게 된다. 특히 중간층에 형성된 소자에 발생되는 열을 효율적으로 방출시킬 수 있게 된다.
한편, 모든 반도체 소자에는 접지전극이 형성되어 있다. 따라서, 상기 제 1 내지 제 3 소자(410)(430)(450)에 형성된 접지전극을 전기적으로 연결시킴으로써, 각 소자에서 발생되는 열을 효율적으로 방출시킬 수 있게 된다. 또한 각 접지전극에는 동일한 전압이 인가되는 것이므로, 전기적인 신호의 흐름 및 동작에도 전혀 문제가 발생되지 않게 된다. 상기 제 1 관통전극(411)은 상기 제 1 소자(410)에 구 비된 접지전극과 연결되며, 상기 제 2 관통전극(431)은 상기 제 2 소자(430)에 구비된 접지전극과 연결되며, 상기 제 3 관통전극(451)은 상기 제 3 소자(450)에 구비된 접지전극과 연결되도록 형성될 수 있다.
그리고, 상기 제 1 소자(410)의 하부면에는 별도의 방열수단(460)이 형성되어 있다. 상기 방열수단(460)은 관통전극을 통하여 각 소자에 연결될 수 있으며, 각 소자에서 발생되는 열을 더욱 효율적으로 방출할 수 있게 된다. 상기 방열수단(460)은 히트싱크(heat sink)일 수도 있으며, 히트 파이프(heat pipe)일 수도 있다.
또한 상기 제 1 소자와 인터포저 사이에 냉각물질이 들어갈 수 있는 관을 제공한 후 접촉시키는 방안을 통하여 열방출을 보다 원활하게 진행시킬 수도 있다.
이상의 설명에서와 같이 본 발명에 따른 반도체 소자 및 그 제조방법에 의하면, SiP 형태의 반도체 소자로부터 열을 용이하게 방출시킬 수 있는 장점이 있다.

Claims (13)

  1. 인터포저(interposer);
    상기 인터포저 위에 적층 형성된 복수의 소자;
    상기 복수의 소자 내에 각각 형성되며, 각 소자를 관통하여 형성된 관통전극;
    상기 각 소자 사이에 형성되며, 상부 소자에 형성된 관통전극와 하부 소자에 형성된 관통전극을 연결하는 연결전극;
    을 포함하며,
    상기 각 소자에 형성된 관통전극은 각 소자의 접지전극과 연결된 것을 특징으로 하는 반도체 소자.
  2. 삭제
  3. 제 1항에 있어서,
    상기 인터포저 위에 적층 형성된 복수의 소자 중에서, 최하부에 위치된 소자의 하부면에 형성된 금속막을 더 포함하는 것을 특징으로 하는 반도체 소자.
  4. 제 1항에 있어서,
    상기 인터포저 위에 적층 형성된 복수의 소자 중에서, 최하부에 위치된 소자 의 하부면에 형성된 방열수단을 더 포함하는 것을 특징으로 하는 반도체 소자.
  5. 제 4항에 있어서,
    상기 방열수단은 히트 싱크인 것을 특징으로 하는 반도체 소자.
  6. 제 4항에 있어서,
    상기 방열수단은 히트 파이프인 것을 특징으로 하는 반도체 소자.
  7. 소자를 관통하는 관통전극이 형성된 복수의 소자를 형성하는 단계;
    상기 복수의 소자를 인터포저(interposer) 위에 적층 형성하는 단계;
    를 포함하며,
    상기 각 소자에 형성된 관통전극은 각 소자의 접지전극과 연결되도록 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
  8. 제 7항에 있어서,
    상기 복수의 소자를 인터포저 위에 적층 형성하는 단계에 있어,
    상기 각 소자 사이에는 연결층을 형성하며, 상기 연결층에 형성된 연결전극을 통하여 상부 소자와 하부 소자에 형성된 관통전극을 연결시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  9. 삭제
  10. 제 7항에 있어서,
    상기 복수의 소자를 형성하는 단계에 있어,
    상기 인터포저 위에 적층 형성될 복수의 소자 중에서, 최하부에 위치될 소자의 하부면에 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  11. 제 7항에 있어서,
    상기 복수의 소자를 형성하는 단계에 있어,
    상기 인터포저 위에 적층 형성될 복수의 소자 중에서, 최하부에 위치될 소자의 하부면에 방열수단을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  12. 제 11항에 있어서,
    상기 방열수단은 히트 싱크인 것을 특징으로 하는 반도체 소자 제조방법.
  13. 제 11항에 있어서,
    상기 방열수단은 히트 파이프인 것을 특징으로 하는 반도체 소자 제조방법.
KR1020060080122A 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법 KR100807050B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060080122A KR100807050B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법
US11/834,389 US20080048335A1 (en) 2006-08-23 2007-08-06 Semiconductor device
JP2007205015A JP2008053708A (ja) 2006-08-23 2007-08-07 半導体素子及びその製造方法
DE102007037654A DE102007037654A1 (de) 2006-08-23 2007-08-09 Halbleiterbauelement
CNB2007101427894A CN100536131C (zh) 2006-08-23 2007-08-23 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060080122A KR100807050B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100807050B1 true KR100807050B1 (ko) 2008-02-25

Family

ID=39112607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060080122A KR100807050B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법

Country Status (5)

Country Link
US (1) US20080048335A1 (ko)
JP (1) JP2008053708A (ko)
KR (1) KR100807050B1 (ko)
CN (1) CN100536131C (ko)
DE (1) DE102007037654A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011888B1 (ko) 2008-11-17 2011-02-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20160051310A (ko) * 2014-11-03 2016-05-11 삼성전기주식회사 센서 패키지 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4577688B2 (ja) * 2005-05-09 2010-11-10 エルピーダメモリ株式会社 半導体チップ選択方法、半導体チップ及び半導体集積回路装置
JP4766143B2 (ja) 2008-09-15 2011-09-07 株式会社デンソー 半導体装置およびその製造方法
US8748206B2 (en) * 2010-11-23 2014-06-10 Honeywell International Inc. Systems and methods for a four-layer chip-scale MEMS device
JP2014054718A (ja) * 2012-09-14 2014-03-27 Seiko Epson Corp 電子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176137A (ja) 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
KR20050120280A (ko) * 2004-06-18 2005-12-22 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
JP2006165320A (ja) 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250794A (ja) * 1990-02-28 1991-11-08 Chichibu Fuji:Kk 半導体装置
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP2004179504A (ja) * 2002-11-28 2004-06-24 Seiko Epson Corp 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器
JP2004281830A (ja) * 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
TWI288448B (en) * 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
JP2006165073A (ja) * 2004-12-03 2006-06-22 Hitachi Ulsi Systems Co Ltd 半導体装置およびその製造方法
JP4086068B2 (ja) * 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
US7709943B2 (en) * 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
US20070126085A1 (en) * 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP4799157B2 (ja) * 2005-12-06 2011-10-26 エルピーダメモリ株式会社 積層型半導体装置
JP4708176B2 (ja) * 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
KR100737162B1 (ko) * 2006-08-11 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7504283B2 (en) * 2006-12-18 2009-03-17 Texas Instruments Incorporated Stacked-flip-assembled semiconductor chips embedded in thin hybrid substrate
KR101465948B1 (ko) * 2007-12-27 2014-12-10 삼성전자주식회사 웨이퍼 레벨 스택 패키지 및 웨이퍼 레벨 스택 패키지 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176137A (ja) 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
KR20050120280A (ko) * 2004-06-18 2005-12-22 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
JP2006165320A (ja) 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011888B1 (ko) 2008-11-17 2011-02-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20160051310A (ko) * 2014-11-03 2016-05-11 삼성전기주식회사 센서 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
CN100536131C (zh) 2009-09-02
CN101131996A (zh) 2008-02-27
US20080048335A1 (en) 2008-02-28
DE102007037654A1 (de) 2008-08-14
JP2008053708A (ja) 2008-03-06

Similar Documents

Publication Publication Date Title
KR100737162B1 (ko) 반도체 소자 및 그 제조방법
US7649249B2 (en) Semiconductor device, stacked structure, and manufacturing method
TW202020999A (zh) 半導體裝置及半導體封裝
KR100881199B1 (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
TWI816919B (zh) 具有散熱結構的堆疊式半導體封裝件
US20130119547A1 (en) Integrated circuit device including through-silicon via structure having offset interface
US12087696B2 (en) Semiconductor package
KR100807050B1 (ko) 반도체 소자 및 그 제조방법
US20240186290A1 (en) Semiconductor package
US20170047309A1 (en) Fabricating method of semiconductor device
KR100789571B1 (ko) 반도체 소자 및 그 제조방법
KR20210094329A (ko) 반도체 패키지, 및 이를 가지는 패키지 온 패키지
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
US20220359469A1 (en) Semiconductor package, and a package on package type semiconductor package having the same
KR100783276B1 (ko) 반도체 소자 및 그 제조방법
KR20220042634A (ko) 반도체 패키지
KR100816243B1 (ko) 반도체 소자 및 그 제조방법
US11824023B2 (en) Semiconductor chip and semiconductor package including the same
US20240113057A1 (en) Semiconductor package
US20240222330A1 (en) Semiconductor package
US20230061418A1 (en) Semiconductor package and method of manufacturing same
US20240250072A1 (en) Semiconductor package
US20240355803A1 (en) Semiconductor packages and methods for forming the same
US20230060513A1 (en) Semiconductor package
JP2024036297A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee