TWI816919B - 具有散熱結構的堆疊式半導體封裝件 - Google Patents

具有散熱結構的堆疊式半導體封裝件 Download PDF

Info

Publication number
TWI816919B
TWI816919B TW108138397A TW108138397A TWI816919B TW I816919 B TWI816919 B TW I816919B TW 108138397 A TW108138397 A TW 108138397A TW 108138397 A TW108138397 A TW 108138397A TW I816919 B TWI816919 B TW I816919B
Authority
TW
Taiwan
Prior art keywords
die
semiconductor package
heat dissipation
stacked semiconductor
dissipation layer
Prior art date
Application number
TW108138397A
Other languages
English (en)
Other versions
TW202103276A (zh
Inventor
崔福奎
金鍾薰
金基範
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW202103276A publication Critical patent/TW202103276A/zh
Application granted granted Critical
Publication of TWI816919B publication Critical patent/TWI816919B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一種堆疊式半導體封裝件包括：第一晶粒；第二晶粒，其堆疊在第一晶粒的表面上；散熱層，其設置在所述表面上；隔熱層，其設置在所述表面上以覆蓋散熱層和第一晶粒；散熱器，其設置在第二晶粒上；以及導熱結構，其在所述表面上沿橫向方向與第二晶粒間隔開，以將散熱層連接到散熱器。

Description

具有散熱結構的堆疊式半導體封裝件
本公開總體上涉及一種半導體封裝件，更具體地，涉及一種具有散熱結構的堆疊式半導體封裝件。 相關申請的交叉引用
本申請主張於2019年7月3日提交的韓國專利申請No. 10-2019-0079779的優先權，其全部內容通過引用併入本文。
通常，每個半導體封裝件被配置成包括基板和安裝在基板上的半導體晶片。半導體晶片可以藉由諸如凸塊或導線的連接器電連接到基板。
最近，根據對半導體封裝件的更高性能和更高整合度的需求，已經提出了在基板上堆疊多個半導體晶片的半導體封裝件的各種結構。例如，存在一種使用矽通孔（TSV）技術在基板上三維地將多個半導體晶片彼此電連接的技術。同時，根據上述半導體封裝件的更高性能和更高整合度的趨勢，還對在涉及半導體封裝件的操作期間進行有效散熱的方法進行了研究。
根據本公開的一個實施方式，提供了一種堆疊式半導體封裝件。堆疊式半導體封裝件可以包括：第一晶粒；第二晶粒，其堆疊在第一晶粒的表面上；散熱層，其設置在所述表面上；隔熱層，其設置在所述表面上以覆蓋散熱層和第一晶粒；散熱器，其設置在第二晶粒上；以及導熱結構，其在所述表面上沿橫向方向與第二晶粒間隔開，以將散熱層連接到散熱器。
根據本公開的另一實施方式，提供了一種堆疊式半導體封裝件。堆疊式半導體封裝件可以包括：第一晶粒；散熱層，其設置在第一晶粒的表面上以覆蓋第一晶粒的至少一部分；第二晶粒，其堆疊在所述表面上並且藉由連接結構連接到第一晶粒；隔熱層，其設置在所述表面上以覆蓋連接結構、散熱層和第一晶粒；散熱器，其設置在第二晶粒上；以及導熱結構，其在所述表面上沿橫向方向與第二晶粒間隔開，以將散熱層連接到散熱器。
本文使用的術語可以對應於考慮到它們在實施方式中的功能而選擇的詞語，並且根據實施方式所屬領域的通常知識者，可以對術語的含義進行不同解釋。如果進行了詳細定義，則可以根據定義來解釋術語。除非另有定義，否則本文使用的術語（包括技術術語和科學術語）具有與實施方式所屬領域的通常知識者通常理解的含義相同的含義。
應當理解，儘管可能在本文中使用術語“第一”、“第二”、“第三”等來描述各種元件，但這些元件不應受到這些術語的限制。這些術語僅用於區分一個元件和另一元件，而不用於僅定義元件本身或表示特定順序。
還應理解，當一個元件或層被稱為在另一元件或層“之上”、“上方”、“下方”，“之下”或“外部”時，該元件或層可以直接接觸另一元件或層，或者也可存在中間元件或層。應該以類似的方式來解釋用於描述元件或層之間的關係的其它詞語（例如，“在……之間”與“直接在……之間”，或“與……相鄰”與“與……直接相鄰”）。
諸如“之下”、“下方”、“下”、“上方”、“上”、“頂”和“底”等的空間相對術語可用於按照圖中所示來描述一個元件和/或特徵與另一元件和/或特徵的關係。應當理解，空間相對的術語旨在包括除了圖中所示的取向之外的裝置在使用和/或操作中的不同取向。例如，當翻轉附圖中的裝置時，被描述為在其它元件或特徵下方和/或之下的元件將取向為在該其它元件或特徵上方。裝置可以以其它方式取向（旋轉90度或其它取向），並且對本文使用的空間相對描述應進行相應解釋。
本文描述的半導體封裝件可以包括電子裝置，例如半導體晶片。半導體晶片可以藉由使用晶粒切割製程將諸如晶片的半導體基板分離成多片來獲得。半導體晶片可對應於記憶體晶片、邏輯晶片（包括特殊應用積體電路（ASIC）晶片）或系統晶片（SoC）。記憶體晶片可以包括整合在半導體基板上的動態隨機存取記憶體（DRAM）電路、靜態隨機存取記憶體（SRAM）電路、NAND型快閃記憶體電路、NOR型快閃記憶體電路、磁性隨機存取記憶體（MRAM）電路、電阻隨機存取記憶體（ReRAM）電路、鐵電隨機存取記憶體（FeRAM）電路或相變隨機存取記憶體（PcRAM）電路。邏輯晶片可以包括整合在半導體基板上的邏輯電路。半導體晶片可以根據其（在晶粒切割製程之後的）形狀而被稱為半導體晶粒。
半導體封裝件可以包括其上安裝有半導體晶片的封裝基板。封裝基板可以包括至少一層積體電路圖案，並且可以被稱為印刷電路板（PCB）。封裝基板通常可以被稱為基板。
半導體封裝件可以用於各種通信系統，例如移動電話、與生物技術或醫療保健相關的電子系統或可穿戴電子系統。
在整個說明書中，相同的附圖標記表示相同的元件。即使沒有參照附圖提及或描述某個附圖標記，也可以參照另一附圖提及或描述該附圖標記。此外，即使附圖中未示出某個附圖標記，也可以參照其它附圖來提及或描述該附圖標記。
圖1是示出根據本公開的一個實施方式的堆疊式半導體封裝件1的截面圖。
參照圖1，堆疊式半導體封裝件1可以包括第一晶粒100、堆疊在第一晶粒100上的第二晶粒200、設置在第一晶粒100的表面上的散熱層144、設置在散熱層144上以覆蓋散熱層144和第一晶粒100的隔熱層146、設置在第二晶粒200上的散熱器（heat sink）170以及將散熱層144連接到散熱器170的導熱結構150。散熱層144可以設置成覆蓋第一晶粒100的至少一部分。
在一個實施方式中，堆疊式半導體封裝件1還可以包括絕緣層142，其設置在第一晶粒100和散熱層144之間。此外，堆疊式半導體封裝件1還可以包括將第二晶粒200和導熱結構150掩埋在第一晶粒100和散熱器170之間的模製層（mold layer）148。
第一晶粒100可以包括積體電路。積體電路可以包括例如應用於主動元件和被動元件的類比電路或數位電路。積體電路可以包括至少一個導電層和一個絕緣層。
第一晶粒100可以包括第一表面100S1和第二表面100S2。第一晶粒上焊墊110可以設置在第一表面100S1上以與第二晶粒200連接，並且第一晶粒下焊墊120可以設置在第二表面100S2上以與另一基板或另一封裝件連接。在一個實施方式中，第一晶粒100可以具有貫孔電極130，其將第一晶粒上焊墊100連接到第一晶粒下焊墊120。貫孔電極130可以包括例如矽通孔（TSV）。
在一個實施方式中，與第二晶粒200相比，第一晶粒100可以是高發熱元件。這裡，術語“高發熱元件”是相對概念。當半導體封裝件包括多個半導體晶粒時，如果在工作期間一個半導體晶粒與其它半導體晶粒相比產生相對更多的熱量，則可以將其稱為高發熱元件。相反，如果在工作期間一個半導體晶粒與其它半導體晶粒相比產生相對更少的熱量，則可以將其稱為低發熱元件。例如，當半導體封裝件包括基於處理器的晶粒和記憶體晶粒時，執行邏輯操作的基於處理器的晶粒可以是高發熱元件，這是因為在系統工作期間需要連續操作，基於處理器的晶粒使用大量的功率。儲存數據的記憶體晶粒可以是低發熱元件，其使用較少的功率，這是因為在儲存和維持數據的同時，僅在處理器的請求下輸入和輸出數據。
因此，在本公開的一個實施方式中，第一晶粒100可以包括處理器，並且第二晶粒200可以包括至少一個記憶體晶片。處理器可以是執行邏輯操作的邏輯晶片、結合邏輯操作和各種功能的應用處理器（AP）或系統晶片（SoC）等。記憶體晶片可以是例如動態隨機存取記憶體（DRAM）晶片、靜態隨機存取記憶體（SRAM）晶片、NAND型快閃記憶體晶片、NOR型快閃記憶體晶片、磁性隨機存取記憶體（MRAM）晶片、電阻隨機存取記憶體（ReRAM）晶片、鐵電隨機存取記憶體（FeRAM）晶片或相變隨機存取記憶體（PcRAM）晶片。在該實施方式中，第二晶粒200被顯示為兩層堆疊式結構，其中下晶片200a和上晶片200b堆疊。然而，本發明不限於此。在另一實施方式中，第二晶粒200可以具有多層堆疊式結構，其中堆疊了三個或更多個記憶體晶片。在另一實施方式中，當第一晶粒100包括系統晶片（SoC）時，第二晶粒200可以包括作為相比於第一晶粒100的更少發熱的元件的各種系統半導體晶片。系統半導體晶片可以是例如邏輯晶片或ASIC晶片。
參照圖1，第二晶粒200可以設置在第一晶粒100的區域上。也就是說，第一晶粒100的表面積可以大於第二晶粒200的表面積。第二晶粒200可以包括下晶片200a和堆疊在下晶片200a上的上晶片200b。下晶片200a和上晶片200b可以是同類（homogeneous）晶片。然而，在一些其它實施方式中，下晶片200a和上晶片200b可以是異類晶片。
第二晶粒200的下晶片200a可以具有第一表面200aS1和第二表面200aS2。下晶片上焊墊210a可以設置在第一表面200aS1上以與上晶片200b接合，並且下晶片下焊墊220a可以設置在第二表面200aS2上以與第一晶粒100接合。此外，下晶片200a可以具有下晶片貫孔電極230a，其連接下晶片上焊墊210a和下晶片下焊墊220a。下晶片貫孔電極230a可以包括例如矽通孔（TSV）。下晶片200a可以藉由第一連接結構310連接到第一晶粒100。第一連接結構310可以包括凸塊（bumper）或焊球。更具體地，第一連接結構310可以設置在第一晶粒上焊墊110和下晶片下焊墊220a之間。
第二晶粒200的上晶片200b可以具有第一表面200bS1和第二表面200bS2。上晶片上焊墊210b可以設置在第一表面200bS1上，並且上晶片下焊墊220b可以設置在第二表面200bS2上，以與下晶片200a接合。此外，上晶片200b可以具有上晶片貫孔電極230b，其連接上晶片上焊墊210b和上晶片下焊墊220b。上晶片貫孔電極230b可以包括例如矽通孔（TSV）。上晶片200b可以藉由第二連接結構320連接到下晶片200a。第二連接結構320可以包括凸塊。更具體地，第二連接結構320可以設置在下晶片上焊墊210a和上晶片下焊墊220b之間。
散熱器170可以設置在第二晶粒200上。散熱器170可以包括金屬、合金、碳纖維或其兩者或更多者的組合。例如，金屬可以包括鋁（Al）或銅（Cu）等。散熱器170可以具有板170a和設置在板170a上的多個突起170b。突起170b可以增加散熱器170的表面積，以提高散熱效率。熱界面材料160可以設置在第二晶粒200和散熱器170之間。熱界面材料160可以降低第二晶粒200和散熱器170的接觸熱阻（thermal contact resistance）。藉由降低接觸熱阻，可以提高從第二晶粒200到散熱器170的散熱效率。例如，熱界面材料160可以包括聚合物樹脂。此外，熱界面材料160可以包括熱脂、導熱反應性化合物、導熱彈性體或聚合物黏合膜等。
如上所述，下晶片200a可以藉由下晶片下焊墊220a、下晶片貫孔電極230a、下晶片上焊墊210a、第二連接結構320、上晶片下焊墊220b、上晶片貫孔電極230b和上晶片上焊墊210b電連接到上晶片200b。由於下晶片下焊墊220a、下晶片貫孔電極230a、下晶片上焊墊210a、第二連接結構320、上晶片下焊墊220b、上晶片貫孔電極230b和上晶片上焊墊210b由金屬或合金製成，所以下晶片200a和上晶片200b中產生的熱量可以經由熱界面材料160傳遞到散熱器170，熱界面材料160藉由上晶片上焊墊210b連接到上晶片200b。
再次參照圖1，絕緣層142可以設置在第一晶粒100的第一表面100S1上。絕緣層142的上表面可以與第一晶粒上焊墊110的上表面共面。絕緣層142可以設置成在橫向方向上圍繞第一晶粒上焊墊110。絕緣層142可以使第一晶粒100和散熱層144電絕緣。在其它實施方式中，當散熱層144是電絕緣體時，絕緣層142可以省略。然而，在本實施方式中，散熱層144不與第一晶粒100的第一表面100S1直接接觸。
散熱層144可以設置在絕緣層142上。散熱層144可以用於在平行於第一表面100S1的方向上傳導從第一晶粒100產生的熱量。藉由這種方式，散熱層144可以使來自作為高發熱元件的第一晶粒100的熱量的流動分佈為沿橫向方向遠離第二晶粒20。從第一晶粒100向第二晶粒200的熱量的橫向傳遞減輕了第二晶粒200上的熱負荷。當熱量移動到設置在第二晶粒200上方的散熱器170時，沿橫向方向分佈的熱量可以被排放到外部。然而，熱量也可以經由導熱結構150藉由封裝件的側壁表面144S排放到外部，這將在後面詳細描述。
散熱層144可以包括金屬、合金、碳纖維或其兩者或更多者的組合。例如，金屬可以包括鋁（Al）或銅（Cu）等。散熱層144可以電浮接。也就是說，散熱層144可以設置成與第一晶粒100和第二晶粒200的電路佈線分離。
散熱層144可以設置成覆蓋第一晶粒100的至少一部分，並且絕緣層142設置在其間。隨著散熱層144覆蓋的表面積增加，散熱層144的散熱效率也可以增加。此外，散熱層144可以設置在第一晶粒100的第一表面100S1上，以朝向第一晶粒100的邊緣延伸。
此外，散熱層144可以在橫向方向上與連接結構310隔開預定距離。如將在後文描述的圖3和圖4所示，連接結構310可以穿透散熱層144以設置在選擇性地暴露絕緣層142和第一晶粒上焊墊110的開口10中。在一個實施方式中，散熱層144可以比連接結構310具有更高的熱導率。
本文針對諸如預定距離之類的參數所使用的詞語“預定”表示在將參數用於處理或算法之前確定參數的值。對於一些實施方式，在處理或算法開始之前確定參數的值。在其它實施方式中，在處理或算法進行期間並且在參數被用於處理或算法中之前確定參數的值。
再次參照圖1，隔熱層146可以設置在第一晶粒100的第一表面100S1上，以覆蓋散熱層144和第一晶粒100。在一個實施方式中，隔熱層146可以設置成覆蓋第一晶粒100的第一表面100S1的至少一部分、散熱層144和連接結構310。隔熱層146的頂表面146S可以與下晶片200a的第二表面200aS2基本共面。隔熱層146可以插入在第一晶粒100和第二晶粒200之間。更具體地，隔熱層146可以設置在第一晶粒100的第一表面100S1和下晶片210a的第二表面200aS2之間的空間中。
隔熱層146可以抑制從高發熱元件的第一晶粒100所產生的熱量在垂直於第一晶粒100的第一表面100S1的方向上傳導。也就是說，隔熱層146可以防止第一晶粒100的熱量傳遞到第二晶粒200，從而降低第二晶粒200的熱負荷。隨著隔熱層146覆蓋的表面積增加，從第一晶粒100沿垂直方向的熱傳導的抑制率可以增加。隔熱層146可以包括具有低熱導率的材料。在一個實施方式中，隔熱層146可以包括氧化物、氮化物或氮氧化物等。在另一實施方式中，隔熱層146可以包括聚合物，例如矽樹脂或環氧樹脂。
再次參照圖1，導熱結構150可以設置在第一晶粒100的第一表面100S1上，並且與第二晶粒200相鄰。導熱結構150可以連接散熱層144和熱界面材料160，以在散熱層144和散熱器170之間產生熱傳遞路徑。在一個實施方式中，導熱結構150可以包括具有預定橫截面積和高度的導熱柱。導熱結構150可以在垂直於第一晶粒100的第一表面100S1的方向上導熱。導熱結構150可以包括金屬、合金、碳纖維或其兩者或更多者的組合。例如，金屬可以包括鋁（Al）或銅（Cu）等。
此外，模製層148可以設置在第一晶粒100和散熱器170之間，以掩埋第二晶粒200和導熱結構150。模製層148可以包括已知的環氧模塑料（EMC）。換句話說，導熱結構150可以藉由模製層148和隔熱層146與散熱層144接觸。由於導熱結構150比模製層148和隔熱層146具有更高的熱導率，所以從第一晶粒100傳導到散熱層144的熱量可以藉由導熱結構150傳遞到散熱器170。
圖2是示出根據本公開的一個實施方式的堆疊式半導體封裝件1的散熱路徑的截面圖。
參照圖1和圖2，在第一晶粒100中產生的熱量可以傳遞到設置在第一晶粒100的第一表面100S1上的散熱層144。傳遞到散熱層144的熱量可以在平行於第一表面100S1的方向上沿散熱層144移動。然後，熱量可以在垂直於第一表面100S1的方向上沿導熱結構150移動。最後，熱量可以經由熱界面材料160傳遞到散熱器170，然後被排放到外部。這樣，在圖2中，第一路徑H100被顯示為從第一晶粒100到散熱器170而不經過第二晶粒200的熱傳遞路徑的示例。在一些情況下，第一晶粒100中產生的熱量可以經由第一晶粒100的貫孔電極130、第一晶粒上焊墊110、第一連接結構310和下晶片下焊墊220a傳遞到第二晶粒200。然而，基於散熱層144的厚度或形狀，散熱層144可以被配置為比第一連接結構310具有更高的熱導率，從而抑制了從第一晶粒100到第二晶粒200的熱傳遞。在一些其它實施方式中，沿散熱層144平行於第一表面100S1移動的熱量可以藉由半導體封裝件的側壁表面144S被排放到外部。
此外，在第二晶粒200中產生的熱量可以經由下晶片下焊墊220a、下晶片貫孔電極230a、下晶片上焊墊210a、第二連接結構320、上晶片下焊墊220b、上晶片貫孔電極230b和上晶片上焊墊210b中的至少一個移動到熱界面材料160。在熱量到達熱界面材料160之後，熱量於是可以最終傳遞到散熱器170。這樣，在圖2中，第二路徑H200被示為從第二晶粒200到散熱器170的熱傳遞路徑的示例。
如上所述，根據本公開的一個實施方式，在堆疊式半導體封裝件1中，第一晶粒100和第二晶粒200的散熱路徑可以彼此分離。因此，可以減少堆疊在高發熱元件第一晶粒100的頂部的第二晶粒200的熱負荷。結果，可以提高堆疊式半導體封裝件1中的半導體晶片的工作可靠性。例如，可以避免第一晶粒100中產生的熱量傳遞到第二晶粒200的現象，當所增加的來自第一晶粒100的熱量使第二晶粒200的溫度升高超過可接受的限度時，這種現象導致第二晶粒200的工作特性變差。這種工作特性可以包括例如DRAM裝置的刷新特性或NAND記憶體裝置的保持時間等。
圖3是示出根據本公開的一個實施方式的堆疊式半導體封裝件1的第一晶粒100的第一表面100S1上的結構的平面圖。更具體地，圖3示意性顯示出了設置在第一晶粒100的第一表面100S1上的散熱層144a的形狀。散熱層144a可以對應於上面參照圖1和圖2描述的堆疊式半導體封裝件的散熱層144。
參照圖3，散熱層144a可以設置在絕緣層142上。同時，將第一晶粒100連接到下晶片（圖1的200a）的第一連接結構310可以設置在穿透散熱層144a的開口10中。參照圖1至圖3，開口10可以選擇性地暴露第一晶粒上焊墊110和絕緣層142。如圖1所示，第一連接結構310可以在第一晶粒上焊墊110上沿橫向方向與散熱層144a隔開。
第一連接結構310可以密集地佈置在第一晶粒100的中央區域。此外，除了佈置有第一連接結構310的中央區域之外的其它區域可以被散熱層144a覆蓋。隨著由散熱層144a覆蓋的區域的面積增加，通過散熱層144a的散熱效率也可以增加。
圖4是示出根據本公開的另一實施方式的堆疊式半導體封裝件1的第一晶粒100的第一表面100S1上的結構的平面圖。更具體地，圖4示意性顯示出了設置在第一晶粒100的第一表面100S1上的散熱層144b的形狀。
與圖3的散熱層144a相比，圖4的散熱層144b還可以包括開口20。開口20可以形成在除了佈置有第一連接結構310的中央區域之外的其它區域中。開口20可以用於緩解散熱層144b和絕緣層142之間的熱應力，從而防止散熱層144b與絕緣層142分離。例如，當絕緣層142和隔熱層146由聚合物材料形成並且散熱層144b由金屬形成時，層間結合強度可能不足，並且可能發生剝離。由於絕緣層142和隔熱層146透過開口而直接且牢固地彼此接觸，因此可以克服由於結合力缺乏而導致的缺陷。開口20可以基於熱應力的大小而形成為各種尺寸和密度。
如上所述，本公開的各種實施方式可以提供散熱結構，其中在第二晶粒堆疊在第一晶粒上的堆疊式半導體封裝件中，作為較高發熱元件的第一晶粒中產生的熱量可以藉由散熱器或封裝件側壁表面有效地被排放到外部而不會經過第二晶粒。因此，可以提高堆疊式半導體封裝件中的半導體晶片的工作可靠性。
出於說明的目的，上面已經公開了本發明構思的實施方式。本領域普通技術人員將會理解，在不脫離所附請求項中公開的發明構思的範圍和精神的情況下，可以進行各種修改、添加和替換。
1:堆疊式半導體封裝件 10:開口 100:第一晶粒 100S1:第一表面 100S2:第二表面 110:第一晶粒上焊墊 120:第一晶粒下焊墊 130:貫孔電極 142:絕緣層 144:散熱層 144a:散熱層 144b:散熱層 144S:側壁表面 146:隔熱層 146S:頂表面 148:模製層 150:導熱結構 160:熱界面材料 170:散熱器 170a:板 170b:突起 200:第二晶粒 200a:下晶片 200aS1:第一表面 200aS2:第二表面 200b:上晶片 200bS1:第一表面 200bS2:第二表面 210a:下晶片上焊墊 210b:上晶片上焊墊 220a:下晶片下焊墊 220b:上晶片下焊墊 230a:下晶片貫孔電極 230b:上晶片貫孔電極 310:第一連接結構 320:第二連接結構 H100:第一路徑 H200:第二路徑
圖1是示出根據本公開的一個實施方式的堆疊式半導體封裝件的截面圖。 圖2是示出根據本公開的一個實施方式的堆疊式半導體封裝件的散熱路徑的截面圖。 圖3是示出根據本公開的一個實施方式的堆疊式半導體封裝件的第一晶粒的第一表面上的結構的平面圖。 圖4是示出根據本公開的另一實施方式的堆疊式半導體封裝件的第一晶粒的第一表面上的結構的平面圖。
1:堆疊式半導體封裝件
10:開口
100:第一晶粒
100S1:第一表面
100S2:第二表面
110:第一晶粒上焊墊
120:第一晶粒下焊墊
130:貫孔電極
142:絕緣層
144:散熱層
144S:側壁表面
146:隔熱層
146S:頂表面
148:模製層
150:導熱結構
160:熱界面材料
170:散熱器
170a:板
170b:突起
200:第二晶粒
200a:下晶片
200aS1:第一表面
200aS2:第二表面
200b:上晶片
200bS1:第一表面
200bS2:第二表面
210a:下晶片上焊墊
210b:上晶片上焊墊
220a:下晶片下焊墊
220b:上晶片下焊墊
230a:下晶片貫孔電極
230b:上晶片貫孔電極
310:第一連接結構
320:第二連接結構

Claims (20)

  1. 一種堆疊式半導體封裝件，該堆疊式半導體封裝件包括：第一晶粒；第二晶粒，該第二晶粒堆疊在所述第一晶粒的表面上；散熱層，該散熱層設置在所述表面上；隔熱層，該隔熱層設置在所述表面上以覆蓋所述散熱層和所述第一晶粒；散熱器，該散熱器設置在所述第二晶粒上；導熱結構，該導熱結構在所述表面上沿橫向方向與所述第二晶粒間隔開，以將所述散熱層連接到所述散熱器；以及模製層，該模製層將所述第二晶粒和所述導熱結構掩埋在所述第一晶粒和所述散熱器之間。
  2. 根據請求項1所述的堆疊式半導體封裝件，其中，所述散熱層被設置成覆蓋所述第一晶粒的至少一部分。
  3. 根據請求項1所述的堆疊式半導體封裝件，其中，所述散熱層設置在所述表面上以朝向所述第一晶粒的邊緣延伸，並且其中，所述隔熱層插入在所述第一晶粒和所述第二晶粒之間。
  4. 根據請求項1所述的堆疊式半導體封裝件，其中，所述第一晶粒和所述第二晶粒藉由連接結構彼此耦合，並且其中，所述散熱層在橫向方向上與所述連接結構間隔開。
  5. 根據請求項1所述的堆疊式半導體封裝件，其中，所述散熱層包括金屬、合金和碳纖維中的至少一種。
  6. 根據請求項1所述的堆疊式半導體封裝件，其中，所述第一晶粒和所述第二晶粒當中的每一個都包括電路佈線，並且其中，所述散熱層被電浮接並且與所述電路佈線分離。
  7. 根據請求項6所述的堆疊式半導體封裝件，該堆疊式半導體封裝件還包括：絕緣層，該絕緣層設置在所述第一晶粒和所述散熱層之間。
  8. 根據請求項1所述的堆疊式半導體封裝件，其中，與所述第二晶粒相比，所述第一晶粒是更高發熱的元件。
  9. 根據請求項8所述的堆疊式半導體封裝件，其中，所述第一晶粒包括處理器，並且其中，所述第二晶粒包括至少一個記憶體晶片。
  10. 根據請求項9所述的堆疊式半導體封裝件，其中，所述至少一個記憶體晶片具有貫孔電極。
  11. 根據請求項1所述的堆疊式半導體封裝件，其中，所述隔熱層的上表面與所述第二晶粒的下表面共面。
  12. 根據請求項1所述的堆疊式半導體封裝件，其中，所述導熱結構包括：導電柱，該導電柱具有預定橫截面積和高度。
  13. 根據請求項1所述的堆疊式半導體封裝件，其中，所述散熱層包括被配置為補償熱應力的開口。
  14. 一種堆疊式半導體封裝件，該堆疊式半導體封裝件包括：第一晶粒；散熱層，該散熱層設置在所述第一晶粒的表面上以覆蓋所述第一晶粒的至少一部分；第二晶粒，該第二晶粒堆疊在所述表面上並且藉由連接結構連接到所述第一晶粒；隔熱層，該隔熱層設置在所述表面上以覆蓋所述連接結構、所述散熱層和所 述第一晶粒；散熱器，該散熱器設置在所述第二晶粒上；導熱結構，該導熱結構在所述表面上沿橫向方向與所述第二晶粒隔開，以將所述散熱層連接到所述散熱器；以及模製層，該模製層將所述第二晶粒和所述導熱結構掩埋在所述第一晶粒和所述散熱器之間。
  15. 根據請求項14所述的堆疊式半導體封裝件，其中，所述散熱層設置在所述表面上以朝向所述第一晶粒的邊緣延伸，並且其中，所述隔熱層插入在所述第一晶粒和所述第二晶粒之間。
  16. 根據請求項14所述的堆疊式半導體封裝件，其中，所述隔熱層的上表面與所述第二晶粒的下表面共面。
  17. 根據請求項14所述的堆疊式半導體封裝件，該堆疊式半導體封裝件還包括：絕緣層，該絕緣層設置在所述第一晶粒和所述散熱層之間。
  18. 根據請求項14所述的堆疊式半導體封裝件，其中，所述第一晶粒和所述第二晶粒中的每一個都包括電路佈線，並且其中，所述散熱層被電浮接並且與所述電路佈線分離。
  19. 根據請求項14所述的堆疊式半導體封裝件，其中，所述導熱結構包括：導電柱，該導電柱具有預定橫截面積和高度。
  20. 根據請求項14所述的堆疊式半導體封裝件，其中，所述第一晶粒和所述第二晶粒藉由連接結構彼此耦合，並且其中，所述散熱層在橫向方向上與所述連接結構間隔開。
TW108138397A 2019-07-03 2019-10-24 具有散熱結構的堆疊式半導體封裝件 TWI816919B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0079779 2019-07-03
KR1020190079779A KR102643069B1 (ko) 2019-07-03 2019-07-03 열 방출 구조를 포함하는 적층 반도체 패키지

Publications (2)

Publication Number Publication Date
TW202103276A TW202103276A (zh) 2021-01-16
TWI816919B true TWI816919B (zh) 2023-10-01

Family

ID=73919546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138397A TWI816919B (zh) 2019-07-03 2019-10-24 具有散熱結構的堆疊式半導體封裝件

Country Status (4)

Country Link
US (1) US11114362B2 (zh)
KR (1) KR102643069B1 (zh)
CN (1) CN112185909A (zh)
TW (1) TWI816919B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11960438B2 (en) * 2020-09-08 2024-04-16 Rambus Inc. Methods and circuits for streaming data to processing elements in stacked processor-plus-memory architecture
US11908767B2 (en) * 2021-01-13 2024-02-20 Mediatek Inc. Semiconductor package structure
US11477915B2 (en) * 2021-01-14 2022-10-18 Quanta Computer Inc. Systems for cooling electronic components in a sealed computer chassis
TWI765778B (zh) * 2021-07-14 2022-05-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302445A1 (en) * 2008-06-09 2009-12-10 Stats Chippac, Ltd. Method and Apparatus for Thermally Enhanced Semiconductor Package
TW201013443A (en) * 2008-06-10 2010-04-01 Bradley J Winter Systems, devices, and methods for semiconductor device temperature management
TW201013988A (en) * 2008-06-30 2010-04-01 Bridgelux Inc Light emitting device having a transparent thermally conductive layer
KR101069499B1 (ko) * 2009-10-05 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20140084444A1 (en) * 2012-09-21 2014-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Dissipation Through Seal Rings in 3DIC Structure
TW201709459A (zh) * 2015-06-23 2017-03-01 Invensas Corp 具有內嵌跡線互連的層疊中介層和封裝
TW201721769A (zh) * 2015-12-03 2017-06-16 晶元光電股份有限公司 一種半導體封裝結構及其製造方法
US20180190617A1 (en) * 2016-12-31 2018-07-05 Intel Corporation Heat removal between top and bottom die interface
TW201830606A (zh) * 2016-09-20 2018-08-16 聯發科技股份有限公司 半導體封裝結構及其形成方法
TW201832328A (zh) * 2017-02-15 2018-09-01 聯發科技股份有限公司 半導體封裝結構

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101153222B1 (ko) * 2010-12-20 2012-06-07 한국과학기술원 적층 칩 패키지, 이를 포함하는 반도체 모듈 및 적층 칩 패키지의 제조 방법
KR102237978B1 (ko) * 2014-09-11 2021-04-09 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR102527409B1 (ko) * 2016-12-19 2023-05-02 에스케이하이닉스 주식회사 칩들 사이에 열 전달 블록을 배치한 반도체 패키지 및 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302445A1 (en) * 2008-06-09 2009-12-10 Stats Chippac, Ltd. Method and Apparatus for Thermally Enhanced Semiconductor Package
TW201013443A (en) * 2008-06-10 2010-04-01 Bradley J Winter Systems, devices, and methods for semiconductor device temperature management
TW201013988A (en) * 2008-06-30 2010-04-01 Bridgelux Inc Light emitting device having a transparent thermally conductive layer
KR101069499B1 (ko) * 2009-10-05 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20140084444A1 (en) * 2012-09-21 2014-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Dissipation Through Seal Rings in 3DIC Structure
TW201709459A (zh) * 2015-06-23 2017-03-01 Invensas Corp 具有內嵌跡線互連的層疊中介層和封裝
TW201721769A (zh) * 2015-12-03 2017-06-16 晶元光電股份有限公司 一種半導體封裝結構及其製造方法
TW201830606A (zh) * 2016-09-20 2018-08-16 聯發科技股份有限公司 半導體封裝結構及其形成方法
US20180190617A1 (en) * 2016-12-31 2018-07-05 Intel Corporation Heat removal between top and bottom die interface
TW201832328A (zh) * 2017-02-15 2018-09-01 聯發科技股份有限公司 半導體封裝結構

Also Published As

Publication number Publication date
KR102643069B1 (ko) 2024-03-05
US11114362B2 (en) 2021-09-07
US20210005527A1 (en) 2021-01-07
CN112185909A (zh) 2021-01-05
KR20210004027A (ko) 2021-01-13
TW202103276A (zh) 2021-01-16

Similar Documents

Publication Publication Date Title
TWI816919B (zh) 具有散熱結構的堆疊式半導體封裝件
US10665571B2 (en) Semiconductor package
KR101361828B1 (ko) 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US11887841B2 (en) Semiconductor packages
US20150221625A1 (en) Semiconductor package having a dissipating plate
KR101739939B1 (ko) 반도체 장치의 제조 방법
TW202020999A (zh) 半導體裝置及半導體封裝
KR20200061228A (ko) 반도체 패키지
KR20180052351A (ko) 적층 반도체 패키지
US11145637B2 (en) Semiconductor package including a substrate having two silicon layers formed on each other
TW201428936A (zh) 將中央處理單元／圖形處理單元／邏輯晶片嵌入疊合式封裝結構基板之方法
TW201834169A (zh) 封裝結構、在封裝中傳遞熱量的方法及積體電路晶片
US11581257B2 (en) Semiconductor package
KR100807050B1 (ko) 반도체 소자 및 그 제조방법
US11688656B2 (en) Interposer and semiconductor package including the same
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
KR20100058168A (ko) 반도체 소자 패키지 및 그 제조 방법
TWI834469B (zh) 半導體封裝及其製造方法
US20230119548A1 (en) Semiconductor chip and semiconductor package
KR20230043271A (ko) 반도체 칩 및 반도체 패키지
TW202145457A (zh) 包含堆疊基板的半導體裝置及製造半導體裝置之方法
KR20230033074A (ko) 반도체 패키지 및 그 제조 방법
TW202403979A (zh) 半導體封裝及其製造方法
KR20220151485A (ko) 반도체 패키지 및 이를 포함하는 패키지 온 패키지 형태의 반도체 패키지