CN112185909A - 具有散热结构的层叠半导体封装 - Google Patents

具有散热结构的层叠半导体封装 Download PDF

Info

Publication number
CN112185909A
CN112185909A CN201911094137.7A CN201911094137A CN112185909A CN 112185909 A CN112185909 A CN 112185909A CN 201911094137 A CN201911094137 A CN 201911094137A CN 112185909 A CN112185909 A CN 112185909A
Authority
CN
China
Prior art keywords
die
semiconductor package
stacked semiconductor
heat
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911094137.7A
Other languages
English (en)
Inventor
崔福奎
金钟薰
金基范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112185909A publication Critical patent/CN112185909A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

具有散热结构的层叠半导体封装。一种层叠半导体封装包括：第一管芯；第二管芯，其层叠在第一管芯的表面上；散热层，其设置在所述表面上；隔热层，其设置在所述表面上以覆盖散热层和第一管芯；散热器，其设置在第二管芯上；以及导热结构，其在所述表面上沿横向方向与第二管芯隔开，以将散热层连接到散热器。

Description

具有散热结构的层叠半导体封装
技术领域
本公开总体上涉及一种半导体封装，更具体地，涉及一种具有散热结构的层叠半导体封装。
背景技术
通常，每个半导体封装被配置成包括基板和安装在基板上的半导体芯片。半导体芯片可以通过诸如凸块或导线的连接器电连接到基板。
最近，根据对半导体封装的更高性能和更高集成度的需求，已经提出了在基板上层叠多个半导体芯片的半导体封装的各种结构。例如，存在一种使用硅通孔(TSV)技术在基板上三维地将多个半导体芯片彼此电连接的技术。同时，根据上述半导体封装的更高性能和更高集成度的趋势，还对在涉及半导体封装的操作期间进行有效散热的方法进行了研究。
发明内容
根据本公开的一个实施方式，提供了一种层叠半导体封装。层叠半导体封装可以包括：第一管芯；第二管芯，其层叠在第一管芯的表面上；散热层，其设置在所述表面上；隔热层，其设置在所述表面上以覆盖散热层和第一管芯；散热器，其设置在第二管芯上；以及导热结构，其在所述表面上沿横向方向与第二管芯隔开，以将散热层连接到散热器。
根据本公开的另一实施方式，提供了一种层叠半导体封装。层叠半导体封装可以包括：第一管芯；散热层，其设置在第一管芯的表面上以覆盖第一管芯的至少一部分；第二管芯，其层叠在所述表面上并且通过连接结构连接到第一管芯；隔热层，其设置在所述表面上以覆盖连接结构、散热层和第一管芯；散热器，其设置在第二管芯上；以及导热结构，其在所述表面上沿横向方向与第二管芯隔开，以将散热层连接到散热器。
附图说明
图1是示出根据本公开的一个实施方式的层叠半导体封装的截面图。
图2是示出根据本公开的一个实施方式的层叠半导体封装的散热路径的截面图。
图3是示出根据本公开的一个实施方式的层叠半导体封装的第一管芯的第一表面上的结构的平面图。
图4是示出根据本公开的另一实施方式的层叠半导体封装的第一管芯的第一表面上的结构的平面图。
具体实施方式
本文使用的术语可以对应于考虑到它们在实施方式中的功能而选择的词语，并且根据实施方式所属领域的普通技术人员，可以对术语的含义进行不同解释。如果进行了详细定义，则可以根据定义来解释术语。除非另有定义，否则本文使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。
应当理解，尽管可能在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件和另一元件，而不用于仅定义元件本身或表示特定顺序。
还应理解，当一个元件或层被称为在另一元件或层“之上”、“上方”、“下方”，“之下”或“外部”时，该元件或层可以直接接触另一元件或层，或者也可存在中间元件或层。应该以类似的方式来解释用于描述元件或层之间的关系的其它词语(例如，“在……之间”与“直接在……之间”，或“与……相邻”与“与……直接相邻”)。
诸如“之下”、“下方”、“下”、“上方”、“上”、“顶”和“底”等的空间相对术语可用于按照图中所示来描述一个元件和/或特征与另一元件和/或特征的关系。应当理解，空间相对的术语旨在包括除了图中所示的取向之外的装置在使用和/或操作中的不同取向。例如，当翻转附图中的装置时，被描述为在其它元件或特征下方和/或之下的元件将取向为在该其它元件或特征上方。装置可以以其它方式取向(旋转90度或其它取向)，并且对本文使用的空间相对描述应进行相应解释。
本文描述的半导体封装可以包括电子装置，例如半导体芯片。半导体芯片可以通过使用管芯锯切工艺将诸如晶片的半导体基板分离成多片来获得。半导体芯片可对应于存储芯片、逻辑芯片(包括专用集成电路(ASIC)芯片)或片上系统(SoC)。存储芯片可以包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存存储器电路、NOR型闪存存储器电路、磁性随机存取存储器(MRAM)电路、电阻随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可以包括集成在半导体基板上的逻辑电路。半导体芯片可以根据其(在管芯锯切工艺之后的)形状而被称为半导体管芯。
半导体封装可以包括其上安装有半导体芯片的封装基板。封装基板可以包括至少一层集成电路图案，并且可以被称为印刷电路板(PCB)。封装基板通常可以被称为基板。
半导体封装可以用于各种通信系统，例如移动电话、与生物技术或医疗保健相关的电子系统或可穿戴电子系统。
在整个说明书中，相同的附图标记表示相同的元件。即使没有参照附图提及或描述某个附图标记，也可以参照另一附图提及或描述该附图标记。此外，即使附图中未示出某个附图标记，也可以参照其它附图来提及或描述该附图标记。
图1是示出根据本公开的一个实施方式的层叠半导体封装1的截面图。
参照图1，层叠半导体封装1可以包括第一管芯100、层叠在第一管芯100上的第二管芯200、设置在第一管芯100的表面上的散热层144、设置在散热层144上以覆盖散热层144和第一管芯100的隔热层146、设置在第二管芯200上的散热器(heat sink)170以及将散热层144连接到散热器170的导热结构150。散热层144可以设置成覆盖第一管芯100的至少一部分。
在一个实施方式中，层叠半导体封装1还可以包括绝缘层142，其设置在第一管芯100和散热层144之间。此外，层叠半导体封装1还可以包括将第二管芯200和导热结构150掩埋在第一管芯100和散热器170之间的模制层(mold layer)148。
第一管芯100可以包括集成电路。集成电路可以包括例如应用于有源器件和无源器件的模拟电路或数字电路。集成电路可以包括至少一个导电层和一个绝缘层。
第一管芯100可以包括第一表面100S1和第二表面100S2。第一管芯上焊盘110可以设置在第一表面100S1上以与第二管芯200连接，并且第一管芯下焊盘120可以设置在第二表面100S2上以与另一基板或另一封装连接。在一个实施方式中，第一管芯100可以具有穿通电极130，其将第一管芯上焊盘100连接到第一管芯下焊盘120。穿通电极130可以包括例如硅通孔(TSV)。
在一个实施方式中，与第二管芯200相比，第一管芯100可以是高发热元件。这里，术语“高发热元件”是相对概念。当半导体封装包括多个半导体管芯时，如果在工作期间一个半导体管芯与其它半导体管芯相比产生相对更多的热量，则可以将其称为高发热元件。相反，如果在工作期间一个半导体管芯与其它半导体管芯相比产生相对更少的热量，则可以将其称为低发热元件。例如，当半导体封装包括基于处理器的管芯和存储器管芯时，执行逻辑操作的基于处理器的管芯可以是高发热元件，这是因为在系统工作期间需要连续操作，基于处理器的管芯使用大量的功率。存储数据的存储器管芯可以是低发热元件，其使用较少的功率，这是因为在存储和维持数据的同时，仅在处理器的请求下输入和输出数据。
因此，在本公开的一个实施方式中，第一管芯100可以包括处理器，并且第二管芯200可以包括至少一个存储芯片。处理器可以是执行逻辑操作的逻辑芯片、结合逻辑操作和各种功能的应用处理(AP)或片上系统(SoC)等。存储芯片可以是例如动态随机存取存储器(DRAM)芯片、静态随机存取存储器(SRAM)芯片、NAND型闪存存储器芯片、NOR型闪存存储器芯片、磁性随机存取存储器(MRAM)芯片、电阻随机存取存储器(ReRAM)芯片、铁电随机存取存储器(FeRAM)芯片或相变随机存取存储器(PcRAM)芯片。在该实施方式中，第二管芯200被示为两层层叠结构，其中下芯片200a和上芯片200b层叠。然而，本发明不限于此。在另一实施方式中，第二管芯200可以具有多层层叠结构，其中层叠了三个或更多个存储芯片。在另一实施方式中，当第一管芯100包括片上系统(SoC)时，第二管芯200可以包括作为相比于第一管芯100的更少发热的元件的各种系统半导体芯片。系统半导体芯片可以是例如逻辑芯片或ASIC芯片。
参照图1，第二管芯200可以设置在第一管芯100的区域上。也就是说，第一管芯100的表面积可以大于第二管芯200的表面积。第二管芯200可以包括下芯片200a和层叠在下芯片200a上的上芯片200b。下芯片200a和上芯片200b可以是同类(homogeneous)芯片。然而，在一些其它实施方式中，下芯片200a和上芯片200b可以是异类芯片。
第二管芯200的下芯片200a可以具有第一表面200aS1和第二表面200aS2。下芯片上焊盘210a可以设置在第一表面200aS1上以与上芯片200b接合，并且下芯片下焊盘220a可以设置在第二表面200aS2上以与第一管芯100接合。此外，下芯片200a可以具有下芯片穿通电极230a，其连接下芯片上焊盘210a和下芯片下焊盘220a。下芯片穿通电极230a可以包括例如硅通孔(TSV)。下芯片200a可以通过第一连接结构310连接到第一管芯100。第一连接结构310可以包括凸块(bumper)或焊球。更具体地，第一连接结构310可以设置在第一管芯上焊盘110和下芯片下焊盘220a之间。
第二管芯200的上芯片200b可以具有第一表面200bS1和第二表面200bS2。上芯片上焊盘210b可以设置在第一表面200bS1上，并且上芯片下焊盘220b可以设置在第二表面200bS2上，以与下芯片200a接合。此外，上芯片200b可以具有上芯片穿通电极230b，其连接上芯片上焊盘210b和上芯片下焊盘220b。上芯片穿通电极230b可以包括例如硅通孔(TSV)。上芯片200b可以通过第二连接结构320连接到下芯片200a。第二连接结构320可以包括凸块。更具体地，第二连接结构320可以设置在下芯片上焊盘210a和上芯片下焊盘220b之间。
散热器170可以设置在第二管芯200上。散热器170可以包括金属、合金、碳纤维或其两者或更多者的组合。例如，金属可以包括铝(Al)或铜(Cu)等。散热器170可以具有板170a和设置在板170a上的多个突起170b。突起170b可以增加散热器170的表面积，以提高散热效率。热界面材料160可以设置在第二管芯200和散热器170之间。热界面材料160可以降低第二管芯200和散热器170的接触热阻(thermal contact resistance)。通过降低接触热阻，可以提高从第二管芯200到散热器170的散热效率。例如，热界面材料160可以包括聚合物树脂。此外，热界面材料160可以包括热脂、导热反应性化合物、导热弹性体或聚合物粘合膜等。
如上所述，下芯片200a可以通过下芯片下焊盘220a、下芯片穿通电极230a、下芯片上焊盘210a、第二连接结构320、上芯片下焊盘220b、上芯片穿通电极230b和上芯片上焊盘210b电连接到上芯片200b。由于下芯片下焊盘220a、下芯片穿通电极230a、下芯片上焊盘210a、第二连接结构320、上芯片下焊盘220b、上芯片穿通电极230b和上芯片上焊盘210b由金属或合金制成，所以下芯片200a和上芯片200b中产生的热量可以经由热界面材料160传递到散热器170，热界面材料160通过上芯片上焊盘210b连接到上芯片200b。
再次参照图1，绝缘层142可以设置在第一管芯100的第一表面100S1上。绝缘层142的上表面可以与第一管芯上焊盘110的上表面共面。绝缘层142可以设置成在横向方向上围绕第一管芯上焊盘110。绝缘层142可以使第一管芯100和散热层144电绝缘。在其它实施方式中，当散热层144是电绝缘体时，绝缘层142可以省略。然而，在本实施方式中，散热层144不与第一管芯100的第一表面100S1直接接触。
散热层144可以设置在绝缘层142上。散热层144可以用于在平行于第一表面100S1的方向上传导从第一管芯100产生的热量。通过这种方式，散热层144可以使来自作为高发热元件的第一管芯100的热量的流动分布为沿横向方向远离第二管芯20。从第一管芯100向第二管芯200的热量的横向传递减轻了第二管芯200上的热负荷。当热量移动到设置在第二管芯200上方的散热器170时，沿横向方向分布的热量可以被排放到外部。然而，热量也可以经由导热结构150通过封装侧壁表面144S排放到外部，这将在后面详细描述。
散热层144可以包括金属、合金、碳纤维或其两者或更多者的组合。例如，金属可以包括铝(Al)或铜(Cu)等。散热层144可以电浮置。也就是说，散热层144可以设置成与第一管芯100和第二管芯200的电路布线分离。
散热层144可以设置成覆盖第一管芯100的至少一部分，并且绝缘层142设置在其间。随着散热层144覆盖的表面积增加，散热层144的散热效率也可以增加。此外，散热层144可以设置在第一管芯100的第一表面100S1上，以朝向第一管芯100的边缘延伸。
此外，散热层144可以在横向方向上与连接结构310隔开预定距离。如将在后文描述的图3和图4所示，连接结构310可以穿透散热层144以设置在选择性地暴露绝缘层142和第一管芯上焊盘110的开口10中。在一个实施方式中，散热层144可以比连接结构310具有更高的热导率。
本文针对诸如预定距离之类的参数所使用的词语“预定”表示在将参数用于处理或算法之前确定参数的值。对于一些实施方式，在处理或算法开始之前确定参数的值。在其它实施方式中，在处理或算法进行期间并且在参数被用于处理或算法中之前确定参数的值。
再次参照图1，隔热层146可以设置在第一管芯100的第一表面100S1上，以覆盖散热层144和第一管芯100。在一个实施方式中，隔热层146可以设置成覆盖第一管芯100的第一表面100S1的至少一部分、散热层144和连接结构310。隔热层146的顶表面146S可以与下芯片200a的第二表面200aS2基本共面。隔热层146可以插入在第一管芯100和第二管芯200之间。更具体地，隔热层146可以设置在第一管芯100的第一表面100S1和下芯片210a的第二表面200aS2之间的空间中。
隔热层146可以抑制从作为高发热元件的第一管芯100产生的热量在垂直于第一管芯100的第一表面100S1的方向上传导。也就是说，隔热层146可以防止第一管芯100的热量传递到第二管芯200，从而降低第二管芯200的热负荷。随着隔热层146覆盖的表面积增加，从第一管芯100沿垂直方向的热传导的抑制率可以增加。隔热层146可以包括具有低热导率的材料。在一个实施方式中，隔热层146可以包括氧化物、氮化物或氮氧化物等。在另一实施方式中，隔热层146可以包括聚合物，例如硅树脂或环氧树脂。
再次参照图1，导热结构150可以设置在第一管芯100的第一表面100S1上，并且与第二管芯200相邻。导热结构150可以连接散热层144和热界面材料160，以在散热层144和散热器170之间产生热传递路径。在一个实施方式中，导热结构150可以包括具有预定横截面积和高度的导热柱。导热结构150可以在垂直于第一管芯100的第一表面100S1的方向上导热。导热结构150可以包括金属、合金、碳纤维或其两者或更多者的组合。例如，金属可以包括铝(Al)或铜(Cu)等。
此外，模制层148可以设置在第一管芯100和散热器170之间，以掩埋第二管芯200和导热结构150。模制层148可以包括已知的环氧模塑料(EMC)。换句话说，导热结构150可以通过模制层148和隔热层146与散热层144接触。由于导热结构150比模制层148和隔热层146具有更高的热导率，所以从第一管芯100传导到散热层144的热量可以通过导热结构150传递到散热器170。
图2是示出根据本公开的一个实施方式的层叠半导体封装1的散热路径的截面图。
参照图1和图2，在第一管芯100中产生的热量可以传递到设置在第一管芯100的第一表面100S1上的散热层144。传递到散热层144的热量可以在平行于第一表面100S1的方向上沿散热层144移动。然后，热量可以在垂直于第一表面100S1的方向上沿导热结构150移动。最后，热量可以经由热界面材料160传递到散热器170，然后被排放到外部。这样，在图2中，第一路径H100被示为从第一管芯100到散热器170而不经过第二管芯200的热传递路径的示例。在一些情况下，第一管芯100中产生的热量可以经由第一管芯100的穿通电极130、第一管芯上焊盘110、第一连接结构310和下芯片下焊盘220a传递到第二管芯200。然而，基于散热层144的厚度或形状，散热层144可以被配置为比第一连接结构310具有更高的热导率，从而抑制了从第一管芯100到第二管芯200的热传递。在一些其它实施方式中，沿散热层144平行于第一表面100S1移动的热量可以通过半导体封装的侧壁表面144S被排放到外部。
此外，在第二管芯200中产生的热量可以经由下芯片下焊盘220a、下芯片穿通电极230a、下芯片上焊盘210a、第二连接结构320、上芯片下焊盘220b、上芯片穿通电极230b和上芯片上焊盘210b中的至少一个移动到热界面材料160。在热量到达热界面材料160之后，热量于是可以最终传递到散热器170。这样，在图2中，第二路径H200被示为从第二管芯200到散热器170的热传递路径的示例。
如上所述，根据本公开的一个实施方式，在层叠半导体封装1中，第一管芯100和第二管芯200的散热路径可以彼此分离。因此，可以减少层叠在高发热元件第一管芯100的顶部的第二管芯200的热负荷。结果，可以提高层叠半导体封装1中的半导体芯片的工作可靠性。例如，可以避免第一管芯100中产生的热量传递到第二管芯200的现象，当所增加的来自第一管芯100的热量使第二管芯200的温度升高超过可接受的限度时，这种现象导致第二管芯200的工作特性变差。这种工作特性可以包括例如DRAM装置的刷新特性或NAND存储器装置的保持时间等。
图3是示出根据本公开的一个实施方式的层叠半导体封装1的第一管芯100的第一表面100S1上的结构的平面图。更具体地，图3示意性示出了设置在第一管芯100的第一表面100S1上的散热层144a的形状。散热层144a可以对应于上面参照图1和图2描述的层叠半导体封装的散热层144。
参照图3，散热层144a可以设置在绝缘层142上。同时，将第一管芯100连接到下芯片(图1的200a)的第一连接结构310可以设置在穿透散热层144a的开口10中。参照图1至图3，开口10可以选择性地暴露第一管芯上焊盘110和绝缘层142。如图1所示，第一连接结构310可以在第一管芯上焊盘110上沿横向方向与散热层144a隔开。
第一连接结构310可以密集地布置在第一管芯100的中央区域。此外，除了布置有第一连接结构310的中央区域之外的其它区域可以被散热层144a覆盖。随着由散热层144a覆盖的区域的面积增加，通过散热层144a的散热效率也可以增加。
图4是示出根据本公开的另一实施方式的层叠半导体封装1的第一管芯100的第一表面100S1上的结构的平面图。更具体地，图4示意性示出了设置在第一管芯100的第一表面100S1上的散热层144b的形状。
与图3的散热层144a相比，图4的散热层144b还可以包括开口20。开口20可以形成在除了布置有第一连接结构310的中央区域之外的其它区域中。开口20可以用于缓解散热层144b和绝缘层142之间的热应力，从而防止散热层144b与绝缘层142分离。例如，当绝缘层142和隔热层146由聚合物材料形成并且散热层144b由金属形成时，层间结合强度可能不足，并且可能发生剥离。由于绝缘层142和隔热层146通过开口而直接且牢固地彼此接触，因此可以克服由于结合力缺乏而导致的缺陷。开口20可以基于热应力的大小而形成为各种尺寸和密度。
如上所述，本公开的各种实施方式可以提供散热结构，其中在第二管芯层叠在第一管芯上的层叠半导体封装中，作为较高发热元件的第一管芯中产生的热量可以通过散热器或封装侧壁表面有效地被排放到外部而不会经过第二管芯。因此，可以提高层叠半导体封装中的半导体芯片的工作可靠性。
出于说明的目的，上面已经公开了本发明构思的实施方式。本领域普通技术人员将会理解，在不脱离所附权利要求中公开的发明构思的范围和精神的情况下，可以进行各种修改、添加和替换。
相关申请的交叉引用
本申请要求于2019年7月3日提交的韩国专利申请No.10-2019-0079779的优先权，其全部内容通过引用并入本文。

Claims (21)

1.一种层叠半导体封装，该层叠半导体封装包括：
第一管芯；
第二管芯，该第二管芯层叠在所述第一管芯的表面上；
散热层，该散热层设置在所述表面上；
隔热层，该隔热层设置在所述表面上以覆盖所述散热层和所述第一管芯；
散热器，该散热器设置在所述第二管芯上；以及
导热结构，该导热结构在所述表面上沿横向方向与所述第二管芯隔开，以将所述散热层连接到所述散热器。
2.根据权利要求1所述的层叠半导体封装，其中，所述散热层被设置成覆盖所述第一管芯的至少一部分。
3.根据权利要求1所述的层叠半导体封装，
其中，所述散热层设置在所述表面上以朝向所述第一管芯的边缘延伸，并且
其中，所述隔热层插入在所述第一管芯和所述第二管芯之间。
4.根据权利要求1所述的层叠半导体封装，
其中，所述第一管芯和所述第二管芯通过连接结构彼此联接，并且
其中，所述散热层在横向方向上与所述连接结构隔开。
5.根据权利要求1所述的层叠半导体封装，其中，所述散热层包括金属、合金和碳纤维中的至少一种。
6.根据权利要求1所述的层叠半导体封装，
其中，所述第一管芯和所述第二管芯当中的每一个都包括电路布线，并且
其中，所述散热层被电浮置并且与所述电路布线分离。
7.根据权利要求6所述的层叠半导体封装，该层叠半导体封装还包括：
绝缘层，该绝缘层设置在所述第一管芯和所述散热层之间。
8.根据权利要求1所述的层叠半导体封装，其中，与所述第二管芯相比，所述第一管芯是更高发热的元件。
9.根据权利要求8所述的层叠半导体封装，
其中，所述第一管芯包括处理器，并且
其中，所述第二管芯包括至少一个存储芯片。
10.根据权利要求9所述的层叠半导体封装，其中，所述至少一个存储芯片具有穿通电极。
11.根据权利要求1所述的层叠半导体封装，其中，所述隔热层的上表面与所述第二管芯的下表面共面。
12.根据权利要求1所述的层叠半导体封装，该层叠半导体封装还包括：
模制层，该模制层将所述第二管芯和所述导热结构掩埋在所述第一管芯和所述散热器之间。
13.根据权利要求1所述的层叠半导体封装，其中，所述导热结构包括：
导电柱，该导电柱具有预定横截面积和高度。
14.根据权利要求1所述的层叠半导体封装，其中，所述散热层包括被配置为补偿热应力的开口。
15.一种层叠半导体封装，该层叠半导体封装包括：
第一管芯；
散热层，该散热层设置在所述第一管芯的表面上以覆盖所述第一管芯的至少一部分；
第二管芯，该第二管芯层叠在所述表面上并且通过连接结构连接到所述第一管芯；
隔热层，该隔热层设置在所述表面上以覆盖所述连接结构、所述散热层和所述第一管芯；
散热器，该散热器设置在所述第二管芯上；以及
导热结构，该导热结构在所述表面上沿横向方向与所述第二管芯隔开，以将所述散热层连接到所述散热器。
16.根据权利要求15所述的层叠半导体封装，
其中，所述散热层设置在所述表面上以朝向所述第一管芯的边缘延伸，并且
其中，所述隔热层插入在所述第一管芯和所述第二管芯之间。
17.根据权利要求15所述的层叠半导体封装，其中，所述隔热层的上表面与所述第二管芯的下表面共面。
18.根据权利要求15所述的层叠半导体封装，该层叠半导体封装还包括：
绝缘层，该绝缘层设置在所述第一管芯和所述散热层之间。
19.根据权利要求15所述的层叠半导体封装，
其中，所述第一管芯和所述第二管芯中的每一个都包括电路布线，并且
其中，所述散热层被电浮置并且与所述电路布线分离。
20.根据权利要求15所述的层叠半导体封装，其中，所述导热结构包括：
导电柱，该导电柱具有预定横截面积和高度。
21.根据权利要求15所述的层叠半导体封装，
其中，所述第一管芯和所述第二管芯通过连接结构彼此联接，并且
其中，所述散热层在横向方向上与所述连接结构隔开。
CN201911094137.7A 2019-07-03 2019-11-11 具有散热结构的层叠半导体封装 Pending CN112185909A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0079779 2019-07-03
KR1020190079779A KR102643069B1 (ko) 2019-07-03 2019-07-03 열 방출 구조를 포함하는 적층 반도체 패키지

Publications (1)

Publication Number Publication Date
CN112185909A true CN112185909A (zh) 2021-01-05

Family

ID=73919546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911094137.7A Pending CN112185909A (zh) 2019-07-03 2019-11-11 具有散热结构的层叠半导体封装

Country Status (4)

Country Link
US (1) US11114362B2 (zh)
KR (1) KR102643069B1 (zh)
CN (1) CN112185909A (zh)
TW (1) TWI816919B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11960438B2 (en) * 2020-09-08 2024-04-16 Rambus Inc. Methods and circuits for streaming data to processing elements in stacked processor-plus-memory architecture
US11908767B2 (en) * 2021-01-13 2024-02-20 Mediatek Inc. Semiconductor package structure
US11477915B2 (en) 2021-01-14 2022-10-18 Quanta Computer Inc. Systems for cooling electronic components in a sealed computer chassis
TWI765778B (zh) * 2021-07-14 2022-05-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140084444A1 (en) * 2012-09-21 2014-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Dissipation Through Seal Rings in 3DIC Structure
CN105428337A (zh) * 2014-09-11 2016-03-23 三星电子株式会社 半导体封装及其制造方法
CN108206178A (zh) * 2016-12-19 2018-06-26 爱思开海力士有限公司 包括传热块的半导体封装及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
TW201013443A (en) * 2008-06-10 2010-04-01 Bradley J Winter Systems, devices, and methods for semiconductor device temperature management
US8159131B2 (en) * 2008-06-30 2012-04-17 Bridgelux, Inc. Light emitting device having a transparent thermally conductive layer
KR101069499B1 (ko) * 2009-10-05 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101153222B1 (ko) * 2010-12-20 2012-06-07 한국과학기술원 적층 칩 패키지, 이를 포함하는 반도체 모듈 및 적층 칩 패키지의 제조 방법
US10283492B2 (en) * 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
TWI665741B (zh) * 2015-12-03 2019-07-11 晶元光電股份有限公司 一種半導體封裝結構及其製造方法
US10515887B2 (en) * 2016-09-20 2019-12-24 Mediatek Inc. Fan-out package structure having stacked carrier substrates and method for forming the same
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
US10410969B2 (en) * 2017-02-15 2019-09-10 Mediatek Inc. Semiconductor package assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140084444A1 (en) * 2012-09-21 2014-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Dissipation Through Seal Rings in 3DIC Structure
CN105428337A (zh) * 2014-09-11 2016-03-23 三星电子株式会社 半导体封装及其制造方法
CN108206178A (zh) * 2016-12-19 2018-06-26 爱思开海力士有限公司 包括传热块的半导体封装及其制造方法

Also Published As

Publication number Publication date
KR102643069B1 (ko) 2024-03-05
KR20210004027A (ko) 2021-01-13
TWI816919B (zh) 2023-10-01
US11114362B2 (en) 2021-09-07
US20210005527A1 (en) 2021-01-07
TW202103276A (zh) 2021-01-16

Similar Documents

Publication Publication Date Title
US10256215B2 (en) Semiconductor package
KR102605617B1 (ko) 적층 반도체 패키지
US11114362B2 (en) Stacked semiconductor package having heat dissipation structure
KR101739939B1 (ko) 반도체 장치의 제조 방법
US9202767B2 (en) Semiconductor device and method of manufacturing the same
KR101361828B1 (ko) 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법
US8604615B2 (en) Semiconductor device including a stack of semiconductor chips, underfill material and molding material
TWI681517B (zh) 封裝結構、在封裝中傳遞熱量的方法及積體電路晶片
KR20130042936A (ko) 칩 캐리어, 이를 이용한 반도체 칩, 반도체 패키지, 및 그 제조방법들
KR20200061228A (ko) 반도체 패키지
US11145637B2 (en) Semiconductor package including a substrate having two silicon layers formed on each other
KR20210065353A (ko) 반도체 패키지
US20230245923A1 (en) Wafer Level Chip Scale Packaging Intermediate Structure Apparatus and Method
US20140246781A1 (en) Semiconductor device, method of forming a packaged chip device and chip package
US9349671B2 (en) Integrated circuit chip comprising electronic device and electronic system
US9059067B2 (en) Semiconductor device with interposer and method manufacturing same
US11587859B2 (en) Wiring protection layer on an interposer with a through electrode
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
CN111863790A (zh) 一种半导体封装器件
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
US20230105942A1 (en) Semiconductor package and method of fabricating the same
KR20060000729A (ko) 반도체 칩 패키지
CN115440709A (zh) 堆叠式半导体器件
CN114975412A (zh) 具有三维层叠结构的半导体封装体
KR20220151485A (ko) 반도체 패키지 및 이를 포함하는 패키지 온 패키지 형태의 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination