TWI665741B - 一種半導體封裝結構及其製造方法 - Google Patents

一種半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TWI665741B
TWI665741B TW104140466A TW104140466A TWI665741B TW I665741 B TWI665741 B TW I665741B TW 104140466 A TW104140466 A TW 104140466A TW 104140466 A TW104140466 A TW 104140466A TW I665741 B TWI665741 B TW I665741B
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
semiconductor package
carrier board
material layer
Prior art date
Application number
TW104140466A
Other languages
English (en)
Other versions
TW201721769A (zh
Inventor
陳宗熙
劉欣茂
謝明勳
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW104140466A priority Critical patent/TWI665741B/zh
Publication of TW201721769A publication Critical patent/TW201721769A/zh
Application granted granted Critical
Publication of TWI665741B publication Critical patent/TWI665741B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明提供一種半導體封裝結構，包括：一晶粒、一載板、以及一無鉛錫的第一接合材料層，夾於載板與晶粒之間，使晶粒藉由無鉛錫的第一接合材料層與載板接合。

Description

一種半導體封裝結構及其製造方法
本發明有關於一種半導體封裝結構及其製造方法，且特別是有關於一種二極體的封裝結構及其製造方法。
蕭特基二極體是一種使用多數載流子的半導體元件，若蕭特基二極體是使用n型半導體，其二極體的特性是由多數載流子(即電子)所產生。多數載流子快速地由半導體穿過接面，注入另一側金屬的傳導帶。由於此過程不涉及n型、p型載流子的結合(隨機反應而且需要時間較長)，因此蕭特基二極體停止導通的速度會比傳統的二極體速度要快，其逆向恢復時間Trr(REVERSE RECOVERY TIME)很短，約小於10nS，而且蕭特基二極體順向偏壓較一般p/n二極體為低，所以是比較理想之二極體。
由於矽蕭特基二極體的切換速度相當快，且導通壓降小，及極低雜訊指數，較接近理想的二極體，故廣泛的 應用在電子電路中的交換式電源供應器，定位與載波網路、計算閘、混頻及檢波網路及迴路保護等，其應用例為工廠自動化、個人電腦、監視器、列表機、硬碟機、傳真機、交換機、保安機械、警報系統、無線電、反向器、交流變換器、電池充電器、各式馬達、混合積體電路、光碟、掃瞄器、數據機、空調設備、翻譯機、直流對直流之變流器、交流對直流之變流器、汽車音響、音碟、無線電話、隨身聽大哥大、血壓計、照相機、遊戲機、刮鬍機等。
然而，矽蕭特基二極體最大的缺點是其逆向偏壓較低及逆向漏電流偏大，使用矽及金屬為材料的矽蕭特基二極體，其逆向偏壓額定耐壓最高只到50V，而逆向漏電流值為正溫度特性，容易隨著溫度升高而呈現等比級數急遽上升，實務設計上需注意其熱失控的隱憂。
為了避免上述的問題，改用高能階材料(例如氮化矽)製作的蕭特基二極體，雖可改善上述逆向偏壓較低及逆向漏電流偏大的缺點，但當耐壓從100V上升到600V時，其沿面距離(Creepage Distance)以及空間直線距離(Clearance Distance)也需加大，故現有的封裝作法便導入一金屬化陶瓷材料層(Direct Bonded Copper；DBC)，以增加沿面距離與空間直線距離。如第1A圖及第1B圖所顯示的分別是一種習知的矽蕭特基二極體封裝結構1000的立體圖及側視圖，其包括一矽蕭特基二極體封裝體100及一設置於矽蕭特基二極體封裝體100下的散熱器 180。其中，散熱器180更包括一散熱板185及複數個彼此分離的電極接腳187A、187B及187C；矽蕭特基二極體封裝體100則包括一矽蕭特基二極體晶粒110及一上、下表面金屬化且厚度約380μm的陶瓷材料層150(例如氮化鋁陶瓷材料層)。常見的表面金屬化手段所使用的是凸塊底層金屬(Under Bump Metallurgy；UBM)，例如第1A圖及第1B圖所示由銅箔層120(<100μm)、鎳箔層130(3~5μm)及金箔層140(0.1μm)等金屬層所構成的第一凸塊底層金屬146，以及由銅箔層160(<100μm)、鎳箔層170(3~5μm)及金箔層175(0.1μm)等金屬層所構成的第二凸塊底層金屬176。此外，藉由一種高鉛錫的銲料(例如90Pb10Sn)112，使矽蕭特基二極體晶粒110與氮化鋁陶瓷材料層150表面的第一凸塊底層金屬146接合，形成一矽蕭特基二極體封裝體100。此矽蕭特基二極體封裝體100再藉由高鉛錫銲料(例如90Pb10Sn)178，使得陶瓷材料層150下的第二凸塊底層金屬176與散熱器180接合。然後再藉由打線製程，使蕭特基二極體110的電極115A透過金球116A、金線190A及金球186A與散熱器180上的電極接腳187A電性連接；電極115B透過金球116B、金線190B及金球186B與散熱器180上的電極接腳187B電性連接，形成一如第1A圖~第1B圖所呈現的習知矽蕭特基二極體封裝結構1000。
雖然，第1A圖~第1B圖所呈現的習知的矽蕭特基二極體封裝結構1000藉由導入一表面金屬化的陶瓷材料層 150，增加沿面距離與空間直線距離，解決了上述矽蕭特基二極體100的缺點。但金屬化的陶瓷材料層150上、下表面的第一、第二凸塊底層金屬146、176，其厚度t1至少高達30μm，不僅不利於目前零件薄形化的發展趨勢，且此種封裝製程僅能對晶粒逐顆封裝，不利於量產製程的低成本要求。此外，此封裝製程採用高鉛錫焊料，焊料中的鉛、錫將造成環境汙染。
有鑑於此，本發明乃揭露一種新的半導體封裝結構及製造方法，不儘可改善矽蕭特基二極體的逆向偏壓較低及逆向漏電流偏大的缺點，且可利用晶圓級封裝製程，快速進行封裝，達到薄形化及量產製程的低成本要求，且採用不含錫、鉛的接合材料，不僅不影響接合強度，且可大幅降低環境汙染。
本發明之一實施例是揭露一種半導體封裝結構，包括：一晶粒、一載板以及一無鉛錫的第一接合材料層，夾於載板與晶粒之間，使晶粒藉由無鉛錫的第一接合材料層與載板接合。
本發明之另一實施例是揭露一種上述的半導體封裝結構，其中晶粒是矽蕭特基發光二極體晶粒。
本發明之另一實施例是揭露一種上述的半導體封裝結構，其中的第一接合材料層，其熱阻值大於120W/mk，其體積電阻大於10-7歐姆-公分，且其接合強度介於3~5Kgf。
本發明之另一實施例是揭露一種上述的半導體封裝結構，其中第一接合材料層是銀膠。
本發明之另一實施例是揭露一種上述的半導體封裝結構，其中載板包括一陶瓷材料層、一第一複合金屬層及一第二複合金屬層，且陶瓷材料層是夾於第一、第二複合金屬層之間，而第一接合材料層則夾於第一複合金屬層與晶粒之間。
本發明之另一實施例是揭露一種上述的半導體封裝結構，其中第一複合金屬層包括一第一黏附層以及一第一高導電層，且第一黏附層是夾於陶瓷材料層與第一高導電層之間，而第二複合金屬層包括一第二黏附層以及一第一二高導電層，且第二黏附層是夾於陶瓷材料層與第二高導電層之間。
本發明之另一實施例是揭露一種上述的半導體封裝結構，其中第一、第二黏附層之材料可選自鈦、鉻或鈦鎢合金(TiW)所構成之族群其中之一。
本發明之另一實施例是揭露一種上述的半導體封裝結構，其中第一、第二高導電層之材料可選自金或銅。
本發明之另一實施例是揭露一種上述的半導體封裝結構，其中載板的垂直投影面積等於或大於晶粒的垂直投影面積。
本發明之另一實施例是揭露一種上述的半導體封裝結構，其中更包括一散熱器，其包括一散熱板及複數個導電接腳，設置於載板，且晶粒與導電接腳電性連接。
本發明之另一實施例是揭露一種上述的半導體封裝結構，其中更包括一第二接合材料層，夾於載板與散熱器之間，使散熱器與載板接合。
本發明之另一實施例是揭露一種上述的半導體封裝結構，其中第二接合材料層可為無鉛錫的或高鉛錫的。
本發明之另一實施例是揭露一種上述的半導體封裝結構，其中高鉛錫的第二接合材料層為90Pb10Sm。
本發明之另一實施例是揭露一種半導體封裝結構的製造方法，其步驟包括：提供一半導體晶圓，包括複數個各自獨立的晶粒，且每一個晶粒具有相對的第一上表面及第一下表面；提供一第一暫時性基板，並使晶粒以第一下表面固定於第一暫時性基板上；擴張第一暫時性基板，使得固定於第一暫時性基板上的晶粒彼此間的距離被擴大至一預定距離d1，d1>0；提供一第二暫時性基板，並使第一暫時性基板結合至第二暫時性基板上，使得晶粒的第一上表面翻轉朝下，形成一第一堆疊結構；提供一載板，其具有相對的第二上表面及第二下表面；形成一無鉛錫的第一接合材料層於晶粒的第二上表面；藉由無鉛錫的第一接合材料層使第一堆疊結構以晶粒的第一上表面與載板的第二上表面接合；去除第二暫時性基板；翻 轉載板，使得載板的第二下表面翻轉朝上；以及切割載板，在第一暫時性基板上形成複數個各自獨立的半導體封裝體，且每一個半導體封裝體包括一晶粒以及一位在晶粒上的載板，且載板之垂直投影面積大於晶粒的垂直投影面積。
本發明之另一實施例是揭露一種上述的半導體封裝結構的製造方法，且更包括一擴張第一暫時性基板的步驟，使得每一個半導體封裝體彼此間的距離從d1被擴大至一預定距離d1’，且d1’>d1>0。
本發明之另一實施例是揭露一種上述的半導體封裝結構的製造方法，且更包括一擴張第一暫時性基板的步驟，使得每一個半導體封裝體彼此間的距離從d1被擴大至一預定距離d5，d5>0。
本發明之另一實施例是提供一種上述半導體封裝結構的製造方法，其中載板更包括一陶瓷材料層夾於一第一複合金屬層與一第二複合金屬層之間，第一複合金屬層包括一第一黏附層以及一第一高導電層，且第一黏附層是夾於陶瓷材料層與第一高導電層之間，而第二複合金屬層包括一第二黏附層以及一第二高導電層，且第二黏附層是夾於陶瓷材料層與第二高導電層之間。
本發明之另一實施例是提供一種上述半導體封裝結構的製造方法，其中第一、第二黏附層之材料可選自鈦、鉻或鈦鎢合金(TiW)。
本發明之另一實施例是提供一種上述半導體封裝結構的製造方法，其中第一、第二高導電層之材料可選自金或銅。
本發明之另一實施例是提供一種上述半導體封裝結構的製造方法，其中第一或第二堆疊結構與載板的第二上表面的接合步驟，包括在第一或第二堆疊結構上施加一50~100KG的壓力，並在溫度150~180度環境下固化60~120分鐘。
本發明之另一實施例是提供一種上述半導體封裝結構的製造方法，其中第二暫時性基板是一種表面塗佈有對熱或特定波長光線敏感的黏著層。
本發明之另一實施例是提供一種上述半導體封裝結構的製造方法，其中對特定波長光線敏感的黏著層是紫外光膠(UV膠)。
本發明之另一實施例是提供一種上述半導體封裝結構的製造方法，其中去除第二暫時性基板的步驟包括照射紫外光，然後再剝離第二暫時性基板。
本發明之另一實施例是提供一種上述半導體封裝結構的製造方法，更包括一步驟自第一暫時性基板上取下一半導體封裝體，並提供一散熱器，包括一散熱板及複數個導電接腳，設置於半導體封裝體的載板下，且半導體封裝體的晶粒與導電接腳電性連接。
本發明之另一實施例是提供一種上述半導體封裝結構的製造方法，其中無鉛錫的第二接合材料層是銀膠。
20、30‧‧‧半導體晶圓
25、34‧‧‧載板
35‧‧‧第一暫時性基板
40‧‧‧第二暫時性基板
45‧‧‧第一堆疊結構
45’‧‧‧第二堆疊結構
50‧‧‧重物
100‧‧‧矽蕭特基二極體封裝體
110‧‧‧矽蕭特基二極體晶粒
115A、115B‧‧‧電極
116A、116B、186A、186B‧‧‧金球
120、160‧‧‧銅箔層
130、170‧‧‧鎳箔層
140、175‧‧‧金箔層
146‧‧‧第一凸塊層金屬
150、250、350‧‧‧陶瓷材料層
176‧‧‧第二凸塊層金屬
178‧‧‧高鉛錫焊料
180、280、380‧‧‧散熱器
185、285、385‧‧‧散熱板
187A、187B、187C 287A、287B、287C 387A、387B、387C‧‧‧電極接腳
190A、190B、290A、290B 390A、390B‧‧‧金線
200、300‧‧‧半導體封裝體
210、310’‧‧‧晶粒
210A、310A‧‧‧第一上表面
210B、310B‧‧‧第一下表面
212、312‧‧‧無鉛錫的第一接合材料層
213‧‧‧孔洞
215A、215B、315A、315B‧‧‧電極
216A、216B、286A、286B 316A、316B、386A、386B‧‧‧金球
220、320‧‧‧第一黏附層
230、330‧‧‧第一高導電層
235、335‧‧‧第一複合金屬層
250A、350A‧‧‧第二上表面
250B、350B‧‧‧第二下表面
260、360‧‧‧第二黏附層
270、370‧‧‧第二高導電層
275、375‧‧‧第二複合金屬層
278、378‧‧‧第二接合材料層
310‧‧‧晶粒區
1000‧‧‧矽蕭特基二極體封裝結構
2000、3000‧‧‧半導體封裝結構
第1A圖~第1B圖顯示的是習知的一種半導體封裝結構。
第2A圖~第2G圖顯示的是根據本發明一實施例的半導體封裝結構及其製造方法。
第3A圖~第3B圖顯示的是根據本發明一實施例的半導體封裝結構及其製造方法。
第4A圖~第4G圖顯示的是根據本發明一實施例的半導體封裝結構及其製造方法。
第5A圖~第5B圖顯示的是根據本發明一實施例的半導體封裝結構及其製造方法。
第6圖顯示的是如第2G圖所示的半導體封裝體200的晶粒210、第一接合層212與載板25的接合面SEM照片。
以下將詳細說明本發明實施例。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。
以下將以第2A圖~第2G圖說明根據本發明一實施例的半導體封裝結構及其製造方法。
首先，請參照第2A圖，其顯示的是一半導體晶圓20，半導體晶圓20若經過切割可以形成複數個彼此獨立的晶粒210，且每一個晶粒具有相對的第一上表面210A及第一下表面210B(圖紙內)。在本實施例中，晶粒210為矽蕭特基二極體晶粒。
其次，請參照第2B圖，提供一第一暫時性基板35，然後將第2A圖所顯示的晶粒210以其第一下表面210B固定於第一暫時性基板35上。第一暫時性基板35可被擴張。於一實施例中，第一暫時性基板35是半導體業界常用的藍膜。於其他實施例中，也可使用白膜作為第一暫時性基板35。藉由擴張第一暫時性基板35，使得固定於第一暫時性基板35上的晶粒210彼此間的距離被擴大至一預定距離d1，d1>0。於一實施例中，第2A圖中的晶粒210可以各自被夾取，並以一相同的間距(例如d1)到放置到同一個暫時性基板35上。在另一實施例中，第一部分的晶粒210以一間距d2被放置到一個一個暫時基板上，而第二部分的晶粒210以一間距d3被放置到另一個暫時基板上，其中間距d2可以跟間距d3相同或者相異。又在一實施例中，部分位於第一暫時基板35上的晶粒210以間距d1彼此分開，而另一部分晶粒以間距d4彼此分開，並且間距d4不同於間距d1。
接著，請參照第2C圖，提供一第二暫時性基板40，並使第一暫時性基板35結合至第二暫時性基板40上，使得晶粒210翻轉朝下，形成一第一堆疊結構45。其中，第二暫時性基板40的表面塗有一種對熱或對特定波長光線敏感的黏著層(未顯示)，使得第二暫時性基板40可在加熱或照射特定波長光線後被剝離。於一實施例中，黏著層是採用紫外光膠(UV膠)。然後，提供一載板25，其包括一具有相對的第二上表面250A及第二下表面250B的陶瓷材料層250、一厚度t2的第一複合金屬層235形成於第二上表面250A上，及厚度t2的第二複合金屬層275，形成於第二下表面250B上。於一實施例中，厚度t2約為0.5~5μm，例如1.5μm。其中，第一複合金屬層235包括一第一黏附層220及一第一高導電層230，第二複合金屬層275包括一第二黏附層260及一第二高導電層270。於一實施例中，陶瓷材料層250是一種氮化鋁陶瓷材料層，其厚度約為200~500μm，例如380μm。第一黏附層220及第二黏附層260則可選擇可增加金屬鍍膜與氮化鋁陶瓷材料層250之間附著力的金屬材料，例如鈦、鉻或鈦鎢等，而第一高導電層230及第二高導電層270則可選擇金或銅等具高導電係數的材料。然後，利用網板印刷或點膠等方式，形成一無鉛錫的第一接合材料層212於載板25的第一高導電層230上，使得每一個晶粒210在載板25的第一高導電層230上的對應處均有無鉛錫的第一接合材料層212。其中，無鉛錫的第一接合材料層212可選用 不含鉛、錫的高導熱導電材料，其熱阻值以大於120W/mk尤佳。例如，熱阻值是135W/mk、體積電阻介於10-5~10-7歐姆-公分，例如3×10-6歐姆-公分且接合強度介於3~5Kgf的高導熱導電材料，如銀膠。
請參照第2D圖，放置一重量50~200KG的重物50於第二暫時性基板40上以對第一堆疊結構45施加壓力，藉由第一接合材料層212使晶粒210的第一上表面210A與載板25的第一高導電層230接合，並於溫度150~180度(攝氏，以下同)環境烘烤60~120分鐘，使第一接合材料層212固化。
接著，請參照第2E圖，移除重物50後，以紫外光照射第2D圖所示的結構，然後剝離第二暫時性基板40。
接著，請參照第2F圖，翻轉第一暫時性基板35及載板25，使得載板25朝上。然後利用水刀、雷射等切割技術，切割載板25，在第一暫時性基板35上形成複數個各自獨立的半導體封裝體200。之後，再擴張第一暫時性基板35，使得半導體封裝體200彼此間的距離從d1被擴大至一預定距離d1’，其中d1’>d1>0。在一實施例中，位於第一暫時性基板35的複數個半導體封裝體200在第一暫時性基板35被拉伸之後，於水平方向(x方向)的間距與在垂直方向(y方向)的間距都是d1’；而在其他實施例中，(拉伸之後)水平方向(x方向)上的兩個半導體封裝體200間距與在垂直方向(y方向)上的兩個半導體封裝體200的間距不同。
參照第2G圖，其顯示的是第2F圖的半導體封裝體200沿G-G剖面線所呈現的剖面圖。如第2G圖所示，半導體封裝體200包括一晶粒210以及一位在晶粒上的載板25’，藉由無鉛錫的第一接合材料層212’使晶粒210與載板25’接合在一起，且載板25’之垂直投影面積大於晶粒210的垂直投影面積。而在其他實施例中，載板25’之垂直投影面積與晶粒210的垂直投影面積相同。在一實施例中，各個半導體封裝體200的垂直投影面積(或尺寸)大致相同。而在另一實施例中，至少一個半導體封裝體200的垂直投影面積(或尺寸)與其他的半導體封裝體200不同。
第6圖顯示的是如第2G圖所示的半導體封裝體200的晶粒210、無鉛錫第一接合層212’與載板25’的接合面SEM照片。其中，如第6圖所示，無鉛錫第一接合層212’是夾於晶粒210與載板25’之間，使得晶粒210與載板25’可接合在一起，且在無鉛錫第一接合層212’經過重物50加壓及在溫度200~300度環境下固化後，無鉛錫第一接合層212’中的孔洞213將會縮小，使晶粒210與載板25’更密合，且可承受3公斤以上的推力。在其他實施例中，無鉛錫第一接合層212’僅存在於晶粒210與載板25間的部分區域，或者無鉛錫第一接合層212’中會存在孔隙或缺口，或者無鉛錫第一接合層212’的部分區域僅附著到晶粒210與載板25其中之一
以下將以第3A圖~第3B圖描述根據本發明一實施例的半導體封裝結構及其製造方法，第3B圖為第3A圖的前視圖。
首先，請參照第3A圖，如第2G圖所示的半導體封裝體200可進一步藉由一第二接合材料層278與一散熱器280接合，形成一如第3A圖及第3B圖所示的半導體封裝結構2000。其中，散熱器280包括一散熱板285以及複數個導電接腳287A、287B、287C，且第二接合材料層278是夾於半導體封裝體200的第二高導電層270與散熱器280之間。其中，第二接合材料層278可選用不含鉛、錫的高導熱導電材料，其熱阻值大於120W/mk尤佳。例如，熱阻值是135W/mk、體積電阻介於10-5~10-7歐姆-公分，例如3×10-6歐姆-公分且接合強度介於3~5Kgf的高導熱導電材料，如銀膠，或者高鉛錫的焊料，例如90Pb10Sn。
然後再藉由打線製程，使晶粒210的電極215A透過金球216A、金線290A及金球286A與散熱器280上的電極接腳287A電性連接，電極215B透過金球216B、金線290B及金球286B與散熱器280上的電極接腳287B電性連接，形成一如第3A圖及第3B圖所示的半導體封裝結構2000。
以下將以第4A圖~第4G圖顯示根據本發明另一實施例的半導體封裝結構及其製造方法。
首先，請參照第4A圖，其顯示的是一半導體晶圓30，具有相對的第一上表面310A及第一下表面310B(圖紙內)，且第一上表面310A上包括複數個仳鄰的晶粒區310。在本實施例中，半導體晶圓30為矽蕭特基二極體晶圓。
其次，請參照第4B圖，提供一第一暫時性基板35，然後將第4A圖所顯示的半導體晶圓30上以其第一下表面310B固定於第一暫時性基板35上。第一暫時性基板35可被擴張。在一實施例中，第一暫時性基板35是半導體業界常用的藍膜。於其他實施例中，也可使用白膜作為第一暫時性基板35。雖然在一實施例中，第4A圖中的晶粒全部都被放置到同一個第一暫時基板35上，但在其他實施例中也可以是一部分的晶粒被放置到一個暫時基板上，而其他部分的晶粒被放置到另一個暫時基板上。
接著，請參照第4C圖，提供一第二暫時性基板40，並使第一暫時性基板35結合至第二暫時性基板40上，使得半導體晶圓30翻轉朝下，形成一第二堆疊結構45’。其中，第二暫時性基板40的表面塗有一種對熱或對特定波長光線敏感的黏著層(未顯示)，使得第二暫時性基板40可在加熱或照射特定波長光線後被剝離。於一實施例中，黏著層是採用紫外光膠(UV膠)。然後，提供一載板34，其包括一具有相對的第二上表面350A及第二下表面350B的陶瓷材料層350、一厚度t2的第一複合金屬層335，形成於第二上表面350A上，及厚度t2 的第二複合金屬層375，形成於第二下表面350B上。於一實施例中，厚度t2約為0.5~5μm，例如1.5μm。其中，第一複合金屬層335包括一第一黏附層320及一第二高導電層330，第二複合金屬層375括一第二黏附層360及一第二高導電層370。於一實施例中，陶瓷材料層350是一種氮化鋁陶瓷材料層，其厚度約為200~500μm，例如380μm。第一黏附層320及第二黏附層360則可選擇可增加金屬材料與氮化鋁陶瓷材料層350之間附著力的金屬材料，例如鈦、鉻或鈦鎢等，而第一高導電層330及第二高導電層370則可選擇金或銅等具高導電係數的材料。然後，利用網板印刷或點膠等方式，形成一無鉛錫的第一接合材料層312於載板34的第一高導電層330上，使得每一個晶粒區310在載版34的第一高導電層330上的對應處均有無鉛錫的第一接合材料層312。其中，無鉛錫的第一接合材料層312可選用不含鉛、錫的高導熱導電材料，其熱阻值以大於120W/mk尤佳。例如，熱阻值是135W/mk、體積電阻介於10-5~10-7歐姆-公分，例如3×10-6歐姆-公分且接合強度介於3~5Kgf的高導熱導電材料，如銀膠。
請參照第4D圖，放置一重量50~200KG的重物50於第二暫時性基板40上以對第二堆疊結構45’施加壓力，藉由第一接合材料層312使半導體晶圓30的第一上表面310A與載板34的第一高導電層330接合，並於溫度150~180度環境烘 烤60~120分鐘使第一接合材料層312固化，固化後再移除重物50。
接著，請參照第4E圖，移除重物50後，以紫外光照射第4D圖所示的結構，然後剝離第二暫時性基板40。
接著，請參照第4F圖，翻轉第一暫時性基板35及載板34，使得載板34朝上，然後利用水刀、雷射等切割技術，切割載板34及半導體晶圓30，在第一暫時性基板35上形成複數個各自獨立的半導體封裝體300。之後，再擴張第一暫時性基板35，使得半導體封裝體300彼此間的距離被擴大至一預定距離d5，其中d5>0。
請參照第4G圖，其顯示的是第4F圖的半導體封裝體300沿G’-G’剖面線所呈現的剖面圖。如第4G圖所示，半導體封裝體300包括一晶粒310’以及一位在晶粒上的載版34’，藉由無鉛錫的第一接合材料層312’使晶粒310’與載版34’接合在一起，且載版34’之垂直投影面積等於晶粒310’的垂直投影面積。在本實施例中，各個半導體封裝體300的垂直投影面積(或尺寸)大致相同。而在另一實施例中，至少一個半導體封裝體300的垂直投影面積(或尺寸)與其他的半導體封裝體300不同。
以下將以第5A圖~第5B圖描述根據本發明一實施例的半導體封裝結構及其製造方法，第5B圖為第5A圖的前視圖。
首先，請參照第5A圖，如第4G圖所示的半導體封裝體300可進一步藉由一第二接合材料層378與一散熱器380接合，形成一如第5A圖及第5B圖所示的半導體封裝結構3000。其中，散熱器380包括一散熱板385以及複數個導電接腳387A、387B、387C，且第二接合材料層378是夾於半導體封裝體300的第二高導電層370與散熱器380之間。其中，第二接合材料層378可選用不含鉛、錫的高導熱導電材料，其熱阻值大於120W/mk尤佳，例如，熱阻值是135W/mk、體積電阻介於10-5~10-7歐姆-公分，例如3×10-6歐姆-公分，且接合強度介於3~5Kgf的高導熱導電材料，如銀膠，或者高鉛錫的焊料，例如90Pb10Sn。在一實施例中，各個半導體封裝體300的垂直投影面積(或尺寸)大致相同，而形成大致相同尺寸的半導體封裝結構3000。而在另一實施例中，可以形成一部分具有第一尺寸的半導體封裝體300與一部分具有第二尺寸的半導體封裝體300，並接著如第5A~5B圖中所示，分別封裝成具有不同垂直投影面積(或尺寸)的半導體封裝結構3000。
然後再藉由打線製程，使晶粒310’的電極315A透過金球316A、金線390A及金球386A與散熱器380上的電極接腳387A電性連接，電極315B透過金球316B、金線390B及金球386B與散熱器380上的電極接腳387B電性連接，形成一如第5A圖及第5B圖所示的半導體封裝結構3000。
綜上所述，本發明所揭露的半導體封裝結構及製造方法，不儘可改善矽蕭特基二極體的逆向偏壓較低及逆向漏電流偏大的缺點，且可利用晶圓級封裝製程，快速進行封裝，達到薄形化及量產製程的低成本要求，且採用不含錫、鉛的接合材料，不僅不影響接合強度，且可大幅降低環境汙染。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。

Claims (9)

  1. 一種半導體封裝結構，包括：一載板；一第一複合金屬層，包含一第一金屬層及一與該第一金屬層和該載板直接接觸的第二金屬層，且該第一金屬層與該第二金屬層包含不同的金屬；一第一接合材料層，包含銀且不包含鉛與錫，並直接接觸該第一金屬層；一晶粒，位於該第一接合材料層上；一第二複合金屬層，包含一第三金屬層及一與該載板直接連接的第四金屬層；一散熱器，位於該第二複合金屬層下方；以及一第二接合材料層，位於該第二複合金屬層與該散熱器之間，並直接接觸該第二複合金屬層，其中，該第三金屬層與該第四金屬層直接接觸並包含不同金屬。
  2. 如申請專利範圍第1項所述的半導體封裝結構，其中，該第一接合材料層，其熱阻值大於120W/mk、或其體積電阻大於10-7歐姆-公分、或其接合強度介於3~5Kgf。
  3. 如申請專利範圍第1項所述的半導體封裝結構，其中，該載板包括一陶瓷材料層。
  4. 如申請專利範圍第1項所述的半導體封裝結構，其中，該第一複合金屬層與該第二複合金屬層包含相同金屬。
  5. 如申請專利範圍第1項所述的半導體封裝結構，其中該載板的垂直投影面積等於或大於該晶粒的垂直投影面積。
  6. 如申請專利範圍第1項所述的半導體封裝結構，其中，該散熱器更包括一散熱板及複數個導電接腳，該散熱板及該複數個導電接腳設置於該載板下，且該晶粒與該等導電接腳電性連接。
  7. 一種半導體封裝結構的製造方法，其步驟包括：提供複數個晶粒，且各個該等晶粒具有相對的第一上表面及一第一下表面；提供一第一暫時性基板，並使各個該等晶粒以該第一下表面固定於該第一暫時性基板上；擴張該等晶粒彼此間的距離至一預定距離d1，d1>0；提供一第二暫時性基板，使得各個該等晶粒的該第一上表面朝向該第二暫時性基板；提供一載板，其具有相對的一第二上表面及一第二下表面；形成一無鉛錫的第一接合材料層於該第二上表面上；藉由該無鉛錫的第一接合材料層使各個該等晶粒的該第一上表面與該載板的該第二上表面接合；去除該第二暫時性基板；以及切割該載板，形成複數個半導體封裝體，其中，各個該複數個半導體封裝體包括一次載板，且該次載板之垂直投影面積大於該等晶粒中之一的垂直投影面積。
  8. 如申請專利範圍第7項所述的半導體封裝結構的製造方法，其中，該載板更包括一陶瓷材料層夾於一第一複合金屬層與一第二複合金屬層之間，該第一複合金屬層包括一第一黏附層以及一第一高導電層，且該第一黏附層是夾於該陶瓷材料層與該第一高導電層之間，而該第二複合金屬層包括一第二黏附層以及一第二高導電層，且該第二黏附層是夾於該陶瓷材料層與該第二高導電層之間。
  9. 如申請專利範圍第7項所述的半導體封裝結構的製造方法，其中，該第二暫時性基板包含一對熱或特定波長光線敏感的黏著層。
TW104140466A 2015-12-03 2015-12-03 一種半導體封裝結構及其製造方法 TWI665741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104140466A TWI665741B (zh) 2015-12-03 2015-12-03 一種半導體封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104140466A TWI665741B (zh) 2015-12-03 2015-12-03 一種半導體封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201721769A TW201721769A (zh) 2017-06-16
TWI665741B true TWI665741B (zh) 2019-07-11

Family

ID=59687414

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104140466A TWI665741B (zh) 2015-12-03 2015-12-03 一種半導體封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI665741B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665741B (zh) * 2015-12-03 2019-07-11 晶元光電股份有限公司 一種半導體封裝結構及其製造方法
KR102643069B1 (ko) * 2019-07-03 2024-03-05 에스케이하이닉스 주식회사 열 방출 구조를 포함하는 적층 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201521239A (zh) * 2013-11-18 2015-06-01 Epistar Corp 發光裝置及其製作方法
TW201721769A (zh) * 2015-12-03 2017-06-16 晶元光電股份有限公司 一種半導體封裝結構及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201521239A (zh) * 2013-11-18 2015-06-01 Epistar Corp 發光裝置及其製作方法
TW201721769A (zh) * 2015-12-03 2017-06-16 晶元光電股份有限公司 一種半導體封裝結構及其製造方法

Also Published As

Publication number Publication date
TW201721769A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
JP6008940B2 (ja) 半導体発光装置及びその製造方法
TW201826461A (zh) 堆疊型晶片封裝結構
JP5455764B2 (ja) 半導体発光装置及びその製造方法
WO2018121162A1 (zh) 芯片封装结构及其制造方法
TWI398933B (zh) 積體電路元件之封裝結構及其製造方法
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
TWI238483B (en) Semiconductor electrical connecting structure and method for fabricating the same
TW201023311A (en) Semiconductor package structure and method of fabricating the same
TW201705544A (zh) 晶片封裝結構及其製造方法
TWI665741B (zh) 一種半導體封裝結構及其製造方法
TW201232724A (en) Package carrier and manufacturing method thereof
CN106158785A (zh) 散热型封装结构及其散热件
US10305008B2 (en) Semiconductor module and method for manufacturing the same
TW201929163A (zh) 電子封裝件及其製法
WO2018040519A1 (zh) 一种半导体装置及制造方法
US9812432B2 (en) LED chip package
US20140191386A1 (en) Semiconductor package and fabrication method thereof
US10319700B1 (en) Stacked semiconductor architecture including semiconductor dies and thermal spreaders on a base die
TW200423342A (en) Chip package structure and process for fabricating the same
TW201227915A (en) Wafer level molding structure and manufacturing method thereof
US20210118767A1 (en) Chip package structure with heat conductive layer and method for forming the same
TWI824824B (zh) 功率晶片封裝
TWI647802B (zh) 散熱型封裝結構
TWI784778B (zh) 二極體封裝結構及方法
JP2013069999A (ja) 半導体装置とその製造方法