TW201705544A - 晶片封裝結構及其製造方法 - Google Patents

晶片封裝結構及其製造方法 Download PDF

Info

Publication number
TW201705544A
TW201705544A TW105107287A TW105107287A TW201705544A TW 201705544 A TW201705544 A TW 201705544A TW 105107287 A TW105107287 A TW 105107287A TW 105107287 A TW105107287 A TW 105107287A TW 201705544 A TW201705544 A TW 201705544A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
package structure
chip package
colloid
Prior art date
Application number
TW105107287A
Other languages
English (en)
Other versions
TWI720972B (zh
Inventor
李皓鈞
洪欽華
洪政暐
張瑞夫
林育鋒
Original Assignee
新世紀光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新世紀光電股份有限公司 filed Critical 新世紀光電股份有限公司
Priority to US15/073,672 priority Critical patent/US20160276546A1/en
Publication of TW201705544A publication Critical patent/TW201705544A/zh
Application granted granted Critical
Publication of TWI720972B publication Critical patent/TWI720972B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一種晶片封裝結構及其製造方法。晶片封裝結構包括具有一承載表面之一基板、具有相對的一第一表面與一第二表面以及一連接第一表面與第二表面的側表面之一晶片、一膠體層和一螢光層。晶片之第二表面設置於基板之承載表面上。螢光層完全覆蓋晶片之第一表面。膠體層覆蓋基板之承載表面與晶片的側表面，其中膠體層之反射率至少大於90％。

Description

晶片封裝結構及其製造方法
本發明是有關於一種晶片封裝結構及其製造方法 ，且特別是有關於一種具有可提高光轉換取出效率之發光二極體晶片封裝結構及其製造方法。
節能環保的發光二極體其應用十分廣泛，除了日常生活中隨處可見的產品可能設置有發光二極體，如一般照明、電腦或可攜式電子產品螢幕之顯示器、看板、藝術作品與應用等。
一般來說，傳統發光二極體晶片封裝結構是將發光二極體晶片配置於由陶瓷或金屬材料所形成之凹杯狀的承載基座上，再以膠體封裝來包覆發光二極體晶片而形成封裝結構。此時，發光二極體晶片的電極是位於承載基座的上方並位於凹杯內。然而，凹杯型態的承載基座具有一定的形狀和厚度，而使發光二極體晶片封裝結構的厚度無法有效降低。再者，因應多種不同應用之需求例如發出光線欲達到不同色溫，需使用不同的凹杯狀承載基座如變化基座厚度等，以符合應用所需。因此傳統發光二極體晶片封裝結構的應用彈性甚小。
本發明提供一種晶片封裝結構及其製造方法，可增進晶片封裝結構之光學性質，例如可提高光轉換取出效率。
本發明的晶片封裝結構，包括具有一承載表面之一基板、具有相對的一第一表面與一第二表面以及一連接第一表面與第二表面的側表面之一晶片、一膠體層和一螢光層。晶片之第二表面設置於基板之承載表面上。螢光層完全覆蓋晶片之第一表面。膠體層覆蓋基板之承載表面與晶片的側表面，其中膠體層之反射率至少大於90％。
本發明的晶片封裝結構之製造方法，包括提供一基板，並分隔設置複數個晶片於基板之一承載表面上，其中該些晶片各具有相對的第一表面與第二表面以及一連接該第一表面與該第二表面的側表面，且該些第二表面設置於基板之承載表面上；形成一螢光層，以完全覆蓋晶片的第一表面；形成一膠體層，以覆蓋基板的承載表面與晶片的側表面，其中膠體層的反射率至少大於90％；以及切割膠體層與基板，以形成複數個晶片封裝結構。
基於上述，本發明提供一種晶片封裝結構及其製造方法，先設置晶片於一基板並以膠體層封裝後，暴露出晶片之一表面，再形成螢光層於暴露之晶片的表面上，透過實施例之設計可增進晶片封裝結構之光學性質，例如可提高光轉換取出效率。於其他實施例中，亦可於在螢光層上再選擇性地設置一透光層，來做為透光保護層，以增加水氣傳遞路徑，有效防止水氣滲入。當然，不同透光層結構的結構形態，如透鏡式透光層，則可有效提高光取出效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本揭露之實施例係提出一種晶片封裝結構及其製造方法，可提高光轉換取出效率。以下係參照所附圖式詳細敘述本揭露其中多組實施態樣。需注意的是，實施例所提出的結構和內容僅為舉例說明之用，本揭露欲保護之範圍並非僅限於所述之該些態樣。實施例中相同或類似的標號係用以標示相同或類似之部分。需注意的是，本揭露並非顯示出所有可能的實施例。可在不脫離本揭露之精神和範圍內對結構加以變化與修飾，以符合實際應用所需。因此，未於本揭露提出的其他實施態樣也可能可以應用。再者，圖式係已簡化以利清楚說明實施例之內容，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。
＜第一實施例＞
第1A~1D圖為本揭露第一實施例之一晶片封裝結構之製造方法示意圖。第1A~1D圖中係以單顆晶片封裝結構之剖面圖示說明製造方法，以利於清楚敘述各元件之相關細節。如第1A圖所示，提供一基板10，並設置晶片20於基板10之承載表面101上。晶片20，例如是一發光二極體晶片，具有相對的一第一表面201與一第二表面202，且第二表面202設置於基板10之承載表面101上，第一表面201為晶片20之出光面。
一實施例中，晶片20為發光波長介於315nm至412nm之間的一UV發光二極體晶片。另一實施例中，晶片20為發光波長介於440nm至470nm之間的一藍光發光二極體晶片。但其他發光波長範圍的發光二極體晶片亦可應用，本揭露並不以此為限。
如第1B圖所示，形成一膠體材料30於基板10之承載表面101上並覆蓋承載表面101和晶片20，其中膠體材料30之反射率至少大於90％。一實施例中，膠體材料30之材質例如是一高分子材料，例如白色環氧樹脂封膠或矽樹脂封膠(epoxy/silicon)(但不以此為限)，其高反射率的特性可以遮側光，提升晶片20正向出光的效率。
然後，如第1C圖所示，移除部分之膠體材料30以形成一膠體層31，膠體層31之一頂表面311係暴露出晶片20之第一表面201，且頂表面311切齊晶片20之第一表面201。實施例中例如是以研磨(polishing)方式移除部分之膠體材料30。
另外，於一實施例中，於形成該膠體層之步驟中，利用研磨方式以移除部分之膠體材料30時，接觸到晶片20之第一表面201後也一併對第一表面201進行研磨，使高反射率之膠體層31的頂表面311與晶片20之第一表面201等高切齊，且晶片20之第一表面201(如藍寶石(sapphire)之透明表面)具有刮痕而為一粗化表面，以增加光取出。一實施例中，研磨後晶片20之第一表面201具有一表面粗糙度Ra大於0.01µm。
此外，透過高機械強度之基板10的承載，在利用研磨方式以移除部分之膠體材料30時，除了一併粗化晶片20之第一表面201，還可同時使晶片20之透明基板(ex:藍寶石基板)薄化，使全反射路徑減少，進而提升照度，加強正向光強度。以2吋晶圓為例，以實施例提出之製法可使研磨減薄後的晶片20厚度達到約100µm。當然，減薄後的晶片20厚度數值需依實際應用時之條件(ex: 晶圓大小、基板10的機械強度等等)而定，有可能可以低於100µm而不破片，本揭露對此並不多作限制。
在膠體層31之頂表面311與晶片20之第一表面201等高切齊之後，係形成一螢光層41於膠體層31之頂表面311上方，且螢光層41至少完全遮蔽晶片20之第一表面201，例如覆蓋晶片20之第一表面201但小於膠體層31之一邊長。一實施例中，除了完全覆蓋晶片20之第一表面201，螢光層41的四個邊長皆分別小於膠體層31的四個邊長。螢光層41的形成例如是可利用具有多個分隔設置開口的一遮罩，透過開口來進行螢光層41的塗佈例如噴塗(spray)。實際製程中，在形成螢光層41後可透過切割(dicing)膠體層31和基板10，而形成多個分離的單顆晶片封裝結構，如第1D圖所示。一實施例中，螢光層41中例如是摻有多個粒徑大小於3µm~50µm範圍之間的螢光粒子。
再者，根據實施例，除了膠體層31之頂表面311與晶片20之第一表面201切齊，如第1D圖所示，單顆晶片封裝結構中基板10亦具有兩邊緣103分別與101承載表面連接，膠體層31亦具有兩側緣313分別與頂表面311連接。在切割膠體層31與基板10後，膠體層31之兩側緣313切齊於基板10之兩邊緣103。
另外，值得注意的是，螢光層41可以是直接形成於膠體層31之頂表面311上(第1D圖)，也可以是先形成一透光層(此透光材料不限定為膠材)於膠體層31之頂表面311，再形成螢光層41於透光層上(如文後第五實施例所述)，本揭露對此並不限制，只要螢光層41可至少完全覆蓋晶片20之第一表面201，即屬本揭露實施態樣。
實施例之單顆晶片封裝結構，直接形成於膠體層31之頂表面311上之螢光層41，其面積實質上等於或大於晶片20的面積但小於膠體層31之頂表面311的面積。一實施例中，如第1D圖所示，可完全覆蓋晶片20之第一表面201的螢光層41，其邊長L1大於晶片20之邊長Lc但小於膠體層31之邊長Lm。當然，本揭露並不以此為限，在另一實施例中，螢光層41的面積亦可實質上等於或是略大於晶片20的面積，亦即螢光層41的邊長L1可實質上等於或是略大於晶片20之邊長Lc，可以減少藍/黃圈現象，係屬本揭露之實施態樣。
由於晶片20在封裝過程中反覆地進行加熱冷卻、或是封裝後晶片20在運作過程中，會造成熱膨脹係數不同的各構裝材料層在界面產生熱應力，而導致構裝材料層產生變形、脫層、崩裂、甚至晶片的毀損。因此實施例中，用來設置晶片20(ex:覆晶型態)的基板10和覆蓋於基板10上與基板直接接觸的膠體層31，其自身的熱膨脹係數(Coefficient of thermal expansion，CTE)越小越好，而兩者之間的熱膨脹係數差異亦越小越好，以避免熱應力對結構產生不當的破壞。一實施例中，膠體層31和基板10之熱膨脹係數皆小於15 ppm/°C。一實施例中，膠體層31和基板10之熱膨脹係數差值係小於10 ppm/°C。一實施例中，基板10例如是選用一陶瓷(ceramic)基板，具有低的熱膨脹係數約6ppm/°C；而膠體層31例如是具有低熱膨脹係數的白色環氧樹脂封膠或矽樹脂封膠(epoxy or silicon)，矽樹脂封膠具有熱膨脹係數約14ppm/°C。另外，陶瓷基板具有高抗彎折強度，可保護晶片不受應力拉扯，具有應力阻擋層之功用。
再者，透過基板10之特殊設計可使實施例之晶片封裝結構的短路風險降低，且做為表面黏著件(surface-mount devices，SMD)時可增加表面黏著面積，進而提高與外部電路進行組裝時之對位精準度和組裝效率。請參照第1A～1D圖，實施例之基板10具有一底面102相對於承載表面101，且基板10包括：複數個延伸電極(extending electrodes)111a、111b彼此分離地設置於承載表面101，複數個接墊(solder pads)112a、112b彼此分離地設置於底面102，以及複數個導孔113a、113b垂直形成於基板10內，其中接墊112a、112b與延伸電極111a、111b藉由導孔113a、113b電性連接而達到底面102與承載表面101之上下導通。例如，接墊112a與延伸電極111a以導孔113a電性連接，接墊112b與延伸電極111b以導孔113b電性連接。
而晶片20包括複數個電極222a、222b彼此分離地設置於第二表面202。設置晶片20於基板10之承載表面101上時，係使晶片20之電極222a、222b分別接觸基板10之延伸電極111a、111b。其中，而延伸電極111a與111b的設置可以完全地或部分地與晶片20之電極222a、222b重疊，只要延伸電極111a與111b在結構上和電性上達到連接至晶片20之電極222a、222b的作用即屬本揭露可實施之態樣。
如第1A～1D圖所示，基板10之延伸電極111a與111b係彼此分離且暴露出晶片20的部分第二表面202。再者，基板10底面102之接墊112a、112b係彼此分離並朝基板10之邊緣103延伸。利用基板10之延伸電極111a、111b與接墊112a、112b之設計可放大原本晶片20之電極222a、222b間的距離，減少短路風險。如第1C圖所示，晶片20相鄰之兩電極222a、222b具有一第一間距d1，而基板10相鄰之兩接墊112a、112b具有一第二間距d2，第二間距d2大於第一間距d1。再者，延伸的接墊112a、112b其面積大於晶片20之電極222a、222b的面積，在與外部電路進行組裝時例如進行表面黏著，整個晶片封裝結構的表面黏著面積增加，而可增加對位精準度和提升組裝效率。特別是當封裝結構尺寸甚小時，實施例之設計更可使封裝結構之產品良率、電性表現、與結構上的強度和穩定度皆顯著得到改善。
此外，於螢光層41塗佈製程中，螢光粉與膠體的比例依照不同色溫可選擇其合適的比例範圍，以獲得最佳的光轉換取出效率。例如，較高色溫下對應之螢光層具有第一厚度，較低色溫下對應之螢光層具有第二厚度，第一厚度係小於第二厚度(較高色溫之螢光層比較低色溫之螢光層的厚度要薄)。一實施例中，在色溫範圍4500K～9000K之間，螢光層41之厚度為40µm～100µm，螢光層41包括一高分子膠體和重量百分比為40wt％～60wt％之螢光粉分佈於高分子膠體內。一實施例中，在色溫範圍2200K～4000K之間，螢光層41之厚度為100µm～250µm，螢光層41包括一高分子膠體和重量百分比為40wt％～70wt％之螢光粉分佈於高分子膠體內。該些數值僅為例示之用，並非用以限制本發明。相較於傳統晶片封裝結構是將晶片配置於具有一定厚度的凹杯型態之承載基座，也限制了螢光層的厚度變化。而本揭露實施例之結構設計，螢光層41的厚度可以依照欲達色溫高低的不同需求而作相應的調整和變化，以獲得最佳的光轉換取出效率，因此實施例之設計在應用變化上相較於傳統晶片封裝結構有更多彈性可供選擇。
第2A~2E圖繪示本揭露第一實施例之多個晶片封裝結構之製造方法。各構裝材料層之細部結構與相關敘述請參照第1A~1D圖及上述說明，部分細節在此不再重複贅述。如第2A圖所示，提供一基板10，並分隔設置多個晶片20於基板10之承載表面101上，其中各晶片20具有相對的第一表面(出光面)201與第二表面202(具有電極222a、222b)，且第二表面202設置於基板10之承載表面101(具有延伸電極111a、111b)上。如第2B圖所示，形成一膠體材料30於基板10之承載表面101上以覆蓋承載表面101和該些晶片20，其中膠體材料30之反射率至少大於90％。之後，如第2C圖所示，例如以研磨方式移除部分之膠體材料30以形成一膠體層31，研磨時可更包括對晶片20進行表面(第一表面201)粗化和晶片減薄等步驟；研磨完成後，膠體層31之頂表面311係暴露出晶片20之第一表面201並與20之第一表面201等高切齊。如第2D圖所示，提供一遮罩40於膠體層31上方，且遮罩40具有分隔設置的複數個開口401對應該些晶片20之位置，其中開口的面積401實質上等於或大於晶片20的面積；透過遮罩40之開口401塗佈一螢光層41於膠體層31之頂表面311上方，且螢光層41至少完全覆蓋晶片20之第一表面201但小於膠體層31之一邊長。之後，如第2E圖所示，對膠體層31與基板10進行切割，以形成多個晶片封裝結構，各個晶片封裝結構(同第1D圖所示)之螢光層41的面積實質上等於或大於晶片20的面積但小於膠體層31之頂表面311的面積。如第1D圖所示，完全覆蓋晶片20之螢光層41其邊長L1係大於晶片20之邊長Lc而小於膠體層31之邊長Lm。而切割步驟後，膠體層31之兩側緣313係切齊於基板10之兩邊緣103。
以下係提出本揭露之其中幾種晶片封裝結構之設計，以作舉例說明之用。需注意的是，本揭露並非僅限於例示之該些態樣，未於本揭露提出的其他實施態樣也可在不脫本揭露欲保護之範圍下而可以應用。另外，在第二～五實施例中與第一實施例相同或相似之元件係沿用相同或相似標號，且於前述已經清楚說明之細節亦不再贅述。
＜第二實施例＞
第3圖為本揭露第二實施例之一晶片封裝結構之示意圖。第二實施例中與第一實施例的不同處，是在如第1D圖所示之晶片封裝結構上更形成一透光層51。第二實施例中透光層51係為一平面式透明膠材。如第3圖所示，第二實施例之螢光層41直接形成於膠體層31之頂表面311並至少完全覆蓋晶片20之第一表面201，且晶片封裝結構更包括透光層51形成於膠體層31之頂表面311上並完全覆蓋螢光層41。其中透光層51之厚度大於螢光層41之厚度。再者，第二實施例中，透光層51具有兩側緣513分別與其上表面511連接，且透光層51之兩側緣513與膠體層31之兩側緣313與基板10之兩邊緣103皆切齊。
＜第三實施例＞
第4圖為本揭露第三實施例之一晶片封裝結構之示意圖。第三實施例中也是在如第1D圖所示之晶片封裝結構上更形成一透光層52，但與第二實施例不同的是，第三實施例之透光層52係為一透鏡式透明膠材。如第4圖所示，第三實施例之透光層52形成於膠體層31之頂表面311上並完全覆蓋螢光層41，且透光層52之上表面521係延伸至膠體層31之兩側緣313。
不論是平面式透光層51(第二實施例)或是透鏡式透光層52(第三實施例)都可增加水氣傳遞路徑，有效防止水氣滲入。而透鏡式透光層52(第三實施例)則可增加光取出效率。
＜第四實施例＞
第5圖為本揭露第四實施例之一晶片封裝結構之示意圖。與第一實施例的不同處，是第一實施例之螢光層42是一平面式螢光層，而第四實施例之螢光層42是一透鏡式螢光層，可增加光取出效率。一實施例中，螢光層42中內含3µm~50µm粒徑大小之螢光粒子。
＜第五實施例＞
第6圖為本揭露第五實施例之一晶片封裝結構之示意圖。第五實施例中，是先形成一透鏡式透光層52於膠體層31之頂表面311並至少完全覆蓋晶片20之第一表面201，再塗佈螢光層43於透鏡式透光層52上。透鏡式透光層52除了可增加水氣傳遞路徑，有效防止水氣滲入，還可增加光取出效率。
另外，實際應用時，可以是設置多個實施例之晶片20於一基板上以形成實施例之晶片封裝結構，可以有許多不同的設置佈局方式，視應用之需求而定。以下係提出其中一種直列式光源佈局和一種矩陣式光源佈局作例示說明，但本揭露並不侷限於此。
第7A～7C圖為應用實施例之晶片封裝結構於基板之其中一種直列式光源佈局之示意圖。基板70的底面702具有散熱墊，透過特殊散熱墊設計可以使整個晶片級封裝結構達到熱電分離的效果。第7A圖繪示多個(五個)晶片20彼此相距地設置於基板70上，其排列方式亦如同一1×5直列。第7B圖繪示分別設置於基板70之承載表面701的晶片20(方框區域例如是上述實施例中之螢光層41之區域)與設置於底面702的散熱墊之位置。其中基板70之承載表面701與底面702係透過導通孔上下導通。第7C圖繪示位於基板70之底面702的散熱墊(thermal pad)75a、75b之設計示意圖。其中大面積之散熱墊75a可與相應所有晶片20的位置有重疊部分，對應兩散熱墊75b處有導通孔(其內部填充有導電材料如金屬)貫穿基板70以達到上下導通，操作時係施以相反電壓於兩散熱墊75b，由於散熱墊75a與兩散熱墊75b分隔設置(散熱上彼此獨立)，如此設計可以達到熱電分離，延長封裝結構整體之使用壽命。
第8A～8C圖為應用實施例之晶片封裝結構於基板之其中一種矩陣式光源佈局之示意圖。與第7A～7C圖類似的，第8A圖繪示多個(四個)晶片彼此相距地設置於基板80上，其排列方式亦如同一2×2矩陣。當然本揭露並不限於此，其他m×n矩陣(m≥2, n≥2，m，n為正整數)之排列方式亦可應用。第8B圖繪示分別設置於基板80之承載表面801的晶片20與設置於底面802的散熱墊之位置。其中基板80之承載表面801與底面802係透過導通孔上下導通。第8C圖繪示位於基板80之底面802的散熱墊85a、85b之設計示意圖。其中大面積之散熱墊85a與相應所有晶片20的位置有重疊部分，對應兩散熱墊85b處有導通孔(其內部填充有導電材料如金屬)貫穿基板80以達到上下導通，操作時係施以相反電壓於兩散熱墊85b，由於散熱墊85a與兩散熱墊85b分隔設置(散熱上彼此獨立)，如此設計可以達到熱電分離，延長封裝結構整體之使用壽命。
綜合上述，實施例之發光二極體晶片封裝結構(如第1D圖所示)， 膠體層31之頂表面311暴露出晶片20之第一表面201且切齊晶片20之第一表面201(出光面)，且膠體層31之兩側緣313切齊基板10之兩邊緣103，而位於膠體層31之頂表面311上方的螢光層41至少完全覆蓋晶片20之第一表面201但小於膠體層31之一邊長，螢光層41的面積實質上等於或大於晶片20面積但小於膠體層31之頂表面311面積，可減少藍/黃圈現象。實施例中，膠體層31(ex:矽+二氧化鈦)之反射率至少大於90％，可以將晶片20之側光導至正向，增進正向出光的效率，提升照度。再者，一實施例中， 基板10例如是選用具有低熱膨脹係數之一陶瓷(ceramic)基板(約6ppm/°C)，與膠體層31之材質(例如白色環氧樹脂封膠或矽樹脂封膠，矽樹脂封膠具有熱膨脹係數約14ppm/°C)同樣是具有低熱膨脹係數，可避免熱應力對結構產生不當的破壞。且陶瓷基板具有高抗彎折強度，可保護晶片不受應力拉扯，具有應力阻擋層之功用。再者，透過基板10的特殊設計(上下導通的延伸電極111a、111b與接墊112a、112b)可使實施例之晶片封裝結構的短路風險降低，且與外部電路進行組裝時可增加表面黏著(SMD)面積，進而提高黏著之對位精準度和組裝效率。此外，於螢光層41塗佈製程中，螢光粉與膠體的比例依照不同色溫可選擇其合適的比例範圍，以獲得最佳的光轉換取出效率。而本揭露實施例之結構設計，螢光層41的厚度可以依照欲達色溫高低的不同需求而作相應的調整和變化，以獲得最佳的光轉換取出效率，因此實施例之設計在應用變化上相較於傳統晶片封裝結構有更多彈性可供選擇。另外，根據實施例提出之製造方法亦可於形成膠體層31之步驟中(例如利用研磨方式以移除部分之膠體材料30)，更可一併對晶片20之第一表面201進行研磨，使高反射率之膠體層31的頂表面311與晶片20之第一表面201不只等高切齊，亦使晶片20之第一表面201形成一粗化表面(例如表面粗糙度Ra大於0.01µm)而增加光取出效率。再者，於高機械強度之基板10的承載下，粗化晶片20之第一表面201之步驟中還可薄化晶片20使全反射路徑減少，進而提升照度，加強正向光強度。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
＜第六實施例＞
第9A~9C圖繪示本揭露第六實施例之晶片封裝結構之製造方法局部步驟之示意圖。本實施例的晶片封裝結構的製造方法與圖2A至圖2E的晶片封裝結構之製造方法相似，差異之處僅在於：於圖2A的步驟之後，即提供基板10，並分隔設置多個晶片20於基板10之承載表面101上之後，請參考圖9A，以噴塗的方式形成一螢光層44，且螢光層44直接覆蓋於晶片20的第一表面201與側表面203上以及基板10的承載表面101上。接著，以噴塗的方式形成一透光層54於螢光層44上，其中透光層54與螢光層44共形設置，且透光層54具有一上表面541、多個側緣514分別與上表面541連接以及多個延伸部515與側緣514連接。接著，請參考圖9B，透過點膠的方式形成一膠體層34，其中膠體層34沿著透光層54的延伸部515及側緣514延伸配置於透光層54的上表面541上且暴露出部分上表面541。此處，膠體層34是直接覆蓋透光層54的側緣514與延伸部515。特別是，膠體層34是透過毛細作用地關係而包覆透光層54的側緣514以及延伸部515，且亦因為毛細做用而延伸至透光層54的上表面541上。較佳地，膠體層34在透光層54的上表面541上的延伸長度小於或等於晶片20長度的10%。然而，膠體層34亦會因為表面張力關係，於相鄰兩晶片20之間，膠體層34呈現下凹的現象。之後，請同時參考圖9B與圖9C，對膠體層34、透光層54、螢光層44以及基板10進行切割，以形成多個晶片封裝結構。為了方便說明起見，圖9C僅示意地繪示一個晶片封裝結構。請參考圖9C，晶片封裝結構的膠體層34的兩側緣314、透光層54的延伸部515的側緣515a、螢光層44的側緣44a以及基板10的邊緣103皆切齊。至此，已完成晶片封裝結構100a的製作。
＜第七實施例＞
第10A~10C圖繪示本揭露第七實施例之晶片封裝結構之製造方法局部步驟之示意圖。本實施例的晶片封裝結構的製造方法與圖9A至圖9C的晶片封裝結構之製造方法相似，差異之處僅在於：於圖9A的步驟之後，即形成透光層54之後，請參考圖10A，翻轉整體結構，並將一模仁M以及配置於模仁M上的膠體材料30a以加熱加壓的方式壓合於透光層54上。由於透光層54與螢光層44皆是與晶片20的外部輪廓共形設置，因此相鄰兩晶片20之間具有一凹陷C，而膠體材料30a因為熱壓合的關係而填充於此。接著，請參考圖10B，移除模仁M，並翻轉整體結構而形成膠體層35。此時，膠體層35完全暴露出透光層54的上表面541，且膠體層35於凹陷C內的濃度大於位於透光層54的上表面541上的濃度。之後，請同時參考圖10B與圖10C，對膠體層35、透光層54、螢光層44以及基板10進行切割，以形成多個晶片封裝結構。為了方便說明起見，圖10C僅示意地繪示一個晶片封裝結構。請參考圖10C，晶片封裝結構的膠體層35的側緣315、54透光層的延伸部515的側緣515a、螢光層44的側緣44a以及基板10的邊緣103皆切齊。至此，已完成晶片封裝結構100b的製作。
＜第八實施例＞
第11A~11E圖繪示本揭露第八實施例之晶片封裝結構之製造方法局部步驟之示意圖。本實施例的晶片封裝結構的製造方法與圖2A至圖2E的晶片封裝結構之製造方法相似，差異之處僅在於：於圖2C的步驟之後，即以研磨方式移除部分之膠體材料30以形成一膠體層31，研磨時可更包括對晶片20進行表面(第一表面201)粗化和晶片減薄等步驟；研磨完成後，膠體層31之頂表面311係暴露出晶片20之第一表面201並與20之第一表面201等高切齊之後，請參考圖11A，移除膠體層31。此處，研磨時對晶片20進行第一表面201粗化和晶片減薄等步驟的目的在於：使所採用的晶片20具有相同的高度，以有利於後續地製造步驟。接著，請參考圖11B，以噴塗的方式形成一螢光層44，且螢光層44直接覆蓋於晶片20的第一表面201與側表面203上以及基板10的承載表面101上。接著，以噴塗的方式形成一透光層54於螢光層44上，其中透光層54與螢光層44共形設置，且透光層54具有一上表面541、多個側緣514分別與上表面541連接以及多個延伸部515與側緣514連接。接著，請參考圖11C，翻轉整體結構，並將一模仁M以及配置於模仁M上的膠體材料30a以加熱加壓的方式壓合於透光層54上。由於透光層54與螢光層44皆是與晶片20的外部輪廓共形設置，因此相鄰兩晶片20之間具有一凹陷C，而膠體材料30a因為熱壓合的關係而填充於此，且膠體材料30a於凹陷C內的濃度大於位於透光層54的上表面541上的濃度。接著，請參考圖11D，移除模仁M，並翻轉整體結構而形成膠體層35。此時，膠體層35完全暴露出透光層54的上表面541。之後，請同時參考圖11D與圖11E，對膠體層35、透光層54、螢光層44以及基板10進行切割，以形成多個晶片封裝結構。為了方便說明起見，圖11E僅示意地繪示一個晶片封裝結構。請參考圖11E，晶片封裝結構的膠體層35的側緣315、54透光層的延伸部515的側緣515a、螢光層44的側緣44a以及基板10的邊緣103皆切齊。至此，已完成晶片封裝結構100c的製作。
＜第九實施例＞
第12A~12D圖繪示本揭露第九實施例之晶片封裝結構之製造方法局部步驟之示意圖。本實施例的晶片封裝結構的製造方法與圖2A至圖2E的晶片封裝結構之製造方法相似，差異之處僅在於：於圖2A的步驟之後，即提供基板10，並分隔設置多個晶片20於基板10之承載表面101上之後，請參考圖12A，透過點膠的方式形成一膠體層36，其中膠體層36沿著晶片20的側表面203而延伸至基板10的承載表面101上。接著，請參考圖12B，對膠體層36以及基板10進行一預切程序，而形成多個凹槽V。接著，請參考圖12C，以點膠的方式形成一螢光層45於晶片20的第一表面201上且延伸覆蓋於膠體層36上。此處，螢光層45係為一透鏡式螢光層。之後，請參考圖12D，沿著凹槽V對基板10進行切割，以形成多個晶片封裝結構。為了方便說明起見，圖12D僅示意地繪示一個晶片封裝結構。請參考圖12D，晶片封裝結構的膠體層36的側緣316、螢光層45的側緣45a以及基板10的邊緣103皆切齊。至此，已完成晶片封裝結構100d的製作。
綜上所述，本發明提供一種晶片封裝結構及其製造方法，先設置晶片於一基板並以膠體層封裝後，暴露出晶片之一表面，再形成螢光層於暴露之晶片的表面上，透過實施例之設計可增進晶片封裝結構之光學性質，例如可提高光轉換取出效率。於其他實施例中，亦可於在螢光層上再選擇性地設置一透光層，來做為透光保護層，以增加水氣傳遞路徑，有效防止水氣滲入。當然，不同透光層結構的結構形態，如透鏡式透光層，則可有效提高光取出效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、70、80‧‧‧基板
100a、100b、100c、100d‧‧‧晶片封裝結構
101、701、801‧‧‧承載表面
102、702、802‧‧‧底面
103‧‧‧邊緣
111a、111b‧‧‧延伸電極
112a、112b‧‧‧接墊
113a、113b‧‧‧導孔
75a、75b、85a、85b‧‧‧散熱墊
20‧‧‧晶片
201‧‧‧第一表面
202‧‧‧第二表面
203‧‧‧側表面
222a、222b‧‧‧電極
30、30a‧‧‧膠體材料
31、34、35、36‧‧‧膠體層
311‧‧‧頂表面
313、314、315、316‧‧‧側緣
40‧‧‧遮罩
401‧‧‧開口
41、42、43、44、45‧‧‧螢光層
44a、45a‧‧‧側緣
51、52、54‧‧‧透光層
511、521、541‧‧‧上表面
513、514‧‧‧側緣
515‧‧‧延伸部
515a‧‧‧側緣
C‧‧‧凹陷
L1‧‧‧螢光層之邊長
Lm‧‧‧膠體層之邊長
Lc‧‧‧晶片之邊長
d1‧‧‧第一間距
d2‧‧‧第二間距
M‧‧‧模仁
第1A~1D圖為本揭露第一實施例之一晶片封裝結構之製造方法示意圖。 第2A~2E圖繪示本揭露第一實施例之多個晶片封裝結構之製造方法。 第3圖為本揭露第二實施例之一晶片封裝結構之示意圖。 第4圖為本揭露第三實施例之一晶片封裝結構之示意圖。 第5圖為本揭露第四實施例之一晶片封裝結構之示意圖。 第6圖為本揭露第五實施例之一晶片封裝結構之示意圖。 第7A～7C圖為應用實施例之晶片封裝結構於基板之其中一種直列式光源佈局之示意圖。 第8A～8C圖為應用實施例之晶片封裝結構於基板之其中一種矩陣式光源佈局之示意圖。 第9A~9C圖繪示本揭露第六實施例之晶片封裝結構之製造方法局部步驟之示意圖。 第10A~10C圖繪示本揭露第七實施例之晶片封裝結構之製造方法局部步驟之示意圖。 第11A~11E圖繪示本揭露第八實施例之晶片封裝結構之製造方法局部步驟之示意圖。 第12A~12D圖繪示本揭露第九實施例之晶片封裝結構之製造方法局部步驟之示意圖。
10‧‧‧基板
101‧‧‧承載表面
102‧‧‧底面
103‧‧‧邊緣
111a、111b‧‧‧延伸電極
112a、112b‧‧‧接墊
113a、113b‧‧‧導孔
20‧‧‧晶片
201‧‧‧第一表面
202‧‧‧第二表面
222a、222b‧‧‧電極
31‧‧‧膠體層
311‧‧‧頂表面
313‧‧‧側緣
41‧‧‧螢光層
L1‧‧‧螢光層之邊長
Lm‧‧‧膠體層之邊長
Lc‧‧‧晶片之邊長

Claims (40)

  1. 一種晶片封裝結構，包括： 一基板，具有一承載表面； 一晶片，具有相對的一第一表面與一第二表面以及一連接該第一表面與該第二表面的側表面，其中該晶片的該第二表面設置於該基板的該承載表面上； 一螢光層，完全覆蓋該晶片的該第一表面；以及 一膠體層，覆蓋該基板的該承載表面與該晶片的該側表面，其中該膠體層的反射率至少大於90％。
  2. 如申請專利範圍第1項所述的晶片封裝結構，其中該膠體層直接覆蓋該基板的該承載表面且包覆該晶片的該側表面，該膠體層的一頂表面係暴露出該晶片的該第一表面且切齊該晶片的該第一表面，而該螢光層位於該膠體層的該頂表面上方，且該螢光層的一第一邊長小於該膠體層的一第二邊長。
  3. 如申請專利範圍第1項所述的晶片封裝結構，其中該基板具有兩邊緣分別與該承載表面連接，該膠體層具有兩側緣分別與該頂表面連接，該膠體層之該兩側緣係切齊於該基板之該兩邊緣。
  4. 如申請專利範圍第1項所述的晶片封裝結構，其中該晶片包括複數個電極彼此分離地設置於該第二表面，該基板包括複數個延伸電極設置於該承載表面且分別與該晶片之該些電極接觸，其中該膠體層亦覆蓋該些電極和該些延伸電極。
  5. 如申請專利範圍第1項所述的晶片封裝結構，其中該基板具有一底面相對於該承載表面，該基板更包括複數個接墊彼此分離地設置於該底面，和複數個導孔垂直形成於該基板內，該些接墊與該些延伸電極藉由該些導孔電性連接。
  6. 如申請專利範圍第1項所述的晶片封裝結構，其中該晶片的相鄰之該些電極具有一第一間距，該基板的相鄰之該些接墊具有一第二間距，該第二間距大於該第一間距。
  7. 如申請專利範圍第1項所述的晶片封裝結構，其中該螢光層係為一平面式螢光層或一透鏡式螢光層。
  8. 如申請專利範圍第1項所述的晶片封裝結構，其中該螢光層直接形成於該膠體層之該頂表面上並至少完全覆蓋該晶片之該第一表面，該晶片封裝結構更包括： 一透光層，形成於該膠體層之該頂表面上並完全覆蓋該螢光層， 其中該透光層之厚度大於該螢光層之厚度。
  9. 如申請專利範圍第8項所述的晶片封裝結構，其中該基板具有兩邊緣分別與該承載表面連接，該膠體層具有兩側緣分別與該頂表面連接，該透光層具有一上表面延伸至該膠體層之該兩側緣。
  10. 如申請專利範圍第9項所述的晶片封裝結構，其中該透光層具有兩側緣分別與該上表面連接，且該膠體層之該兩側緣與該基板之該兩邊緣與該透光層之該兩側緣皆切齊。
  11. 如申請專利範圍第8項所述的晶片封裝結構，其中該透光層為一平面式透明膠材或一透鏡式透明膠材。
  12. 如申請專利範圍第1項所述的晶片封裝結構，更包括：     一透光層，形成於該晶片之該第一表面上並覆蓋該第一表面，其中該透光層係形成於該膠體層上並覆蓋該膠體層。
  13. 如申請專利範圍第1項所述的晶片封裝結構，其中該基板具有兩邊緣分別與該承載表面連接，該透光層具有一上表面和兩側緣分別與該上表面連接，該膠體層具有兩側緣分別與該頂表面連接，其中該膠體層之該兩側緣與該透光層之該兩側緣與該基板之該兩邊緣皆切齊。
  14. 如申請專利範圍第1項所述的晶片封裝結構，其中該螢光層直接覆蓋於該晶片的該第一表面與該側表面上以及該基板的該承載表面上。
  15. 如申請專利範圍第14項所述的晶片封裝結構，更包括：     一透光層，配置於該螢光層上且與該螢光層共形設置，其中該透光層具有一上表面、兩側緣分別與該上表面連接以及兩延伸部與該兩側緣連接，而該膠體層直接覆蓋該透光層的該些側緣與該些延伸部。
  16. 如申請專利範圍第15項所述的晶片封裝結構，其中該膠體層完全暴露出該透光層的該上表面，且該膠體層的兩側緣、該透光層的該些延伸部的兩側緣、該螢光層的兩側緣以及該基板的兩邊緣皆切齊。
  17. 如申請專利範圍第15項所述的晶片封裝結構，其中該膠體層沿著該透光層的該些延伸部及該些側緣延伸配置於該透光層的該上表面上且暴露出部分該上表面，而該膠體層的兩側緣、該透光層的該些延伸部的兩側緣、該螢光層的兩側緣以及該基板的兩邊緣皆切齊。
  18. 如申請專利範圍第1項所述的晶片封裝結構，其中該螢光層更延伸覆蓋於該膠體層上，且該螢光層的兩側緣與該基板的兩邊緣以及該透光層的兩側緣皆切齊。
  19. 如申請專利範圍第18項所述的晶片封裝結構，其中該螢光層係為一透鏡式螢光層。
  20. 一種晶片封裝結構之製造方法，包括： 提供一基板，並分隔設置複數個晶片於該基板之一承載表面上，其中該些晶片各具有相對的一第一表面與一第二表面以及一連接該第一表面與該第二表面的側表面，且該些第二表面設置於該基板之該承載表面上；     形成一螢光層，以完全覆蓋該些晶片的該些第一表面；     形成一膠體層，以覆蓋該基板的該承載表面與該晶片的該側表面，其中該膠體層的反射率至少大於90％；以及     切割該膠體層與該基板，以形成複數個晶片封裝結構。
  21. 如申請專利範圍第20項所述的晶片封裝結構之製造方法，其中該膠體層是形成於該螢光層之前，且形成該膠體層與該螢光層的步驟包括： 形成一膠體材料於該基板的該承載表面上以覆蓋該承載表面以及該些晶片，其中該膠體材料的反射率至少大於90％； 移除部分的該膠體材料而形成該膠體層，該膠體層的一頂表面係暴露出該些晶片的該些第一表面並切齊該些晶片的該些第一表面； 提供一遮罩於該膠體層上方，該遮罩具有分隔設置的複數個開口對應該些晶片的位置，其中該些開口的面積實質上等於或大於該些晶片的面積；以及 透過該遮罩的該些開口塗佈該螢光層於該膠體層的該頂表面上方，以使該螢光層完全覆蓋該些晶片的該些第一表面。
  22. 如申請專利範圍第21項所述的晶片封裝結構之製造方法，其中在形成該膠體層之步驟中，係利用研磨方式移除部分之該膠體材料以形成該膠體層，且亦對該些晶片之該些第一表面進行研磨，研磨後該晶片之該第一表面具有一表面粗糙度Ra大於0.01µm，該膠體層之該頂表面係切齊該些晶片之該些第一表面。
  23. 如申請專利範圍第21項所述的晶片封裝結構之製造方法，其中塗佈該螢光層於該膠體層之該頂表面上後，更包括：     移除該遮罩，和形成一透光層於該膠體層之該頂表面上，該膠體層並完全覆蓋各該晶片上之該螢光層，其中該透光層之厚度大於該螢光層之厚度，在切割步驟中，係對該透光層、該膠體層與該基板進行切割，以形成該些個晶片封裝結構。
  24. 如申請專利範圍第23項所述的晶片封裝結構之製造方法，其中該透光層為一平面式透明膠材或一透鏡式透明膠材。
  25. 如申請專利範圍第20項所述的晶片封裝結構之製造方法，其中在形成該膠體層之步驟中更包括薄化步驟，利用研磨方式減薄該膠體層與該些晶片。
  26. 如申請專利範圍第20項所述的晶片封裝結構之製造方法，其中各該晶片封裝結構的該螢光層的一第一邊長係小於該膠體層的一第二邊長。
  27. 如申請專利範圍第20項所述的晶片封裝結構之製造方法，其中切割該膠體層與該基板後，各該晶片封裝結構之該基板具有兩邊緣分別與該承載表面連接，該膠體層具有兩側緣分別與該頂表面連接，該膠體層之該兩側緣係切齊於該基板之該兩邊緣。
  28. 如申請專利範圍第20項所述的晶片封裝結構之製造方法，其中所提供之該基板具有一底面相對於該承載表面，該基板包括： 複數個延伸電極彼此分離地設置於該承載表面； 複數個接墊彼此分離地設置於該底面；和 複數個導孔垂直形成於該基板內，且該些接墊與該些延伸電極藉由該些導孔電性連接，其中，各該晶片包括複數個電極彼此分離地設置於該第二表面，設置該些晶片於該基板之該承載表面上時，係使該些晶片之該些電極分別接觸該基板之該些延伸電極。
  29. 如申請專利範圍第20項所述的晶片封裝結構之製造方法，其中各該晶片的相鄰之兩該電極具有一第一間距，該基板的相鄰之兩該接墊具有一第二間距，該第二間距大於該第一間距。
  30. 如申請專利範圍第20項所述的晶片封裝結構之製造方法，其中形成之該螢光層係為一平面式螢光層或一透鏡式螢光層。
  31. 如申請專利範圍第20項所述的晶片封裝結構之製造方法，更包括：     形成一透光層於該晶片之該第一表面上並覆蓋該第一表面，再塗佈該螢光層覆蓋於該透光層上。
  32. 如申請專利範圍第20項所述的晶片封裝結構之製造方法，其中該螢光層是形成於該膠體層之前，且該螢光層以噴塗的方式直接覆蓋於該些晶片的該些第一表面與該些側表面上以及該基板的該承載表面上。
  33. 如申請專利範圍第32項所述的晶片封裝結構之製造方法，更包括：     形成該螢光層之後且於形成該膠體層之前，形成一透光層於該螢光層上，其中該透光層與該螢光層共形設置，且該透光層具有一上表面、多個側緣分別與該上表面連接以及多個延伸部與該些側緣連接；以及     形成該膠體層時，該膠體層直接覆蓋該透光層的該些側緣與該些延伸部。
  34. 如申請專利範圍第33項所述的晶片封裝結構之製造方法，其中該膠體層是透過點膠的方式所形成，且該膠體層沿著該透光層的該些延伸部及該些側緣延伸配置於該透光層的該上表面上且暴露出部分該上表面。
  35. 如申請專利範圍第34項所述的晶片封裝結構之製造方法，其中切割該膠體層與該基板後，各該晶片封裝結構的該膠體層的兩側緣、該透光層的該兩延伸部的兩側緣、該螢光層的兩側緣以及該基板的兩邊緣皆切齊。
  36. 如申請專利範圍第33項所述的晶片封裝結構之製造方法，其中該膠體層透過加熱加壓成型的方式所形成，且該膠體層完全暴露出該透光層的該上表面。
  37. 如申請專利範圍第36項所述的晶片封裝結構之製造方法，其中切割該膠體層與該基板後，各該晶片封裝結構的該膠體層的兩側緣、該透光層的該些延伸部的兩側緣、該螢光層的兩側緣以及該基板的兩邊緣皆切齊。
  38. 如申請專利範圍第20項所述的晶片封裝結構之製造方法，其中該螢光層是形成於該膠體層之後，且切割該膠體層與該基板的步驟包括：     形成該膠體層之後且於形成該螢光層之前，對該膠體層與該基板進行一預切程序，以形成多個凹槽；以及     沿著該些凹槽切割該基板，以形成該些晶片封裝結構。
  39. 如申請專利範圍第38項所述的晶片封裝結構之製造方法，其中該螢光層形成於該些晶片的該些第一表面上且延伸覆蓋於該膠體層上，該螢光層的兩側緣與該基板的兩邊緣以及該膠體層的兩側緣皆切齊。
  40. 如申請專利範圍第39項所述的晶片封裝結構之製造方法，其中該螢光層係為一透鏡式螢光層。
TW105107287A 2015-03-18 2016-03-10 晶片封裝結構及其製造方法 TWI720972B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/073,672 US20160276546A1 (en) 2015-03-18 2016-03-18 Chip package structure and method of manufacturing the same

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201562134577P 2015-03-18 2015-03-18
US62/134,577 2015-03-18
US201562157450P 2015-05-05 2015-05-05
US62/157,450 2015-05-05
TW104125435 2015-08-05
TW104125435 2015-08-05
US201562220249P 2015-09-18 2015-09-18
US62/220,249 2015-09-18

Publications (2)

Publication Number Publication Date
TW201705544A true TW201705544A (zh) 2017-02-01
TWI720972B TWI720972B (zh) 2021-03-11

Family

ID=58609307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107287A TWI720972B (zh) 2015-03-18 2016-03-10 晶片封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI720972B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632694B (zh) * 2017-10-16 2018-08-11 錼創科技股份有限公司 微型發光元件結構
TWI692123B (zh) * 2017-12-19 2020-04-21 英屬開曼群島商錼創科技股份有限公司 微型元件結構
TWI698994B (zh) * 2019-09-16 2020-07-11 錼創顯示科技股份有限公司 微型半導體晶片、微型半導體元件結構、以及轉移裝置
US10748804B2 (en) 2017-12-19 2020-08-18 PlayNitride Inc. Structure with micro device having holding structure
US10797029B2 (en) 2017-12-19 2020-10-06 PlayNitride Inc. Structure with micro device
US10804130B2 (en) 2017-12-19 2020-10-13 PlayNitride Inc. Structure with micro device
US11257987B2 (en) 2017-10-16 2022-02-22 PlayNitride Inc. Structure with micro light-emitting device
TWI808759B (zh) * 2022-05-13 2023-07-11 天光材料科技股份有限公司 電極連接結構及其形成方法
US11916172B2 (en) 2019-09-16 2024-02-27 PlayNitride Display Co., Ltd. Epitaxial structure, semiconductor structure including the same, and semiconductor pickup element for transferring the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952079B2 (en) * 2002-12-18 2005-10-04 General Electric Company Luminaire for light extraction from a flat light source
US7928655B2 (en) * 2008-11-10 2011-04-19 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632694B (zh) * 2017-10-16 2018-08-11 錼創科技股份有限公司 微型發光元件結構
US11257987B2 (en) 2017-10-16 2022-02-22 PlayNitride Inc. Structure with micro light-emitting device
TWI692123B (zh) * 2017-12-19 2020-04-21 英屬開曼群島商錼創科技股份有限公司 微型元件結構
US10748804B2 (en) 2017-12-19 2020-08-18 PlayNitride Inc. Structure with micro device having holding structure
US10797029B2 (en) 2017-12-19 2020-10-06 PlayNitride Inc. Structure with micro device
US10804130B2 (en) 2017-12-19 2020-10-13 PlayNitride Inc. Structure with micro device
US11005019B2 (en) 2017-12-19 2021-05-11 PlayNitride Inc. Structure of micro device with holding structure
TWI698994B (zh) * 2019-09-16 2020-07-11 錼創顯示科技股份有限公司 微型半導體晶片、微型半導體元件結構、以及轉移裝置
US11296259B2 (en) 2019-09-16 2022-04-05 PlayNitride Display Co., Ltd. Micro semiconductor chip, micro semiconductor structure, and transfer device
US11916172B2 (en) 2019-09-16 2024-02-27 PlayNitride Display Co., Ltd. Epitaxial structure, semiconductor structure including the same, and semiconductor pickup element for transferring the same
TWI808759B (zh) * 2022-05-13 2023-07-11 天光材料科技股份有限公司 電極連接結構及其形成方法

Also Published As

Publication number Publication date
TWI720972B (zh) 2021-03-11

Similar Documents

Publication Publication Date Title
TWI720972B (zh) 晶片封裝結構及其製造方法
TWI390772B (zh) 半導體裝置及其製造方法
US8125000B2 (en) Light emitting device package having dual recessed substrate
US9130137B2 (en) Light emitting element and light emitting module thereof
US8614109B2 (en) Semiconductor light-emitting apparatus and method of fabricating the same
US9512968B2 (en) LED module
US20160276546A1 (en) Chip package structure and method of manufacturing the same
TWI436458B (zh) 晶圓級封裝結構及其製作方法
US11011681B2 (en) Light-emitting device and the method of manufacturing the same
TWI542047B (zh) 發光二極體封裝結構之製法
TW201537780A (zh) 半導體發光裝置
TW201442301A (zh) 無基台之發光二極體（ｌｅｄ）元件及其製造方法
US20210273138A1 (en) Light-emitting device and the method of manufacturing the same
TW201327948A (zh) 發光二極體封裝與製作方法
JP4590994B2 (ja) 発光装置およびその製造方法
TW201810727A (zh) 發光二極體覆晶晶粒及顯示器
TW201342672A (zh) 發光二極體封裝結構的製造方法
TWI455365B (zh) 發光二極體封裝結構的製造方法
TW201351718A (zh) 發光二極體封裝結構及其製造方法
TWI661584B (zh) 發光晶粒、封裝結構及其相關製造方法
KR102208504B1 (ko) 반사성 측면 코팅을 갖는 발광 디바이스 패키지
CN101546737A (zh) 化合物半导体元件的封装结构及其制造方法
TWI548124B (zh) 覆晶式發光二極體元件及其封裝結構
TW201532316A (zh) 封裝結構及其製法
TWI573299B (zh) 化合物半導體元件之封裝模組結構及其製造方法