TW201327948A - 發光二極體封裝與製作方法 - Google Patents

發光二極體封裝與製作方法 Download PDF

Info

Publication number
TW201327948A
TW201327948A TW101114209A TW101114209A TW201327948A TW 201327948 A TW201327948 A TW 201327948A TW 101114209 A TW101114209 A TW 101114209A TW 101114209 A TW101114209 A TW 101114209A TW 201327948 A TW201327948 A TW 201327948A
Authority
TW
Taiwan
Prior art keywords
recess
metal layer
layer
photoresist
metal
Prior art date
Application number
TW101114209A
Other languages
English (en)
Inventor
Sheng-Yang Peng
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Publication of TW201327948A publication Critical patent/TW201327948A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

具良好散熱的發光二極體(LED)封裝與製程結構。特定實施例中，僅有金屬銲料位於導線架與線路板間的空間，提供良好熱傳導從LED晶片至線路板。特定實施例中，導線架側壁傾斜而提供改良的光散發。

Description

發光二極體封裝與製作方法
本發明是有關於一種半導體元件封裝，且特別是有關於一種發光二極體(LED)的封裝與製作方法。
隨著發光二極體(LED)晶片之亮度與發光效率改善，LED更廣泛用於照明。由於LED晶片有散熱的問題，常導致LED光源之亮度與色彩真實度變差。但若使用陶瓷基材為主的封裝方式來封裝發光二極體晶片，則會導致LED封裝成本提高許多。因此，目前業界企需具良好散熱效率且成本較低廉之封裝結構。
本實施例之一提供一種半導體元件封裝。該半導體元件封裝包括一導線架，具金屬基材、位於該金屬基材的上表面的一第一金屬層與位於該金屬基材的下表面的一第二金屬層。該導線架界定出一凹穴具有一凹穴底面部份。該半導體元件封裝更包括至少一發光二極體(LED)晶片，設置於且電性連結至該凹穴底面部份之該第一金屬層上。該半導體元件封裝更包括一封膠體，設置於該第一金屬層上，且包覆該LED晶片與至少部份該第一金屬層。該第二金屬層完全暴露出來。
本實施例之一提供一種半導體元件封裝。該半導體元件封裝包括一導線架，其界定出一凹穴並具有相對的內表面和外表面。該半導體元件封裝更包括至少一個發光二極體(LED)晶片，設置在該導線架的該內表面上並電性連接到該導線架的該內表面。該半導體元件封裝更包括一封膠體，包覆該至少一個LED晶片且至少部份覆蓋該導線架的該內表面。該導線架的該外表面沒有被任何封膠體覆蓋。
本實施例之一提供一種製作用於半導體元件封裝的導線架的方法。該方法包括衝壓一平坦金屬基底以產生多個凹陷次結構，每一次結構界定有一凹穴，而從其週邊延伸有一盤邊。該方法更包括在該金屬基底的一上表面上形成一第一光阻層，以及在該金屬基底的一下表面上形成一第二光阻層。該方法更包括在該第一光阻層中形成一第一光阻圖案，以及在該第二光阻層中形成一第二光阻圖案。該方法更包括使用該第一和第二光阻圖案作為光罩，在該金屬基底的該上表面上沒有被該第一光阻圖案覆蓋的區域形成一第一金屬層，以及在該金屬基底的該下表面上沒有被該第二光阻圖案覆蓋的區域形成一第二金屬層。該方法更包括移除該第一和第二光阻圖案以在該第一和第二金屬層中形成通道。
在本發明之一實施例中，前述提供該導線架條之步驟包括提供一大致平坦之金屬基材並將該金屬基材衝壓出該些基底單元。形成該第一金屬層於該導線架上表面上以及形成該第二金屬層於該導線架下表面上。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A-1B所示為依照本發明一實施例的半導體元件封裝結構50，其包括導線架10、一或多個LED晶片200、導線210以及封膠體220。封裝結構50係透過銲料或銲球30而電性及物理性連接到一線路板40。線路板40例如是一印刷電路板(PCB)，乃為封裝結構50外的線路板。LED晶片200固著至導線架10，而導線210電性連結LED晶片200至導線架10。封膠體220環繞包覆LED晶片200與導線210。半導體元件封裝50經由焊料30而物理性和電性連接到電路板40。電路板40(其在一實施例中可為印刷電路板)在半導體裝置50的外部。
參見圖1A，導線架10包括金屬基材100與設於兩面之第一金屬層106與第二金屬層108。導線架10包含金屬基底或核心層100、設置在金屬基底100的相對表面上的第一或上部金屬層106以及第二或下部金屬層108。可利用例如電鍍或任意其他技術使得金屬層106、108與金屬核心層100結合。導線架10更包含凹穴101，所述凹穴101具有凹穴底101A、從凹穴底101A延伸的第一傾斜側壁101B、從第一傾斜側壁101B延伸出而大體水平的導線接合區101C、從接合區101C延伸的第二傾斜側壁101D以及從第二傾斜側壁101D延伸的盤邊部份101E。第一傾斜側壁101B、大體平行的導線接合區101C、以及第二傾斜側壁101D可統稱為導線架10的“側壁”。
各傾斜側壁、接合區和盤邊以連續相接的方式環繞限定導線架10的範圍(如圖1B中所示)，且形成連續的階梯或高度(如圖1A中所示)。雖然顯示三個階梯，但可提供更少或更多的階梯以適合於任一既定應用。以向外擴展的方式從凹穴底101A向上佈置這些階梯。因此，導線架10界定為上部直徑(盤邊部份101E的高度處)大於下部直徑(凹穴底101A的高度處)的凹角錐形或凹圓錐形。
凹穴底101A包含多個晶片墊118而包圍中央墊120。晶片墊118與中央墊120乃是物理性和電性分離開來。晶片200附著到晶片墊118且導線接合到中央墊120，並經由導線210附著到導線接合區101C。中央墊120充當共電區(electrical common)，其可為例如電源或接地。
晶片200可在凹穴101內經由其他技術以物理方式和/或電性方式連接。舉例來說，晶片200可向下接合到晶片墊118。除導線接合外，晶片200可能是反置以使其有源表面向下且覆晶接合到導線架10。
繼續參考圖1A，封膠體220裝滿或部份裝滿凹穴並包封晶片200和導線210。封膠體220可為例如矽膠樹脂或環氧樹脂或其他材料。封膠體220可進一步包含光轉變物質顆粒(例如螢光顆粒)以便產生所要的光色。在另一實施例中，螢光層(未顯示)可位於晶片200與封膠體220之間。螢光層可覆蓋晶片200的上表面和/或側表面。另外，螢光層可設置在由第一傾斜壁101B界定的凹穴的下部，而封膠體220設置在由第二傾斜壁101D界定的凹穴的上部。
傾斜側壁101B、101D至少部份包圍安裝區域和晶片200。傾斜側壁101B、101D以有利方式反射從晶片200發出的光，從而增加半導體元件封裝50的光輸出。在一個實施例中，金屬層106可為由例如：銀(Ag)、鉑(Pt)、錫(Sn)或其他材料製成的高反射金屬層，用於進一步增加光輸出。較佳，盤邊部份101E的上面不存在用以接收從晶片200發出的光的材料。也就是說，在此區域不存在例如封膠材料。因此，從晶片200發出光有更大比例被傾斜側壁101B、101D的高反射表面反射，增加來自半導體元件封裝50的光發射。
在圖1、2、5G、6C&6F中所示的實施例中，導線架被開口S分成被其他部份包圍的中央部份，這提供了良好的機械穩定性，可對抗因封膠體220與導線架10'之間熱膨脹係數(coefficient of thermal expansion，CTE)不匹配引起的問題。
為進一步增強光輸出，可選擇調整角度，亦即角度Θ1、Θ2(傾斜側壁101B、101D與凹穴底101A和水平接合區101C所夾的角度為Θ1、Θ2)。在所示實施例中，角度Θ1、Θ2是大體相等的。然而，在其他實施例中，角度Θ1、Θ2可能是不相等的。利用模擬發現，140°-170°範圍內的角度能提供增強的發光性能。然而，在其他實施例中，角度Θ1、Θ2可為大約90°，使得側壁101B、101D是大體垂直的。
繼續參考圖1A，半導體元件封裝50經由焊料30而物理性和電性連接到電路板40。然而，在連接到電路板40前，下部金屬層108的下表面108A在導線架10的所有區域中完全暴露出來，導線架10的所有區域包含中央墊120、晶片墊118、第一傾斜側壁101B、導線接合區101C、第二傾斜側壁101D以及盤邊部份101E。因此，在連接到電路板40後，用於冷卻晶片200的主要熱傳遞路徑是經由焊料30到電路板40。焊料作為金屬具有良好的導熱性能。晶片200與電路板40之間不存在例如聚合材料，因聚合材料會降低晶片200與電路板40之間的導熱性。因此，本發明的實施例提供從晶片200到電路板40極好的熱傳遞，使得晶片200的操作溫度保持較低，從而增加其性能效率並降低其性能由於過熱而退化的可能性。本發明的實施例還避免使用陶瓷基底，使用陶瓷基底會沒有必要地增加半導體元件封裝的成本。
圖2說明另一種半導體元件封裝50'。封裝50'包含導線架10'，以及一個或多個LED晶片200，固定到導線架10'。然而，與圖1的實施例不同(其包含將LED晶片200電性連接到導線架10的導線210)，圖2中的LED晶片200乃是使用覆晶技術安裝。進一步來說，導線架10'包含凹穴底101 A、從凹穴底101 A延伸的第一傾斜側壁101B以及從第一傾斜側壁101B延伸的盤邊部份101E。導線架10'並不包含導線接合區101C或第二傾斜側壁101D。缺口S將凹穴底101A分隔成第一和第二部份120、122，而缺口S限定了第一部份120的範圍且第二部份122限定了缺口S的範圍。將LED晶片200佈置在導線架10'上並且每一晶片均橫跨缺口的兩邊。此配置(其也顯示在下文的一些實施例中)提供了良好的機械穩定性，可對抗因封膠體220與導線架10'之間熱膨脹係數(coefficient of thermal expansion，CTE)不匹配引起的問題。
圖3A至圖3F描述根據本發明的實施例的製作LED半導體元件封裝所用方法中的步驟。圖3A描述呈平板形或條狀的金屬基底100。金屬基底100可為銅箔具厚度為例如大約100-150微米，或其他適當的材料所製得。
參見圖3B，衝壓技術使得金屬基底或核心層100形成多個凹陷次結構100A。分隔虛線A-A隔出一個次結構100A。次結構100A可具有圓或方形的盤狀或碟狀形狀。圖3B'描述一個例示的次結構100A'，其形狀類似具盤邊的碟盤。所述碟盤包含方形凹穴底101A、從其穴底延伸的傾斜側壁101B以及從傾斜側壁101B延伸的盤邊部份101E。圖3B"描述另一例示的次結構100A"，次結構100A"的形狀也像具盤邊的碟盤，但其具有圓形的凹穴底101A'和一個連續的傾斜側壁101B'。(請對應修改圖3B，3B’及3B”；並移除圖3C,3D之10A)
參見圖3C，第一光阻層102形成於金屬基底100的上表面100a上，且第二光阻層104形成於金屬基底100的下表面100b上。第一和第二光阻層102、104可利用例如噴塗或浸塗或其他技術來形成。利用噴塗形成的光阻層更有可能具有較好的均勻性和一致性。然而，浸塗可用以在表面100a、100b兩者上同時形成光阻層102、104。第一和第二光阻層102、104的厚度可為例如6微米或其他厚度。
參見圖3D，第一光阻圖案102a形成於上表面100a上，且第二光阻圖案104a形成於金屬基底100的下表面100b上。這些圖案可利用例如蝕刻或其他技術形成。在所示實施例中，光阻圖案102a、104a是相同的，但在其他實施例中，第一光阻圖案102a可能與第二光阻圖案104a不同。
參見圖3E，在使用第一和第二光阻圖案102a、104a作為光罩的情況下，第一金屬層106形成於沒有被第一光阻圖案102a覆蓋的上表面100a上，且第二金屬層108形成於沒有被第二光阻圖案104a覆蓋的下表面100b上。第一金屬層106和第二金屬層108兩者中的任一者均可為單層或多金屬薄片層(例如鎳/金(Ni/Au)薄片層)。層106、108可利用例如電鍍或其他技術製作。
參見圖3F，第一和第二光阻層102a、104a經移除而在第一和第二金屬層106、108中形成通道105、107。雖然看起來在每一金屬層106、108中均有兩個通道105、107，但每一金屬層106、108中的兩個所示缺口實際上可能是同一缺口中的不同部份。圖3F的結構包括導線架條20，所述導線架條20包含多個導線架單元10A。在隨後的過程中，將導線架條20與晶片以及其他電子裝置組裝起來。組裝後，將沿分隔線A切割導線架條20以分隔導線架單元10A。
較佳情況，圖3A至圖3F所示的方法是一種用於產生導線架但具有相對較少步驟的簡化技術。因此提供了低成本且周轉快速等優勢。
圖4A至圖4I描述根據本發明的實施例的製作LED半導體元件封裝所用另一方法中的步驟。圖4A至圖4I的實施例的一些步驟方面與圖3A至圖3F的實施例類似。因此，針對圖4A至圖4I將省略這些方面的論述。
參見圖4A，衝壓技術使得金屬基底或核心層100形成多個凹陷次結構10A。參見圖4B，第一光阻層102形成於金屬基底100的上表面100a上，且第二光阻層104形成於金屬基底100的下表面100b上。
參見圖4C，第一光阻圖案102a形成於金屬基底100的上表面100a上。與圖3A至圖3F的實施例相反，此時在金屬基底100的下表面100b上不會形成第二光阻圖案。
參見圖4D，在使用第一光阻圖案102a作為光罩的情況下，第一金屬層106形成於沒有被第一光阻圖案102a覆蓋的金屬基底100的上表面100a上。參見圖4E，第一光阻圖案102a被移除而在第一金屬層106中形成至少一個缺口105，且從金屬基底100的下表面100b移除第二光阻層104。
參見圖4F，第三光阻層102'形成於金屬基底100的上表面100a上且形成於第一金屬層106上。第四光阻層104'形成於金屬基底100的下表面100b上。參見圖4G，第二光阻圖案104'a形成於金屬基底100的下表面100b上。
參見圖4H，在使用第二光阻圖案104'a作為光罩的情況下，第二金屬層108形成於沒有被第二光阻圖案104'a覆蓋的下表面100b上。參見圖4I，移除第三光阻層102'和第二光阻圖案104'a而在第一和第二金屬層106和108中形成通道105、107。圖4I的結構包括包含多個導線架單元10A的導線架條20。在隨後的過程中，將導線架條20與晶片以及其他電子裝置組裝起來。組裝後，將沿分隔線A切割導線架條20以分隔導線架單元10A。
在前述實施例中，在導線架的兩個相對表面上圖案化和/或形成金屬層的技術步驟可以依序進行。因此，此方法允許導線架的兩個相對表面上所形成的金屬層為不同的材料或厚度。舉例來說，第一金屬層106可為高反射銀層，而第二金屬層108可為鎳和金薄片層(Ni/Au層)。因此，此方法為最終產品提供更高的設計彈性。
圖5A至圖5F描述根據本發明的實施例的製作LED半導體元件封裝另一方法的步驟。參見圖5A，導線架條20包含金屬基底100、第一金屬層106、第二金屬層108以及金屬層106、108中的通道105、107。圖5A中僅顯示一個導線架單元20A，如虛線A-A所示。導線架單元20A包含凹穴101。參見圖5A'，在另一實施例中，第一金屬層106可用作蝕刻光罩以針對缺口105'進行半蝕刻，以使得缺口105'的深度增加。此步驟能夠增強導線架與隨後裝滿的封膠體之間的黏著力。
參見圖5B，至少一個晶片200設置在第一金屬層106上且設置在中央部份上(位於缺口105之內)。晶片200可經由例如黏著層202或使用其他技術固定到第一金屬層106。舉例來說，晶片200可為LED晶片(例如高功率LED晶片)。參見圖5C，多個導線210形成於晶片200的接點204與第一金屬層106之間以將晶片200以電性方式連接到第一金屬層106。
參見圖5D，螢光層206形成在晶片200之上。螢光層206可僅覆蓋晶片200的上表面，或者也覆蓋晶片200的側面。隨後，在凹穴101中形成封膠體220以覆蓋晶片200和導線210。封膠體220可部份裝滿或完全裝滿凹穴101。封膠體220的材料可為任一透明的封膠體材料(例如矽膠樹脂或環氧樹脂)。當晶片200例如為高功率LED晶片時，較佳使用矽膠樹脂的封模材料，以避免高溫導致黃化問題。而若使用一般LED晶片，可使用環氧樹脂材料的封模材料，具有較高硬度並提供較好的黏著力。
參見圖5E，在使用第二金屬層108作為蝕刻光罩的情況下，從缺口107開始蝕刻金屬基底100(從下面開始蝕刻)直到封膠體220暴露出來，以便形成開口S。開口S完全穿透金屬基底100，而使得凹穴底101A具中央墊120，所述中央墊120與凹穴底101A的其餘或周圍部份122電性分離開來。雖然中央墊120和周圍部份122電性相互分離，但它們經由封膠體220物理性相互連接。
參見圖5F和圖5G，執行單體化步驟沿分隔線A切割導線架條20從而形成多個單獨封裝結構50'。每一封裝結構50'均包含單個導線架10B。封裝結構50'與圖1A和圖1B的封裝結構50類似，但封裝結構50'在側壁101B中僅包含單個晶片200和較少的階梯。在後續的步驟中，半導體元件封裝50'以物理方式和電性方式連接到電路板(未顯示)。然而，參考圖5F，在連接到電路板前，下部金屬層108的下表面108A在導線架10B的所有區域中完全暴露出來，導線架10B的所有區域包含中央墊120、周圍部份122、第一傾斜側壁101B以及盤邊部份101E。
圖6A至圖6F描述對於開口S有不同配置設計的幾種LED封裝結構。為清楚起見，省略封膠體。參見圖6A和圖6D，開口S可為線性溝槽。參見圖6B和圖6E，開口S可為L形溝槽。參見圖6C和圖6F，開口S可為位於凹穴底101A'內的方形環線溝槽。參見圖6A至圖6C，晶片200利用導線210電性連接到導線架單元。參見圖6D至圖6F，晶片200可能經由包含焊料凸點的覆晶技術電性連接到導線架單元。
雖然已參考本發明的特定實施例描述和說明本發明，但這些描述和說明並不限制本發明。所屬領域的技術人員應瞭解，可在不脫離由所附權利要求書界定的本發明的真實精神和範圍的前提下作各種改變並替換等效物。這些說明可能並沒有必要按比例繪製。由於製造技術和製造公差，本發明中的藝術表達方式與實際結構之間可能存在著差別。可能存在著本發明並未具體說明的其他實施例。說明書和圖式被認為是說明性而不是限制性的。可作修改以使特定情況、材料、物質的組合物、方法或技術適合本發明的目的、精神和範圍。所有所述修改均希望包含在本發明所附權利要求書的範圍內。雖然已參考按特定順序執行的特定操作描述本發明中揭示的方法，但應瞭解，這些操作可經組合、再分次或重新排序以形成不脫離本發明的教義的等效方法。因此，除非本發明中特別指示，這些操作的順序和分組並不限制本發明。
10．．．導線架
10A、10B、20A．．．導線架單位
10A'、10A"．．．次結構
100．．．基底
100a．．．上表面
100b．．．下表面
101A、101A'．．．凹穴底
101B、101B'、101D．．．傾斜側壁
101C．．．導線接合區
101E．．．盤邊部份
102、104、102'、104'．．．光阻層
102a、104a、104'a．．．光阻圖案
106、108．．．金屬層
105、105'、107．．．缺口
120．．．中央墊
122．．．周圍部份
200．．．晶片
202．．．黏著層
204．．．接點
206．．．螢光層
210．．．導線
220．．．封膠體
20．．．導線架條
30．．．銲料
40．．．主機板
50、50'．．．封裝結構
S．．．開口
圖1A是依照本發明之一實施例的一種LED封裝結構剖面示意圖。
圖1B是圖1A之LED封裝結構上視示意圖。
圖2是依照本發明之另一實施例的一種LED封裝結構上視示意圖。
圖3A-3F是依照本發明之一實施例的一種導線架單元製造方法各步驟的剖面示意圖。
圖3B’與圖3B”乃是導線架單元的立體示意圖。
圖4A-4I是依照本發明之另一實施例的一種導線架單元製造方法各步驟的剖面示意圖。
圖5A-5F是依照本發明之一實施例的一種LED封裝方法各步驟的剖面示意圖。
圖5E’乃是圖5E的上視示意圖。
圖6A-6F是依照本發明實施例的LED封裝結構上視示意圖。
10．．．導線架
100．．．基底
101A．．．凹穴底
101B、101D．．．傾斜側壁
101C．．．導線接合區
101E．．．盤邊部份
106、108．．．金屬層
120．．．中央墊
200．．．晶片
210．．．導線
220．．．封膠體
30．．．銲料
40．．．主機板
50．．．封裝結構

Claims (10)

  1. 一種半導體元件封裝，包含：一導線架，包括金屬基材、一第一金屬層位於該金屬基材的上表面與一第二金屬層位於該金屬基材的下表面，其中該導線架界定出一凹穴具有一凹穴底面部份；至少一發光二極體(LED)晶片，設置於且電性連結至該凹穴底面部份之該第一金屬層上；以及一封膠體，設置於該第一金屬層上，且包覆該LED晶片與至少部份該第一金屬層，其中該第二金屬層完全暴露出來。
  2. 如申請專利範圍第1項所述之半導體元件封裝，其中該凹穴底面部份具至少一貫穿開口，該貫穿開口將該凹穴底面部份分隔為兩部份，該兩部份彼此電性相隔離。
  3. 如申請專利範圍第2項所述之半導體元件封裝，其中該貫穿開口將該導線架之該凹穴底面部份分為被該貫穿開口所環繞之一中央部份與位於該貫穿開口外之一周圍部份。
  4. 如申請專利範圍第1項所述之半導體元件封裝，更包括一階梯狀凹穴側壁部份。
  5. 如申請專利範圍第1項所述之半導體元件封裝，其中該凹穴更具一第一凹穴側壁部份、一水平部份與一第二凹穴側壁部份，而該第一凹穴側壁部份從該凹穴底面部份以一第一角度向上延伸，該水平部份從該凹穴側壁部份延伸出去，該第二凹穴側壁部份從該水平部份以一第二角度向上延伸出去。
  6. 如申請專利範圍第5項所述之半導體元件封裝，其中該第一角度在140°-170°範圍內。
  7. 如申請專利範圍第5項所述之半導體元件封裝，其中該第二角度在140°-170°範圍內。
  8. 如申請專利範圍第5項所述之半導體元件封裝，更包括一盤邊部份從該第二凹穴側壁部份延伸出去。
  9. 一種製作用於半導體元件封裝的導線架的方法，該方法包括：衝壓一平坦金屬基底以產生多個凹陷次結構，每一次結構界定有一凹穴，而從其週邊延伸有一盤邊；在該金屬基底的一上表面上形成一第一光阻層，以及在該金屬基底的一下表面上形成一第二光阻層；在該第一光阻層中形成一第一光阻圖案，以及在該第二光阻層中形成一第二光阻圖案；使用該第一和第二光阻圖案作為光罩，在該金屬基底的該上表面上沒有被該第一光阻圖案覆蓋的區域形成一第一金屬層，以及在該金屬基底的該下表面上沒有被該第二光阻圖案覆蓋的區域形成一第二金屬層；以及移除該第一和第二光阻圖案以在該第一和第二金屬層中形成通道。
  10. 如申請專利範圍第9項所述之製作用於半導體元件封裝的導線架的方法，其中該第一金屬層中的該些通道在位置上對應於該第二金屬層中的該些通道。
TW101114209A 2011-12-23 2012-04-20 發光二極體封裝與製作方法 TW201327948A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/336,770 US20130161670A1 (en) 2011-12-23 2011-12-23 Light emitting diode packages and methods of making

Publications (1)

Publication Number Publication Date
TW201327948A true TW201327948A (zh) 2013-07-01

Family

ID=46859327

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101114209A TW201327948A (zh) 2011-12-23 2012-04-20 發光二極體封裝與製作方法

Country Status (3)

Country Link
US (1) US20130161670A1 (zh)
CN (1) CN102693972A (zh)
TW (1) TW201327948A (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101197092B1 (ko) * 2011-11-24 2012-11-07 삼성전자주식회사 발광소자 패키지 및 상기 발광소자 패키지의 제조 방법
CN103531670B (zh) * 2012-07-06 2016-09-07 哈尔滨化兴软控科技有限公司 发光二极管制造方法
TWM450828U (zh) * 2012-12-14 2013-04-11 Litup Technology Co Ltd 熱電分離的發光二極體模組和相關的散熱載板
TW201442290A (zh) * 2013-04-24 2014-11-01 Hon Hai Prec Ind Co Ltd 發光二極體模組
EP3036473B1 (en) 2013-08-23 2021-06-02 Molex, LLC Led module
US9548434B2 (en) * 2014-10-06 2017-01-17 Viagan Ltd. Wafer level packaging of electronic device
US9711700B2 (en) * 2014-12-26 2017-07-18 Nichia Corporation Light emitting device and method for producing the same
US10529897B2 (en) * 2015-03-06 2020-01-07 Koninklijke Philips N.V. LED-based lighting device with asymmetrically distributed LED chips
JP6610927B2 (ja) * 2015-07-31 2019-11-27 大口マテリアル株式会社 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
CN108305926B (zh) * 2018-02-08 2020-02-07 开发晶照明（厦门）有限公司 Led支架、led模组、以及led支架的制造方法
US10763639B2 (en) * 2018-02-12 2020-09-01 Lumentum Operations Llc Emitter-on-sub-mount device
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
JP2022014288A (ja) * 2020-07-06 2022-01-19 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW506236B (en) * 2000-06-09 2002-10-11 Sanyo Electric Co Method for manufacturing an illumination device
TW507482B (en) * 2000-06-09 2002-10-21 Sanyo Electric Co Light emitting device, its manufacturing process, and lighting device using such a light-emitting device
JP2002314143A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
CN2717026Y (zh) * 2004-06-11 2005-08-10 佛山市国星光电科技有限公司 多芯片封装结构发光二极管
US8030674B2 (en) * 2008-04-28 2011-10-04 Lextar Electronics Corp. Light-emitting diode package with roughened surface portions of the lead-frame
KR101007131B1 (ko) * 2008-11-25 2011-01-10 엘지이노텍 주식회사 발광 소자 패키지
KR101114197B1 (ko) * 2010-08-09 2012-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템

Also Published As

Publication number Publication date
US20130161670A1 (en) 2013-06-27
CN102693972A (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
TW201327948A (zh) 發光二極體封裝與製作方法
US9512968B2 (en) LED module
TWI390772B (zh) 半導體裝置及其製造方法
TWI436458B (zh) 晶圓級封裝結構及其製作方法
JP5038147B2 (ja) 発光体、及び前記発光体を製造する方法
TWI476946B (zh) 發光二極體裝置及其製造方法
US8357552B2 (en) Light emitting diode chip, and methods for manufacturing and packaging the same
US11011681B2 (en) Light-emitting device and the method of manufacturing the same
TWI528508B (zh) 高功率發光二極體陶瓷封裝之製造方法
TWI645580B (zh) 發光二極體覆晶晶粒及顯示器
TWI505519B (zh) 發光二極體燈條及其製造方法
KR20110095301A (ko) 멀티칩 발광 다이오드 모듈
CN108054254B (zh) 半导体发光结构及半导体封装结构
US9293663B1 (en) Light-emitting unit and semiconductor light-emitting device
US10381536B2 (en) Light-emitting device and manufacturing method thereof
US20210273138A1 (en) Light-emitting device and the method of manufacturing the same
JP4643918B2 (ja) 光半導体パッケージ
TWI464929B (zh) 提昇散熱效率之光源模組及其嵌入式封裝結構
JP2015115432A (ja) 半導体装置
TWI395346B (zh) 發光元件的封裝結構
KR20130051206A (ko) 발광소자 모듈
TWI472067B (zh) 光學封裝及其製造方法
JP2007335734A (ja) 半導体装置
JP6034175B2 (ja) Ｌｅｄモジュール
KR101363980B1 (ko) 광 모듈 및 그 제조 방법