TW202403979A - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TW202403979A
TW202403979A TW112100895A TW112100895A TW202403979A TW 202403979 A TW202403979 A TW 202403979A TW 112100895 A TW112100895 A TW 112100895A TW 112100895 A TW112100895 A TW 112100895A TW 202403979 A TW202403979 A TW 202403979A
Authority
TW
Taiwan
Prior art keywords
heat transfer
substrate
dielectric layer
semiconductor element
feature
Prior art date
Application number
TW112100895A
Other languages
English (en)
Other versions
TWI834469B (zh
Inventor
陳明發
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202403979A publication Critical patent/TW202403979A/zh
Application granted granted Critical
Publication of TWI834469B publication Critical patent/TWI834469B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供一種半導體封裝及其形成方法。所述半導體封裝包括具有第一基底及位於第一基底上的第一接觸接墊的第一半導體元件、位於第一基底上且延伸至第一基底中的第一熱傳導特徵、位於第一基底之上的第二半導體元件、位於第一半導體元件之上且位於第二半導體元件旁的第一熱傳導橋及位於第一半導體元件之上且沿著第二半導體元件與第一熱傳導橋的側壁的第一封裝膠體。第二半導體元件包括電性連接至第一接觸接墊的第二接觸接墊。第一熱傳導橋包括第二基底及位於第二基底上且延伸至第二基底中的第二熱傳導特徵。第二熱傳導特徵接合至第一熱傳導特徵。

Description

半導體封裝及其製造方法
因各種電子元件（例如，電晶體、二極體、電阻器、電容器等）的積體密度的不斷提高，半導體產業經歷了高速發展。在很大程度上，積體密度的提高源於最小特徵尺寸（minimum feature size）的迭代減小，此使得更多的元件能夠被整合至給定的面積中。隨著對日益縮小的電子裝置的需求的增長，浮現了向更小且更具創造性的半導體晶粒封裝技術發展的趨勢。此種封裝系統的一個示例是疊層封裝（Package-on-Package，PoP）技術。在疊層封裝裝置中，頂部半導體封裝堆疊於底部半導體封裝頂上，以提供高整合程度及元件密度。疊層封裝技術大致上可使具有增強的功能性及在印刷電路板（printed circuit board，PCB）上的小佔據面積（small footprints）的半導體元件能夠被生產。
以下揭露內容提供用於實施本發明的不同特徵的諸多不同實施例或實例。以下闡述元件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於……之下（beneath）」、「位於……下方（below）」、「下部的（lower）」、「位於……上方（above）」、「上部的（upper）」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
提供一種具有散熱系統的半導體封裝以及其形成方法。根據一些實施例，將第一半導體元件與第二半導體元件接合於一起。散熱系統包括各種熱傳遞特徵及熱傳遞橋（heat transfer bridge）。熱傳遞特徵包含熱傳導材料，且設置於第一半導體元件及第二半導體元件的基底上且可延伸至所述基底中。第一半導體元件及第二半導體元件之上放置有可包括熱傳遞特徵的熱傳遞橋，其中第一半導體元件及第二半導體元件的熱傳遞特徵可接合至熱傳遞橋的熱傳遞特徵，以提供產生自第一半導體元件及第二半導體元件的熱量傳遞至設置於所述半導體封裝的頂部處的散熱器（heat sink）的路徑，藉此使得所述半導體封裝獲致更高的效率及更佳的長期可靠性。
圖1至圖15是根據一些實施例的包括散熱系統的半導體封裝600（參見圖15）的製造過程的中間步驟的剖視圖及俯視圖。
參照圖1，藉由釋放膜（release film）198將半導體元件200貼合至載體196上。半導體元件200可為被形成為較大晶圓的一部分的裸半導體晶粒（bare semiconductor die），例如未經封裝的半導體晶粒。舉例而言，半導體元件200可為邏輯晶粒，例如：應用處理器（application processor，AP）、中央處理單元（central processing unit，CPU）、微控制器等；記憶體晶粒，例如：動態隨機存取記憶體（dynamic random access memory，DRAM）晶粒、混合立方體記憶體（hybrid memory cube，HMC）、靜態隨機存取記憶體（static random access memory，SRAM）晶粒、寬輸入輸出（wide input/output，wideIO）記憶體晶粒、磁阻式隨機存取記憶體（magnetoresistive random access memory，mRAM）晶粒、電阻式隨機存取記憶體（resistive random access memory，rRAM）晶粒等；功率管理晶粒，例如：功率管理積體電路（power management integrated circuit，PMIC）晶粒；射頻（radio frequency，RF）晶粒；感測器晶粒；微機電系統（micro-electro-mechanical-system，MEMS）晶粒；訊號處理晶粒，例如：數位訊號處理（digital signal processing，DSP）晶粒；前端晶粒，例如：類比前端（analog front-end，AFE）晶粒；生物醫學晶粒；或類似晶粒。半導體元件200可為包括裸半導體晶粒的封裝。
可根據適用的製造過程來處理半導體元件200，以在半導體元件200中形成積體電路。可將半導體元件200與其他半導體元件200一起形成為較大晶圓的一部分，且隨後自所述晶圓單體化出半導體元件200。半導體元件200可包括基底202（例如經摻雜或未經摻雜的矽）或者絕緣層上半導體（semiconductor-on-insulator，SOI）基底的主動層。基底202可包含其他半導體材料，例如：鍺；化合物半導體，包括碳化矽、鎵砷、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或者其組合。其他基底也可採用例如多層式基底（multi-layered substrate）或梯度基底（gradient substrate）等其他基底。
主動及/或被動元件或電子元件（例如電晶體、二極體、電容器、電阻器等）可形成在基底202中及/或基底202。出於例示性目的，所述元件共同地由元件204示出。可藉由位於基底202上的內連線結構206對元件204進行內連，內連線結構206包括位於一或多個介電層206B中的金屬化圖案206A。內連線結構206對位於基底202上的元件204進行電性連接，以形成一或多個積體電路。在一些實施例中，元件204可能在操作期間產生相對高程度的熱量，從而產生熱點（thermal hotspot）。
半導體元件200更包括穿孔（through via）218，穿孔218可電性連接至內連線結構206中的金屬化圖案206A。穿孔218可包含導電材料（例如銅或類似材料），且可自內連線結構206延伸至基底202中。一或多個絕緣障壁層220可形成在基底202中的穿孔218的至少部分的周圍。絕緣障壁層220可包含例如氧化矽、氮化矽、氮氧化矽或類似材料，且可用於將穿孔218與基底202實體隔離及電性隔離。作為示例，在圖1中的半導體元件200中示出兩個穿孔218，半導體元件200中可存在其他數目的穿孔218。在後續的處理步驟中，可對基底202進行薄化以暴露出穿孔218（如圖3所示）。在薄化之後，穿孔218提供自基底202的背側至基底202的前側的電性連接。在一些實施例中，基底202的背側可以是指基底202中相對於元件204及內連線結構206的一側，而基底202的前側可以是指基底202中元件204及內連線結構206設置於其上的一側。
半導體元件200更包括位於內連線結構206上的接觸接墊210，接觸接墊210能夠使位於基底202上的內連線結構206及元件204進行外部電性連接。接觸接墊210可包含銅、鋁或其他導電材料。介電層212設置於在內連線結構206上，且接觸接墊210暴露於介電層212的頂表面處。介電層212可包含氧化矽、氮氧化矽、氮化矽或類似材料。
繼續參照圖1，載體196可為玻璃載體、有機載體或類似載體。載體196可具有圓形俯視圖形狀，且可具有矽晶圓的尺寸。出於例示性目的，圖1示出貼合至載體196的一個半導體元件200。多個半導體元件200可貼合至載體196以同時進行處理。釋放膜198可由聚合物基材料形成，例如光熱轉換（light-to-heat-conversion，LTHC）材料，可在後續步驟中與載體196一起自半導體元件200移除。釋放膜198可塗佈於載體196上。
在圖2中，在載體196之上沉積封裝膠體221。封裝膠體221可沿著半導體元件200的側壁延伸。在俯視圖中，封裝膠體221可包圍半導體元件200。在一些實施例中，封裝膠體221可包含氧化矽、氮化矽、碳化矽、碳氮化矽、氮氧化矽、碳氮氧化矽、未經摻雜的矽酸鹽玻璃（un-doped silicate glass，USG）或類似材料，且可使用例如化學氣相沉積（chemical vapor deposition，CVD）、物理氣相沉積（physical vapor deposition，PVD）、原子層沉積（atomic layer deposition，ALD）或類似製程等適合的沉積製程來形成封裝膠體221。在一些實施例中，封裝膠體221可包含模封材料、環氧樹脂、樹脂或類似材料，且可在封裝膠體221被固化之前藉由應用壓縮成形（compression molding）、轉移成形（transfer molding）或類似製程來形成封裝膠體221。在一些實施例中，可在基底202的背側之上形成封裝膠體221，且可實行例如化學機械研磨（chemical mechanical polishing，CMP）等平坦化製程以暴露出基底202的背側。
在圖3中，可對半導體元件200進行薄化製程以暴露出穿孔218。經薄化的半導體元件200可被稱為半導體元件200’。所述薄化製程移除基底202中位於穿孔218之上的部分以及封裝膠體221的部分。在一些實施例中，所述薄化製程可進一步移除絕緣障壁層220中位於穿孔218上的頂部部分，以暴露出穿孔218。所述薄化製程可包括實行化學機械研磨、研磨（grinding）、回蝕（etch back）（例如濕蝕刻）、其組合或類似製程。在一些實施例中，所述薄化製程使得基底202的背側與穿孔218的頂表面及封裝膠體221的頂表面齊平。在一些實施例中，所述薄化製程可使基底202凹陷，進而使得穿孔218自基底202的背表面突出，此可藉由選擇性蝕刻製程來達成，所述選擇性蝕刻製程選擇性地蝕刻基底202、絕緣障壁層220及封裝膠體221，而不會顯著地蝕刻穿孔218。
在圖4中，在基底202、封裝膠體221、絕緣障壁層220及穿孔218之上沉積介電層224。介電層224可包含氧化矽、氮化矽、碳化矽、碳氮化矽、氮氧化矽、碳氮氧化矽、矽酸鹽玻璃或類似材料，且可使用例如化學氣相沉積、物理氣相沉積、原子層沉積或類似製程等適合的沉積製程來形成介電層224。介電層224可在後續製程中作為接合層。可選擇介電層224的材料，以使得介電層224適於直接熔融接合（direct fusion bonding）。
圖5A、圖5B、圖5C、圖5D、圖5E及圖5F示出藉由例如鑲嵌製程（damascene process）、雙鑲嵌製程（dual damascene process）或類似製程等技術在介電層224及基底202中形成接合接墊222及熱傳遞特徵223。接合接墊222可直接設置在穿孔218上，且接合接墊222可提供將穿孔218電性及實體連接至外部元件（例如其他積體電路）的接合位置（bonding site）。如以下更詳細地論述，熱傳遞特徵223（參見圖5D）是散熱系統的一部分，用於自半導體元件200’傳遞走熱量。熱傳遞特徵223可設置在元件204之上，且熱傳遞特徵223可提供元件204在操作期間產生的熱量傳遞至半導體元件200’之外的路徑，藉此使得如圖15所示的半導體封裝600獲致更高的效率及更佳的長期可靠性。
在圖5A中，在介電層224中形成開口217，且開口217可暴露出下方穿孔218及絕緣障壁層220。形成開口217可包括：在介電層224之上形成圖案化罩幕（未示出），例如光阻或者一或多層介電材料；以及實行蝕刻製程（例如濕蝕刻或乾蝕刻），以移除介電層224的被暴露出的部分。所述圖案化罩幕可在蝕刻製程之後移除。
在圖5B中，在開口217中形成接合接墊222。接合接墊222可包含藉由電化學電鍍製程、無電電鍍製程、化學氣相沉積、原子層沉積、物理氣相沉積、類似製程或其組合而形成的例如銅或類似材料等導電材料。可實行例如化學機械研磨等平坦化製程來移除過量的導電材料。接合接墊222可藉由穿孔218電性連接至半導體元件200’的元件204。在穿孔218凸出於基底202的背側的實施例中，可省略接合接墊222，並且可形成介電層224以環繞穿孔218的凸出部分。
在圖5C中，在介電層224及基底202中形成開口219。每一開口219可包括延伸穿過介電層224的頂部部分及延伸至基底202中的底部部分。頂部部分可較底部部分寬。形成開口219的頂部部分可包括：形成具有對應於介電層224中的期望開口的開口的第一圖案化罩幕（未示出），例如光阻或者一或多層介電材料；以及實行蝕刻製程（例如濕蝕刻或乾蝕刻），以移除介電層224的被暴露出的部分。在蝕刻製程之後，可移除第一圖案化罩幕。形成開口219的底部部分可包括：形成具有對應於基底202中的期望開口或溝渠的開口的第二圖案化罩幕（未示出），例如光阻或者一或多層介電材料；以及實行蝕刻製程（例如濕蝕刻或乾蝕刻），以移除基底202的保持被暴露出的部分。在蝕刻製程之後，可移除第二圖案化罩幕。
在圖5D中，在開口219中形成熱傳遞特徵223。熱傳遞特徵223可包含例如銅、金、銀、鋁或類似材料等熱傳導材料。在一些實施例中，可藉由與以上參照接合接墊222所論述的相同或相似的方法來形成熱傳遞特徵223。可實行例如化學機械研磨等平坦化製程來移除過量的熱傳導材料及種子層（seed layer）。熱傳遞特徵223可具有在製程變化內實質上相同的形狀及尺寸。熱傳遞特徵223可與半導體元件200’的積體電路電性隔離。作為示例，在圖5D所示結構的每一側上示出三個熱傳遞特徵223，其他數目也是可能的。作為示例，圖5A至圖5D示出在形成熱傳遞特徵223之前形成接合接墊222，也可在形成熱傳遞特徵223之後形成接合接墊222，或者可同時形成接合接墊222與熱傳遞特徵223。
圖5E示出圖5D所示結構的一部分。每一熱傳遞特徵223可包括位於介電層224中的頂部部分223A及位於基底202中的底部部分223B。頂部部分223A可具有大約介於0.2微米至1微米的高度H1，而底部部分223B可具有大約介於0.4微米至約10微米的高度H2。在一些實施例中，高度H2可大於高度H1。
圖5F示出圖5E所示結構的俯視圖。在一些實施例中，頂部部分223A在俯視圖中可為具有長度D1及寬度D2的矩形形狀或正方形形狀，長度D1及寬度D2可以是大約介於約0.05微米至10微米。頂部部分223A可與相鄰的頂部部分223A間隔開距離D3，距離D3可大於或等於0.02微米。底部部分223B在俯視圖中可為具有長度D4及寬度D5的矩形形狀，長度D4及寬度D5可以是大約介於0.02微米至8微米。底部部分223B可與相鄰的底部部分223B間隔開距離D6，距離D6可大於或等於約0.02微米。在一些實施例中，長度D1及寬度D2可分別大於長度D4及寬度D5。在一些實施例中，頂部部分223A及底部部分223B在俯視圖（未示出）中可具有圓形形狀。其他形狀及大小也是可能的。
在圖6A中，將半導體元件300接合至半導體元件200’上的介電層224及接合接墊222。相似於半導體元件200，半導體元件300可為被形成為較大晶圓的一部分的裸半導體晶粒（例如未經封裝的半導體晶粒），或者為包括裸半導體晶粒的封裝。可根據適用的製造製程對半導體元件300進行處理，以在半導體元件300中形成積體電路。在一些實施例中，也可先將半導體元件300與其他半導體元件300一起形成為較大晶圓的一部分，且隨後自所述晶圓單體化出半導體元件300。半導體元件300中的特徵的材料及製造製程可藉由參照半導體元件200中的類似特徵而得，其中半導體元件200中的所述類似特徵具有以數字「2」開頭的參考編號，其對應於半導體元件300中具有以數字「3」開頭的參考編號的所述特徵。半導體元件300可包括基底302及內連線結構306，基底302上形成有元件或電子元件（例如，電晶體、電容器、二極體、電阻器或類似元件）。出於例示性目的，所述元件由元件304共同地示出。內連線結構306包括位於一或多個介電層306B中的金屬化圖案306A，且金屬化圖案306A對位於基底302上的元件304進行電性連接以形成一或多個積體電路。在一些實施例中，元件304可能在操作期間產生相對高程度的熱量。內連線結構306更包括電性連接至金屬化圖案306A的介電層312及接合接墊310。作為示例，在圖6A中的半導體元件300中示出兩個接合接墊310，半導體元件300中也可存在其他數目的接合接墊310。
可使用例如混合接合製程（hybrid bonding process）等接合製程將半導體元件300接合至位於半導體元件200上的介電層224及接合接墊222，以形成晶圓結構400，其中可將半導體元件300的介電層312直接接合至位於半導體元件200’上的介電層224，且可將半導體元件300的接合接墊310直接接合至位於半導體元件200’上的接合接墊222。可將半導體元件300設置成面朝下，進而使得基底302的前側面對基底302的背側。在一些實施例中，基底302的前側可以是指基底302中元件304及內連線結構306設置於其上的一側。在一些實施例中，介電層312與介電層224之間的接合是氧化物對氧化物接合（oxide-to-oxide bond）或類似接合方式，而接合接墊310與接合接墊222之間的接合是金屬對金屬接合（metal-to-metal bond），藉此在半導體元件200’與半導體元件300之間提供電性連接。在省略接合接墊222的實施例中，藉由直接金屬對金屬接合（direct metal-to-metal bonding）將接合接墊310直接接合至穿孔218。作為示例，圖6A示出混合接合製程，也可使用例如焊料接合製程（solder bonding process）或類似製程等其他接合製程。
作為示例，混合接合製程可先對介電層224及介電層312的進行表面處理（surface treatment）。表面處理可包括真空環境中的電漿處理（plasma treatment）。表面處理可更包括清潔製程，例如利用去離子水或類似材料進行的沖洗。接著，混合接合製程可繼續進行至，以將接合接墊310對準接合接墊222（或穿孔218）。當半導體元件200’與半導體元件300對準時，接合接墊310可與對應的接合接墊222交疊。接下來，可實行預接合（pre-bonding），在所述預接合期間，在室溫（例如大約介於21攝氏度至25攝氏度）下使半導體元件200’與半導體元件300接觸。所述混合接合製程可繼續實行溫度大約介於150攝氏度至400攝氏度且持續時間大約介於0.5小時至3小時的退火（annealing），以使得接合接墊310中的金屬與接合接墊222中的金屬跨越接合接墊310和接合接墊222之間的介面而相互擴散，此會形成金屬對金屬接合。作為實例，在圖6A中示出接合至半導體元件200’的一個半導體元件300，亦可將多個半導體元件300接合至半導體元件200’。
在圖6B中，示出晶圓結構400的俯視圖。圖6A所示的剖視圖可自圖6B所示的俯視圖中的參考橫截面A-A’獲得，其中相同的參考編號指代相同的特徵。出於例示性目的，由介電層224覆蓋的半導體元件200’被以虛線示出。半導體元件200’的頂表面可具有面積A1，而半導體元件300的頂表面可具有面積A2，其中面積A1大於面積A2，且面積A1與面積A2之間的差是面積A3。半導體元件200’的頂表面的設置於半導體元件300下方的部分被稱為區域401，區域401可具有面積A1，而半導體元件200’的頂表面的不設置於半導體元件300下方的區域被稱為區域403，區域403可具有面積A3。如圖6B所示，熱傳遞特徵223以包括行及列的陣列設置於區域403中，所述陣列包圍半導體元件300。熱傳遞特徵223的頂表面的面積的總和為A4，且A4對A3的比率可大約介於30%至80%。熱傳遞特徵223可排列成其他圖案，例如交錯的列或者類似圖案。
圖7A、圖7B及圖7C示出使用例如混合接合製程等接合製程將一或多個熱傳遞橋405接合至位於半導體元件200’上的介電層224及熱傳遞特徵223。如以下更詳細地論述，所述一或多個熱傳遞橋405是用於自半導體元件200’傳遞走熱量的散熱系統的一部分。每一熱傳遞橋405包括基底402、形成於基底402上的介電層404以及形成於基底402及介電層404中的熱傳遞特徵406。在接合製程期間，將介電層404接合至介電層224，且將每一熱傳遞特徵406接合至對應的熱傳遞特徵223。熱傳遞特徵406與熱傳遞特徵223之間的連接可提供元件204在操作期間產生的熱量傳遞至所述一或多個熱傳遞橋405的路徑，藉此使得如圖15所示的半導體封裝600獲致更高的效率及更佳的長期可靠性。
參照圖7A，基底402可包含熱傳導半導體材料（例如矽或類似材料）。可藉由與以上參照介電層224所論述的相同或相似的材料及方法在基底402上形成介電層404，且可藉由與以上參照熱傳遞特徵223所論述的相同或相似的材料及方法在介電層404及基底402中形成熱傳遞特徵406。熱傳遞特徵406可具有在製程變化內與熱傳遞特徵223實質上相同的形狀及尺寸，且每一熱傳遞特徵406可在接合期間接合至對應的熱傳遞特徵223。圖7A示出混合接合製程作為示例，且也可使用例如焊料接合製程或類似製程等其他接合製程。作為示例，圖6A至圖7A示出在半導體元件200’之上接合所述一或多個熱傳遞橋405之前在半導體元件200’之上接合半導體元件300，也可在所述一或多個熱傳遞橋405之後在半導體元件200’之上接合半導體元件300，或者可同時在半導體元件200’之上接合半導體元件300與所述一或多個熱傳遞橋405。
圖7B及圖7C示出根據一些實施例的圖7A所示結構的俯視圖。圖7A所示的剖視圖可自圖7B及圖7C所示的俯視圖中的參考橫截面A-A’獲得，其中相同的參考編號指代相同的特徵。出於例示性目的，熱傳遞橋405中由基底402覆蓋的熱傳遞特徵406被以虛線示出。圖7B示出在半導體元件200’之上設置具有框架形狀的一個熱傳遞橋405的示例。在俯視圖中，熱傳遞橋405可包圍半導體元件300。圖7C示出在半導體元件200’上設置四個熱傳遞橋405的示例。在俯視圖中，每一熱傳遞橋405具有矩形形狀且沿著半導體元件300的一側延伸。可使用其他形狀、尺寸、數目及配置。
在圖8中，在介電層224的其餘部分之上沉積封裝膠體408。封裝膠體408可沿著半導體元件300的側壁以及所述一或多個熱傳遞橋405的側壁延伸。在俯視圖中，封裝膠體408可包圍半導體元件300以及所述一或多個熱傳遞橋405。可使用與以上參照封裝膠體221所論述的相同或相似的材料及方法來形成封裝膠體408。可應用薄化製程來暴露出基底302及基底402。所述薄化製程可包括實行化學機械研磨、磨製、回蝕（例如，濕蝕刻）、其組合或類似製程。在一些實施例中，所述薄化製程可使得基底302的背側與所述一或多個熱傳遞橋405的背側以及封裝膠體408的頂表面齊平。
在圖9中，在基底302、所述一或多個熱傳遞橋405以及封裝膠體408之上沉積介電層410。可使用與以上參照介電層224所論述的相同或相似的材料及方法來形成介電層410。介電層410可在後續製程中作為接合層。
在圖10A中，可藉由與以上參照熱傳遞特徵223所論述的相同或相似的材料及方法在介電層410、基底302及基底402中形成熱傳遞特徵412。熱傳遞特徵412可具有在製程變化內與熱傳遞特徵223實質上相同的形狀及尺寸，或者具有不同的形狀及尺寸。熱傳遞特徵412可與半導體元件300及/或半導體元件200的積體電路電性隔離。如以下更詳細地論述，熱傳遞特徵412是散熱系統的一部分。熱傳遞特徵412可提供元件304在操作期間產生的熱量傳遞至半導體元件300之外的路徑，並提供熱量傳遞至所述一或多個熱傳遞橋405之外的路徑，藉此使得如圖15所示的半導體封裝600獲致更高的效率及更佳的長期可靠性。
圖10B示出圖10A所示結構的俯視圖。圖10A所示的剖視圖可自圖10B所示的俯視圖中的參考橫截面A-A’獲得，其中相同的參考編號指代相同的特徵。出於例示性目的，由介電層410覆蓋的半導體元件300及熱傳遞橋405被以虛線示出，其中作為示例，熱傳遞橋405被示出為具有框架形狀。如圖10B所示，以包括行及列的陣列直接在半導體元件300及熱傳遞橋405上方設置熱傳遞特徵412。作為示例，圖10B示出十八行及十八列的熱傳遞特徵412，熱傳遞特徵412構成的陣列也可具有任意行數及列數的熱傳遞特徵412，且熱傳遞特徵412也可排列成其他圖案，例如交錯的列或類似圖案。俯視圖中半導體元件300的邊界內的區域可具有面積A2，而俯視圖中的熱傳遞橋405的邊界內的區域可具有面積A5。A2與A5的總和為A6。熱傳遞特徵412的頂表面的面積的總和為A7，且A7對A6的比率可大約介於30%至80%。
在圖11中，使用例如混合接合製程等接合製程將熱傳遞橋415接合至所述一或多個熱傳遞橋405及半導體元件300。熱傳遞橋415包括基底414、形成於基底414上的介電層416以及形成於基底414及介電層416中的熱傳遞特徵418。在接合製程期間，將介電層416接合至介電層410，且將每一熱傳遞特徵418接合至對應的熱傳遞特徵412。熱傳遞特徵418與熱傳遞特徵412之間的連接可提供元件304在操作期間產生的熱量傳遞至熱傳遞橋415的路徑，並提供傳遞至所述一或多個熱傳遞橋405的熱量進一步傳遞至熱傳遞橋415的路徑，藉此使得如圖15所示的半導體封裝600獲致更高的效率及更佳的長期可靠性。
繼續參照圖11，熱傳遞橋415的基底414可包含與以上參照基底202所論述的相同或相似的材料。可藉由與以上參照介電層224所論述的相同或相似的材料及方法在基底414上形成介電層416，且可藉由與以上參照熱傳遞特徵223所論述的相同或相似的材料及方法在介電層416及基底414中形成熱傳遞特徵418。熱傳遞特徵418可具有在製程變化內與熱傳遞特徵412實質上相同的形狀及尺寸，且每一熱傳遞特徵418可在接合期間對應於熱傳遞特徵412。作為示例，圖12示出混合接合製程，但也可使用例如焊料接合製程或類似製程等其他接合製程。
在圖12中，移除釋放膜198及載體196（示出於圖11中），藉此暴露出介電層21。然後，在接觸接墊210上形成電性連接件422，電性連接件422可提供將半導體元件200’及半導體元件300連接至外部元件的接合位置。載體196的拆離可包括投射穿過載體196而至釋放膜198上的光束（例如雷射光束），且載體196可為透明的。作為曝光的結果，釋放膜198可被分解，且載體196可被提離。電性連接件422的形成可包括在接觸接墊210上放置焊料球，並對所述焊料球進行迴焊（reflowing）。在一些實施例中，電性連接件422可為非焊料金屬柱（non-solder metal pillar）或者位於非焊料金屬柱之上的金屬柱及焊料頂蓋（solder cap）。
在圖13中，將圖12所示結構貼合至由框架426支撐的膠帶（tape）424，並沿著切割道（scribe line）425進行單體化。可在晶圓層級實行以上所論述的製程，並沿著切割道425進行單體化以形成封裝元件500。在圖14中，藉由電性連接件422將封裝元件500接合至基底502，且形成底部填充膠504以減小應力並保護封裝元件500與基底502之間的接面（joint）（例如，電性連接件422）。基底502可為中介層（interposer）、核心基底（core substrate）、無核心基底（coreless substrate）、印刷電路板、封裝或類似元件。圖14示出基底502是包括與封裝元件500電性連接的接觸接墊503的印刷電路板的實施例。可在將封裝組件500接合至基底502之後藉由毛細流動製程（capillary flow process）將底部填充膠504分配至封裝元件500與基底502之間的間隙中，或者可在將封裝元件500接合至基底502之前藉由適合的沉積方法來形成底部填充膠504。隨後，可對底部填充膠504進行固化。
在圖15中，藉由例如熱介面材料（thermal interface material，TIM）等黏合劑508在熱傳遞橋415的頂表面上貼合散熱器506。散熱器506可幫助將位於下方的結構產生的熱量耗散至周圍環境中。散熱器506可由例如銅或類似材料等熱傳導率（thermal conductivity）高的適合材料形成。黏合劑508可由例如導熱膏（thermal paste）、基於凝膠的熱黏合劑、石墨或石墨烯膜、類似材料或其組合等熱傳導率高的適合材料形成。圖15所示結構可統稱為半導體封裝600。在半導體封裝600的操作期間，元件204及元件304可能產生相對高程度的熱量。由元件204產生的熱量可經由熱傳遞特徵223、熱傳遞橋405、熱傳遞特徵412及熱傳遞橋415傳遞至散熱器506。由元件304產生的熱量可經由熱傳遞特徵412及熱傳遞橋415傳遞至散熱器506。利用散熱系統510來耗散元件204及元件304產生的熱量，以使半導體封裝600獲致更高的效率及更佳的長期可靠性。
以上所論述的製程示出熱傳遞特徵（例如，熱傳遞特徵223）包括延伸至對應的基底（例如，基底202）中的通孔（例如，底部部分223B）及包括作為接合層的介電層（例如，介電層224）的熱傳遞橋（例如，一或多個熱傳遞橋405）的實施例。在一些實施例中，可在基底中的一或多者中省略通孔，且在一些實施例中，可在一或多個熱傳遞橋中省略介電層。
舉例而言，圖16示出與圖15所示半導體封裝600相似的實施例，其中相同的參考編號指代相同的特徵。可在所述一或多個熱傳遞橋407上形成介電層410。可在介電層410中形成熱傳遞特徵413，且熱傳遞特徵413直接接觸所述一或多個熱傳遞橋407，而不具有延伸至所述一或多個熱傳遞橋407中的通孔。在一些實施例中，所述一或多個熱傳遞橋407可包含例如銅或類似材料等熱傳導金屬材料。可藉由金屬對金屬接合將所述一或多個熱傳遞橋407直接接合至形成於介電層224中的熱傳遞特徵223。可藉由金屬對金屬接合將熱傳遞特徵413直接接合至形成於介電層416中的熱傳遞特徵418。所述一或多個熱傳遞橋407的形狀、尺寸、數目及配置可與參照圖7B及圖7C所論述的所述一或多個熱傳遞橋405的形狀、尺寸、數目及配置實質上相同。
作為另一示例，圖17示出與圖15所示半導體封裝600相似的實施例，其中相同的參考編號指代相同的特徵，其中在基底202、基底302、基底402及基底414中省略通孔。在圖17中，可在介電層224中及基底202上形成不具有延伸至基底202中的通孔的熱傳遞特徵223’。相似地，可在介電層404中及基底402上形成不具有延伸至基底402中的通孔的熱傳遞特徵406’。藉由類似的方式，可在介電層410中形成不具有延伸至對應基底中的通孔的熱傳遞特徵412’，且可在介電層416中形成不具有延伸至對應基底中的通孔的熱傳遞特徵418’。可藉由與以上參照熱傳遞特徵223的頂部部分223A所論述的相同或相似的材料及方法來形成熱傳遞特徵223’、熱傳遞特徵406’、熱傳遞特徵412’及熱傳遞特徵418’。熱傳遞特徵223’、熱傳遞特徵406’、熱傳遞特徵412’及熱傳遞特徵418’的形狀、尺寸、數目及配置可與參照圖5E及圖5F所論述的熱傳遞特徵223的頂部部分223A的形狀、尺寸、數目及配置實質上相同。
作為又一示例，圖18示出與圖16所示半導體封裝相似的實施例，其中相同的參考編號指代相同的特徵，其中在基底202、基底302及基底414中另外省略通孔。可藉由與以上參照熱傳遞特徵223的頂部部分223A所論述的相同或相似的材料及方法來形成熱傳遞特徵223’、熱傳遞特徵412’及熱傳遞特徵418’。熱傳遞特徵223’、熱傳遞特徵412’及熱傳遞特徵418’的形狀、尺寸、數目及配置可與參照圖5E及圖5F所論述的熱傳遞特徵223的頂部部分223A的形狀、尺寸、數目及配置實質上相同。可藉由金屬對金屬接合將所述一或多個熱傳遞橋407接合至熱傳遞特徵223’及熱傳遞特徵412’。
本揭露的實施例具有一些有利特徵。藉由利用包括熱傳遞特徵223、所述一或多個熱傳遞橋405、熱傳遞特徵412及熱傳遞橋415的散熱系統，由元件204及元件304產生的熱量可被傳遞至散熱器506，並在半導體封裝600的操作期間耗散至周圍環境中，此可使得半導體封裝600獲致更高的效率及更佳的長期可靠性。
在實施例中，一種半導體封裝包括：第一半導體元件，包括第一基底；第一接觸接墊，位於第一基底上；第一熱傳導特徵，位於第一基底上，其中第一熱傳導特徵延伸至第一基底中，其中在俯視圖中，第一熱傳導特徵設置於第一半導體元件的第一區域之上；第二半導體元件，位於第一基底之上，其中第二半導體元件包括第二接觸接墊，其中第二接觸接墊電性連接至對應的第一接觸接墊，且其中在俯視圖中，第二半導體元件設置於第一半導體元件的第二區域之上；第一熱傳導橋，位於第一半導體元件的第一區域之上且位於第二半導體元件旁，第一熱傳導橋包括第二基底、位於第二基底的第一側上的第二熱傳導特徵，其中第二熱傳導特徵延伸至第二基底中，且其中第二熱傳導特徵接合至第一熱傳導特徵；以及第一封裝膠體，位於第一半導體元件之上且沿著第二半導體元件的側壁及第一熱傳導橋的側壁。在實施例中，所述半導體封裝更包括位於第一基底上的第一介電層及位於第二基底的第一側上的第二介電層，其中第一熱傳導特徵延伸穿過第一介電層，其中第二熱傳導特徵延伸穿過第二介電層，且其中第一介電層接合至第二介電層。在實施例中，所述半導體封裝更包括沿著第一半導體元件的側壁的第二封裝膠體，其中第一介電層在第一封裝膠體與第二封裝膠體之間延伸。在實施例中，第一熱傳導特徵包括位於第一介電層中的具有第一高度的第一部分以及位於第一基底中的具有第二高度的第二部分，其中第一高度等於第一介電層的厚度，其中第二高度等於自第一介電層的底表面至第一熱傳導特徵的底表面的距離，且其中第二高度大於第一高度。在實施例中，第一熱傳導特徵與第一半導體元件中的電路電性隔離。在實施例中，所述半導體封裝更包括：第一介電層，位於第二基底的第二側上；以及第三熱傳導特徵，延伸至第一介電層及第二基底中。在實施例中，所述半導體封裝更包括第二熱傳導橋，其中第二熱傳導橋包括：第三基底；第二介電層；以及第四熱傳導特徵，延伸至第二介電層及第三基底中，其中第四熱傳導特徵接合至第三熱傳導特徵。
在實施例中，一種半導體封裝包括：第一半導體元件，包括第一基底；第一封裝膠體，沿著第一半導體元件的側壁；第一介電層，位於第一封裝膠體及第一基底上；第一熱傳遞特徵，延伸至第一介電層及第一基底中；第二半導體元件，包括第二基底，其中第二半導體元件接合至第一介電層；第一熱傳遞橋，設置於第二半導體元件旁，第一熱傳遞橋包括第三基底、位於第三基底的第一側上的第二介電層以及延伸至第二介電層及第三基底中的第二熱傳遞特徵，其中第三基底的第二側與第三基底的第一側相對，其中第二熱傳遞特徵接合至第一熱傳遞特徵；以及第二封裝膠體，位於第一介電層上且沿著第二半導體元件的側壁。在實施例中，第一介電層的表面與第一熱傳遞特徵的表面齊平。在實施例中，第一熱傳遞特徵與第一半導體元件中的電路電性隔離。在實施例中，在俯視圖中，第一熱傳遞橋包圍第二半導體元件。在實施例中，第一熱傳遞特徵在第一介電層中具有第一寬度且在第一基底中具有第二寬度，且其中第一寬度大於第二寬度。在實施例中，所述半導體封裝更包括：第三介電層，位於第二基底、第三基底的第二側以及第二封裝膠體上；第三熱傳遞特徵，延伸至第三介電層及第二基底中；以及第四熱傳遞特徵，延伸至第三介電層及第三基底中。在實施例中，所述半導體封裝更包括位於第二基底以及第三基底的第二側之上的第二熱傳遞橋。
在實施例中，一種半導體封裝的製造方法包括：鄰近第一半導體元件而形成第一封裝膠體，第一半導體元件包括第一基底及位於第一基底中的穿孔；在第一半導體元件及第一封裝膠體上形成第一介電層；在第一介電層中形成第一接合接墊，其中第一接合接墊連接至穿孔；在第一介電層及第一基底中形成第一熱傳遞特徵；將第二半導體元件接合至第一介電層及第一接合接墊；將第一熱傳遞橋接合至第一介電層及第一熱傳遞特徵，其中第一熱傳遞橋沿著第二半導體元件的第一側壁設置，其中第一熱傳遞橋包括第二熱傳遞特徵，且其中第二熱傳遞特徵接合至對應的第一熱傳遞特徵；以及鄰近第二半導體元件而形成第二封裝膠體。在實施例中，第二半導體元件藉由熔融接合而接合至第一介電層及第一接合接墊。在實施例中，形成第一熱傳遞特徵包括：在第一介電層中形成第一開口；在第一基底中形成第二開口；以及藉由電鍍在第一開口及第二開口中沉積金屬材料。在實施例中，所述方法更包括：在第二半導體元件、第一熱傳遞橋及第二封裝膠體上形成第二介電層；以及在第二介電層、第二半導體元件及第一熱傳遞橋中形成第三熱傳遞特徵。在實施例中，所述方法更包括藉由熔融接合而將第二熱傳遞橋接合至第二介電層及第三熱傳遞特徵。在實施例中，所述方法更包括將第二熱傳遞橋接合至第一介電層及第一熱傳遞特徵，其中第二熱傳遞橋沿著第二半導體元件的第二側壁設置，其中第二熱傳遞橋包括第三熱傳遞特徵，且其中第三熱傳遞特徵接合至對應的第一熱傳遞特徵。
前述內容概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、代替及變更。
196:載體 198:釋放膜 200、200’、300:半導體元件 202、302、402、414、502:基底 204、304:元件 206、306:內連線結構 206A、306A:金屬化圖案 206B、212、224、306B、312、404、410、416:介電層 210、503:接觸接墊 217、219:開口 218:穿孔 220:絕緣障壁層 221、408:封裝膠體 222、310:接合接墊 223、223’、406、406’、412、412’、413、418、418’:熱傳遞特徵 223A:頂部部分 223B:底部部分 400:晶圓結構 401、403:區域 405、407、415:熱傳遞橋 422:電性連接件 424:膠帶 425:切割道 426:框架 500:封裝元件 504:底部填充膠 506:散熱器 508:黏合劑 600:半導體封裝 A-A’:參考橫截面 D1、D4:長度 D2、D5:寬度 D3、D6:距離 H1、H2:高度
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1、圖2、圖3、圖4、圖5A、圖5B、圖5C、圖5D、圖5E、圖5F、圖6A、圖6B、圖7A、圖7B、圖7C、圖8、圖9、圖10A、圖10B、圖11、圖12、圖13、圖14、圖15、圖16、圖17及圖18示出根據一些實施例的製造半導體封裝的剖視圖及俯視圖。
200’、300:半導體元件
202、302、402、502:基底
204、304:元件
206:內連線結構
206A:金屬化圖案
206B、212、224、404、410、416:介電層
210、503:接觸接墊
218:穿孔
220:絕緣障壁層
221、408:封裝膠體
222、310:接合接墊
223、406、412、418:熱傳遞特徵
405、415:熱傳遞橋
414:基底
422:電性連接件
500:封裝元件
504:底部填充膠
506:散熱器
508:黏合劑
600:半導體封裝

Claims (20)

  1. 一種半導體封裝，包括： 第一半導體元件，包括第一基底； 第一接觸接墊，位於所述第一基底上； 第一熱傳導特徵，位於所述第一基底上，其中所述第一熱傳導特徵延伸至所述第一基底中，其中在俯視圖中，所述第一熱傳導特徵設置於所述第一半導體元件的第一區域之上； 第二半導體元件，位於所述第一基底之上，其中所述第二半導體元件包括第二接觸接墊，其中所述第二接觸接墊電性連接至對應的所述第一接觸接墊，且其中在所述俯視圖中，所述第二半導體元件設置於所述第一半導體元件的第二區域之上； 第一熱傳導橋，位於所述第一半導體元件的所述第一區域之上且位於所述第二半導體元件旁，所述第一熱傳導橋包括： 第二基底； 第二熱傳導特徵，位於所述第二基底的第一側上，其中所述第二熱傳導特徵延伸至所述第二基底中，且其中所述第二熱傳導特徵接合至所述第一熱傳導特徵；以及 第一封裝膠體，位於所述第一半導體元件之上且沿著所述第二半導體元件的側壁及所述第一熱傳導橋的側壁。
  2. 如請求項1所述的半導體封裝，更包括位於所述第一基底上的第一介電層及位於所述第二基底的所述第一側上的第二介電層，其中所述第一熱傳導特徵延伸穿過所述第一介電層，其中所述第二熱傳導特徵延伸穿過所述第二介電層，且其中所述第一介電層接合至所述第二介電層。
  3. 如請求項2所述的半導體封裝，更包括沿著所述第一半導體元件的側壁的第二封裝膠體，其中所述第一介電層在所述第一封裝膠體與所述第二封裝膠體之間延伸。
  4. 如請求項2所述的半導體封裝，其中所述第一熱傳導特徵包括位於所述第一介電層中的具有第一高度的第一部分以及位於所述第一基底中的具有第二高度的第二部分，其中所述第一高度等於所述第一介電層的厚度，其中所述第二高度等於自所述第一介電層的底表面至所述第一熱傳導特徵的底表面的距離，且其中所述第二高度大於所述第一高度。
  5. 如請求項1所述的半導體封裝，其中所述第一熱傳導特徵與所述第一半導體元件中的電路電性隔離。
  6. 如請求項1所述的半導體封裝，更包括： 第一介電層，位於所述第二基底的第二側上；以及 第三熱傳導特徵，延伸至所述第一介電層及所述第二基底中。
  7. 如請求項6所述的半導體封裝，更包括第二熱傳導橋，其中所述第二熱傳導橋包括： 第三基底； 第二介電層；以及 第四熱傳導特徵，延伸至所述第二介電層及所述第三基底中，其中所述第四熱傳導特徵接合至所述第三熱傳導特徵。
  8. 一種半導體封裝，包括： 第一半導體元件，包括第一基底； 第一封裝膠體，沿著所述第一半導體元件的側壁； 第一介電層，位於所述第一封裝膠體及所述第一基底上； 第一熱傳遞特徵，延伸至所述第一介電層及所述第一基底中； 第二半導體元件，包括第二基底，其中所述第二半導體元件接合至所述第一介電層； 第一熱傳遞橋，設置於所述第二半導體元件旁，所述第一熱傳遞橋包括： 第三基底； 第二介電層，位於所述第三基底的第一側上，其中所述第三基底的第二側與所述第三基底的所述第一側相對；以及 第二熱傳遞特徵，延伸至所述第二介電層及所述第三基底中，其中所述第二熱傳遞特徵接合至所述第一熱傳遞特徵；以及 第二封裝膠體，位於所述第一介電層上且沿著所述第二半導體元件的側壁。
  9. 如請求項8所述的半導體封裝，其中所述第一介電層的表面與所述第一熱傳遞特徵的表面齊平。
  10. 如請求項8所述的半導體封裝，其中所述第一熱傳遞特徵與所述第一半導體元件中的電路電性隔離。
  11. 如請求項8所述的半導體封裝，其中在俯視圖中，所述第一熱傳遞橋包圍所述第二半導體元件。
  12. 如請求項8所述的半導體封裝，其中所述第一熱傳遞特徵在所述第一介電層中具有第一寬度且在所述第一基底中具有第二寬度，且其中所述第一寬度大於所述第二寬度。
  13. 如請求項8所述的半導體封裝，更包括： 第三介電層，位於所述第二基底、所述第三基底的所述第二側以及所述第二封裝膠體上； 第三熱傳遞特徵，延伸至所述第三介電層及所述第二基底中；以及 第四熱傳遞特徵，延伸至所述第三介電層及所述第三基底中。
  14. 如請求項13所述的半導體封裝，更包括位於所述第二基底以及所述第三基底的所述第二側之上的第二熱傳遞橋。
  15. 一種半導體封裝的製造方法，包括： 鄰近第一半導體元件而形成第一封裝膠體，所述第一半導體元件包括第一基底及位於所述第一基底中的穿孔； 在所述第一半導體元件及所述第一封裝膠體上形成第一介電層； 在所述第一介電層中形成第一接合接墊，其中所述第一接合接墊連接至所述穿孔； 在所述第一介電層及所述第一基底中形成第一熱傳遞特徵； 將第二半導體元件接合至所述第一介電層及所述第一接合接墊； 將第一熱傳遞橋接合至所述第一介電層及所述第一熱傳遞特徵，其中所述第一熱傳遞橋沿著所述第二半導體元件的第一側壁設置，其中所述第一熱傳遞橋包括第二熱傳遞特徵，且其中所述第二熱傳遞特徵接合至對應的所述第一熱傳遞特徵；以及 鄰近所述第二半導體元件而形成第二封裝膠體。
  16. 如請求項15所述的半導體封裝的製造方法，其中所述第二半導體元件藉由熔融接合而接合至所述第一介電層及所述第一接合接墊。
  17. 如請求項15所述的半導體封裝的製造方法，其中形成所述第一熱傳遞特徵包括： 在所述第一介電層中形成第一開口； 在所述第一基底中形成第二開口；以及 藉由電鍍在所述第一開口及所述第二開口中沉積金屬材料。
  18. 如請求項15所述的半導體封裝的製造方法，更包括： 在所述第二半導體元件、所述第一熱傳遞橋及所述第二封裝膠體上形成第二介電層；以及 在所述第二介電層、所述第二半導體元件及所述第一熱傳遞橋中形成第三熱傳遞特徵。
  19. 如請求項18所述的半導體封裝的製造方法，更包括藉由熔融接合而將第二熱傳遞橋接合至所述第二介電層及所述第三熱傳遞特徵。
  20. 如請求項15所述的半導體封裝的製造方法，更包括將第二熱傳遞橋接合至所述第一介電層及所述第一熱傳遞特徵，其中所述第二熱傳遞橋沿著所述第二半導體元件的第二側壁設置，其中所述第二熱傳遞橋包括第三熱傳遞特徵，且其中所述第三熱傳遞特徵接合至對應的所述第一熱傳遞特徵。
TW112100895A 2022-07-07 2023-01-09 半導體封裝及其製造方法 TWI834469B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/859,297 US20240014095A1 (en) 2022-07-07 2022-07-07 Semiconductor package and method
US17/859,297 2022-07-07

Publications (2)

Publication Number Publication Date
TW202403979A true TW202403979A (zh) 2024-01-16
TWI834469B TWI834469B (zh) 2024-03-01

Family

ID=89430696

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100895A TWI834469B (zh) 2022-07-07 2023-01-09 半導體封裝及其製造方法

Country Status (3)

Country Link
US (1) US20240014095A1 (zh)
CN (1) CN220829951U (zh)
TW (1) TWI834469B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796829B2 (en) * 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9236323B2 (en) * 2013-02-26 2016-01-12 Intel Corporation Integrated heat spreader for multi-chip packages
US11502017B2 (en) * 2018-12-10 2022-11-15 Intel Corporation Effective heat conduction from hotspot to heat spreader through package substrate
KR102643069B1 (ko) * 2019-07-03 2024-03-05 에스케이하이닉스 주식회사 열 방출 구조를 포함하는 적층 반도체 패키지
US11393805B2 (en) * 2019-08-29 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor packages
US11854935B2 (en) * 2020-02-19 2023-12-26 Intel Corporation Enhanced base die heat path using through-silicon vias

Also Published As

Publication number Publication date
US20240014095A1 (en) 2024-01-11
CN220829951U (zh) 2024-04-23
TWI834469B (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
KR102256262B1 (ko) 집적 회로 패키지 및 방법
TWI691026B (zh) 製造半導體元件的方法
TWI653720B (zh) 半導體元件及其製造方法
TWI747127B (zh) 晶片封裝結構及其製造方法
TWI451505B (zh) 凹入的半導體基底和相關技術
TWI538145B (zh) 半導體裝置及其製造方法
CN110034026A (zh) 封装件结构和方法
TW201916304A (zh) 半導體封裝
TW201911476A (zh) 半導體封裝及其形成方法
KR102480685B1 (ko) 반도체 디바이스 및 제조 방법
TWI727523B (zh) 封裝結構及其製造方法
TWI778691B (zh) 積體電路封裝及其製造方法
KR102524244B1 (ko) 반도체 패키지들에서의 방열 및 그 형성 방법
CN221861640U (zh) 半导体组件
TWI812067B (zh) 半導體裝置及其製造方法
TWI834469B (zh) 半導體封裝及其製造方法
CN221900001U (zh) 半导体封装
TWI852208B (zh) 裝置封裝、積體電路封裝及方法
TWI825917B (zh) 用於三維積體電路電源分配的方法及半導體裝置
US20240153843A1 (en) Package structure and manufacturing method thereof
US20240222330A1 (en) Semiconductor package
US20230245947A1 (en) Integrated circuit package and method
TW202414694A (zh) 半導體元件
TW202401695A (zh) 半導體封裝及方法
TW202403989A (zh) 半導體封裝及其形成方法