JP2004179504A - 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器 - Google Patents
半導体装置並びにその製造方法、半導体パッケージ並びに電子機器 Download PDFInfo
- Publication number
- JP2004179504A JP2004179504A JP2002345825A JP2002345825A JP2004179504A JP 2004179504 A JP2004179504 A JP 2004179504A JP 2002345825 A JP2002345825 A JP 2002345825A JP 2002345825 A JP2002345825 A JP 2002345825A JP 2004179504 A JP2004179504 A JP 2004179504A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- metal layer
- semiconductor device
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Abstract
【課題】積層された半導体素子間に金属層を配置することで、コンパクトな半導体パッケージにおいて、容易に放熱効果が得られる半導体パッケージ及びその製造方法に関する技術を提供する点にある。
【解決手段】図１に示すように、本実施の形態に係る半導体装置は、第１の面とその裏面である第２の面とを含み、第２の面に金属層１３を含む第１の半導体素子１０と、前記第１の半導体素子１０の前記第２の面に固着された第２の半導体素子２０と、を備ることを特徴とする。
【選択図】 図１
【解決手段】図１に示すように、本実施の形態に係る半導体装置は、第１の面とその裏面である第２の面とを含み、第２の面に金属層１３を含む第１の半導体素子１０と、前記第１の半導体素子１０の前記第２の面に固着された第２の半導体素子２０と、を備ることを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は複数の半導体素子が積層された半導体パッケージに関し、特に積層された各半導体素子が放熱手段を有する半導体パッケージ及びその製造方法に属する。
【０００２】
【特許文献１】
特開２００２−２６２４０号公報
【０００３】
【従来の技術】
電子機器の多機能化や小型化に伴って、半導体チップ等の電子部品の実装密度は増加している。このため、半導体パッケージを、ベアチップである半導体素子を積層した構造にして、半導体素子の実装密度を向上を図っている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来技術には以下に掲げる問題点があった。
【０００５】
従来技術においては、半導体素子が積層された構造のために、半導体素子の動作時における発熱が、放熱されにくくなっていた。特に、複数の半導体素子間の距離が短いために、積層された半導体素子の間に、熱が溜まりされやすかった。また、半導体パッケージを搭載する回路基板や半導体素子に放熱ファンを設置するなどの方法を用いた場合、半導体パッケージの小型化が図れなかった。
【０００６】
本発明は斯かる問題点を鑑みてなされたものであり、半導体パッケージの小型化をはかりつつ、高い放熱性を確保できる半導体パッケージ及びその製造方法に関する技術を提供する点にある。
【０００７】
【課題を解決するための手段】
（１） 本発明の半導体装置は、第１の面と、前記第１の面の裏面である第２の面と、を含み、前記第２の面に金属層を含む第１の半導体素子と、前記第１の半導体素子の前記第２の面に固着された第２の半導体素子と、を備ることを特徴とする。
【０００８】
積層された半導体素子間に、金属層を形成することにより、半導体装置の放熱効果が増す。積層された半導体素子間には、半導体素子からの発熱により熱がたまりやすいが、この金属層によって、積層された半導体素子間から効果的に放熱をすることができる。また、金属層は、脆い半導体層を補強する補強材となる。このため、半導体素子を積層する際にかかるストレスによる半導体層のダメージが生じにくい。更に、半導体装置の厚みも薄くすることができ、半導体装置を小型化することができる。
【０００９】
また、半導体素子の両面に金属層を配置してもよい。このように金属層を配置することで、半導体素子中の半導体層と金属層との熱膨張率の差異を起因とする半導体素子の反りを緩和できる。このため、半導体素子にさらにダメージが加わりにくいため、信頼性が向上する。
【００１０】
さらにまた、金属層に設けられたアライメントマークや識別マークを利用することで、各半導体素子の位置合わせが容易になる。又は、アライメントマークや積層認識番号の別途記載処理が不要になる。
（２） 本発明の半導体装置は、（１）記載の半導体装置において、前記第１の半導体素子は内部に集積回路を有し、前記第２の面に前記集積回路に電気的に接続する電極を有し、前記第２の面は、前記電極に電気的に接続する導電層を有し、前記金属層と前記導電層とは、電気的に絶縁されていることを特徴とする。
（３） 本発明の半導体装置は、（２）記載の半導体装置であって、前記金属層と前記導電層との間には、空隙が設けられていることを特徴とする。
（４） 本発明の半導体装置は、（２）記載の半導体装置であって、前記金属層と前記導電層との間には、絶縁層が設けられていることを特徴とする。
（５） 本発明の半導体装置は、（２）から（４）のいずれか記載の半導体装置であって、前記金属層の面積は、前記導電層の前記第２の面に設けられた部分の面積よりも大きいこと特徴とする。
（６） 本発明の半導体装置は、（１）から（５）のいずれか記載の半導体装置であって、前記金属層には、前記第１の半導体素子と前記第２の半導体素子との位置あわせをするための位置合わせマークが形成されていることを特徴とする。
（７） 本発明の半導体装置は、（１）から（６）のいずれかに記載の半導体装置であって、前記金属層は、複数の部分に分割されて設けられていることを特徴とする。
（８） 本発明の半導体パッケージは、（１）から（７）のいずれかに記載の半導体装置と、前記第１の半導体素子及び前記第２の半導体素子に電気的に接続する配線パターンを含む回路基板と、を備えたことを特徴とする。
（９） 本発明の電子機器は、上記（８）記載の半導体パッケージを備えたことを特徴とする。
（１０） 本発明の半導体装置の製造方法は、電極を含む半導体素子であって、第１の面と前記第１の面の裏面である第２の面とを含む第１の半導体素子の、少なくとも前記第２の面に第１の金属層を形成する工程と、前記第１の金属層の少なくとも一部を除去することにより、前記電極に電気的に接続する導電層と前記導電層と絶縁する第２の金属層とを、前記第２の面に形成する工程と、前記第１の半導体素子の前記第２の面に第２の半導体素子を固着する工程と、を備えることを特徴とする。
【００１１】
積層された半導体素子間に、金属層を形成することにより、半導体装置の放熱効果が増す。積層された半導体素子間には、半導体素子からの発熱により熱がたまりやすいが、この金属層によって、積層された半導体素子間から効果的に放熱をすることができる。金属層は、脆い半導体層を補強する補強材となる。このため、半導体素子を積層する工程において、半導体素子にかかるストレスによるダメージが生じにくい。また、金属層に位置合わせのためのマーク等を設けることができるため、積層する半導体素子の位置合わせが容易となる。
（１１） 本発明の半導体装置の製造方法は、（１０）記載の半導体装置の製造方法であって、前記第１の金属層を形成する工程において、前記第１の半導体素子は開口部を有しており、前記導電層は、前記第１の開口部内に形成されることを特徴とする。
（１２） 本発明の半導体装置の製造方法は、（１０）記載の半導体装置の製造方法であって、前記第１の金属層を形成する工程において、前記金属層は少なくとも前記半導体素子の側面に形成されていることを特徴とする。
（１３） 本発明の半導体装置の製造方法は、（１０）から（１２）のいずれかに記載の半導体装置の製造方法であって、前記導電層は、前記第１の面上から前記第２の面上まで形成されることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（半導体装置）
図１は、本発明の一の実施の形態に係る半導体装置を説明する図である。
【００１３】
図１に示すように、本発明の一の実施の形態に係る半導体装置１００は、半導体素子（第１の半導体素子）１０と、半導体素子１０に積層された半導体素子（第２の半導体素子）２０とを含む。すなわち、複数の半導体素子が積層された構造をとる。さらに、半導体素子１０の下に、他の半導体素子３０が積層されていてもよい。また、半導体素子２０の上に、他の半導体素子４０が積層されていてもよい。半導体素子１０，２０，３０，４０は、外形が矩形形状であってもよい。
【００１４】
半導体素子１０は、半導体素子１０の内部に設けられた集積回路と、半導体素子１０の表面に設けられて内部の集積回路に電気的に接続する電極１２と、電極１２に電気的に接続する導電層１１と、を有する。導電層１１は、半導体素子１０の電極が形成された面から電極１２が形成された面の裏面まで延在している。図１に示すように、半導体素子１０は点線で示す貫通穴１０ｈを有し、導電層１１は半導体素子１０の表面及び貫通穴１０ｈ内に設けられていてもよい。導電層１１は、貫通穴１０ｈを通って、半導体素子１０の電極１２が形成された面から電極１２が形成された面の裏面まで延在していてもよい。また、導電層１１は、半導体素子１０の電極１２が形成された面から、半導体素子１０の側面を通って、電極１２が形成された面の裏面まで延在していてもよい。
【００１５】
半導体素子２０は、半導体素子２０の内部に設けられた集積回路と、半導体素子２０の表面に設けられて内部の集積回路に電気的に接続する電極２２と、を有する。電極２２に電気的に接続する導電層２１をさらに有してもよい。導電層２１は、半導体素子２０の電極２２が形成された面から電極２２が形成された面の裏面まで延在している。半導体素子１０と同様に、図１に示すように、半導体素子２０は点線で示す貫通穴２０ｈを有し、導電層２１は半導体素子２０の表面及び貫通穴２０ｈ内に設けられていてもよい。導電層２１は、貫通穴２０ｈを通って、半導体素子２０の電極２２が形成された面から電極２２が形成された面の裏面まで延在していてもよい。また、導電層２１は、半導体素子２０の電極２２が形成された面から、半導体素子２０の側面を通って、電極２２が形成された面の裏面まで延在していてもよい。
【００１６】
最上層の半導体素子は、半導体素子の内部に設けられた集積回路と、半導体素子の表面に設けられて内部の集積回路に電気的に接続する電極と、を有する。図１に示す例では、半導体素子４０は、半導体素子４０の内部に設けられた集積回路と、半導体素子４０の表面に設けられて内部の集積回路に電気的に接続する電極４２と、を含む。最上層の半導体素子４０は、下層の半導体素子１０，２０，３０の側を向く面に電極４２を含む。下層の半導体素子１０，２０，３０の側を向く面に、電極４２に電気的に接続する導電層４１をさらに含んでもよい。ここでは半導体素子４０を用いて説明したが、最上層の半導体素子は、半導体装置１００が半導体素子４０を含まない場合は、半導体素子２０であってもよい。
【００１７】
最下層の半導体素子は、半導体素子の内部に設けられた集積回路と、半導体素子の表面に設けられて内部の集積回路に電気的に接続する電極と、電極に電気的に接続する導電層を有する。図１の例を用いて説明すると、半導体素子３１は、半導体素子３０の内部に設けられた集積回路と、半導体素子３０の表面に設けられて内部の集積回路に電気的に接続する電極３２と、電極３２に電気的に接続する導電層３１を有する。導電層３１は、半導体素子３０の電極３２が形成された面から電極３２が形成された面の裏面まで延在している。図１に示すように、半導体素子３０は点線で示す貫通穴３０ｈを有してもよい。導電層３１は、半導体素子３０の表面及び貫通穴３０ｈ内に設けられていてもよい。導電層３１は、貫通穴３０ｈを通って、半導体素子３０の電極３２が形成された面から電極３２が形成された面の裏面まで延在していてもよい。また、導電層３１は、半導体素子３０の電極３２が形成された面から、半導体素子３０の側面を通って、電極３２が形成された面の裏面まで延在していてもよい。ここでは半導体素子３０を用いて説明したが、最下層の半導体素子は、半導体装置１００が半導体素子３０を含まない場合は、半導体素子１０であってもよい。
【００１８】
最下層の半導体素子の表面からは、外部端子５１が突出して形成されている。図１に示す例では、半導体素子３１の、半導体素子１０が搭載されていない面において、導電層３１に電気的に接続する外部端子５１が形成されている。外部端子５１は、半導体素子３１の表面から、突出して設けられた突起電極であってもよい。また、外部端子５１は、導電ピンやリード端子であってもよい。
【００１９】
少なくとも、半導体素子１０及び半導体素子２０の導電層１１，２１は、外部端子５１に電気的に接続している。外部端子５１は、さらに、半導体素子３０の導電層３１に電気的に接続していてもよいし、半導体素子４０の電極４１に電気的に接続していてもよい。
【００２０】
半導体素子１０の導電層１１と半導体素子２０の導電層２１とは、電気的に接続している。さらに半導体素子３０を含む場合は、導電層１１と導電層３１とが電気的に接続して設けられてもよい。また、半導体素子４０を含む場合は、導電層２１と導電層４１とが電気的に接続して設けられてもよい。導電層１１と導電層２１とは、接合されていてもよい。導電層１１と導電層２１とは、接着剤接合や金属接合等の公知の方法で接合することができる。導電層１１と導電層２１との間には、導電部材が配置されていてもよい。導電部材は、導電ペーストや半田等のろう材や導電粒子等であってもよい。図１に記載のように、隣り合った半導体素子間は、電極形成の領域を除いた領域において離間して設けられてもよい。または、隣り合った半導体素子は接触して設けられていてもよい。これらの導電層１１，２１，３１，４１は、外部端子５１と電気的に接続されるように設けられる。
【００２１】
半導体素子１０又は半導体素子２０の少なくとも一方は、表面に金属層１３又は金属層２３を含む。すなわち、半導体素子１０と半導体素子２０とのうち、一方の半導体素子の金属層１３又は金属層２３が形成された表面が、他方の半導体素子の表面に対向するように位置される。半導体素子１０と半導体素子２０とが対向して配置され、その対向する表面の少なくとも一方に、金属層１３又は金属層２３が位置するように配置されている。半導体素子１０は、電極１２が形成された面に金属層１３を備えてもよいし、電極１２が形成された面の裏面に金属層１３を備えていてもよい。金属層１３は、半導体素子１０の電極１２が形成された面とその裏面の両面に形成されていてもよい。同様に、半導体素子２０は、電極２２が形成された面に金属層２３を備えてもよいし、電極２２が形成された面の裏面に金属層２３を備えていてもよい。金属層２３は、半導体素子１０の電極１２が形成された面とその裏面の両面に形成されていてもよい。これによれば、熱がたまりやすい半導体素子１０と半導体素子２０との間から、金属層１３又は２３を用いて、効果的に放熱をすることができる。このため、半導体素子が積層されていても、効果的に放熱をすることができ、半導体素子間に蓄熱がされにくくなる。さらに、他の半導体素子３０，４０等を有する場合、それらの表面に金属層３３，４３等が形成されていてもよい。
【００２２】
金属層１３の面積は、金属層１３が設けられた半導体素子１０の表面に形成された導電層１１のうち、半導体素子１０の金属層１３を含む表面に設けられた部分の面積よりも大きくてもよい。また、金属層２３の面積は、導電層２１のうち、半導体素子２０の金属層２３を含む表面に設けられた部分の面積よりも大きくてもよい。これによれば、半導体装置の放熱性を向上することができる。また、金属層１３の厚みは、導電層１１のうち、半導体素子１０の金属層１３を含む表面に設けられた部分の厚み以下であってもよい。金属層２３の厚みは、導電層２１のうち、半導体素子２０の金属層２３を含む表面に設けられた部分の厚み以下であってもよい。
【００２３】
金属層１３，２３，３３，４３の少なくとも一つは、銅やチタンなどの金属、チタンタングステン等の合金、窒化チタン等の金属化合物若しくはこれらの組み合わせから形成されていてもよい。金属層１３，２３，３３，４３の少なくとも一つは、半導体素子１０，２０，３０，４０の両面に設けられてもよい。半導体素子１０，２０，３０，４０の両面に設けられた金属層１３，２３，３３，４３は、同形状であって、一方の金属層と他方の金属層とが対向して配置されていてもよい。これによれば、電極１２，２２，３２，４２を除く部分の半導体素子本体の形状が厚み方向に対称になるため、半導体素子本体に反りが生じにくく、半導体素子にストレスがかかりにくい。
【００２４】
図２及び図３は、半導体素子１０を例として、各半導体素子の断面構造を説明する図である。以下、図２及び図３を参照して、半導体素子１０を用いて説明するが、半導体素子２０，３０，４０についても同様の構成を適用することができる。
【００２５】
図２に示す半導体素子１０は、貫通穴１０ｈを有し、貫通穴１０ｈ内に半導体素子１０内部の集積回路と電気的に接続する電極１２と、電極１２に電気的に接続する導電層１１が設けられている。導電層１１は、半導体素子１０の表面に、絶縁膜１４を介して形成されている。導電層１１は、貫通穴１０ｈの側壁に被着した導電層１１ａと、導電層１１ａを介して貫通穴１０ｈ内に埋め込まれた導電層１１ｂを含んでもよい。貫通穴１０ｈ内には、導電層１１と半導体本体とを絶縁するために絶縁層１４が形成されていてもよい。導電層１１，１１ａ，１１ｂは、銅やチタンなどの金属、チタンタングステン等の合金、窒化チタン等の金属化合物若しくはこれらの組み合わせから形成されていてもよい。また、図３に示す半導体素子１０は、貫通穴１０ｈを有さない構造であり、導電層１１ｃが、半導体素子１０の側面を通って、半導体素子１０内部の集積回路と電気的に接続する電極１２が設けられた面から電極１２が設けられた面の裏面まで延在して設けられている。
【００２６】
図４及び図５は、半導体素子１０を例として、金属層が形成された各半導体素子の表面を説明する図である。以下、図４及び図５を参照して、半導体素子１０の金属層１３を用いて説明するが、半導体素子２０，３０，４０の金属層２３，３３，４３にも適用することができる。
【００２７】
図４及び５に示すように、金属層１３は、導電層１１を避けて設けられていてもよい。すなわち、金属層１３は、半導体素子１０の表面に設けられた電極１２と絶縁されて、半導体素子１０の内部の集積回路と電気的に接続しないように設けられている。この場合、金属層１３と導電層１１との間には、空隙が設けられていてもよい。また、金属層１３と導電層１１との間には、絶縁層１６が設けられていてもよい。絶縁層１６は、ポリイミド等の樹脂から設けられてもよいし、シリコン酸化膜やシリコン窒化膜といった無機膜から設けられていてもよい。図４に示すように、金属層１３は、少なくとも半導体素子１０の対向する２辺に沿って設けられた導電層１１からなる列に挟まれた領域に設けられていてもよい。この場合、図４に示すように、半導体素子１０の４辺に沿って導電層１１が設けられている場合、金属層１３は、導電層１１に囲まれた領域に設けられていてもよい。導電層１１図５に示すように、金属層１３は、導電層１１を囲むように設けられた開口部を備えていてもよい。開口部によって、導電層１１と金属層１３は絶縁される。
【００２８】
また、図４に示すように、金属層１３には、金属層１３の一部を除去して形成されたマーク１７を有していてもよい。マーク１７は、位置合わせマーク１７ａ，１７ｃ又は識別マーク１７ｂであってもよい。位置合わせマーク１７ａは、半導体素子１０と半導体素子２０とを積層する際に、半導体素子１０と半導体素子２０との位置をあわせるために用いるマークである。また、識別マーク１７ｂは、文字等を刻むことによって設けられた識別マーク半導体素子の識別ために設けられたものである。また、図５に示すように、金属層１３は、複数の金属層１３ａ〜１３ｄに分割されて設けられていてもよい。図５に示す例では、金属層１３ａ〜ｄに分割された結果できたマーク１７ｃを位置合わせマークとして用いてもよい。
【００２９】
図１に示すとおり、半導体素子１０，２０相互間は、固着されている。半導体素子１０，３０及び半導体２０，４０相互間の少なくとも一方が固着されていてもよい。図１に示すように、半導体素子１０と半導体素子２０との間に、樹脂層１５が設けられていてもよい。半導体素子２０と半導体素子４０との間に、樹脂層２５が設けられていてもよい。半導体素子１０と半導体素子３０との間に、樹脂層３５が設けられていてもよい。樹脂層１５，２５，３５の少なくとも一つは、異方性導電接着剤、絶縁性接着剤、アンダーフィル材等の樹脂からなるものであってもよい。
【００３０】
（半導体装置の製造方法）
次に、図６から８を用いて、本発明の一の実施の形態に係る半導体装置の製造方法を説明する。
まず、図６に示すように、内部に設けられた集積回路と、表面に設けられ、この集積回路に電気的に接続する電極７２と、を含む半導体基板７０を用意する。
【００３１】
次に、図７に示すように、半導体基板７０の表面に、この集積回路から絶縁された金属層７３を形成する。半導体基板７０は、半導体チップ等の半導体素子であってもよいし、半導体ウエハであってもよい。電極７２を表面に有する半導体基板７０を用いて説明する。半導体基板７０は、パッシベーション膜として電極７２上に開口部７６ｈが形成された絶縁膜７６が形成されていてもよい。開口部７６ｈにおいて、絶縁膜７６から電極７２が露出している。半導体基板７０の表面には、少なくとも、半導体基板７０の表面に、電極７２に電気的に接続する導電層７１が形成される。半導体基板７０には、開口部７０ｈが設けられてもよい。開口部７０ｈは、半導体基板７０を貫通してもよいし、貫通しない溝となっていてもよい。導電層７１は、半導体基板７０の表面及び開口部７０ｈ内に設けられていてもよい。導電層７１は、半導体基板７０の電極７２が形成された面からその裏面に到るように設けられる。導電層７１は、開口部７０ｈ内を通って、半導体基板７０の電極７２が形成された面からその裏面に到るように設けられてもよい。また、導電層７１は、半導体素子７０の側面を通って、一方の面から他方の面に到るまで設けられていてもよい。
【００３２】
次に、半導体基板７０が半導体ウエハである場合には、半導体基板７０を半導体素子に個片化してもよい。個片化は、ダイシング法やスクライビング法を用いて行ってもよい。
【００３３】
次に、図８に示すように、他の半導体基板８０を、半導体基板７０の金属層７３が形成された面に固着して、半導体基板７０と半導体基板８０とを積層する。これにより、積層体を形成する。さらに、半導体基板７０及び８０のほかに、他の半導体基板を同様に積層してもよい。
【００３４】
他の半導体基板８０は、内部に設けられた集積回路と、表面に設けられ、この集積回路に電気的に接続する電極８２と、を含む。半導体基板８０の表面には、この集積回路から絶縁された金属層８３が形成されていてもよい。半導体基板８０は、半導体チップ等の半導体素子であってもよいし、半導体ウエハであってもよい。半導体基板８０は、パッシベーション膜として電極８２上に開口部８６ｈが形成された絶縁膜８６が形成されていてもよい。開口部８６ｈにおいて、絶縁膜８６から電極８２が露出している。半導体基板８０の表面には、少なくとも、半導体基板８０の表面に設けられ、電極８２に電気的に接続する導電層８１が形成されている。半導体基板８０には、貫通穴８０ｈが形成されていてもよい。導電層８１は、半導体基板８０の対向する一方の面から他方の面に到るまで設けられている。この際、導電層８１は、貫通穴８０ｈ内を通って、一方の面から他方の面に到るまで設けられていてもよい。また、導電層８１は、半導体素子８０の側面を通って、一方の面から他方の面に到るまで設けられていてもよい。
【００３５】
半導体基板７０と半導体基板８０とを積層する工程において、半導体基板７０の導電層７１は、他の半導体基板８０の導電層８１に電気的に接続されるように配置する。
【００３６】
図８に示すように、半導体基板７０と８０とを積層する工程において、導電層７１と導電層８１との間には導電ペーストや半田等のろう材や導電粒子等の導電部材が配置されていてもよい。この場合、導電層７１及び導電層８１の少なくとも一方上に導電部材が設けられており、導電層７１と８１とを導電部材を介して対向して配置する。必要があれば、この状態で導電部材に対して熱や光等のエネルギを加えることによって、導電層７１及び８１を電気的に接続する。
【００３７】
また、図８に示すように、半導体基板７０と８０とを積層する工程において、半導体基板７０と８０との間には絶縁性接着剤・絶縁性樹脂や異方性導電接着剤等の樹脂層９０が設けられていてもよい。この場合、半導体基板７０及び８０の少なくとも一方の表面に樹脂９０ａを設け、樹脂９０ａを挟んで半導体基板７０及び８０の少なくとも一方に対して押圧を加えることによって、導電層７１及び８１を電気的に接続して樹脂層９０を形成してもよい。また、樹脂層９０は、半導体基板７０及び８０を導電層７１と導電層８１とを電気的に接続した状態で、半導体基板７０と８０との間に樹脂９０ａを注入することに、樹脂層９０を形成してもよい。
【００３８】
次に、半導体基板７０が半導体ウエハである場合は、半導体基板７０を他の半導体基板に積層した後に、半導体基板７０及び半導体基板８０を含む積層体を個片化してもよい。個片化は、ダイシング法やスクライビング法を用いて行ってもよい。
【００３９】
これにより、半導体装置１００を形成することができる。
【００４０】
次に、図９から図１１を用いて、上述の半導体基板７０に設けられた金属層７３を形成する工程について説明する。この金属層７３を有する半導体基板７０の形成工程は、少なくとも半導体基板７０と半導体基板８０とを積層する工程の前に行われる。金属層７３を表面に有する半導体基板７０を例にとって説明するが、半導体基板８０上の金属層８３の形成する工程にも適用できる。
【００４１】
まず、図９に示すように、半導体基板７０に絶縁膜７５を形成し、絶縁膜７５の上に金属層７４を形成する。半導体基板７０に開口部７５ｈを有する場合、開口部７５ｈ内にも絶縁膜７５が形成され、絶縁膜７５のを介して開口部７０ｈ内に金属層７４が形成されてもよい。開口部７０ｈは、半導体基板７０を貫通していてもよいし、貫通していなくともよい。絶縁膜７５は、ＣＶＤ法や熱酸化法を用いて形成されてもよい。金属層７４は、ＣＶＤ法、スパッタ法やメッキ法を用いて形成されてもよい。金属層７４は、複数の金属層が積層されてなるものであってもよい。例えば、金属層７４は、スパッタやＣＶＤ法で形成された第１の金属層７４ａと、第１の金属層７４ａをメッキ電極としてメッキ法で形成された第２の金属層７４ｂを含んでもよい。貫通穴７０ｈを有する場合、金属層７４によって、貫通穴７０ｈが埋め込まれてもよい。金属層７４は、複数の金属層が積層されてなるものである場合、第１の金属層７４ａが形成された後に、マスクを形成し、マスクから露出している第１の金属層７４ａ上にのみ、第２の金属層７４ｂを形成してもよい。
【００４２】
次に、図１０に示すように、金属層７４の少なくとも一部を除去して、金属層７４ををパターニングすることによって、金属層７３と導電層７１とを形成する。この際、導電層７１は、電極７２に電気的に接続するようにパターニングされる。また、金属層７３は、電極７２から絶縁するようにパターニングされる。金属層７３の厚みは、導電層７１の半導体素子７０のうち金属層７３を含む面に設けられた部分の厚みよりも、薄くてもよい。金属層７４をパターニングする際には、金属層７３内に、半導体素子７０と半導体素子８０とを位置合わせする際に用いる位置合わせマークをパターニングしてもよい。この場合、半導体基板７０と半導体基板８０とを積層する工程において、この位置合わせマーク７７ａを用いて位置合わせをしてもよい。また、金属層７４をパターニングする際に、半導体素子７０を識別するための文字等からなる識別マーク７７ｂをパターニングすることにより設けてもよい。
【００４３】
次に、少なくとも金属層７３と導電層７１との間に、絶縁層７６を設けてもよい。これによれば、金属層７３と導電層７１との絶縁性を高めることができる。絶縁層７６は、スピンコート法、ＣＶＤ法等により形成されてもよい。絶縁層７６は、樹脂からなるものであってもよいし、無機物からなるものであってもよい。
【００４４】
次に、図１１に示すように、半導体基板７０の開口部７０ｈが形成された面の裏面から、半導体基板７０を厚み方向に除去して薄型化してもよい。開口部７０ｈが半導体基板７０を貫通していない場合には、この薄型化工程によって、半導体基板７０の開口部７０ｈが形成された面の裏面から開口部７０ｈに到るまで薄型化することによって、開口部７０ｈを貫通させてもよい。薄型化は、半導体基板７０の開口部７０ｈが形成された面の裏面から研削やエッチングをすることによって行ってもよい。
【００４５】
（半導体パッケージ）
本発明の一の実施の形態に係る半導体パッケージは、図１２及び１３に示すように、上述の半導体装置１００と配線パターン２０２を有する回路基板２００とを備える。本実施の形態に係る半導体パッケージは、図１２及び１３に示すように、半導体装置１００の表面に設けられた外部端子５１と回路基板２００の配線パターン２０２とは、電気的に接続している。回路基板２００は、絶縁基材２０１と絶縁基材２０１内又は表面に設けられた配線パターン２０２を含む。例えば、図１２及び１３に示すように、半導体装置１００中の外部端子５１が、配線パターン２０２と接合して電気的に接続されてもよい。外部端子５１は、配線パターン２０２を介して、半導体装置１００と外部とを電気的に接続し、半導体装置１００に電流を流すものである。この場合、図１２に示すように、半導体装置１００の外部端子５１と配線パターン２０２とは、接着剤３０１を用いて接着剤接合されていてもよいし、金属接合されていてもよい。接着剤３０１は、異方導電性接着剤であってもよいし、絶縁性接着剤であってもよい。また、本発明の一の実施の形態に係る半導体パッケージは、図１３に示すウエハーＣＳＰ構造のように、直接、最下層の半導体装置１００の表面に回路基板２００を設けた構造であってもよい。この場合、外部端子５１と半導体装置１００中の最下層の半導体素子の表面との間に、応力緩和のための樹脂２０１ｂが設けられていてもよい。配線パターン２０２の上にさらに樹脂２０１ａを有してもよく、この場合、回路基板２０２は、樹脂２０１ａと樹脂２０１ｂと配線パターン２０２とを含む。この場合、樹脂２０１ａと樹脂２０１ｂとからなる樹脂層を絶縁基材２０１という。
【００４６】
（電子機器）
本発明の一の実施の形態に係る電子機器は、上述の半導体装置１００と配線パターンを有する回路基板２００とを備える半導体パッケージを備える。電子機器は、例えば、携帯電話、パーソナルコンピュータ、カメラ等、配線パターン２０２に電気的に接続する配線と、配線に電気的に接続し、外部から配線を介して半導体パッケージに電圧を供給する外部端子を有する。この外部端子は、コンセント等であってもよい。
【図面の簡単な説明】
【図１】本発明の一の実施の形態に係る半導体装置を説明する図である。
【図２】本発明の一の実施の形態にかかる半導体装置中の各半導体素子の断面構造の例を説明する図である。
【図３】本発明の一の実施の形態にかかる半導体装置中の半導体素子の断面構造の一例を説明する図である。
【図４】本発明の一の実施の形態にかかる半導体装置中の半導体素子の金属層が形成された面の一例を説明する図である。
【図５】本発明の一の実施の形態にかかる半導体装置中の各半導体素子の金属層が形成された面の例を説明する図である。
【図６】本発明の一の実施の形態にかかる半導体装置の製造方法を説明する図である。
【図７】本発明の一の実施の形態にかかる半導体装置の製造方法を説明する図である。
【図８】本発明の一の実施の形態にかかる半導体装置の製造方法を説明する図である。
【図９】本発明の一の実施の形態にかかる半導体装置の製造方法における、金属層形成工程の一例を説明する図である。
【図１０】本発明の一の実施の形態にかかる半導体装置の製造方法における、金属層形成工程の一例を説明する図である。
【図１１】本発明の一の実施の形態にかかる半導体装置の製造方法における、金属層形成工程の一例を説明する図である。
【図１２】本発明の一の実施の形態に係る半導体パッケージを説明する図である。
【図１３】本発明の一の実施の形態に係る半導体パッケージを説明する図である。
【符号の説明】
１０ 半導体素子（第１の半導体素子）
１０ｈ 第１の貫通穴
１１，１１ａ，１１ｂ 第１の導電層
１３，１３ａ，１３ｂ，１３ｃ 第１の金属層
１４ 絶縁膜
１５ 第１の樹脂層
１７ マーク
１７ａ，１７ｃ 位置合わせマーク
１７ｂ 識別マーク
２０ 半導体素子（第２の半導体素子）
２０ｈ 第２の貫通穴
２１ 第２の導電層
２３ 第２の金属層
２５ 第２の樹脂層
３０ 半導体素子（第３の半導体素子）
３０ｈ 第３の貫通穴
３１ 第３の導電層
３３ 第３の金属層
３５ 第３の樹脂層
４０ 半導体素子（第４の半導体素子）
４１ 第４の導電層
４３ 第４の金属層
５１ 第１の外部端子
７０ 半導体基板
７０ｈ 開口部
７１，７１ａ，７１ｂ 第１の半導体基板の導電層
７２ 第１の半導体基板の電極
７３ 第１の半導体基板の金属層
７５ 第１の半導体基板の絶縁層
７６ 第１の半導体基板の絶縁層
８０ 第２の半導体基板
８０ｈ 第２の半導体基板の開口部
８２ 第２の半導体基板の電極
８３ 第２の半導体基板の金属層
８５ 第２の半導体基板の絶縁層
８６ 第２の半導体基板の絶縁層
１００ 半導体装置
２００ 回路基板
２０１ 絶縁基材
２０１ａ，２０１ｂ 樹脂
２０２ 配線パターン
２０３ 第２の外部端子
【発明の属する技術分野】
本発明は複数の半導体素子が積層された半導体パッケージに関し、特に積層された各半導体素子が放熱手段を有する半導体パッケージ及びその製造方法に属する。
【０００２】
【特許文献１】
特開２００２−２６２４０号公報
【０００３】
【従来の技術】
電子機器の多機能化や小型化に伴って、半導体チップ等の電子部品の実装密度は増加している。このため、半導体パッケージを、ベアチップである半導体素子を積層した構造にして、半導体素子の実装密度を向上を図っている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来技術には以下に掲げる問題点があった。
【０００５】
従来技術においては、半導体素子が積層された構造のために、半導体素子の動作時における発熱が、放熱されにくくなっていた。特に、複数の半導体素子間の距離が短いために、積層された半導体素子の間に、熱が溜まりされやすかった。また、半導体パッケージを搭載する回路基板や半導体素子に放熱ファンを設置するなどの方法を用いた場合、半導体パッケージの小型化が図れなかった。
【０００６】
本発明は斯かる問題点を鑑みてなされたものであり、半導体パッケージの小型化をはかりつつ、高い放熱性を確保できる半導体パッケージ及びその製造方法に関する技術を提供する点にある。
【０００７】
【課題を解決するための手段】
（１） 本発明の半導体装置は、第１の面と、前記第１の面の裏面である第２の面と、を含み、前記第２の面に金属層を含む第１の半導体素子と、前記第１の半導体素子の前記第２の面に固着された第２の半導体素子と、を備ることを特徴とする。
【０００８】
積層された半導体素子間に、金属層を形成することにより、半導体装置の放熱効果が増す。積層された半導体素子間には、半導体素子からの発熱により熱がたまりやすいが、この金属層によって、積層された半導体素子間から効果的に放熱をすることができる。また、金属層は、脆い半導体層を補強する補強材となる。このため、半導体素子を積層する際にかかるストレスによる半導体層のダメージが生じにくい。更に、半導体装置の厚みも薄くすることができ、半導体装置を小型化することができる。
【０００９】
また、半導体素子の両面に金属層を配置してもよい。このように金属層を配置することで、半導体素子中の半導体層と金属層との熱膨張率の差異を起因とする半導体素子の反りを緩和できる。このため、半導体素子にさらにダメージが加わりにくいため、信頼性が向上する。
【００１０】
さらにまた、金属層に設けられたアライメントマークや識別マークを利用することで、各半導体素子の位置合わせが容易になる。又は、アライメントマークや積層認識番号の別途記載処理が不要になる。
（２） 本発明の半導体装置は、（１）記載の半導体装置において、前記第１の半導体素子は内部に集積回路を有し、前記第２の面に前記集積回路に電気的に接続する電極を有し、前記第２の面は、前記電極に電気的に接続する導電層を有し、前記金属層と前記導電層とは、電気的に絶縁されていることを特徴とする。
（３） 本発明の半導体装置は、（２）記載の半導体装置であって、前記金属層と前記導電層との間には、空隙が設けられていることを特徴とする。
（４） 本発明の半導体装置は、（２）記載の半導体装置であって、前記金属層と前記導電層との間には、絶縁層が設けられていることを特徴とする。
（５） 本発明の半導体装置は、（２）から（４）のいずれか記載の半導体装置であって、前記金属層の面積は、前記導電層の前記第２の面に設けられた部分の面積よりも大きいこと特徴とする。
（６） 本発明の半導体装置は、（１）から（５）のいずれか記載の半導体装置であって、前記金属層には、前記第１の半導体素子と前記第２の半導体素子との位置あわせをするための位置合わせマークが形成されていることを特徴とする。
（７） 本発明の半導体装置は、（１）から（６）のいずれかに記載の半導体装置であって、前記金属層は、複数の部分に分割されて設けられていることを特徴とする。
（８） 本発明の半導体パッケージは、（１）から（７）のいずれかに記載の半導体装置と、前記第１の半導体素子及び前記第２の半導体素子に電気的に接続する配線パターンを含む回路基板と、を備えたことを特徴とする。
（９） 本発明の電子機器は、上記（８）記載の半導体パッケージを備えたことを特徴とする。
（１０） 本発明の半導体装置の製造方法は、電極を含む半導体素子であって、第１の面と前記第１の面の裏面である第２の面とを含む第１の半導体素子の、少なくとも前記第２の面に第１の金属層を形成する工程と、前記第１の金属層の少なくとも一部を除去することにより、前記電極に電気的に接続する導電層と前記導電層と絶縁する第２の金属層とを、前記第２の面に形成する工程と、前記第１の半導体素子の前記第２の面に第２の半導体素子を固着する工程と、を備えることを特徴とする。
【００１１】
積層された半導体素子間に、金属層を形成することにより、半導体装置の放熱効果が増す。積層された半導体素子間には、半導体素子からの発熱により熱がたまりやすいが、この金属層によって、積層された半導体素子間から効果的に放熱をすることができる。金属層は、脆い半導体層を補強する補強材となる。このため、半導体素子を積層する工程において、半導体素子にかかるストレスによるダメージが生じにくい。また、金属層に位置合わせのためのマーク等を設けることができるため、積層する半導体素子の位置合わせが容易となる。
（１１） 本発明の半導体装置の製造方法は、（１０）記載の半導体装置の製造方法であって、前記第１の金属層を形成する工程において、前記第１の半導体素子は開口部を有しており、前記導電層は、前記第１の開口部内に形成されることを特徴とする。
（１２） 本発明の半導体装置の製造方法は、（１０）記載の半導体装置の製造方法であって、前記第１の金属層を形成する工程において、前記金属層は少なくとも前記半導体素子の側面に形成されていることを特徴とする。
（１３） 本発明の半導体装置の製造方法は、（１０）から（１２）のいずれかに記載の半導体装置の製造方法であって、前記導電層は、前記第１の面上から前記第２の面上まで形成されることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（半導体装置）
図１は、本発明の一の実施の形態に係る半導体装置を説明する図である。
【００１３】
図１に示すように、本発明の一の実施の形態に係る半導体装置１００は、半導体素子（第１の半導体素子）１０と、半導体素子１０に積層された半導体素子（第２の半導体素子）２０とを含む。すなわち、複数の半導体素子が積層された構造をとる。さらに、半導体素子１０の下に、他の半導体素子３０が積層されていてもよい。また、半導体素子２０の上に、他の半導体素子４０が積層されていてもよい。半導体素子１０，２０，３０，４０は、外形が矩形形状であってもよい。
【００１４】
半導体素子１０は、半導体素子１０の内部に設けられた集積回路と、半導体素子１０の表面に設けられて内部の集積回路に電気的に接続する電極１２と、電極１２に電気的に接続する導電層１１と、を有する。導電層１１は、半導体素子１０の電極が形成された面から電極１２が形成された面の裏面まで延在している。図１に示すように、半導体素子１０は点線で示す貫通穴１０ｈを有し、導電層１１は半導体素子１０の表面及び貫通穴１０ｈ内に設けられていてもよい。導電層１１は、貫通穴１０ｈを通って、半導体素子１０の電極１２が形成された面から電極１２が形成された面の裏面まで延在していてもよい。また、導電層１１は、半導体素子１０の電極１２が形成された面から、半導体素子１０の側面を通って、電極１２が形成された面の裏面まで延在していてもよい。
【００１５】
半導体素子２０は、半導体素子２０の内部に設けられた集積回路と、半導体素子２０の表面に設けられて内部の集積回路に電気的に接続する電極２２と、を有する。電極２２に電気的に接続する導電層２１をさらに有してもよい。導電層２１は、半導体素子２０の電極２２が形成された面から電極２２が形成された面の裏面まで延在している。半導体素子１０と同様に、図１に示すように、半導体素子２０は点線で示す貫通穴２０ｈを有し、導電層２１は半導体素子２０の表面及び貫通穴２０ｈ内に設けられていてもよい。導電層２１は、貫通穴２０ｈを通って、半導体素子２０の電極２２が形成された面から電極２２が形成された面の裏面まで延在していてもよい。また、導電層２１は、半導体素子２０の電極２２が形成された面から、半導体素子２０の側面を通って、電極２２が形成された面の裏面まで延在していてもよい。
【００１６】
最上層の半導体素子は、半導体素子の内部に設けられた集積回路と、半導体素子の表面に設けられて内部の集積回路に電気的に接続する電極と、を有する。図１に示す例では、半導体素子４０は、半導体素子４０の内部に設けられた集積回路と、半導体素子４０の表面に設けられて内部の集積回路に電気的に接続する電極４２と、を含む。最上層の半導体素子４０は、下層の半導体素子１０，２０，３０の側を向く面に電極４２を含む。下層の半導体素子１０，２０，３０の側を向く面に、電極４２に電気的に接続する導電層４１をさらに含んでもよい。ここでは半導体素子４０を用いて説明したが、最上層の半導体素子は、半導体装置１００が半導体素子４０を含まない場合は、半導体素子２０であってもよい。
【００１７】
最下層の半導体素子は、半導体素子の内部に設けられた集積回路と、半導体素子の表面に設けられて内部の集積回路に電気的に接続する電極と、電極に電気的に接続する導電層を有する。図１の例を用いて説明すると、半導体素子３１は、半導体素子３０の内部に設けられた集積回路と、半導体素子３０の表面に設けられて内部の集積回路に電気的に接続する電極３２と、電極３２に電気的に接続する導電層３１を有する。導電層３１は、半導体素子３０の電極３２が形成された面から電極３２が形成された面の裏面まで延在している。図１に示すように、半導体素子３０は点線で示す貫通穴３０ｈを有してもよい。導電層３１は、半導体素子３０の表面及び貫通穴３０ｈ内に設けられていてもよい。導電層３１は、貫通穴３０ｈを通って、半導体素子３０の電極３２が形成された面から電極３２が形成された面の裏面まで延在していてもよい。また、導電層３１は、半導体素子３０の電極３２が形成された面から、半導体素子３０の側面を通って、電極３２が形成された面の裏面まで延在していてもよい。ここでは半導体素子３０を用いて説明したが、最下層の半導体素子は、半導体装置１００が半導体素子３０を含まない場合は、半導体素子１０であってもよい。
【００１８】
最下層の半導体素子の表面からは、外部端子５１が突出して形成されている。図１に示す例では、半導体素子３１の、半導体素子１０が搭載されていない面において、導電層３１に電気的に接続する外部端子５１が形成されている。外部端子５１は、半導体素子３１の表面から、突出して設けられた突起電極であってもよい。また、外部端子５１は、導電ピンやリード端子であってもよい。
【００１９】
少なくとも、半導体素子１０及び半導体素子２０の導電層１１，２１は、外部端子５１に電気的に接続している。外部端子５１は、さらに、半導体素子３０の導電層３１に電気的に接続していてもよいし、半導体素子４０の電極４１に電気的に接続していてもよい。
【００２０】
半導体素子１０の導電層１１と半導体素子２０の導電層２１とは、電気的に接続している。さらに半導体素子３０を含む場合は、導電層１１と導電層３１とが電気的に接続して設けられてもよい。また、半導体素子４０を含む場合は、導電層２１と導電層４１とが電気的に接続して設けられてもよい。導電層１１と導電層２１とは、接合されていてもよい。導電層１１と導電層２１とは、接着剤接合や金属接合等の公知の方法で接合することができる。導電層１１と導電層２１との間には、導電部材が配置されていてもよい。導電部材は、導電ペーストや半田等のろう材や導電粒子等であってもよい。図１に記載のように、隣り合った半導体素子間は、電極形成の領域を除いた領域において離間して設けられてもよい。または、隣り合った半導体素子は接触して設けられていてもよい。これらの導電層１１，２１，３１，４１は、外部端子５１と電気的に接続されるように設けられる。
【００２１】
半導体素子１０又は半導体素子２０の少なくとも一方は、表面に金属層１３又は金属層２３を含む。すなわち、半導体素子１０と半導体素子２０とのうち、一方の半導体素子の金属層１３又は金属層２３が形成された表面が、他方の半導体素子の表面に対向するように位置される。半導体素子１０と半導体素子２０とが対向して配置され、その対向する表面の少なくとも一方に、金属層１３又は金属層２３が位置するように配置されている。半導体素子１０は、電極１２が形成された面に金属層１３を備えてもよいし、電極１２が形成された面の裏面に金属層１３を備えていてもよい。金属層１３は、半導体素子１０の電極１２が形成された面とその裏面の両面に形成されていてもよい。同様に、半導体素子２０は、電極２２が形成された面に金属層２３を備えてもよいし、電極２２が形成された面の裏面に金属層２３を備えていてもよい。金属層２３は、半導体素子１０の電極１２が形成された面とその裏面の両面に形成されていてもよい。これによれば、熱がたまりやすい半導体素子１０と半導体素子２０との間から、金属層１３又は２３を用いて、効果的に放熱をすることができる。このため、半導体素子が積層されていても、効果的に放熱をすることができ、半導体素子間に蓄熱がされにくくなる。さらに、他の半導体素子３０，４０等を有する場合、それらの表面に金属層３３，４３等が形成されていてもよい。
【００２２】
金属層１３の面積は、金属層１３が設けられた半導体素子１０の表面に形成された導電層１１のうち、半導体素子１０の金属層１３を含む表面に設けられた部分の面積よりも大きくてもよい。また、金属層２３の面積は、導電層２１のうち、半導体素子２０の金属層２３を含む表面に設けられた部分の面積よりも大きくてもよい。これによれば、半導体装置の放熱性を向上することができる。また、金属層１３の厚みは、導電層１１のうち、半導体素子１０の金属層１３を含む表面に設けられた部分の厚み以下であってもよい。金属層２３の厚みは、導電層２１のうち、半導体素子２０の金属層２３を含む表面に設けられた部分の厚み以下であってもよい。
【００２３】
金属層１３，２３，３３，４３の少なくとも一つは、銅やチタンなどの金属、チタンタングステン等の合金、窒化チタン等の金属化合物若しくはこれらの組み合わせから形成されていてもよい。金属層１３，２３，３３，４３の少なくとも一つは、半導体素子１０，２０，３０，４０の両面に設けられてもよい。半導体素子１０，２０，３０，４０の両面に設けられた金属層１３，２３，３３，４３は、同形状であって、一方の金属層と他方の金属層とが対向して配置されていてもよい。これによれば、電極１２，２２，３２，４２を除く部分の半導体素子本体の形状が厚み方向に対称になるため、半導体素子本体に反りが生じにくく、半導体素子にストレスがかかりにくい。
【００２４】
図２及び図３は、半導体素子１０を例として、各半導体素子の断面構造を説明する図である。以下、図２及び図３を参照して、半導体素子１０を用いて説明するが、半導体素子２０，３０，４０についても同様の構成を適用することができる。
【００２５】
図２に示す半導体素子１０は、貫通穴１０ｈを有し、貫通穴１０ｈ内に半導体素子１０内部の集積回路と電気的に接続する電極１２と、電極１２に電気的に接続する導電層１１が設けられている。導電層１１は、半導体素子１０の表面に、絶縁膜１４を介して形成されている。導電層１１は、貫通穴１０ｈの側壁に被着した導電層１１ａと、導電層１１ａを介して貫通穴１０ｈ内に埋め込まれた導電層１１ｂを含んでもよい。貫通穴１０ｈ内には、導電層１１と半導体本体とを絶縁するために絶縁層１４が形成されていてもよい。導電層１１，１１ａ，１１ｂは、銅やチタンなどの金属、チタンタングステン等の合金、窒化チタン等の金属化合物若しくはこれらの組み合わせから形成されていてもよい。また、図３に示す半導体素子１０は、貫通穴１０ｈを有さない構造であり、導電層１１ｃが、半導体素子１０の側面を通って、半導体素子１０内部の集積回路と電気的に接続する電極１２が設けられた面から電極１２が設けられた面の裏面まで延在して設けられている。
【００２６】
図４及び図５は、半導体素子１０を例として、金属層が形成された各半導体素子の表面を説明する図である。以下、図４及び図５を参照して、半導体素子１０の金属層１３を用いて説明するが、半導体素子２０，３０，４０の金属層２３，３３，４３にも適用することができる。
【００２７】
図４及び５に示すように、金属層１３は、導電層１１を避けて設けられていてもよい。すなわち、金属層１３は、半導体素子１０の表面に設けられた電極１２と絶縁されて、半導体素子１０の内部の集積回路と電気的に接続しないように設けられている。この場合、金属層１３と導電層１１との間には、空隙が設けられていてもよい。また、金属層１３と導電層１１との間には、絶縁層１６が設けられていてもよい。絶縁層１６は、ポリイミド等の樹脂から設けられてもよいし、シリコン酸化膜やシリコン窒化膜といった無機膜から設けられていてもよい。図４に示すように、金属層１３は、少なくとも半導体素子１０の対向する２辺に沿って設けられた導電層１１からなる列に挟まれた領域に設けられていてもよい。この場合、図４に示すように、半導体素子１０の４辺に沿って導電層１１が設けられている場合、金属層１３は、導電層１１に囲まれた領域に設けられていてもよい。導電層１１図５に示すように、金属層１３は、導電層１１を囲むように設けられた開口部を備えていてもよい。開口部によって、導電層１１と金属層１３は絶縁される。
【００２８】
また、図４に示すように、金属層１３には、金属層１３の一部を除去して形成されたマーク１７を有していてもよい。マーク１７は、位置合わせマーク１７ａ，１７ｃ又は識別マーク１７ｂであってもよい。位置合わせマーク１７ａは、半導体素子１０と半導体素子２０とを積層する際に、半導体素子１０と半導体素子２０との位置をあわせるために用いるマークである。また、識別マーク１７ｂは、文字等を刻むことによって設けられた識別マーク半導体素子の識別ために設けられたものである。また、図５に示すように、金属層１３は、複数の金属層１３ａ〜１３ｄに分割されて設けられていてもよい。図５に示す例では、金属層１３ａ〜ｄに分割された結果できたマーク１７ｃを位置合わせマークとして用いてもよい。
【００２９】
図１に示すとおり、半導体素子１０，２０相互間は、固着されている。半導体素子１０，３０及び半導体２０，４０相互間の少なくとも一方が固着されていてもよい。図１に示すように、半導体素子１０と半導体素子２０との間に、樹脂層１５が設けられていてもよい。半導体素子２０と半導体素子４０との間に、樹脂層２５が設けられていてもよい。半導体素子１０と半導体素子３０との間に、樹脂層３５が設けられていてもよい。樹脂層１５，２５，３５の少なくとも一つは、異方性導電接着剤、絶縁性接着剤、アンダーフィル材等の樹脂からなるものであってもよい。
【００３０】
（半導体装置の製造方法）
次に、図６から８を用いて、本発明の一の実施の形態に係る半導体装置の製造方法を説明する。
まず、図６に示すように、内部に設けられた集積回路と、表面に設けられ、この集積回路に電気的に接続する電極７２と、を含む半導体基板７０を用意する。
【００３１】
次に、図７に示すように、半導体基板７０の表面に、この集積回路から絶縁された金属層７３を形成する。半導体基板７０は、半導体チップ等の半導体素子であってもよいし、半導体ウエハであってもよい。電極７２を表面に有する半導体基板７０を用いて説明する。半導体基板７０は、パッシベーション膜として電極７２上に開口部７６ｈが形成された絶縁膜７６が形成されていてもよい。開口部７６ｈにおいて、絶縁膜７６から電極７２が露出している。半導体基板７０の表面には、少なくとも、半導体基板７０の表面に、電極７２に電気的に接続する導電層７１が形成される。半導体基板７０には、開口部７０ｈが設けられてもよい。開口部７０ｈは、半導体基板７０を貫通してもよいし、貫通しない溝となっていてもよい。導電層７１は、半導体基板７０の表面及び開口部７０ｈ内に設けられていてもよい。導電層７１は、半導体基板７０の電極７２が形成された面からその裏面に到るように設けられる。導電層７１は、開口部７０ｈ内を通って、半導体基板７０の電極７２が形成された面からその裏面に到るように設けられてもよい。また、導電層７１は、半導体素子７０の側面を通って、一方の面から他方の面に到るまで設けられていてもよい。
【００３２】
次に、半導体基板７０が半導体ウエハである場合には、半導体基板７０を半導体素子に個片化してもよい。個片化は、ダイシング法やスクライビング法を用いて行ってもよい。
【００３３】
次に、図８に示すように、他の半導体基板８０を、半導体基板７０の金属層７３が形成された面に固着して、半導体基板７０と半導体基板８０とを積層する。これにより、積層体を形成する。さらに、半導体基板７０及び８０のほかに、他の半導体基板を同様に積層してもよい。
【００３４】
他の半導体基板８０は、内部に設けられた集積回路と、表面に設けられ、この集積回路に電気的に接続する電極８２と、を含む。半導体基板８０の表面には、この集積回路から絶縁された金属層８３が形成されていてもよい。半導体基板８０は、半導体チップ等の半導体素子であってもよいし、半導体ウエハであってもよい。半導体基板８０は、パッシベーション膜として電極８２上に開口部８６ｈが形成された絶縁膜８６が形成されていてもよい。開口部８６ｈにおいて、絶縁膜８６から電極８２が露出している。半導体基板８０の表面には、少なくとも、半導体基板８０の表面に設けられ、電極８２に電気的に接続する導電層８１が形成されている。半導体基板８０には、貫通穴８０ｈが形成されていてもよい。導電層８１は、半導体基板８０の対向する一方の面から他方の面に到るまで設けられている。この際、導電層８１は、貫通穴８０ｈ内を通って、一方の面から他方の面に到るまで設けられていてもよい。また、導電層８１は、半導体素子８０の側面を通って、一方の面から他方の面に到るまで設けられていてもよい。
【００３５】
半導体基板７０と半導体基板８０とを積層する工程において、半導体基板７０の導電層７１は、他の半導体基板８０の導電層８１に電気的に接続されるように配置する。
【００３６】
図８に示すように、半導体基板７０と８０とを積層する工程において、導電層７１と導電層８１との間には導電ペーストや半田等のろう材や導電粒子等の導電部材が配置されていてもよい。この場合、導電層７１及び導電層８１の少なくとも一方上に導電部材が設けられており、導電層７１と８１とを導電部材を介して対向して配置する。必要があれば、この状態で導電部材に対して熱や光等のエネルギを加えることによって、導電層７１及び８１を電気的に接続する。
【００３７】
また、図８に示すように、半導体基板７０と８０とを積層する工程において、半導体基板７０と８０との間には絶縁性接着剤・絶縁性樹脂や異方性導電接着剤等の樹脂層９０が設けられていてもよい。この場合、半導体基板７０及び８０の少なくとも一方の表面に樹脂９０ａを設け、樹脂９０ａを挟んで半導体基板７０及び８０の少なくとも一方に対して押圧を加えることによって、導電層７１及び８１を電気的に接続して樹脂層９０を形成してもよい。また、樹脂層９０は、半導体基板７０及び８０を導電層７１と導電層８１とを電気的に接続した状態で、半導体基板７０と８０との間に樹脂９０ａを注入することに、樹脂層９０を形成してもよい。
【００３８】
次に、半導体基板７０が半導体ウエハである場合は、半導体基板７０を他の半導体基板に積層した後に、半導体基板７０及び半導体基板８０を含む積層体を個片化してもよい。個片化は、ダイシング法やスクライビング法を用いて行ってもよい。
【００３９】
これにより、半導体装置１００を形成することができる。
【００４０】
次に、図９から図１１を用いて、上述の半導体基板７０に設けられた金属層７３を形成する工程について説明する。この金属層７３を有する半導体基板７０の形成工程は、少なくとも半導体基板７０と半導体基板８０とを積層する工程の前に行われる。金属層７３を表面に有する半導体基板７０を例にとって説明するが、半導体基板８０上の金属層８３の形成する工程にも適用できる。
【００４１】
まず、図９に示すように、半導体基板７０に絶縁膜７５を形成し、絶縁膜７５の上に金属層７４を形成する。半導体基板７０に開口部７５ｈを有する場合、開口部７５ｈ内にも絶縁膜７５が形成され、絶縁膜７５のを介して開口部７０ｈ内に金属層７４が形成されてもよい。開口部７０ｈは、半導体基板７０を貫通していてもよいし、貫通していなくともよい。絶縁膜７５は、ＣＶＤ法や熱酸化法を用いて形成されてもよい。金属層７４は、ＣＶＤ法、スパッタ法やメッキ法を用いて形成されてもよい。金属層７４は、複数の金属層が積層されてなるものであってもよい。例えば、金属層７４は、スパッタやＣＶＤ法で形成された第１の金属層７４ａと、第１の金属層７４ａをメッキ電極としてメッキ法で形成された第２の金属層７４ｂを含んでもよい。貫通穴７０ｈを有する場合、金属層７４によって、貫通穴７０ｈが埋め込まれてもよい。金属層７４は、複数の金属層が積層されてなるものである場合、第１の金属層７４ａが形成された後に、マスクを形成し、マスクから露出している第１の金属層７４ａ上にのみ、第２の金属層７４ｂを形成してもよい。
【００４２】
次に、図１０に示すように、金属層７４の少なくとも一部を除去して、金属層７４ををパターニングすることによって、金属層７３と導電層７１とを形成する。この際、導電層７１は、電極７２に電気的に接続するようにパターニングされる。また、金属層７３は、電極７２から絶縁するようにパターニングされる。金属層７３の厚みは、導電層７１の半導体素子７０のうち金属層７３を含む面に設けられた部分の厚みよりも、薄くてもよい。金属層７４をパターニングする際には、金属層７３内に、半導体素子７０と半導体素子８０とを位置合わせする際に用いる位置合わせマークをパターニングしてもよい。この場合、半導体基板７０と半導体基板８０とを積層する工程において、この位置合わせマーク７７ａを用いて位置合わせをしてもよい。また、金属層７４をパターニングする際に、半導体素子７０を識別するための文字等からなる識別マーク７７ｂをパターニングすることにより設けてもよい。
【００４３】
次に、少なくとも金属層７３と導電層７１との間に、絶縁層７６を設けてもよい。これによれば、金属層７３と導電層７１との絶縁性を高めることができる。絶縁層７６は、スピンコート法、ＣＶＤ法等により形成されてもよい。絶縁層７６は、樹脂からなるものであってもよいし、無機物からなるものであってもよい。
【００４４】
次に、図１１に示すように、半導体基板７０の開口部７０ｈが形成された面の裏面から、半導体基板７０を厚み方向に除去して薄型化してもよい。開口部７０ｈが半導体基板７０を貫通していない場合には、この薄型化工程によって、半導体基板７０の開口部７０ｈが形成された面の裏面から開口部７０ｈに到るまで薄型化することによって、開口部７０ｈを貫通させてもよい。薄型化は、半導体基板７０の開口部７０ｈが形成された面の裏面から研削やエッチングをすることによって行ってもよい。
【００４５】
（半導体パッケージ）
本発明の一の実施の形態に係る半導体パッケージは、図１２及び１３に示すように、上述の半導体装置１００と配線パターン２０２を有する回路基板２００とを備える。本実施の形態に係る半導体パッケージは、図１２及び１３に示すように、半導体装置１００の表面に設けられた外部端子５１と回路基板２００の配線パターン２０２とは、電気的に接続している。回路基板２００は、絶縁基材２０１と絶縁基材２０１内又は表面に設けられた配線パターン２０２を含む。例えば、図１２及び１３に示すように、半導体装置１００中の外部端子５１が、配線パターン２０２と接合して電気的に接続されてもよい。外部端子５１は、配線パターン２０２を介して、半導体装置１００と外部とを電気的に接続し、半導体装置１００に電流を流すものである。この場合、図１２に示すように、半導体装置１００の外部端子５１と配線パターン２０２とは、接着剤３０１を用いて接着剤接合されていてもよいし、金属接合されていてもよい。接着剤３０１は、異方導電性接着剤であってもよいし、絶縁性接着剤であってもよい。また、本発明の一の実施の形態に係る半導体パッケージは、図１３に示すウエハーＣＳＰ構造のように、直接、最下層の半導体装置１００の表面に回路基板２００を設けた構造であってもよい。この場合、外部端子５１と半導体装置１００中の最下層の半導体素子の表面との間に、応力緩和のための樹脂２０１ｂが設けられていてもよい。配線パターン２０２の上にさらに樹脂２０１ａを有してもよく、この場合、回路基板２０２は、樹脂２０１ａと樹脂２０１ｂと配線パターン２０２とを含む。この場合、樹脂２０１ａと樹脂２０１ｂとからなる樹脂層を絶縁基材２０１という。
【００４６】
（電子機器）
本発明の一の実施の形態に係る電子機器は、上述の半導体装置１００と配線パターンを有する回路基板２００とを備える半導体パッケージを備える。電子機器は、例えば、携帯電話、パーソナルコンピュータ、カメラ等、配線パターン２０２に電気的に接続する配線と、配線に電気的に接続し、外部から配線を介して半導体パッケージに電圧を供給する外部端子を有する。この外部端子は、コンセント等であってもよい。
【図面の簡単な説明】
【図１】本発明の一の実施の形態に係る半導体装置を説明する図である。
【図２】本発明の一の実施の形態にかかる半導体装置中の各半導体素子の断面構造の例を説明する図である。
【図３】本発明の一の実施の形態にかかる半導体装置中の半導体素子の断面構造の一例を説明する図である。
【図４】本発明の一の実施の形態にかかる半導体装置中の半導体素子の金属層が形成された面の一例を説明する図である。
【図５】本発明の一の実施の形態にかかる半導体装置中の各半導体素子の金属層が形成された面の例を説明する図である。
【図６】本発明の一の実施の形態にかかる半導体装置の製造方法を説明する図である。
【図７】本発明の一の実施の形態にかかる半導体装置の製造方法を説明する図である。
【図８】本発明の一の実施の形態にかかる半導体装置の製造方法を説明する図である。
【図９】本発明の一の実施の形態にかかる半導体装置の製造方法における、金属層形成工程の一例を説明する図である。
【図１０】本発明の一の実施の形態にかかる半導体装置の製造方法における、金属層形成工程の一例を説明する図である。
【図１１】本発明の一の実施の形態にかかる半導体装置の製造方法における、金属層形成工程の一例を説明する図である。
【図１２】本発明の一の実施の形態に係る半導体パッケージを説明する図である。
【図１３】本発明の一の実施の形態に係る半導体パッケージを説明する図である。
【符号の説明】
１０ 半導体素子（第１の半導体素子）
１０ｈ 第１の貫通穴
１１，１１ａ，１１ｂ 第１の導電層
１３，１３ａ，１３ｂ，１３ｃ 第１の金属層
１４ 絶縁膜
１５ 第１の樹脂層
１７ マーク
１７ａ，１７ｃ 位置合わせマーク
１７ｂ 識別マーク
２０ 半導体素子（第２の半導体素子）
２０ｈ 第２の貫通穴
２１ 第２の導電層
２３ 第２の金属層
２５ 第２の樹脂層
３０ 半導体素子（第３の半導体素子）
３０ｈ 第３の貫通穴
３１ 第３の導電層
３３ 第３の金属層
３５ 第３の樹脂層
４０ 半導体素子（第４の半導体素子）
４１ 第４の導電層
４３ 第４の金属層
５１ 第１の外部端子
７０ 半導体基板
７０ｈ 開口部
７１，７１ａ，７１ｂ 第１の半導体基板の導電層
７２ 第１の半導体基板の電極
７３ 第１の半導体基板の金属層
７５ 第１の半導体基板の絶縁層
７６ 第１の半導体基板の絶縁層
８０ 第２の半導体基板
８０ｈ 第２の半導体基板の開口部
８２ 第２の半導体基板の電極
８３ 第２の半導体基板の金属層
８５ 第２の半導体基板の絶縁層
８６ 第２の半導体基板の絶縁層
１００ 半導体装置
２００ 回路基板
２０１ 絶縁基材
２０１ａ，２０１ｂ 樹脂
２０２ 配線パターン
２０３ 第２の外部端子
Claims (13)
- 第１の面と、前記第１の面の裏面である第２の面と、を含み、前記第２の面に金属層を含む第１の半導体素子と、
前記第１の半導体素子の前記第２の面に固着された第２の半導体素子と、を備ることを特徴とする半導体装置。 - 請求項１記載の半導体装置であって、
前記第１の半導体素子は内部に集積回路を有し、前記第２の面に前記集積回路に電気的に接続する電極を有し、
前記第２の面は、前記電極に電気的に接続する導電層を有し、
前記金属層と前記導電層とは、電気的に絶縁されていることを特徴とする半導体装置。 - 請求項２記載の半導体装置であって、
前記金属層と前記導電層との間には、空隙が設けられていることを特徴とする半導体装置。 - 請求項２記載の半導体装置であって、
前記金属層と前記導電層との間には、絶縁層が設けられていることを特徴とする半導体装置。 - 請求項１から４のいずれかに記載の半導体装置であって、
前記金属層の面積は、前記導電層の前記第２の面に設けられた部分の面積よりも大きいこと特徴とする半導体装置。 - 請求項１から５のいずれかに記載の半導体装置であって、
前記金属層には、前記第１の半導体素子と前記第２の半導体素子との位置あわせをするための位置合わせマークが形成されていることを特徴とする記載の半導体装置。 - 請求項１から６のいずれかに記載の半導体装置であって、
前記金属層は、複数の部分に分割されて設けられていることを特徴とする半導体装置。 - 請求項１から７のいずれかに記載の半導体装置と、
前記第１の半導体素子及び前記第２の半導体素子に電気的に接続する配線パターンを含む回路基板と、を備えたことを特徴とする半導体パッケージ。 - 請求項８記載の半導体パッケージを備えたことを特徴とする電子機器。
- 電極を含む半導体素子であって、第１の面と前記第１の面の裏面である第２の面とを含む第１の半導体素子の、少なくとも前記第２の面に第１の金属層を形成する工程と、
前記第１の金属層の少なくとも一部を除去することにより、前記電極に電気的に接続する導電層と前記導電層と絶縁する第２の金属層とを、前記第２の面に形成する工程と、
前記第１の半導体素子の前記第２の面に第２の半導体素子を固着する工程と、を備えることを特徴とする半導体装置の製造方法。 - 請求項１０記載の半導体装置の製造方法であって、
前記第１の金属層を形成する工程において、前記第１の半導体素子は開口部を有しており、
前記導電層は、前記第１の開口部内に形成されることを特徴とする半導体装置の製造方法。 - 請求項１０記載の半導体装置の製造方法であって、
前記第１の金属層を形成する工程において、前記金属層は少なくとも前記半導体素子の側面に形成されていることを特徴とする半導体装置の製造方法。 - 請求項１０から１２のいずれかに記載の半導体装置の製造方法であって、
前記導電層は、前記第１の面上から前記第２の面上まで形成されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002345825A JP2004179504A (ja) | 2002-11-28 | 2002-11-28 | 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002345825A JP2004179504A (ja) | 2002-11-28 | 2002-11-28 | 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004179504A true JP2004179504A (ja) | 2004-06-24 |
Family
ID=32706913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002345825A Withdrawn JP2004179504A (ja) | 2002-11-28 | 2002-11-28 | 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004179504A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004200522A (ja) * | 2002-12-19 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 半導体チップおよびその作製方法 |
| JP2007234881A (ja) * | 2006-03-01 | 2007-09-13 | Oki Electric Ind Co Ltd | 半導体チップを積層した半導体装置及びその製造方法 |
| JP2008053708A (ja) * | 2006-08-23 | 2008-03-06 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
| JP2010199220A (ja) * | 2009-02-24 | 2010-09-09 | Sorbus Memory Inc | 積層チップ |
| JP2010245534A (ja) * | 2009-03-31 | 2010-10-28 | Samsung Electronics Co Ltd | チップ積層パッケージ及びその製造方法 |
-
2002
- 2002-11-28 JP JP2002345825A patent/JP2004179504A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004200522A (ja) * | 2002-12-19 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 半導体チップおよびその作製方法 |
| JP4554152B2 (ja) * | 2002-12-19 | 2010-09-29 | 株式会社半導体エネルギー研究所 | 半導体チップの作製方法 |
| JP2007234881A (ja) * | 2006-03-01 | 2007-09-13 | Oki Electric Ind Co Ltd | 半導体チップを積層した半導体装置及びその製造方法 |
| JP2008053708A (ja) * | 2006-08-23 | 2008-03-06 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
| JP2010199220A (ja) * | 2009-02-24 | 2010-09-09 | Sorbus Memory Inc | 積層チップ |
| JP2010245534A (ja) * | 2009-03-31 | 2010-10-28 | Samsung Electronics Co Ltd | チップ積層パッケージ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7592700B2 (en) | Semiconductor chip and method of manufacturing semiconductor chip | |
| JP3938759B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US8916976B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5215244B2 (ja) | 半導体装置 | |
| US7408257B2 (en) | Packaging chip and packaging method thereof | |
| TW201436130A (zh) | 具有內建散熱座及增層電路之散熱增益型線路板 | |
| JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
| JP2006210777A (ja) | 半導体装置 | |
| JP2003243606A (ja) | 半導体チップと積層チップパッケージ及びそれらの製造方法 | |
| US10410944B2 (en) | Semiconductor device | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4485865B2 (ja) | 半導体装置、及びその製造方法 | |
| JP3602118B2 (ja) | 半導体装置 | |
| JP2010262992A (ja) | 半導体モジュールおよび携帯機器 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US8040682B2 (en) | Semiconductor device | |
| JP2009516369A (ja) | チップアセンブリ及びそのチップアセンブリの製造方法 | |
| JP3189799B2 (ja) | 半導体装置の製造方法 | |
| JP2012015225A (ja) | 半導体装置 | |
| CN102027591A (zh) | 半导体模块、半导体模块的制造方法及便携式设备 | |
| JP2010050150A (ja) | 半導体装置及び半導体モジュール | |
| JP3529050B2 (ja) | 半導体装置の製造方法 | |
| JP2004179504A (ja) | 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器 | |
| US7193297B2 (en) | Semiconductor device, method for manufacturing the same, circuit substrate and electronic device | |
| JP2007294611A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |