TWM590773U - 具散熱功能的功率晶片封裝模組 - Google Patents

具散熱功能的功率晶片封裝模組 Download PDF

Info

Publication number
TWM590773U
TWM590773U TW108210467U TW108210467U TWM590773U TW M590773 U TWM590773 U TW M590773U TW 108210467 U TW108210467 U TW 108210467U TW 108210467 U TW108210467 U TW 108210467U TW M590773 U TWM590773 U TW M590773U
Authority
TW
Taiwan
Prior art keywords
power chip
layer
heat dissipation
circuit board
conductive
Prior art date
Application number
TW108210467U
Other languages
English (en)
Inventor
袁禧霙
王東傳
侯竣元
汪秉龍
温子逵
Original Assignee
久元電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 久元電子股份有限公司 filed Critical 久元電子股份有限公司
Priority to TW108210467U priority Critical patent/TWM590773U/zh
Priority to CN201921409677.5U priority patent/CN210123728U/zh
Publication of TWM590773U publication Critical patent/TWM590773U/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本創作公開一種具散熱功能的功率晶片封裝模組,其包括線路板、功率晶片、膠材以及導電散熱層。線路板具有上表面以及與上表面相反的下表面,且線路板具有一晶片容置空間,晶片容置空間由所述上表面延伸至所述下表面。功率晶片設置在晶片容置空間內,並具有主動面以及與主動面相反的底面。膠材填充於功率晶片的側表面與晶片容置空間的側壁之間,以使功率晶片固定於線路板。導電散熱層設置並接觸於功率晶片的底面,以對功率晶片提供散熱。

Description

具散熱功能的功率晶片封裝模組
本創作涉及一種功率晶片封裝模組,特別是涉及一種具有散熱功能的功率晶片封裝模組。
功率元件可應用於電能轉換電路或是控制電路中,是電子產品中進行功率處理的核心元件。隨著電子產品朝向輕量化的發展趨勢,應用於電子產品中的功率元件封裝結構也朝向薄型化、高功率以及高密度發展。
由於功率元件通常會在高電流或高電壓的條件下操作,因此,功率元件所產生的熱能會使溫度升高。若是無法適時對功率元件散熱,功率元件可能會因為溫度過高而無法正常運作。另一方面,功率元件若經常處於過高的溫度下操作,也會縮短功率元件的壽命。
據此,如何通過改良功率元件封裝結構,來提升對功率元件的散熱效果,並克服上述的缺陷,仍為該項事業所欲解決的重要課題之一。
本創作所要解決的技術問題在於,如何提升功率晶片封裝模組的散熱效果,以避免功率晶片因溫度過高而無法正常運作或導致功率晶片壽命縮短。
為了解決上述的技術問題,本創作所採用的其中一技術方案是,提供一種具散熱功能的功率晶片封裝模組,其包括線路板、功率晶片、膠材以及導電散熱層。線路板具有上表面以及與上表面相反的下表面,且線路板具有一晶片容置空間,晶片容置空間由線路板的上表面延伸至下表面。功率晶片設置在晶片容置空間內,並具有主動面以及與主動面相反的底面。膠材填充於功率晶片的側表面與晶片容置空間的側壁之間,以使功率晶片固定於線路板。導電散熱層設置並接觸於功率晶片的底面。
本創作的其中一有益效果在於,本創作所提供的具散熱功能的功率晶片封裝模組,其能通過“導電散熱層設置並接觸於功率晶片的底面”的技術方案,以提升導電散熱層對功率晶片的散熱效果。
為使能更進一步瞭解本創作的特徵及技術內容,請參閱以下有關本創作的詳細說明與圖式,然而所提供的圖式僅用於提供參考與說明,並非用來對本創作加以限制。
以下是通過特定的具體實施例來說明本創作所公開有關“具散熱功能的功率晶片封裝模組”的實施方式,本領域技術人員可由本說明書所公開的內容瞭解本創作的優點與效果。本創作可通過其他不同的具體實施例加以施行或應用,本說明書中的各項細節也可基於不同觀點與應用,在不悖離本創作的構思下進行各種修改與變更。另外,本創作的附圖僅為簡單示意說明,並非依實際尺寸的描繪,事先聲明。以下的實施方式將進一步詳細說明本創作的相關技術內容,但所公開的內容並非用以限制本創作的保護範圍。
應當可以理解的是,雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件,但這些元件不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件。另外,本文中所使用的術語“或”,應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
參閱圖1,本創作實施例提供一種具散熱功能的功率晶片封裝模組M1,其包括:一線路板10、一功率晶片20、一膠材30以及一導電散熱層40。
線路板10具有一上表面10a以及與上表面10a相反的下表面10b,且線路板10為具有多層結構的複合板。在本實施例中,線路板10至少包括核心基板100、上導線層101、下導線層102、第一上介電層103以及第一下介電層104。
核心基板100的材料可以是高分子、塑膠、陶瓷、金屬、矽晶圓、複合材料(如:玻璃纖維FR4或BT樹脂)、玻璃或是可撓曲的軟性材料,本創作並不限制。在本實施例中,核心基板100並具有至少一貫穿核心基板100的導電通孔100h(圖1繪示兩個為例)。
上導線層101與下導線層102分別設置於核心基板100的兩相反側 ,並通過導電通孔100h而彼此電性連接。進一步而言,上導線層101與下導線層102可通過微影蝕刻而形成,並可分別具有不同的線路圖案。
上導線層101以及下導線層102的材料可以是金屬或者合金材料,例如是由銅、銀、鎳、金、錫或其任意組合所組成的群組中的其中一種。在一實施例中,上導線層101以及下導線層102的材料例如是銅/鎳/金、銅/鎳/錫或是複合導電材料,如:銀膠或碳膠。
第一上介電層103與第一下介電層104分別設置在核心基板100的兩相反側。在本實施例中,第一上介電層103與第一下介電層104分別是線路板10的最外側兩層。也就是說,線路板10的上表面10a包括第一上介電層103的外表面,而線路板10的下表面10b包括第一下介電層104的外表面。
進一步而言,第一上介電層103設置在上導線層101上,並具有第一開口圖案103p,以裸露一部分上導線層101。另外,第一下介電層104設置在下導線層102上,並具有一第二開口圖案104p,以裸露一部分下導線層102。
第一上介電層103與第一下介電層104的材料例如是聚醯亞胺(Polyimide, PI)、苯丙環丁烯(Benzocyclobutene, BCB)、矽膠、樹脂、複合材料等絕緣黏著材料。
如圖1所示,本創作實施例的線路板10具有一晶片容置空間100S,且晶片容置空間100S由線路板10的上表面10a延伸至下表面10b。據此,在本創作實施例中,核心基板100的一部分、第一上介電層103的一部分以及第一下介電層104的一部分會裸露在晶片容置空間100S的側壁(未標號)。在另一實施例中,上導線層101的一部分或者下導線層102的一部分也會裸露於晶片容置空間100S的側壁。
功率晶片20設置在晶片容置空間100S內。換句話說,功率晶片20是設置在線路板10內部。在本實施例中,晶片容置空間100S的大小會略大於功率晶片20的尺寸,因此晶片容置空間100S的側壁與功率晶片20的側表面20s之間會定義出一空隙(未標號)。
值得注意的是,在本創作實施例中,功率晶片20的厚度會大致與線路板10的厚度相同。據此,功率晶片20的厚度會大於核心基板100的厚度。在本實施例中,功率晶片20會凸出於核心基板100的上側表面以及凸出於核心基板100的下側表面。
功率晶片20具有一主動面20a以及與主動面20a相反的底面20b。另外,功率晶片20並具有位於主動面20a上的至少一焊墊200(圖1 繪示兩個為例)。在本創作實施例中,功率晶片20的主動面20a與上導線層101都面向相同方向設置。亦即,功率晶片20的焊墊200與上導線層101都是位於核心基板100的相同側。
膠材30填充於功率晶片20的側表面20s與晶片容置空間100S的側壁之間,以使功率晶片20固定於線路板10。也就是說,膠材30是填入功率晶片20的側表面20s與晶片容置空間100S的側壁所定義的空隙內。據此,膠材30會圍繞並包覆功率晶片20至少一部份的側表面20s。
在本創作實施例中,膠材30會包覆功率晶片20的整個側表面20s,且膠材30的頂表面30a會與線路板10的上表面10a(也就是第一上介電層103的外表面)共平面。另外,膠材30的底表面30b與線路板10的下表面10b(也就是第一下介電層104的外表面)共平面。
值得注意的是,在本創作實施例中,膠材30只包覆功率晶片20的側表面20s,而不會覆蓋位於功率晶片20的主動面20a上的焊墊200。膠材30的材料可以是高分子材料,如:聚醯亞胺(Polyimide, PI)、苯丙環丁烯(Benzocyclobutene, BCB),或是矽膠、樹脂、複合材料等具有黏著性的絕緣材料或介電材料,以使功率晶片20可被固定於線路板10內。
請繼續參照圖1,導電散熱層40設置並接觸於功率晶片20的底面20b,以將功率晶片20所產生的熱能有效地傳導至外部。導電散熱層40可以是單層或者是多層。當導電散熱層40為單層時,導電散熱層40的材料可以是金屬、合金或者其他導電材料。當導電散熱層40為多層時,每一層的材料可以相同或者不同。舉例而言,導電散熱層40的材料可以由不同的金屬任意組合而成,例如:鈦、銅、鋅、鎳、銀、金、錫。
在本實施例中,導電散熱層40會直接接觸功率晶片20的底面20b,可以是單層金屬或多層金屬組合而成,並可以利用濺鍍、蒸鍍、化鍍或是電鍍來製作,或是前述不同方法的組合來製作,本創作並不限制。在本創作實施例中,導電散熱層40的厚度範圍是由10至50μm,以對功率晶片20有較佳的散熱效果。導電散熱層40可以直接附著在功率晶片20上,且導電散熱層40與功率晶片20的底面20b之間幾乎不會產生空隙以及熱阻而影響散熱效果。據此,相較於僅以金屬材料或是有機複合散熱材料黏著或抵靠於功率晶片20的底面20b,本創作實施例的導電散熱層40可與功率晶片20相互密合,而對功率晶片20提供更好的散熱效果。
另外,在本創作實施例中,具散熱功能的功率晶片封裝模組M1還進一步包括一下層重分布線路結構50,其位於線路板10的下表面10b。下層重分布線路結構50包括至少一金屬焊墊501以及第二下介電層500。
金屬焊墊501與導電散熱層40共同設置在線路板10的下表面10b上。進一步而言,金屬焊墊501是通過第一下介電層104的第二開口圖案104p,以電性連接於下導線層102。
第二下介電層500位於線路板10的下表面10b,並覆蓋一部分導電散熱層40以及一部分金屬焊墊501。進一步而言,第二下介電層500具有至少一散熱開口500a,以裸露出位於功率晶片20下方的一部分導電散熱層40。如此,導電散熱層40可通過散熱開口500a,以將功率晶片20所產生的熱能傳導至外部環境。
此外,第二下介電層500還具有至少一焊墊開口500b(圖1繪示兩個為例),以裸露出另一部分位於線路板10下表面10b的金屬焊墊501。據此,可分別在第二下介電層500的焊墊開口500b內設置多個導電凸塊(bump)(圖未示),以使功率晶片封裝模組M1可設置並電性連接於另一電路板或者另一元件,如:另一晶片封裝模組。前述的導電凸塊可包括焊球以及球下金屬層(UBM)。
如圖1所示,在本創作實施例中,具散熱功能的功率晶片封裝模組M1還進一步包括一上層重分布線路結構60。上層重分布線路結構60是設置於線路板10的上表面10a上,並電性連接於功率晶片20。換句話說,功率晶片20可以通過上層重分布線路結構60以及線路板10,而電性連接於外部電路。
具體而言,上層重分布線路結構60包括第二上介電層600、多個導電柱601a、601b、內連線路層602、第三上介電層603。第二上介電層600覆蓋功率晶片20的主動面20a以及線路板10的上表面10a(也就是第一上介電層103的表面)。第二上介電層600具有多個接觸窗,這些接觸窗分別對應於由第一上介電層103的第一開口圖案103p中所裸露的上導線層101,以及對應於功率晶片20的焊墊200。
至少一導電柱601a設置於第二上介電層600的接觸窗內,以電性連接於功率晶片20的焊墊200。另一導電柱601b通過第二上介電層600的接觸窗以及第一上介電層103的第一開口圖案103p,而電性連接於上導線層101。內連線路層602設置於第二上介電層600上,並通過位於接觸窗內的多個導電柱601a、601b而電性連接於功率晶片20的焊墊200以及上導線層101。
第三上介電層603設置於內連線路層602上,並具有至少一開孔(圖1繪示兩個為例),以暴露內連線路層602的部分表面。在開孔內可設置用以電性連接於外部電路的金屬焊墊604,以使另一晶片封裝模組可設置並電性連接於功率晶片封裝模組M1上。另一晶片封裝模組可以是功率晶片封裝模組、感測晶片封裝模組或者是被動晶片封裝模組,本創作並不限制。
換句話說,功率晶片20的每一個焊墊200可通過導電柱601a、601b以及內連線路層602,以電性連接於金屬焊墊604。據此,另一元件可通過金屬焊墊604電性連接於功率晶片20。此外,功率晶片20也可通過金屬焊墊501,以電性連接另一個功率晶片封裝模組。
[實施例的有益效果]
本創作的其中一有益效果在於,本創作所提供的具散熱功能的功率晶片封裝模組,其能通過“導電散熱層40設置並接觸於功率晶片20的底面20b”的技術方案,以提升導電散熱層40對功率晶片20的散熱效果。
更進一步來說,本創作實施例的導電散熱層40直接附著在功率晶片20上,且導電散熱層40與功率晶片20的底面20b之間不會產生空隙,而可對功率晶片20提供更好的散熱效果。
以上所公開的內容僅為本創作的優選可行實施例,並非因此侷限本創作的申請專利範圍,所以凡是運用本創作說明書及圖式內容所做的等效技術變化,均包含於本創作的申請專利範圍內。
M1‧‧‧功率晶片封裝模組 10‧‧‧線路板 10a‧‧‧上表面 10b‧‧‧下表面 100‧‧‧核心基板 100S‧‧‧晶片容置空間 100h‧‧‧導電通孔 101‧‧‧上導線層 102‧‧‧下導線層 103‧‧‧第一上介電層 103p‧‧‧第一開口圖案 104‧‧‧第一下介電層 104p‧‧‧第二開口圖案 20‧‧‧功率晶片 20a‧‧‧主動面 20b‧‧‧底面 20s‧‧‧側表面 200‧‧‧焊墊 30‧‧‧膠材 30a‧‧‧頂表面 30b‧‧‧底表面 40‧‧‧導電散熱層 50‧‧‧下層重分布線路結構 500‧‧‧第二下介電層 500a‧‧‧散熱開口 500b‧‧‧焊墊開口 501‧‧‧金屬焊墊 60‧‧‧上層重分布線路結構 600‧‧‧第二上介電層 601a、601b‧‧‧導電柱 602‧‧‧內連線路層 603‧‧‧第三上介電層 604‧‧‧金屬焊墊
圖1為本創作實施例的具散熱功能的功率晶片封裝模組的剖面示意圖。
M1‧‧‧功率晶片封裝模組
10‧‧‧線路板
10a‧‧‧上表面
10b‧‧‧下表面
100‧‧‧核心基板
100S‧‧‧晶片容置空間
100h‧‧‧導電通孔
101‧‧‧上導線層
102‧‧‧下導線層
103‧‧‧第一上介電層
103p‧‧‧第一開口圖案
104‧‧‧第一下介電層
104p‧‧‧第二開口圖案
20‧‧‧功率晶片
20a‧‧‧主動面
20b‧‧‧底面
20s‧‧‧側表面
200‧‧‧焊墊
30‧‧‧膠材
30a‧‧‧頂表面
30b‧‧‧底表面
40‧‧‧導電散熱層
50‧‧‧下層重分布線路結構
500‧‧‧第二下介電層
500a‧‧‧散熱開口
500b‧‧‧焊墊開口
501‧‧‧金屬焊墊
60‧‧‧上層重分布線路結構
600‧‧‧第二上介電層
601a、601b‧‧‧導電柱
602‧‧‧內連線路層
603‧‧‧第三上介電層
604‧‧‧金屬焊墊

Claims (11)

  1. 一種具散熱功能的功率晶片封裝模組,其包括: 一線路板,其具有一上表面以及與所述上表面相反的一下表面,所述線路板具有一晶片容置空間,所述晶片容置空間由所述上表面延伸至所述下表面; 一功率晶片,其設置在所述晶片容置空間內,所述功率晶片具有一主動面以及與所述主動面相反的一底面; 一膠材,其填充於所述功率晶片的側表面與所述晶片容置空間的側壁之間,以使所述功率晶片固定於所述線路板;以及 一導電散熱層,其設置並接觸於所述功率晶片的所述底面。
  2. 如申請專利範圍第1項所述的具散熱功能的功率晶片封裝模組,其中,所述線路板包括一核心絕緣板、一上導線層以及一下導線層,所述上導線層與所述下導線層分別位於所述核心絕緣板的兩相反側,且所述功率晶片的厚度大於所述核心絕緣板的厚度。
  3. 如申請專利範圍第2項所述的具散熱功能的功率晶片封裝模組,其中,所述功率晶片具有設置於所述主動面的至少一焊墊,所述焊墊與所述上導線層位於相同側。
  4. 如申請專利範圍第2項所述的具散熱功能的功率晶片封裝模組,其中,所述線路板還包括一第一上介電層,所述第一上介電層覆蓋所述上導線層,並具有一第一開口圖案,以裸露一部分所述上導線層。
  5. 如申請專利範圍第2項所述的具散熱功能的功率晶片封裝模組,其中,所述線路板還包括一第一下介電層,所述第一下介電層位於所述導電散熱層與所述下導線層之間,並具有用以暴露所述下導線層的一第二開口圖案。
  6. 如申請專利範圍第5項所述的具散熱功能的功率晶片封裝模組,還進一步包括一下層重分布線路結構,所述下層重分布線路結構設置於所述線路板的所述下表面,且包括至少一金屬焊墊,所述金屬焊墊通過所述第二開口圖案,以電性連接於所述下導線層。
  7. 如申請專利範圍第6項所述的具散熱功能的功率晶片封裝模組,其中,所述下層重分布線路結構還進一步包括:一第二下介電層,所述第二下介電層具有一散熱開口以及一焊墊開口,以分別裸露所述導電散熱層的一部分,以及所述金屬焊墊的一部分。
  8. 如申請專利範圍第1項所述的具散熱功能的功率晶片封裝模組,其中,所述線路板的所述上表面與所述膠材的一頂表面共平面。
  9. 如申請專利範圍第1項所述的具散熱功能的功率晶片封裝模組,其中,所述線路板的所述下表面與所述膠材的一底表面共平面。
  10. 如申請專利範圍第1項所述的具散熱功能的功率晶片封裝模組,其中,所述導電散熱層的厚度範圍是由10至50μm。
  11. 如申請專利範圍第1項所述的具散熱功能的功率晶片封裝模組,還進一步包括一上層重分布線路結構,所述線路上層重分布線路結構設置於所述線路板的所述上表面,並電性連接於所述功率晶片。
TW108210467U 2019-08-07 2019-08-07 具散熱功能的功率晶片封裝模組 TWM590773U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108210467U TWM590773U (zh) 2019-08-07 2019-08-07 具散熱功能的功率晶片封裝模組
CN201921409677.5U CN210123728U (zh) 2019-08-07 2019-08-28 一种具散热功能的功率芯片封装模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108210467U TWM590773U (zh) 2019-08-07 2019-08-07 具散熱功能的功率晶片封裝模組

Publications (1)

Publication Number Publication Date
TWM590773U true TWM590773U (zh) 2020-02-11

Family

ID=69636541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108210467U TWM590773U (zh) 2019-08-07 2019-08-07 具散熱功能的功率晶片封裝模組

Country Status (2)

Country Link
CN (1) CN210123728U (zh)
TW (1) TWM590773U (zh)

Also Published As

Publication number Publication date
CN210123728U (zh) 2020-03-03

Similar Documents

Publication Publication Date Title
US11145565B2 (en) Method of fabricating a chip package module with improve heat dissipation effect
US9374896B2 (en) Packaging carrier and manufacturing method thereof and chip package structure
TWI497617B (zh) 半導體裝置之製造方法及半導體裝置
TWI392066B (zh) 封裝結構及其製法
TWI426586B (zh) 具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝
US10490473B2 (en) Chip package module and circuit board structure comprising the same
JP2008091714A (ja) 半導体装置
US7786571B2 (en) Heat-conductive package structure
KR20110085481A (ko) 적층 반도체 패키지
KR100475079B1 (ko) 고전압용 bga 패키지와 그에 사용되는 히트 스프레더및 제조방법
US11769717B2 (en) Semiconductor device for reducing concentration of thermal stress acting on bonding layers
US7309838B2 (en) Multi-layered circuit board assembly with improved thermal dissipation
TWI732509B (zh) 電子封裝件
CN110718529A (zh) 半导体装置以及半导体装置的制造方法
TWM590773U (zh) 具散熱功能的功率晶片封裝模組
JP4084737B2 (ja) 半導体装置
CN210467824U (zh) 半导体封装结构
JPH11191572A (ja) 半導体装置とその製造方法
US6437430B2 (en) Semiconductor apparatus and frame used for fabricating the same
KR102570727B1 (ko) 인쇄회로기판, 이를 포함하는 패키지 기판
CN111952197B (zh) 一种半导体装置及其封装方法
KR100533761B1 (ko) 반도체패키지
JPH09148482A (ja) 半導体装置
US20220199520A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US10588214B2 (en) Stacked structure and method for manufacturing the same