CN210467824U - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN210467824U
CN210467824U CN201921844192.9U CN201921844192U CN210467824U CN 210467824 U CN210467824 U CN 210467824U CN 201921844192 U CN201921844192 U CN 201921844192U CN 210467824 U CN210467824 U CN 210467824U
Authority
CN
China
Prior art keywords
layer
material layer
opening
conductive structure
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921844192.9U
Other languages
English (en)
Inventor
徐罕
林正忠
吴政达
陈彦亨
黄晗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201921844192.9U priority Critical patent/CN210467824U/zh
Application granted granted Critical
Publication of CN210467824U publication Critical patent/CN210467824U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供一种半导体封装结构。半导体封装结构包括重新布线层、导电结构、塑封材料层及封装元件;重新布线层包括相对的上表面及下表面;导电结构位于重新布线层的上表面,且与重新布线层电连接;塑封材料层位于重新布线层的上表面,塑封材料层内具有开口,开口暴露出部分导电结构;封装元件位于开口内,且与开口内的导电结构电连接。本实用新型的封装结构有助于制备工艺的简化和确保器件的性能,此外还有助于降低封装结构的整体尺寸,且有利于改善器件的散热,同时所述塑封材料层可起到良好的保护和电磁屏蔽作用,使得器件的整体性能极大提升。采用本实用新型的半导体封装结构,有助于降低生产成本,提高器件性能。

Description

半导体封装结构
技术领域
本实用新型涉及半导体封装制造领域,特别是涉及一种半导体封装结构。
背景技术
随着电子信息产业技术的飞速发展,单个电子器件所实现的功能越来越多,这就使得在封装过程中,单个封装结构中所需封装的电子元件越来越多。这带来不少问题。比如,由于元件密集度增加,元件工作时产生的热量越来越大,故改善器件的散热问题变得越来越紧迫。其次,减少外界环境对元件的电磁干扰以及减少元件之间的电磁干扰也是需要考虑的问题。另外,由于单个封装结构中所需封装的元件较多,容易导致最终封装出的结构尺寸偏大,这与电子器件尺寸日益缩小的消费诉求相矛盾。
现有的半导体器件封装通常是在将电子元件和电连接结构电连接之后通过旋涂、模塑等工艺形成塑封材料层将电子元件完全包覆,之后在塑封材料层中形成开口,然后在开口内沉积金属材料以将封装结构电性导出。这种传统封装方法和封装结构使得元件的散热和电磁干扰等问题越来越严重,且在开口内沉积金属材料的难度比较大,容易导致器件接触不良。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种半导体封装结构,用于解决现有技术中封装后的结构尺寸偏大、元件的散热和/或电磁干扰严重、形成导电材料的难度比较大、容易导致器件接触不良等问题。
为实现上述目的及其他相关目的,本实用新型提供一种半导体封装结构,所述半导体封装结构包括重新布线层、导电结构、塑封材料层及封装元件,所述重新布线层包括相对的上表面及下表面;所述导电结构位于所述重新布线层的上表面,且与所述重新布线层电连接;所述塑封材料层位于所述重新布线层及所述导电结构的上表面,所述塑封材料层内具有开口,所述开口暴露出部分所述导电结构;所述封装元件位于所述开口内,且与所述开口内的所述导电结构电连接。
可选地,所述开口为2个以上。
可选地,所述导电结构包括凸块下金属层和金属焊球,所述凸块下金属层位于所述重新布线层的上表面,所述金属焊球位于所述凸块下金属层的上表面,所述凸块下金属层的高度为5μm~10μm。
更可选地,所述凸块下金属层自下而上依次包括铬层、铬铜合金层及铜层。
可选地,所述凸块下金属层具有凹陷部,所述金属焊球位于所述凹陷部内。
可选地,所述导电结构包括金属柱,所述金属柱包括锡层、银层、铜层和镍层中的一种或多种,所述金属柱的高度为45μm~100μm。
可选地,所述半导体封装结构还包括键合材料层,所述键合材料层位于所述重新布线层的下表面。
可选地,所述键合材料层包括UV胶带和树脂材料层中的一种或两种。
可选地,所述半导体封装结构还包括保护层,所述保护层位于所述键合材料层远离所述重新布线层的表面。
可选地,所述封装元件的上表面低于所述塑封材料层的上表面。
如上所述,本实用新型的半导体封装结构,具有以下有益效果:本实用新型导电结构可以在形成重新布线层后连续形成,使得所述半导体封装结构的制备工艺更加简化,有助于生产成本的降低,有助于确保器件的电性能;将封装元件贴装于塑封材料层的开口内,不仅有助于降低封装结构的整体尺寸,且有利于改善器件的散热,同时所述塑封材料层可起到良好的电磁屏蔽作用,使得器件的整体性能极大提升。采用本实用新型的半导体封装结构,有助于降低生产成本,提高器件性能。
附图说明
图1显示为本实用新型提供的半导体封装结构的制备方法的流程图。
图2~图10显示为依图1的半导体封装结构的制备方法各步骤所呈现的结构示意图,其中,图10同时显示为本实用新型的半导体封装结构的结构示意图。
元件标号说明
11 重新布线层
111 介电材料层
112 金属线层
12 导电结构
121 凸块下金属层
122 金属焊球
123 金属焊垫
13 塑封材料层
14 开口
15 封装元件
2 支撑载体
3 键合材料层
S1~S6 步骤
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1~图10。需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
请参阅图1,本实用新型提供一种半导体封装结构,其制备方法包括步骤:
S1:提供支撑载体2,于所述支撑载体2的上表面形成重新布线层11,具体如图2所示;
S2:于所述重新布线层11的上表面形成导电结构12,所述导电结构12与所述重新布线层11电连接,具体如图3至图5所示;
S3:于所述导电结构12及所述重新布线层11的上表面形成塑封材料层13,所述塑封材料层13将所述导电结构12及所述重新布线层11包覆,具体如图6所示;
S4:于所述塑封材料层13内形成开口14,所述开口14暴露出部分所述导电结构12,具体如图7所示;
S5:将封装元件15贴装于所述开口14内,所述封装元件15与所述开口14内的所述导电结构12电连接,具体如图8所示;
S6:去除所述支撑载体2,具体如图9及图10所示。
首先请参阅图1中的S1步骤及图2,提供支撑载体2,于所述支撑载体2的上表面形成所述重新布线层11。
作为示例,所述支撑载体2的材料可以为硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上材料的复合,其形状可以根据封装需要选择为圆形、方形或其它任意所需形状。比如,如果在晶圆级封装中,则所述支撑载体2优选为尺寸比待封装晶圆尺寸略大的晶圆。本实施例中所述支撑载体2优选为表面未形成有器件的晶圆,因为待封装的封装元件15的基底一般为硅晶圆,因而所述支撑载体2的材料也选择晶圆有助于使所述支撑基底与封装元件15具有基本相同的热膨胀系数等特性,有助于防止后续制备过程中封装元件15发生破裂、翘曲、断裂等问题。
为便于后续过程中的定位对准,所述支撑载体2上具有对准标记,所述对准标记包括位于所述支撑载体2上的缺口、位于所述支撑载体2上表面的图案和位于所述支撑载体2下表面的图案中的一种或多种。比如如果所述支撑载体2为晶圆,则可以在晶圆上设置扇形开口14(业内俗称notch);当然,在其他示例中,也可以在所述支撑载体2的上表面和/或下表面设置十字形、米字型、三角形或其他任意形状的对准图案,本实施例中并不严格限制。
作为示例,所述重新布线层11可以通过任意一种方式固定于所述支撑载体2的表面;比如通过键合材料层3键合或热键合或引线键合等方式中的一种或多种。本实施例中,所述重新布线层11通过胶带或胶水层、树脂材料层等单层或多层的键合材料层3与所述支撑载体2相固定,所述键合材料层3不仅可以提供缓冲保护作用,同时在后续封装过程中容易与所述支撑载体2剥离,有助于所述支撑载体2的回收利用,且有助于提高封装良率。
作为示例,所述重新布线层11可以为纯金属结构,也可以是如图2中所示的包含介电材料层111和形成在所述介电材料层111内和和所述介电材料层111表面的单层或多层金属线层112的复合结构,所述介电材料层111形成在所述支撑载体2的上表面(如形成有所述键合材料层3,则形成在所述键合材料层3的上表面),所述金属线层112的上表面可以高于所述介电材料层111的上表面,也可以与所述介电材料层111的上表面平行,还可以低于所述介电材料层111的上表面但所述金属线层112暴露于所述介电材料层111的表面。本实施例中,所述介电材料层111的上表面和所述金属线层112的上表面相平齐,有助于封装结构的尺寸进一步小型化,同时有助于后续结构的形成。所述金属线层112的材料可以为但不仅限于铜、铝、镍、金、银、钛中的一种或两种及两种以上的组合,并可采用气相沉积、电镀或化学镀等工艺形成;所述介电材料层111的材料根据需要可以为低k或高K介电材料。具体地,所述介电材料层111的材料可以为但不仅限为环氧树脂、硅胶、聚合物(polyimide)、氧化硅、磷硅玻璃及含氟玻璃中的一种或多种,根据材料的不同可以采用诸如旋涂、气相沉积等工艺中的一种或多种形成,本实施例中不做严格限制。且需要说明的是,为使附图尽量简单明了,后续附图不再一一标记所述介电材料层111和所述金属线层112,但本领域技术人员能够理解的是,所述重新布线层11是通过所述金属线层112实现与其他结构的电性连接。
如图3所示,在一示例中,所述导电结构12可以为金属柱,其材料可以为包括锡、银、铜和镍中的一种或多种,形成方法可以包括但不仅限于电镀或化学镀。本实施例中,作为示例,所述导电结构12为依次包括铜层和锡银层的复合结构,或者是镍层和锡银层的复合结构,又或者是铜镍合金层的复合层外加所述锡银层的结构;所述铜层或所述镍层位于所述重新布线层11的上表面,所述锡银层位于所述铜层或所述镍层的上表面,当同时具有所述铜层、镍层和锡银复合层时,所述铜层和所述镍层的上下位置并不严格要求,但优选所述镍层位于所述铜层的上表面;所述铜层有助于增强导电,所述镍层有助于保护所述铜层不受氧化,所述锡银层有助于改善界面特性,因而采用复合材料层结构的所述金属柱有助于提高器件的电性能。形成各金属层的方法优选为电镀法,且在形成所述金属柱的顶层金属层,比如形成所述锡银层后还可以加热以促使金属回流(reflow),不仅有助于增强各金属层的连接,同时有助于避免所述金属柱因热膨胀产生变形等不良,有助于后续器件的连接。所述金属柱的形成工艺优选和所述重新布线层11(更准确地说是与所述金属线层112的形成工艺相同)的形成工艺相同,因而在形成所述重新布线层11后可采用相同的工艺及相同的材料形成所述金属柱,有助于简化所述半导体封装结构的制备工艺、同时有助于避免器件污染,提高生产良率。因为如果前述的两个结构通过不同的工艺方法形成,势必涉及工艺腔室的转移,不仅导致生产成本的增加,同时在转移过程中极易引入新的污染。
如图4及图5所示,在另一示例中,所述导电结构12为包括凸块下金属层121和金属焊球122的结构,所述凸块下金属层121位于所述重新布线层11的上表面,所述金属焊球122位于所述凸块下金属层121的上表面。所述凸块下金属层121可以包括钛层、铝层、钛钨合金层、金层、铂层、银层等金属层中的一种或多种,其形成方法包括但不限于气相沉积法和电镀法中的一种或多种。本实施例中,所述凸块下金属层121为自下而上依次包括铬层/铬铜合金层/铜层的复合结构,所述金属焊球122可以为银锡合金材料,形成所述金属焊球122的方法可以为先通过电镀、气相沉积法和锡膏印刷法(solder paste printing)中的一种或多种形成相应金属层,之后通过加热使相应的金属层熔化成球,且为避免所述凸块下金属层121不被氧化污染,在所述凸块下金属层121和所述金属焊球122之间还可以形成有金属保护层,比如金层或镍层。所述凸块下金属层121还可以形成凹陷部,比如U型凹陷,所述金属焊球122位于所述凹陷部内,有利于所述金属焊球122的固定,且可以有效避免后续焊接过程中所述金属焊球122受热熔化溢出到所述凸块下金属层121的外围造成器件短路。本示例中的导电结构12有助于增强器件的可靠性,有利于器件的电性引出。
当然,在其他示例中,所述导电结构12还可以为其他适宜的结构,比如为纯金属焊球结构,本实施例中不做严格限制。且在形成所述导电结构12后,可以进行清洗,比如采用气体吹扫的方式或先湿法清洗后干洗的方式进行清洁以提高洁净度,提高生产良率。
作为示例,所述塑封材料层13的材料包括但不仅限于聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层和可固化的树脂基材料层中的一种或多种。形成所述塑封材料层13的方法包括但不限于压缩成型工艺、转移成型工艺、液体密封成型工艺、模塑底部填充工艺、毛细底部填充工艺、真空层压工艺或旋涂工艺中的一种或多种。优选地,本实施例中,采用模塑底部填充工艺形成所述塑封材料层13,这样可以有效地避免出现界面分层,且模塑底部填充不会像现有技术中的毛细底部填充工艺那样受到限制,大大降低了工艺难度,可以用于更小的连接间隙,有助于保护已经形成的所述导电结构12和所述重新布线层11。所述塑封材料层13的厚度根据需要,尤其是根据后续贴装的封装元件15的尺寸而定,优选大于所述封装元件15及必要的电连接结构的高度之和。
作为示例,采用机械开孔法或激光开孔法或两种方法的结合在所述塑封材料层13内形成所述开口14。本实施例中,作为示例,先采用机械开孔法进行粗开以快速去除对应所述开口14上部的所述塑封材料层13,之后采用激光刻蚀法进行精细开孔以将对应所述开口14下部的所述塑封材料层13完全去除,以暴露出所述开口14内的所述导电结构12,这种先粗开后精开的开孔方法不仅有助于避免对所述导电结构12造成损伤,同时有助于提高开孔速率。且在形成所述开口14后,可以进行清洗以去除开孔作业过程中残留的杂质。
作为示例,形成所述开口14前,在所述支撑载体2上形成有所述对准标记的情况下,根据所述对准标记的具体情况,比如根据具体位置和/或形状的不同,可以采用不同的方法先进行对准定位。比如,如果所述支撑载体2的下表面形成有对准图案,则可以用红外光透过所述支撑载体2并寻找到位于其下表面(也即背面)的对准图案,然后用以实现对正面的对位;如果在所述支撑载体2的上表面的边缘形成有所述对准标记(所述支撑载体2通常会留出一定距离的边缘空白区域,比如当所述支撑载体2为300mm的晶圆时,这个边缘径向宽度通常为1~1.5mm左右),则可采用适宜的光源寻找该对准标记进行对准定位;如果所述对准标记为缺口,比如所述支撑载体2为晶圆,则使用晶圆上的notch作为定位基准点之一,配合晶圆中心点以定位出晶圆的X轴和Y轴方向,再根据最初的设计规格,以实现对所述开口14的精确定位。当然,如果所述对准标记包括前述的两种或两种以上,则定位过程可分多次进行,本实施例中并不严格限制。
所述封装元件15可以包括单个或多个有源和/或无源功率器件,根据其数量的不同,所述开口14可以为一个或多个,比如为2个或2个以上。两个所述开口14的间距根据需要而定。具体地,可以采用表面贴装技术(Surface Mounted Technology,简称SMT),借助助焊剂将所述封装元件15贴装于所述导电结构12的表面,由于表面贴装技术为本领域技术人员所熟知,具体不再展开。为确保所述封装元件15和所述导电结构12的电连接,可以在贴装所述导电结构12前于所述导电结构12表面形成金属焊垫123。所述封装元件15的上表面优选低于所述塑封材料层13的上表面。所述封装元件15位于所述开口14内,有助于加快其散热;而所述塑封材料层13不仅可以对所述封装元件15形成良好的保护,同时可以起到良好的电磁屏蔽作用。根据需要,不同的所述封装元件15可以贴装于不同的所述开口14内,由此避免不同的所述封装元件15之间的电磁干扰。
根据所述支撑载体2的材质和/或所述支撑载体2与所述重新布线之间是否存在键合材料层3的不同,可以相应选择不同的方法去除所述支撑载体2。比如可以采用研磨、腐蚀刻蚀、激光刻蚀和撕除等工艺中的任意一种或多种去除所述支撑载体2。优选地,本实施例中,本实施例中所述支撑载体2通过所述键合材料层3和所述重新布线层11相连接,且所述键合材料层3优选为UV胶带或树脂材料层,故在此步骤中可以采用撕除工艺将所述支撑载体2去除,而所述键合材料层3留在所述重新布线层11的下表面以对所述重新布线层11形成良好的保护,避免水汽等进入所述重新布线层11中造成所述重新布线层11的性能劣化。且在撕除前可以采用激光照射或加热方式减小所述键合材料层3和所述支撑载体2之间的结合力。当然,在其他示例中,如果所述重新布线层11自身足够抵御外来污染,比如所述重新布线层11的介电材料层111比较厚且可以有效抵御水汽侵袭,则此步骤中可以将所述键合材料层3一同去除。当然,在其他示例中,所述支撑载体2也可以在后续工艺中去除,比如在将所述半导体封装结构与其他结构电连接之后,或者在完成切割等工艺后再去除,因而所述支撑载体2可以在后续工艺中继续起到支撑保护的作用,本实施例中不做严格限制。
如图10所示,本实用新型提供一种半导体封装结构,所述半导体封装结构可依前述任一种制备方法制备而成,故前述内容完全适用于此处对所述半导体封装结构的描述,出于简洁的目的对相同的内容尽量不重复记载,具体请参考前述内容。所述半导体封装结构包括重新布线层11、导电结构12、塑封材料层13及封装元件15,所述重新布线层11包括相对的上表面及下表面;所述导电结构12位于所述重新布线层11的上表面,且与所述重新布线层11电连接;所述塑封材料层13位于所述重新布线层11及所述导电结构12的上表面;所述塑封材料层13内具有开口14,所述开口14暴露出部分所述导电结构12;所述封装元件15位于所述开口14内,且与所述开口14内的所述导电结构12电连接。本实用新型的导电结构可以在形成重新布线层后采用与形成所述重新布线层相同的工艺连续形成,使得所述半导体封装结构的制备工艺更加简化,有助于生产成本的降低,有助于确保器件的电性能;将封装元件贴装于塑封材料层的开口内,不仅有助于降低封装结构的整体尺寸,且有利于改善器件的散热,同时所述塑封材料层可起到良好的电磁屏蔽作用,使得器件的整体性能极大提升。
所述开口14的数量可以根据需要设置,比如根据所述封装元件15的数量而定。比如所述开口14的数量可以为1个或为2个或2个以上。
在一示例中,所述导电结构12包括凸块下金属层121和金属焊球122,所述凸块下金属层121位于所述重新布线层11的上表面,所述金属焊球122位于所述凸块下金属层121的上表面。所述凸块下金属层121的高度(也即厚度)不宜太大,否则会导致整个封装结构尺寸过大,且不利于结构的稳定;也不宜过小,否则在后续处理过程中容易因热膨胀等引发的变形导致接触不良。实用新型人经多次实验发现,所述凸块下金属层121的高度为5μm~10μm是较优的选择,可以在封装尺寸和导电性能等多项参数中保持较好的平衡。所述凸块下金属层121还可以具有凹陷部,比如U型凹陷,所述金属焊球122位于所述凹陷部内,有利于所述金属焊球122的固定,且可以有效避免后续焊接过程中所述金属焊球122受热熔化溢出到所述凸块下金属层121的外围造成器件短路。
在另一示例中,所述导电结构12为金属柱,所述金属柱包括锡层、银层、铜层和镍层中的一种或多种。所述金属柱的高度同样不宜太大或太小。经实用新型人多次实验发现,当所述金属柱的高度为45μm~100μm时,可以在封装尺寸和导电性能等多项参数中保持较好的平衡。
作为示例,所述封装元件15的上表面低于所述塑封材料层13的上表面。所述塑封材料层13可以对所述封装元件15形成良好的保护,同时可以起到电磁屏蔽的作用。
作为示例,所述半导体封装结构还包括键合材料层3,位于所述重新布线层11的下表面。所述键合材料层3可以为UV胶带或树脂材料层,所述键合材料层3可以对所述重新布线层11形成良好的保护,避免水汽和灰尘杂质等对所述重新布线层11造成污染。
在其他示例中,所述半导体封装结构还包括保护层(未图示),所述保护层位于所述键合材料层3远离所述重新布线层11的表面。所述保护层可以为导热树脂层或与前述的支撑载体的材质相同的材料层,或者说前述的支撑载体可以用作保护层。
综上所述,本实用新型提供一种半导体封装结构。所述半导体封装结构包括重新布线层、导电结构、塑封材料层及封装元件,所述重新布线层包括相对的上表面及下表面;所述导电结构位于所述重新布线层的上表面,且与所述重新布线层电连接;所述塑封材料层位于所述重新布线层及所述导电结构的上表面,所述塑封材料层内具有开口,所述开口暴露出部分所述导电结构;所述封装元件位于所述开口内,且与所述开口内的所述导电结构电连接。本实用新型的封装结构的导电结构可以在形成重新布线层后连续形成,使得所述半导体封装结构的制备工艺更加简化,有助于生产成本的降低,有助于确保器件的电性能;将封装元件贴装于塑封材料层的开口内,不仅有助于降低封装结构的整体尺寸,且有利于改善器件的散热,同时所述塑封材料层可起到良好的电磁屏蔽作用,使得器件的整体性能极大提升。采用本实用新型的半导体封装结构,有助于降低生产成本,提高器件性能。所以,本实用新型有效克服了现有技术中的种种问题而具高度产业利用价值,在半导体封装技术领域具有广泛的应用前景。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

Claims (10)

1.一种半导体封装结构,其特征在于,所述半导体封装结构包括:
重新布线层,所述重新布线层包括相对的上表面及下表面;
导电结构,位于所述重新布线层的上表面,且与所述重新布线层电连接;
塑封材料层,位于所述重新布线层及所述导电结构的上表面,所述塑封材料层内具有开口,所述开口暴露出部分所述导电结构;
封装元件,位于所述开口内,且与所述开口内的所述导电结构电连接。
2.根据权利要求1所述的半导体封装结构,其特征在于:所述开口为2个以上。
3.根据权利要求1所述的半导体封装结构,其特征在于:所述导电结构包括凸块下金属层和金属焊球,所述凸块下金属层位于所述重新布线层的上表面,所述金属焊球位于所述凸块下金属层的上表面,所述凸块下金属层的高度为5μm~10μm。
4.根据权利要求3所述的半导体封装结构,其特征在于:所述凸块下金属层自下而上依次包括铬层、铬铜合金层及铜层。
5.根据权利要求3所述的半导体封装结构,其特征在于:所述凸块下金属层具有凹陷部,所述金属焊球位于所述凹陷部内。
6.根据权利要求1所述的半导体封装结构,其特征在于:所述导电结构包括金属柱,所述金属柱包括锡层、银层、铜层和镍层中的一种或多种,所述金属柱的高度为45μm~100μm。
7.根据权利要求1所述的半导体封装结构,其特征在于:所述半导体封装结构还包括键合材料层,所述键合材料层位于所述重新布线层的下表面。
8.根据权利要求7所述的半导体封装结构,其特征在于:所述键合材料层包括UV胶带和树脂材料层中的一种或两种。
9.根据权利要求7所述的半导体封装结构,其特征在于:所述半导体封装结构还包括保护层,所述保护层位于所述键合材料层远离所述重新布线层的表面。
10.根据权利要求1-9任一项所述的半导体封装结构,其特征在于:所述封装元件的上表面低于所述塑封材料层的上表面。
CN201921844192.9U 2019-10-30 2019-10-30 半导体封装结构 Active CN210467824U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921844192.9U CN210467824U (zh) 2019-10-30 2019-10-30 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921844192.9U CN210467824U (zh) 2019-10-30 2019-10-30 半导体封装结构

Publications (1)

Publication Number Publication Date
CN210467824U true CN210467824U (zh) 2020-05-05

Family

ID=70436163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921844192.9U Active CN210467824U (zh) 2019-10-30 2019-10-30 半导体封装结构

Country Status (1)

Country Link
CN (1) CN210467824U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628262A (zh) * 2020-12-10 2022-06-14 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628262A (zh) * 2020-12-10 2022-06-14 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Similar Documents

Publication Publication Date Title
US10304890B2 (en) Electronic device package and fabricating method thereof
TWI392066B (zh) 封裝結構及其製法
US20180211936A1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
CN102842531B (zh) 在种子层之上形成互连结构的半导体器件和方法
TWI527175B (zh) 半導體封裝件、基板及其製造方法
TWI707410B (zh) 具散熱功能的晶片封裝模組及其製造方法
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US9825006B2 (en) Electronic component device and manufacturing method thereof
US20190006196A1 (en) Method for packaging chip and chip package structure
TWI413210B (zh) 電子裝置封裝及製造方法
CN105990268B (zh) 电子封装结构及其制法
CN102915986A (zh) 芯片封装结构
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
US20080224276A1 (en) Semiconductor device package
JP2002231854A (ja) 半導体装置およびその製造方法
KR20150073864A (ko) 비아없는 기판을 갖는 집적 회로 패키징 시스템 및 그것을 제조하는 방법
CN210467824U (zh) 半导体封装结构
US20180174992A1 (en) Semiconductor device with copper migration stopping of a redistribution layer
CN102931100A (zh) 半导体封装结构的形成方法
CN112352305B (zh) 芯片封装结构及芯片封装方法
US20060087010A1 (en) IC substrate and manufacturing method thereof and semiconductor element package thereby
TW202046456A (zh) 電子封裝件及其製法
CN102931159B (zh) 半导体封装结构
CN110718537A (zh) 半导体封装结构及其制备方法
US9373526B2 (en) Chip package and method for forming the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address