TWI815963B - 可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置 - Google Patents

可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置 Download PDF

Info

Publication number
TWI815963B
TWI815963B TW108132602A TW108132602A TWI815963B TW I815963 B TWI815963 B TW I815963B TW 108132602 A TW108132602 A TW 108132602A TW 108132602 A TW108132602 A TW 108132602A TW I815963 B TWI815963 B TW I815963B
Authority
TW
Taiwan
Prior art keywords
pattern portion
substrate
layer
circuit board
conductive pattern
Prior art date
Application number
TW108132602A
Other languages
English (en)
Other versions
TW202023333A (zh
Inventor
李甸眞
尹亨珪
鄭惠營
Original Assignee
韓商Ｌｇ伊諾特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商Ｌｇ伊諾特股份有限公司 filed Critical 韓商Ｌｇ伊諾特股份有限公司
Publication of TW202023333A publication Critical patent/TW202023333A/zh
Application granted granted Critical
Publication of TWI815963B publication Critical patent/TWI815963B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

根據一實施例，一種可撓性電路板包括：一第一基板；一第二基板，其安置於該第一基板上且包括一開口；一第一導電圖案部分，其安置於該第一基板之一底表面上；一第二導電圖案部分，其安置於該第二基板之一頂表面上；一第三導電圖案部分，其安置在該第一基板與該第二基板之間；以及一上部保護層，其部分地安置於該第二導電圖案部分上且包括一第一開放區，其中該第三導電圖案部分包括：一第一內部引線圖案部分，其安置於該第二基板之該開口中；以及一第一延伸圖案部分，其連接至該第一內部引線圖案部分，該第二導電圖案部分包括：一第二內部引線圖案部分，其安置於該上部保護層之該第一開放區中；以及一第二延伸圖案部分，其連接至該第二內部引線圖案部分，且第一內部引線圖案部分之一數目大於第二內部引線圖案部分之一數目。

Description

可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子 裝置
本申請案主張韓國專利申請案第10-2018-0109253號(2018年9月12日申請)之優先權，該韓國專利申請案特此以全文引用之方式併入。
實施例係關於可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置。
詳言之，根據該可撓性電路板、其晶片封裝及包括該晶片封裝之電子裝置，不同類型的晶片可安裝在可撓性電路板中的一個基板之不同層上。
最近，各種電子產品已變得輕薄、緊湊且輕質。因此，已進行對於將半導體晶片以高密度安裝在電子裝置之窄區域中的各種研究。
在諸安裝方案中，由於膜上晶片(COF)方案使用可撓性基板，因此COF方案可應用於平板顯示器及可撓性顯示器兩者。換言之，COF方案已受到關注，此係因為COF方案可應用於各種可佩戴電子裝置。此外，由於COF方案可實施精細間距，COF方案可用以由於像素之數目增大而以高解析度實施四重高清晰度(QHD)顯示器。
COF為將半導體晶片安裝在呈薄膜形式之可撓性電路板上的方案。舉例而言，半導體晶片可為積體電路(IC)晶片或大規模積體電路(LSI)晶片。
然而，COF可撓性電路板無法直接連接於顯示面板與主板之間。
換言之，顯示面板與主板之間需要至少兩個印刷電路板。
具有顯示單元之電子裝置需要複數個印刷電路板，以使得可增大電子裝置之厚度。此外，印刷電路板之大小可能限制電子裝置之小型化。此外，印刷電路板中之結合故障可使電子裝置之可靠性劣化。
因此，存在對於可解決此類問題的新穎可撓性電路板之需求。
實施例提供一種能夠將複數個晶片安裝在一個基板上之可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置。
此外，實施例提供一種能夠在一個基板之不同層上安裝複數個晶片之可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置。
待通過所提議的實施例實現的技術目標不限於上述技術目標，且熟悉所提議的實施例所屬領域的技術人員可從以下描述清楚地理解尚未描述的其它技術目標。
根據一實施例，一種可撓性電路板包括：一第一基板；一第二基板，其安置於該第一基板上且包括一開口；一第一導電圖案部分，其安置於該第一基板之一底表面上；一第二導電圖案部分，其安置於該第二基板之一頂表面上；一第三導電圖案部分，其安置在該第一基板與該第二基板之間；以及一上部保護層，其部分地安置於該第二導電圖案部分上且包括一第一開放區，其中該第三導電圖案部分包括：一第一內部引線圖案部分，其安置於該第二基板之該開口中；以及一第一延伸圖案部分，其連接至該第一內部引線圖案部分，該第二導電圖案部分包括：一第二內部引線圖案部分，其安置於該上部保護層之該第一開放區中；以及一第二延伸圖案部分，其連接至該第二內部引線圖案部分，且第一內部引線圖案部分之一數目大於第二內部引線圖案部分之一數目。
此外，該第一內部引線圖案部分之一寬度可小於該第二內部 引線圖案部分之一寬度。
此外，該第一延伸圖案部分之一寬度可小於該第二延伸圖案部分之一寬度。
此外，該等第一內部引線圖案部分之間的一間距可小於該等第二內部引線圖案部分之間的一間距。
此外，第一延伸圖案部分之間的一間距可小於第二延伸圖案部分之間的一間距。
此外，該第一導電圖案部分至該第三導電圖案部分中的至少一者可包括：一導電圖案層；以及一鍍層，其安置於該導電圖案層上且包括錫。
此外，該第一導電圖案部分至該第三導電圖案部分中的至少一者之該導電圖案層可包括：一第一導電圖案，其包括鎳及鉻；一第二導電圖案，其安置於該第一導電圖案上且包括銅；以及一第三導電圖案，其安置於該第二導電圖案上且包括銅。
此外，該可撓性電路板可進一步包括：至少一個第一通孔，其通過該第一基板且將該第一導電圖案連接至該第三導電圖案；以及至少一個第二通孔，其通過該第二基板且連接該第二導電圖案與該第三導電圖案，其中該第一通孔及該第二通孔中的每一者可包括：一第一通孔層，其安置於穿過該第一基板或該第二基板形成的一介層孔之一內壁上，且包括鈀；以及一第二通孔層，其安置於該第一通孔層中以填充該介層孔，且包括銅。
此外，該第一基板之一厚度可比該第二基板之一厚度厚。
此外，該可撓性電路板可進一步包括一下部保護層，該下部保護層部分地安置於該第一導電圖案部分之下且包括一第三開放區，其中該第一導電圖案部分可包括經由該第三開放區曝露的第一外部引線圖案部分及第二外部引線圖案部分。
此外，該第二導電圖案部分可進一步包括經由該上部保護層之一第二開放區曝露的一第三內部引線圖案部分，且該第二內部引線圖案 部分與第三內部引線圖案部分之一總數目可小於該等第一內部引線圖案部分之該數目。
同時，根據一實施例，一種晶片封裝包括一可撓性電路板，其中該可撓性電路板包括：一第一基板；一第二基板，其安置於該第一基板上且包括一開口；一第一導電圖案部分，其安置於該第一基板之一底表面上；一第二導電圖案部分，其安置於該第二基板之一頂表面上；一第三導電圖案部分，其安置在該第一基板與該第二基板之間；以及一上部保護層，其部分地安置於該第二導電圖案部分上且包括一第一開放區，該第三導電圖案部分包括：一第一內部引線圖案部分，其安置於該第二基板之該開口中；以及一第一延伸圖案部分，其連接至該第一內部引線圖案部分，該第二導電圖案部分包括：至少一個第二內部引線圖案部分，其安置於該上部保護層之該第一開放區中；以及一第二延伸圖案部分，其連接至該第二內部引線圖案部分，一第一連接部分及一第一晶片安置於該第一內部引線圖案部分上，一第二連接部分及一第二晶片安置於該第二內部引線圖案部分上，且包括在該第一晶片中的端子之一數目大於包括在該第二晶片中的端子之一數目。
此外，該第一晶片可包括一驅動IC晶片，且該第二晶片可包括一二極體晶片、一電源供應器IC晶片、一觸摸感測器IC晶片、一MLCC晶片、一BGA晶片及一晶片電容器中的至少一者。
此外，該第二導電圖案部分可進一步包括經由該上部保護層之一第二開放區曝露的一第三內部引線圖案部分，一第三連接部分及一第三晶片可安置於該第三內部引線圖案部分上，且包括在該第二晶片及該第三晶片中的端子之一總數目可小於包括在該第一晶片中的端子之該數目。
此外，根據一實施例，一種電子裝置包括：一可撓性電路板，其包括：一第一基板；一第二基板，其安置於該第一基板上且包括一開口；一第一導電圖案部分，其安置於該第一基板之一底表面上；一第二導電圖案部分，其安置於該第二基板之一頂表面上；一第三導電圖案部分，其安置在該第一基板與該第二基板之間；以及一上部保護層，其部分地安置於 該第二導電圖案部分上且包括第一開放區及第二開放區；以及一下部保護層，其部分地安置於該第一導電圖案部分之下且包括一第三開放區，其中該第三導電圖案部分包括：一第一內部引線圖案部分，其安置於該第二基板之該開口中；以及一第一延伸圖案部分，其連接至該第一內部引線圖案部分，該第二導電圖案部分包括：一第二內部引線圖案部分，其安置於該上部保護層之該第一開放區中；一第三內部引線圖案部分，其安置於該上部保護層之該第二開放區上；以及一第二延伸圖案部分，其連接至該第二內部引線圖案部分及該第三內部引線圖案部分中的至少一者，該第一導電圖案部分包括經由該第三開放區曝露的第一外部引線圖案部分及第二外部引線圖案部分，且第一內部引線圖案部分之一數目大於第二內部引線圖案部分之一數目；一顯示面板，其連接至該第一外部引線圖案部分；以及一主板，其連接至該第二外部引線圖案部分。
根據一實施例，一種可撓性電路板包括：一第一基板；一第二基板，其安置於該第一基板上；一第一導電圖案部分，其安置於該第一基板之一底表面上；一第二導電圖案部分，其安置於該第二基板之一頂表面上；以及一第三導電圖案部分，其安置在該第一基板與該第二基板之間。該第一導電圖案部分至該第三導電圖案部分中的每一者可包括：一佈線圖案層；一第一鍍層；以及一第二鍍層。此外，一保護層可形成於該第一導電圖案部分及該第二第二導電圖案部分中的每一者之一個區中以形成一保護部分，且該保護部分可不安置於不同於該一個區的區中。未安置該保護部分之複數個區可為一第一開放區及一第二開放區。換言之，該第一開放區可形成於該第一基板上，且該第二開放區可形成於該第二基板上。該第一開放區中的該第二鍍層之錫(Sn)含量可不同於該第二開放區中的該第二鍍層之錫(Sn)含量。
一第一連接部分可安置於該第一開放區上，且一第一晶片可安置於該第一連接部分上。該第一連接部分可將該第二導電圖案部分電連接至該第一晶片。
第二連接部分可安置於該第二開放區上，且該第二晶片可安 置於該第二連接部分上。該第二連接部分可將該第二導電圖案部分電連接至該第二晶片。換言之，在本發明中，該第二基板自該第一基板之一上部區曝露安置該第一晶片之該第一開放區。此外，未安置該保護部分之該第二開放區可形成於該第二基板上。
此外，包括在該第一晶片中的端子之一數目可大於包括在該第二晶片中的端子之一數目。換言之，具有大數目個端子之該第一晶片可安置於該第一開放區上，且與該第一晶片相比具有較少數目個端子之該第二晶片可安置於該第二開放區上。
因此，實施例可提供一種可撓性電路板晶片封裝，其中不同類型的第一晶片與第二晶片安裝在單一可撓性電路板上，以使得可靠性可得以改良。
此外，根據另一實施例，一可撓性電路板可將一顯示面板直接連接至一主板。因此，可減小允許將自該顯示面板產生的一信號傳輸至該主板的該可撓性電路板之一大小及一厚度。
此外，在根據該實施例之該可撓性電路板中，有可能有效地在該第一基板內形成一通孔，且在該第二基板內形成一通孔。換言之，在根據該實施例之該可撓性電路板中，與該第一晶片安置於該第二基板上的情況相比，該等通孔之一數目可減小至約1/2。
因此，在根據該實施例之該可撓性電路板、包括該可撓性電路板之該晶片封裝及包括該晶片封裝之該電子裝置中，可擴展用於其他組件之一空間及/或一電池空間。此外，由於不需要複數個印刷電路板之連接，因此可改良處理之便利性及電連接之可靠性。
因此，根據該實施例之該可撓性電路板、包括該可撓性電路板之該晶片封裝及包括該晶片封裝之該電子裝置可適合於具有高解析度顯示單元之電子裝置。
10:第一印刷電路板
20:第二印刷電路板
30:顯示面板
40:主板
50:黏著層
60:電池
70:第一連接部分
71:第一子第一連接部分
72:第二子第一連接部分
73:第三子第一連接部分
80:第二連接部分
81:第一子第二連接部分
82:第二子第二連接部分
90:第三連接部分
91:第一子第三連接部分
92:第二子第三連接部分
100:多層可撓性電路板
110:基板
111:第一基板
112:第二基板
120:佈線圖案層
121:第一佈線圖案層
122:第二佈線圖案層
123:第三佈線圖案層
130:鍍層
131:第一鍍層
132:第二鍍層
140:保護層
141:第一保護層
142:第二保護層
C1:第一晶片
C2:第二晶片
C2a:第一子第二晶片
C2b:第二子第二晶片
CP1:第一導電圖案部分
CP2:第二導電圖案部分
CP3:第三導電圖案部分
I1a:第一子第一內部引線圖案部分
I1b:第二子第一內部引線圖案部分
I1c:第三子第一內部引線圖案部分
I2:第二內部引線圖案部分
I2a:第一子第二內部引線圖案部分
I2b:第二子第二內部引線圖案部分
I3:第三內部引線圖案部分
I3a:第三子第二內部引線圖案部分
I3b:第四子第二內部引線圖案部分
IR:內部區
L1:長度
L2:可撓性電路板之長度
O1a:第一子第一外部引線圖案部分
O1b:第二子第一外部引線圖案部分
OA1:第一開放區
OA2:第二開放區
OA2a:第二開放區
OA2b:第二開放區
OR:外部區
P1:第一間距
P2:第二間距
PP:保護部分
t1:第一印刷電路板10及第二印刷電路板之總厚度
T1:第一測試圖案部分
t2:可撓性印刷電路板100之厚度
T2:第二測試圖案部分
V1:第一介層孔
V1-1:第一通孔圖案層
V1-2:第二通孔圖案層
V2:第二介層孔
V3:第三介層孔
V4:第四介層孔
V5:第五介層孔
V6:第六介層孔
W1:第三導電圖案部分CP3之寬度
W2:第一子第一內部引線圖案部分I1a之寬度
W3:第二內部引線圖案部分I2之寬度
W4:第二導電圖案部分CP2之延伸圖案部分之寬度
W5:第三內部引線圖案部分I3之寬度
W6:第三導電圖案部分CP3之寬度
圖1a為展示具有包括習知印刷電路板之顯示單元的電子裝置之截面 圖。
圖1b為展示圖1a之印刷電路板彎曲的狀態之截面圖。
圖1c為展示圖1a之印刷電路板彎曲的狀態之平面圖。
圖2a為展示根據一實施例之具有包括可撓性電路板的顯示單元之電子裝置之截面圖。
圖2b為展示圖2a之可撓性電路板彎曲的狀態之截面圖。
圖2c為展示圖2a之可撓性電路板彎曲的狀態之平面圖。
圖3a為展示根據另一實施例之多層可撓性電路板之截面圖。
圖3b為展示包括圖3a之多層可撓性電路板之晶片封裝的截面圖。
圖4a為展示根據又一實施例之多層可撓性電路板之截面圖。
圖4b為展示根據又一實施例之多層可撓性電路板之截面圖。
圖5a為展示根據又一實施例之包括多層可撓性電路板的晶片封裝之截面圖。
圖5b為展示根據又一實施例之包括多層可撓性電路板的晶片封裝之截面圖。
圖6為展示包括在圖3a之多層可撓性電路板中的導電圖案部分及通孔之詳細組態的視圖。
圖7為展示根據該實施例之多層可撓性電路板的一個區之放大截面圖。
圖8為展示包括在圖3a之多層可撓性電路板中的第一基板之平面圖。
圖9為展示包括在圖3a之多層可撓性電路板中的第一基板之仰視圖。
圖10a及圖10b為示意性地展示包括圖3b之多層可撓性電路板的晶片封裝之平面圖。
圖11a、圖11b、圖12a、圖12b、圖13a及圖13b為展示藉由使用圖3a之多層可撓性電路板製造包括圖3b之多層可撓性電路板的晶片封裝之過程之視圖。
圖14、圖15、圖16a、圖16b、圖16c、圖17及圖18為展示包括可撓性電路板的各種電子裝置之視圖。
在下文中，將參考隨附圖式詳細描述本發明之較佳實施例。
然而，本發明之技術構思不限於下文將描述之一些實施例，而可以各種其他形式實施，且實施例之組件中的一或多者可選擇性地組合及替代以在本發明之技術構思範疇內使用。
此外，除非具體界定且明確地描述，否則本發明之實施例中使用的術語(包括技術及科學術語)可以一般熟習本發明所屬的技術者可通常理解的含義加以解釋，且諸如在辭典中界定的術語之常用術語的含義可考慮到相關技術之背景含義來加以解釋。另外，本發明之實施例中使用的術語用於解釋該等實施例，且並不意欲限制本發明。
在本說明書中，單數形式亦可包括複數形式，除非在片語中另有特定說明，且在描述為「A、B及C中之至少一者(或一或多者)」時，其可包括可與A、B及C組合的所有組合中的一或多者。此外，在描述本發明之實施例之組件時，可使用諸如第一、第二、A、B、(a)及(b)之術語。
此類術語僅用於區分一個組件與另一組件，且對應組件之性質、序列、次序等不受該等術語限制。此外，在描述一個組件「連接」、「耦接」或「接合」至另一組件時，其應視為不僅直接連接、耦接或接合至另一組件，而且藉由該組件與該另一組件之間的另一組件「連接」、「耦接」或「接合」。
此外，在其描述為形成或安置於每一組件之「上(之上)」或「下(下方)」時，應視為以下情況：兩個組件直接彼此接觸，以及一或多個其他組件形成或安置在兩個組件之間。此外，在其表達為「上(之上)」或「下(下方)」時，其可指相對於一個組件之向下方向以及向上方向。
參考圖1a至圖1c，將描述根據比較實例之印刷電路板。
包括顯示單元之電子裝置需要至少兩個印刷電路板來將顯示面板之信號傳輸至主板。
至少兩個印刷電路板可包括於根據比較實例的包括顯示單元之電子裝置中。
根據比較實例的包括顯示單元之電子裝置可包括第一印刷電路板10及第二印刷電路板20。
第一印刷電路板10可為可撓性印刷電路板(FPCB)。詳言之，第一印刷電路板10可為膜上晶片(COF)可撓性印刷電路板。第一印刷電路板10可為供安裝第一晶片C1之COF可撓性印刷電路板。更詳細言之，第一印刷電路板10可為用於配置驅動IC晶片之COF可撓性印刷電路板。
第二印刷電路板20可為可撓性印刷電路板。詳言之，第二印刷電路板20可為用於配置具有不同於第一晶片C1之類型的類型之第二晶片C2的可撓性印刷電路板。在此情況下，第二晶片C2可為不同於驅動IC晶片之晶片，且可指配置於可撓性印刷電路板上的用於電連接之各種晶片，諸如不同於驅動IC晶片之晶片、半導體裝置及插座。第二印刷電路板20可為用於配置複數個第二晶片C2之可撓性印刷電路板。舉例而言，第二印刷電路板20可為用於配置不同類型的複數個第二晶片C2之可撓性印刷電路板。
由於第二印刷電路板20提供為可撓性印刷電路板，因此第二印刷電路板20可比為COF可撓性印刷電路板之第一印刷電路板10厚。
第一印刷電路板10與第二印刷電路板20可具有相互不同的厚度。第二印刷電路板20之厚度可大於第一印刷電路板10之厚度。舉例而言，第一印刷電路板10之厚度可為約20μm至100μm。第二印刷電路板20之厚度可為約100μm至200μm。舉例而言，第一印刷電路板10及第二印刷電路板之總厚度t1可為200μm至250μm。
在根據比較實例之具有顯示單元之電子裝置中，由於在顯示面板與主板之間需要第一印刷電路板及第二印刷電路板，因此電子裝置之總厚度可能增大。詳言之，由於根據比較實例的具有顯示單元之電子裝置需要豎直堆疊的第一印刷電路板及第二印刷電路板，因此電子裝置之總厚度可能增大。
第一印刷電路板10與第二印刷電路板20可藉由不同製程形 成。舉例而言，第一印刷電路板10可藉由卷軸式製程製造。第二印刷電路板20可藉由薄片方案製造。
第一印刷電路板10與第二印刷電路板20可具備不同類型的晶片，且用於連接各別晶片之導電圖案部分之間的間距可彼此不同。舉例而言，安置於第二印刷電路板20上的導電圖案部分之間距可大於安置於第一印刷電路板10上的導電圖案部分之間距。舉例而言，安置於第二印刷電路板20上的導電圖案部分之間距可為100μm或更大，且安置於第一印刷電路板10上的導電圖案部分之間距可小於100μm。
詳言之，在經由卷軸式製程製造具有配置成精細間距的導電圖案部分的第一印刷電路板10時，可改良製程效率，且可降低製程成本。同時，由於難以以卷軸式製程處理具有配置成100μm或更大的間距之導電圖案部分之第二印刷電路板20，因此通常使用薄片製程。
由於根據比較實例，第一印刷電路板與第二印刷電路板係藉由相互不同的製程形成，因此製程效率可能降低。
此外，在根據比較實例的包括可撓性電路板之晶片封裝中，由於難以將不同類型的晶片配置在一個基板上，因此需要單獨的第一印刷電路板及第二印刷電路板。
此外，在根據比較實例的包括可撓性電路板之晶片封裝中，難以在一個基板上連接不同類型的晶片。
換言之，習知地，第一印刷電路板及第二印刷電路板可安置在顯示面板與主板之間。
為了控制、處理或傳輸自顯示面板30產生的R、G、B信號，第一印刷電路板10可連接至顯示面板30，第一印刷電路板10可連接至第二印刷電路板20，且第二印刷電路板20可連接至主板40。
第一印刷電路板10之一個末端可連接至顯示面板30。顯示面板30可經由黏著層50連接至第一印刷電路板10。
與第一印刷電路板10之該一個末端相對的另一末端可連接至第二印刷電路板20。第一印刷電路板10可藉由黏著層50連接至第二印 刷電路板20。
第二印刷電路板20之一個末端可連接至第一印刷電路板10，且與第二印刷電路板20之該一個末端相對的另一末端可連接至主板40。第二印刷電路板20可藉由黏著層50連接至主板40。
根據比較實例的具有顯示單元之電子裝置可能在顯示面板30與第一印刷電路板10之間、在第一印刷電路板10與第二印刷電路板20之間及第二印刷電路板20與主板40之間需要單獨的黏著層50。換言之，由於根據比較實例的具有顯示單元的電子裝置需要複數個黏著層，因此電子裝置之可靠性可能由於黏著層之有缺陷連接而降低。此外，安置在豎直地彼此連接之第一印刷電路板10與第二印刷電路板20之間的黏著層可能增大電子裝置之厚度。
參考圖1b及圖1c，將描述容納於根據比較實例的電子裝置中之第一印刷電路板10、第二印刷電路板20、顯示面板30及主板40。
圖1b為展示圖1a之印刷電路板彎曲之狀態的截面圖，且圖1c為圖1b之仰視平面圖。
顯示面板30與主板40可彼此相對。包括彎曲區之第一印刷電路板10可安置在面向彼此的顯示面板30與主板40之間。
第一印刷電路板10之一個區可彎曲，且第一晶片C1可安置於非彎曲區中。
此外，第二印刷電路板20可面向顯示面板30。第二晶片C2可安置於第二印刷電路板20之非彎曲區中。
參考圖1c，由於比較實例需要複數個襯底，因此在一個方向上之長度L1可為第一印刷電路板10與第二印刷電路板20之長度之總和。第一印刷電路板10及第二印刷電路板20在一個方向上之長度L1可為第一印刷電路板10之短側的長度與第二印刷電路板20之短側的長度之總和。舉例而言，第一印刷電路板10及第二印刷電路板20在一個方向上之長度L1可為30mm至40mm。然而，第一印刷電路板10及第二印刷電路板20在一個方向上之長度L1可根據待安裝的晶片之類型及電子裝置之類 型而變化。
由於根據比較實例之電子裝置需要複數個印刷電路板，因此用於安裝其他組件之空間或用於配置電池60之空間可能減小。
最近，諸如智慧型電話之電子裝置已另外具備具有各種功能以增強使用者之便利性或安全性之組件。舉例而言，諸如智慧型電話或智慧型手錶之電子裝置可配備有複數個相機模組(雙相機模組)，或額外具備具有諸如光圈辨識及虛擬實境(VR)之各種功能的組件。因此，確保用於安裝額外組件之空間係重要的。
此外，包括可佩戴裝置之各種電子裝置需要擴展電池空間以便改良使用者之便利性。
因此，在現有電子裝置中使用的印刷電路板用一個印刷電路板替換時，確保用於安裝新組件之空間或確保用於擴展電池大小之空間的重要性增大。
在根據比較實例之電子裝置中，不同類型的第一晶片與第二晶片可分別安置於第一印刷電路板10與第二印刷電路板20上。因此，第一印刷電路板10與第二印刷電路板20之間的黏著層50之厚度及第二印刷電路板20之厚度可能增大電子裝置之厚度。
此外，電池空間或用於安裝其他組件之空間可能由於第二印刷電路板20之大小而減小。
此外，第一印刷電路板及第二印刷電路板中之結合故障可能降低電子裝置之可靠性。
為了解決以上問題，實施例可提供一種具有能夠在一個基板上安裝複數個晶片的新穎結構之可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置。實施例及比較實例中之相同附圖標號標示相同組件，且將省略上文所描述的比較實例之重複描述。
參考圖2a至圖2c，將描述根據一實施例之包括可撓性電路板之電子裝置。
根據該實施例之電子裝置可使用一個印刷電路板來將顯示 面板之信號傳輸至主板。包括在根據該實施例的包括顯示單元之電子裝置中的印刷電路板可為一個可撓性印刷電路板。因此，多層可撓性印刷電路板100可在面向彼此的顯示單元與主板之間彎曲以將顯示單元連接至主板。
詳言之，根據該實施例之多層可撓性電路板100可為用於配置不同類型的複數個晶片之一個基板。
根據該實施例之多層可撓性印刷電路板100可為用於配置不同類型的第一晶片C1及第二晶片C2之基板。
根據該實施例之多層可撓性印刷電路板100之厚度t2可為20μm至100μm。舉例而言，多層可撓性印刷電路板100之厚度t2可為30μm至80μm。舉例而言，多層可撓性印刷電路板100之厚度t2可為50μm至75μm。然而，根據該實施例之多層可撓性電路板100之厚度可根據待安裝的晶片之類型、電子裝置之類型及構成多層可撓性電路板100的基板之層的數目而設計成各種大小。
在此情況下，在多層可撓性電路板100之厚度t2小於20μm時，多層可撓性電路板100可能在多層可撓性電路板100成曲線(或彎曲)時斷裂，且斷裂可能由於自所安裝晶片等產生的熱而發生。
根據該實施例之多層可撓性印刷電路板100之厚度t2可包括根據比較實例的第一印刷電路板及第二印刷電路板之厚度t1之約1/5至1/2的厚度。換言之，根據該實施例之多層可撓性印刷電路板100之厚度t2可包括根據比較實例的第一印刷電路板及第二印刷電路板之厚度t1的約20%至50%的厚度。舉例而言，根據該實施例之多層可撓性印刷電路板100之厚度t2可包括根據比較實例的第一印刷電路板及第二印刷電路板之厚度t1之約25%至40%的厚度。舉例而言，根據該實施例之多層可撓性印刷電路板100之厚度t2可包括根據比較實例的第一印刷電路板及第二印刷電路板之厚度t1之約25%至35%的厚度。
由於根據該實施例的具有顯示單元之電子裝置可由顯示面板與主板之間的一個多層可撓性電路板100形成，因此電子裝置之總厚度可減小。詳言之，由於根據該實施例的具有顯示單元之電子裝置需要單層 印刷電路板，因此電子裝置之總厚度可減小。
此外，根據該實施例，包括在比較實例中的在第一印刷電路板與第二印刷電路板之間的黏著層50可省略，以使得包括可撓性電路板的晶片封裝及包括該晶片封裝之電子裝置的總厚度可減小。
此外，根據該實施例，由於第一印刷電路板與第二印刷電路板之間的黏著層50可省略，因此可解決由於黏附故障而發生的問題，以使得電子裝置之可靠性可得以改良。
此外，用於印刷電路板之結合製程可省略，以使得製程效率可增大，製程成本可降低。
此外，由於已在單獨製程中管理的基板在一個製程中處理，因此製程效率及產品良率可得以改良。
根據該實施例之多層可撓性電路板100可包括彎曲區及非彎曲區。由於根據該實施例之多層可撓性印刷電路板100包括彎曲區，面向彼此之顯示面板30與可主板40可彼此連接。
根據該實施例的多層可撓性電路板100之非彎曲區可面向顯示面板30。第一晶片C1及第二晶片C2可安置於根據該實施例的多層可撓性電路板100之非彎曲區上。因此，根據該實施例之多層可撓性電路板100可能能夠穩定地安裝第一晶片C1及第二晶片C2。
圖2c為圖2b之仰視平面圖。
參考圖2c，由於根據該實施例需要一個基板，因此在一個方向上之長度L2可為該一個基板的長度。根據該實施例的多層可撓性電路板100在一個方向上之長度L2可為根據該實施例的多層可撓性電路板100之短側的長度。舉例而言，多層可撓性印刷電路板100在一個方向上之長度L2可為10mm至50mm。舉例而言，多層可撓性印刷電路板100在一個方向上之長度L2可為10mm至30mm。舉例而言，多層可撓性印刷電路板100在一個方向上之長度L2可為15mm至25mm。然而，實施例不限於此，且可根據待配置的晶片之類型及/或數目及電子裝置之類型而設計成各種大小。根據該實施例，複數個晶片安裝在一個基板上，以使得可撓 性電路板之長度可減小至50mm或更小。在可撓性電路板之長度為10mm或更小時，待安裝的晶片之設計自由度可能減小，且晶片之間的間隔可能窄，其可能影響晶片之相互電特性。
根據該實施例的多層可撓性電路板100在一個方向上之長度L2可包括根據比較實例的第一印刷電路板及第二印刷電路板在一個方向上的長度L1之約50%至70%的長度。舉例而言，根據該實施例的可撓性電路板100在一個方向上之長度L2可包括根據比較實例的第一印刷電路板及第二印刷電路板在一個方向上的長度L1之約55%至70%的長度。根據該實施例的多層可撓性電路板100在一個方向上之長度L2可包括根據比較實例的第一印刷電路板及第二印刷電路板在一個方向上的長度L1之約60%至70%的長度。
因此，在該實施例中，包括電子裝置中的多層可撓性電路板100之晶片封裝之大小可減小，以使得用於配置電池60之空間可擴展。此外，包括根據該實施例之多層可撓性電路板100的晶片封裝之平面面積可減小，以使得可確保用於安裝其他組件之空間。
在下文中，將參考附圖描述根據該實施例之多層可撓性電路板100及其晶片封裝。
在下文中，將描述根據一較佳實施例之多層可撓性印刷電路板。
圖3a為展示根據另一實施例之多層可撓性電路板之截面圖，圖3b為展示包括圖3a之多層可撓性電路板的晶片封裝之截面圖，圖4a為展示根據又一實施例之多層可撓性電路板之截面圖，圖4b為展示根據又一實施例之多層可撓性電路板之截面圖，圖5a為展示根據又一實施例之包括多層可撓性電路板的晶片封裝之截面圖，圖5b為展示根據又一實施例之包括多層可撓性電路板之晶片封裝之截面圖，且圖6為展示包括在圖3a之多層可撓性電路板中的導電圖案部分及通孔之詳細組態的視圖。
參考圖3a、圖3b、圖4a、圖4b、圖5a、圖5b、圖6及圖7，將描述根據本發明之實施例的多層可撓性印刷電路板。
圖3a、圖3b、圖4a、圖4b、圖5a及圖5b為展示根據實施例之多層可撓性印刷電路板之各種截面圖，其聚焦於安裝第一晶片及第二晶片以及連接顯示面板與主板。換言之，圖3a、圖3b、圖4a、圖4b、圖5a及圖5b為用於描述用於安裝第一晶片的第三導電圖案部分、用於安裝第二晶片的第二導電圖案部分及用於將顯示面板連接至主板的第一導電圖案部分之各種截面結構。在以上描述中，顯示面板及主板描述為連接至第一導電圖案部分，但此為一個實施例，且連接至顯示面板及主板的外部引線之位置可以各種方式改變。將參考隨附圖式在下文詳細地描述此情況。
參考圖3a、圖3b、圖4a、圖4b、圖5a及圖5b，根據該實施例之多層可撓性印刷電路板100可為具有三個電極圖案部分之三層可撓性印刷電路板。
在本發明中，多層可撓性電路板100可為多層可撓性電路板，導電圖案部分CP分別安置於複數個基板之表面上。
為此目的，根據該實施例之多層可撓性電路板100可包括包括第一基板111及第二基板112之基板110及安置於第一基板111之底表面、第二基板112之頂表面上及第一基板111與第二基板112之間的佈線圖案層120。
此外，鍍層130及保護層140可安置於安置在第一基板111之底表面上的佈線圖案層120及安置在第二基板112之頂表面上的佈線圖案層120上。
在根據該實施例之多層可撓性電路板100中，佈線圖案層120可形成於第一基板111上，且第二基板112可安置於第一基板111上以覆蓋佈線圖案層120。因此，在佈線圖案層120、鍍層130及保護層140安置於第二基板112之頂表面上之後，佈線圖案層120、鍍層130及保護層140可安置於第一基板111之底表面上。
此外，根據該實施例之多層可撓性電路板100可具有源材料，其中金屬層形成於第一基板111之上部部分/下部部分上，其中形成於第一基板111之上部部分/下部部分上的該金屬層可經圖案化以在第一基板 111之上部部分/下部部分上形成佈線圖案層120，且第二基板112可安置於第一基板111上以覆蓋佈線圖案層120。因此，在佈線圖案層120形成於第二基板112之頂表面上之後，鍍層130及保護層140可安置於基板之頂表面及底表面上。
佈線圖案層120可形成於第一基板111之頂表面、第一基板111之底表面及第二基板112之頂表面上。
每一佈線圖案層120可包括具有極佳電導率之金屬材料。更詳言之，佈線圖案層120可包括銅(Cu)。然而，實施例不限於此，且佈線圖案層120可至少包括金屬銅(Cu)、鋁(Al)、鉻(Cr)、鎳(Ni)、銀(Ag)、鉬(Mo)、金(Au)、鈦(Ti)，及其合金。
佈線圖案層120之厚度可為1μm至15μm。舉例而言，佈線圖案層120之厚度可為1μm至10μm。舉例而言，佈線圖案層120之厚度可為2μm至10μm。
在佈線圖案層120之厚度小於1μm時，佈線圖案層之電阻可能增大。在佈線圖案層120之厚度大於10μm時，可能難以實施精細圖案。
鍍層130可安置於佈線圖案層120上。鍍層130可包括第一鍍層131及第二鍍層132。
第一鍍層131可安置於佈線圖案層120上，且第二鍍層132可安置於第一鍍層131上。第一鍍層131及第二鍍層132可形成於佈線圖案層120上的兩個層中以防止形成晶鬚。因此，可防止短路存在於佈線圖案層120之圖案之間。此外，由於兩個鍍層安置於佈線圖案層120上，因此與晶片之結合特性可得以改良。在佈線圖案層包括銅(Cu)時，佈線圖案層可能不直接結合至第一晶片C1，且可能需要用於黏附之單獨製程。同時，在安置於佈線圖案層上的鍍層包括錫(Sn)時，鍍層之表面可為純錫層，以使得鍍層可容易地與第一晶片C1結合。在此情況下，連接至第一晶片C1之導線可僅藉由熱及壓力容易地連接至純錫層，以使得晶片導線結合之準確性及製造過程之便利性可得以改良。
安置第一鍍層131之區可對應於安置第二鍍層132之區。此外，安置第一鍍層131之區域可對應於安置第二鍍層132之區域。
鍍層130可包括錫(Sn)。舉例而言，第一鍍層131及第二鍍層132可包括錫(Sn)。
舉例而言，佈線圖案層120可由銅(Cu)形成，且第一鍍層131及第二鍍層132可由錫(Sn)形成。在鍍層130包括錫時，由於錫(Sn)具有極佳耐腐蝕性，因此可防止佈線圖案層120氧化。
同時，鍍層130之材料具有的電導率可比佈線圖案層120之材料低。鍍層130可電連接至佈線圖案層120。
第一鍍層131與第二鍍層132由為錫(Sn)之相同材料形成，但可藉由單獨製程形成。
在根據該實施例之可撓性電路板之製造過程包括諸如熱固之熱處理製程時，佈線圖案層120之銅(Cu)或鍍層130之錫(Sn)可能擴散。詳言之，保護層140之固化可能引起佈線圖案層120之銅(Cu)或鍍層130之錫(Sn)擴散。
因此，在銅(Cu)之擴散濃度自第一鍍層131至第二鍍層132之表面降低時，銅(Cu)含量可能連續地降低。同時，錫(Sn)含量可能自第一鍍層131至第二鍍層132之表面連續地增大。因此，鍍層130之最上部分可包括純錫層。
換言之，由於在佈線圖案層120與鍍層130之層壓界面處的化學反應，鍍層130之至少一部分可為錫與銅之合金。與在佈線圖案層120上形成鍍層130之後的錫與銅之合金之厚度相比，在鍍層130上固化保護層140之後的錫與銅之合金之厚度可能增大。
包括在鍍層130之至少一部分中的錫與銅之合金可具有化學式CuxSny，其中0<x+y<12。舉例而言，在以上化學式中，x與y之總和可表示為4≦x+y≦11。舉例而言，包括在鍍層130中的錫與銅之合金可包括Cu3Sn及Cu6Sn5中的至少一者。詳言之，第一鍍層131可為錫與銅之合金層。
此外，第一鍍層131與第二鍍層132可具有相互不同的錫含量及銅含量。與銅佈線圖案層直接接觸的第一鍍層131具有的銅含量可大於第二鍍層132。此將在下文詳細地描述。由於Cu/Sn之擴散，根據該實施例之鍍層可防止耐電化學遷移性，藉此防止由於金屬生長而造成有缺陷的導線連接。
然而，實施例不限於此，且鍍層130可包括Ni/Au合金、金(Au)、無電鍍鎳浸鍍金(ENIG)、Ni/Pd合金及有機可焊性保護劑(OSP)中的一者。
第一鍍層131與第二鍍層132可具有對應於彼此或彼此不同之厚度。第一鍍層131與第二鍍層132之總厚度可為0.3μm至1μm。第一鍍層131與第二鍍層132之總厚度可為0.3μm至0.7μm。第一鍍層131與第二鍍層132之總厚度可為0.3μm至0.5μm。第一鍍層131及第二鍍層132中的一者之鍍層之厚度可為0.05μm至0.15μm或更小。舉例而言，第一鍍層131及第二鍍層132中的一者之鍍層之厚度可為0.07μm至0.13μm或更小。
保護層140可部分地安置於佈線圖案層120上。舉例而言，保護層140可安置於佈線圖案層120上的鍍層130上。保護層140可覆蓋鍍層130以防止佈線圖案層120及鍍層130由於氧化而損壞或分離。
保護層140可部分地安置於除佈線圖案層120及/或鍍層130電連接至顯示面板30、主板40、第一晶片C1或第二晶片C2的區以外的區中。
因此，保護層140可與佈線圖案層120及/或鍍層130部分地重疊。
保護層140之區域可小於基板110之區域。保護層140可安置於除基板末端以外的區中，且可包括複數個開放區。
保護層140可包括具有孔式形狀的開放區。在此情況下，開放區可為用於開放安置晶片的區之區。此外，開放區可為曝露形成於基板中的開口之區。
保護層140可包括絕緣材料。保護層140可包括可塗覆及加熱以便固化以便保護導電圖案部分之表面的各種材料。保護層140可為光阻層。舉例而言，保護層140可為包括有機聚合物材料之阻焊層。舉例而言，保護層140可包括基於環氧丙烯酸酯之樹脂。詳言之，保護層140可包括樹脂、固化劑、光引發劑、顏料、溶劑、填充物、積層、丙烯酸類單體，等。然而，實施例不限於此，且保護層140可為光阻焊層、蓋膜(cover-lay)及聚合物材料中的一者。
保護層140之厚度可為1μm至20μm。保護層140之厚度可為1μm至15μm。舉例而言，保護層140之厚度可為5μm至20μm。在保護層140之厚度大於20μm時，可撓性電路板之厚度可能增大。在保護層140之厚度小於1μm時，包括在可撓性電路板中的導電圖案部分之可靠性可能降低。
在下文中，第一基板111之底表面及第二基板112之頂表面可稱為基板110之頂表面及底表面或基板110之一個表面及另一表面。
換言之，上部佈線圖案層、上部鍍層及上部保護層可安置於根據該實施例之基板110之一個表面上，且下部佈線圖案層、下部鍍層及下部保護層可安置於與該一個表面相對的另一表面上。此外，中央佈線圖案層可安置於基板110內部，即第一基板111與第二基板112之間。
此外，在根據該實施例之多層可撓性電路板100具有源材料(其中金屬層形成於第一基板111之上部部分/下部部分上)時，形成於第一基板111之上部部分/下部部分上的該金屬層經圖案化以在第一基板111之上部部分/下部部分上形成佈線圖案層120，第二基板112安置於第一基板111上以覆蓋佈線圖案層120，且因此，佈線圖案層120形成於第二基板112之頂表面上，上部佈線圖案層之厚度可不同於中央佈線圖案層之厚度及下部佈線圖案層之厚度，且上部佈線圖案層之厚度可小於中央佈線圖案層之厚度及下部佈線圖案層之厚度，此係因為佈線圖案層120與源材料單獨地形成於第二基板112之頂表面上。
上部佈線圖案層可包括對應於中央佈線圖案層及下部佈線 圖案層之金屬材料的金屬材料。因此，可改良製程效率。然而，實施例不限於此，且上部佈線圖案層可包括其他導電材料。
上部佈線圖案層之厚度、中央佈線圖案層之厚度及下部佈線圖案層之厚度可對應於彼此。因此，可改良製程效率。同時，由於上部佈線圖案層及下部佈線圖案層安置於基板之外表面上，因此上部佈線圖案層及下部佈線圖案層曝露於外側，且中央佈線圖案層受到第一基板111及第二基板112之保護。
因此，鍍層及保護層可安置於上部佈線圖案層及下部佈線圖案層上，且鍍層及保護層可不安置於中央佈線圖案層上。在此情況下，上部鍍層可安置於上部佈線圖案層上，且下部鍍層可安置於下部佈線圖案層上。由於施加上部鍍層及下部鍍層，因此與安裝在可撓性電路板上的晶片之黏附或與連接至可撓性電路板的顯示器及主板之黏附可容易地執行，且可改良電特性。
同時，上部鍍層可包括對應於下部鍍層之金屬材料的金屬材料。因此，可改良製程效率。然而，實施例不限於此，且上部鍍層可包括其他導電材料。
上部鍍層之厚度可對應於下部鍍層之厚度。因此，可改良製程效率。
基板110可包括複數個穿孔。基板110之穿孔可藉由機械製程或化學製程分別或同時形成。舉例而言，基板110之穿孔可藉由鑽孔製程或蝕刻製程形成。舉例而言，基板之穿孔可經由藉由雷射之沖孔及去污製程(desmear process)形成。去污製程可為移除附著至穿孔之內側表面的聚醯亞胺污跡之製程。經由去污製程，聚醯亞胺基板之內表面可具有類似於直線之斜表面。
在此情況下，穿孔可穿過構成基板110之第一基板111及第二基板112兩者而形成，可僅穿過第一基板111而形成，且可僅穿過第二基板112而形成。在此情況下，穿孔亦可稱作介層孔。
佈線圖案層120、鍍層130及保護層140可安置於基板110 上。詳言之，佈線圖案層120、鍍層130及保護層140可依序安置於基板110之兩個表面上。此外，佈線圖案層120亦可安置在構成基板110之第一基板111與第二基板112之間。
佈線圖案層120可藉由蒸鍍、鍍敷及濺鍍中的至少一者形成。
舉例而言，用於形成電路之佈線層可藉由濺鍍之後的電鍍形成。舉例而言，用於形成電路之佈線層可為藉由無電極鍍敷形成之銅鍍層。或者，佈線層可為藉由無電極鍍敷及電解鍍敷形成之銅鍍層。
接下來，在將乾膜層壓在佈線層上之後，圖案化導線層可經由曝露、顯影及蝕刻製程形成於兩個表面上，即，可撓性電路板之頂表面及底表面。因此，可形成佈線圖案層120。
導電材料可填充在穿過基板110形成的介層孔V1、V2、V3、V4、V5及V6中。填充在介層孔中的導電材料可為對應於或不同於佈線圖案層120之導電材料的導電材料。舉例而言，填充在介層孔中的導電材料可至少包括金屬銅(Cu)、鋁(Al)、鉻(Cr)、鎳(Ni)、銀(Ag)、鉬(Mo)、金(Au)、鈦(Ti)，及其合金。在第二基板112之頂表面上的第二導電圖案部分CP2之電信號可經由填充在介層孔中的導電材料傳輸至第一基板111與第二基板之間的第三導電圖案部分CP3及第一基板111之底表面上的第一導電圖案部分CP1。
接下來，鍍層130可形成於佈線圖案層120上，其構成第一導電圖案部分CP1、第二導電圖案部分CP2及第三導電圖案部分CP3。在此情況下，鍍層130可形成於佈線圖案層120之僅部分區上，或可形成於佈線圖案層120之整個區上。此外，鍍層130可僅形成於第一導電圖案部分及第二導電圖案部分上。
此後，保護部分PP可網版印刷在第一導電圖案部分CP1及第二導電圖案部分CP2上。
因此，第一導電圖案部分CP1、第二導電圖案部分CP2及第三導電圖案部分CP3可除了佈線圖案層120之外亦包括鍍層130。然而， 第三導電圖案部分CP3之一部分可僅包括佈線圖案層120，且其餘部分可除了佈線圖案層120之外進一步包括鍍層130。在此情況下，其餘部分可為對應於安裝第一晶片C1的第三導電圖案部分CP3之區的內部引線部分。
在下文中，將描述構成第一導電圖案部分CP1、第二導電圖案部分CP2及第三導電圖案部分CP3的鍍層130與佈線圖案層120之間的關係。在此情況下，第一導電圖案部分CP1之佈線圖案層可稱為下部佈線圖案層，構成第二導電圖案部分CP2之佈線圖案層可稱為上部佈線圖案層，且構成第三導電圖案部分CP3之佈線圖案層可稱為中央佈線圖案層。
同時，第一至第三導電圖案部分中的每一者可包括引線圖案區及延伸區。第三導電圖案部分可包括第一內部引線圖案部分及第一延伸圖案部分。在此情況下，第一內部引線圖案部分可為經由第二基板之開口曝露的部分。此外，第一延伸圖案部分可為除第一內部引線圖案部分以外的由第二基板覆蓋的部分。此外，第二導電圖案部分可包括第二內部引線圖案部分及第二延伸圖案部分。在此情況下，第二內部引線圖案部分可為經由開口之開放區曝露的部分。此外，第二延伸圖案部分可為由保護層覆蓋的除第二內部引線圖案部分以外的部分。此外，第一導電圖案部分可包括外部引線圖案部分及第三延伸圖案部分。在此情況下，外部引線圖案部分可為經由保護層之開放區曝露的部分。此外，第三延伸圖案部分可為由保護層覆蓋的除外部引線圖案部分以外的部分。
上部及下部佈線圖案層之區域可對應於或不同於鍍層130之區域。第一鍍層131之區域可對應於或不同於第二鍍層132之區域。
參考圖3a，上部及下部佈線圖案層之區域可對應於鍍層130之區域。第一鍍層131之區域可對應於第二鍍層132之區域。
參考圖4a及圖4b，上部及下部佈線圖案層之區域可不同於鍍層130之區域。
參考圖4a，第一鍍層131之區域可對應於第二鍍層132之區域。此外，第一鍍層131及第二鍍層132中的每一者之區域可小於上部及下部佈線層之區域。換言之，第一鍍層131及第二鍍層132可選擇性地 僅形成在上部及下部佈線圖案層之表面中的曝露於外側之曝露區上。因此，由於促進與晶片之連接所需的鍍層僅安置在與晶片之連接部分處，因此鍍層之量減小，以使得可降低材料成本。
參考圖4b，上部及下部佈線圖案層之區域可對應於第一鍍層131之區域。第一鍍層131之區域可不同於第二鍍層132之區域。舉例而言，第一鍍層131之區域可大於第二鍍層132之區域。
在此情況下，可形成第一鍍層131以促進佈線圖案層與第二鍍層132之間的結合。此外，可形成第二鍍層132以促進與晶片之結合。在此情況下，在對佈線圖案層僅執行一次鍍敷時，佈線圖案層之材料可滲透至鍍層中。此外，佈線圖案層之材料之滲透可使晶片與鍍層之間的黏附劣化，從而導致黏附故障。然而，在本發明中，第一鍍層形成於安裝晶片的內部引線區中。因此，佈線圖案層之材料之滲透可前進至第一鍍層之表面。此後，第二鍍層另外形成於第一鍍層上以使得滲透至第一鍍層中的佈線圖案層材料不可滲透至第二鍍層中。因此，僅純鍍層可存在於黏附至晶片的第二鍍層之表面上，以使得可改良與晶片之黏附。
參考圖7，在第二基板112之頂表面上的上部佈線圖案層之區域不同於鍍層130之區域，在第一基板111之底表面上的下部佈線圖案層之區域可對應於鍍層130之區域。因此，圖案設計對於安裝晶片的頂表面係複雜的，且圖案設計與頂表面相比對於面板或主板附接至的底表面則相對簡單，以使得可改良製程效率。此外，在基板彎曲時位於基板之外側部分上的頂表面上之鍍層之裂痕可得以減少。
保護層140可與基板110直接接觸、與佈線圖案層120直接接觸、與第一鍍層131直接接觸，或與第二鍍層132直接接觸。
參考圖3a，第一鍍層131可安置於上部及下部佈線圖案層上，第二鍍層132可形成於第一鍍層131上，且保護層140可部分地安置於第二鍍層132上。
此外，參考圖4a，保護層140可部分地安置於上部及下部佈線圖案層上。此外，第一鍍層131及第二鍍層132可安置於不同於保護 層在上部及下部佈線圖案層上安置於的區之區中。
此外，參考圖4b，第一鍍層131可安置於上部及下部佈線圖案層上，且保護層140可部分地安置於第一鍍層131上。第二鍍層132可安置於不同於保護層140在第一鍍層131上安置於的區之區中。
與保護層140之底表面接觸的第一鍍層131可為銅與錫之合金層。與保護層140之側表面接觸的第二鍍層132可包括純錫。因此，可防止保護層由於在保護層140與第一鍍層131之間形成腔體而分離，且可防止形成晶鬚，以使得可增大保護層之黏附。因此，實施例可提供包括兩個鍍層以使得可靠性增大之電子裝置。
此外，在僅為單層之第一鍍層131安置於上部及下部佈線圖案層上，且保護層140安置於一個第一鍍層131上時，在保護層140之熱固期間加熱第一鍍層131時，銅可在第一鍍層131中擴散。因此，第一鍍層131可為錫與銅之合金層，以使得具有金凸塊之第一晶片可能不會牢固地安裝。因此，根據該實施例之鍍層130需要第一鍍層131及第二鍍層132，其中錫濃度隨著距基板之距離增大而連續地增大。
參考圖6，上部、中央及下部佈線圖案層可包括多個層。此外，上部、中央及下部佈線圖案層中的每一者可包括第一佈線圖案層121、第二佈線圖案層122及第三佈線圖案層123。此外，第一鍍層131可安置於第三佈線圖案層123之頂表面之至少一部分區上。
第一佈線圖案層121可安置於第一基板111及第二基板112之表面上。第一佈線圖案層121可為用於改良基板110與第二佈線圖案層122之間的黏附之金屬晶種層。在此情況下，金屬晶種層可藉由濺鍍形成。金屬晶種層可包括鎳及鉻。換言之，第一佈線圖案層121可為鎳與鉻之合金層。較佳地，第一佈線圖案層121可為合金層，其中鎳與鉻以鎳：鉻=8：2之比率彼此混合。
此外，第二佈線圖案層122及第三佈線圖案層123可形成於第一佈線圖案層121上。第二佈線圖案層122可形成於第一佈線圖案層121上。第二佈線圖案層122可藉由濺鍍形成。第二佈線圖案層122可包括銅。
第二佈線圖案層122與第三佈線圖案層123可藉由對應於彼此或彼此不同之製程形成。
換言之，如上所述，第二佈線圖案層122可藉由以0.1μm至0.5μm之厚度濺鍍銅而形成。第二佈線圖案層122可安置於第一基板111及第二基板112之表面上。第三佈線圖案層123可藉由在第二佈線圖案層122上鍍敷銅而形成。在此情況下，由於第二佈線圖案層122之厚度薄，因此可能不會有效地執行用於信號傳輸之佈線形成，以使得第三佈線圖案層123可另外形成於第二佈線圖案層122上。
換言之，由於第一佈線圖案層121係藉由濺鍍形成，因此第一佈線圖案層121具有與基板110或金屬晶種層之極佳黏附，而製造成本高，且製造時間長。因此，第三佈線圖案層123藉由鍍敷形成於第二佈線圖案層122上，以使得製造成本可降低，且製造時間可縮短。
同時，通孔圖案層亦可形成於介層孔中。在此情況下，通孔圖案層可包括第一通孔圖案層V1-1及第二通孔圖案層V1-2。
第一通孔圖案層V1-1可形成於穿過第一基板111及第二基板112形成的介層孔之內壁上。第一通孔圖案層V1-1可形成於介層孔之內壁上以與第一基板111及第二基板112接觸。第一通孔圖案層V1-1可藉由濺鍍形成。或者，第一通孔圖案層V1-1可藉由鍍敷形成。第一通孔圖案層V1-1可為包括鈀之金屬晶種層。在此情況下，由於第一通孔圖案層V1-1薄，因此介層孔之內側表面可彼此間隔開。第二通孔圖案層V1-2經形成以填充介層孔。第二通孔圖案層V1-2可藉由鍍敷包括銅之金屬而形成。在此情況下，第二通孔圖案層V1-2可藉由在第三佈線圖案層123之鍍敷期間填充介層孔之內側而與第三佈線圖案層123一起形成。因此，實施例可提供一種可撓性電路板及包括該可撓性電路板之電子裝置，其中防止空隙形成於介層孔中，以使得可改良可靠性。
參考圖7，複數個保護層140可安置於第二基板112之頂表面上。保護層可包括第一保護層141及第二保護層142。
舉例而言，第一保護層141可部分地安置於第二基板112 之頂表面上，且上部佈線圖案層可安置於不同於安置第一保護層141的區之區上。
第二保護層142可安置於第一保護層141上。第二保護層142可覆蓋第一保護層141及上部佈線圖案層，且可安置於大於第一保護層141的區中。
第二保護層142可安置於對應於保護層141同時包圍第一保護層141之頂表面之區上。第二保護層142之寬度可大於第一保護層141之寬度。因此，第二保護層142之底表面可與上部佈線圖案層及第一保護層141接觸。因此，第二保護層142可緩解第一保護層141與佈線圖案層之間的界面處之應力集中。因此，在根據該實施例之可撓性電路板彎曲時可能發生的膜分離或裂痕可得以減少。
構成第二導電圖案部分CP2之鍍層130可安置於不同於安置第二保護層142的區之區中。詳言之，第一鍍層131在不同於安置第二保護層142的區之區中安置於上部佈線圖案層上，且第二鍍層132可依序安置於第一鍍層131上。
下部佈線圖案層可安置於第一基板111之底表面上。鍍層130可安置於下部佈線圖案層上。保護層140可部分地安置於鍍層130上。
同時，第一基板111與第二基板112可具有相互不同的厚度。
第一基板111可為可撓性基板。因此，第一基板111可部分地彎曲。換言之，第一基板111可包括可撓性塑膠。舉例而言，第一基板111可為聚醯亞胺(PI)基板。然而，實施例不限於此，且第一基板111可為由諸如聚對苯二甲酸伸乙酯(PET)及聚萘二甲酸伸乙酯(PEN)之聚合物材料形成的基板。因此，包括第一基板111之可撓性電路板可用於具有曲線顯示裝置之各種電子裝置中。舉例而言，由於包括第一基板111之可撓性電路板具有極佳可撓性，因此包括第一基板111之可撓性電路板可適合於安裝可佩戴電子裝置之半導體晶片。詳言之，實施例可適合於包括曲線顯示器之電子裝置。
第一基板111可為絕緣基板。換言之，第一基板111可為用 於支援各種佈線圖案之絕緣基板。
第一基板111之厚度可為5μm至75μm。舉例而言，第一基板111之厚度可為10μm至50μm。舉例而言，第一基板111之厚度可為30μm至40μm。
第二基板112可安置於第一基板111上。在此情況下，第二基板112可安置於第一基板111上以覆蓋安置於第一基板111上的第三導電圖案部分CP3之一部分。較佳地，第二基板112可具有曝露第一基板111之上部區之至少一部分的開口。在此情況下，開口可與上部保護層一起形成第一開放區OA1。
在此情況下，第二基板112可由液態聚醯亞胺(PI)形成。換言之，第一基板111可充當核心，且第二基板112可藉由第一基板111支撐且藉由在第一基板111上塗覆液態聚醯亞胺而形成。在此情況下，第二基板112之厚度可不同於第一基板111之厚度。舉例而言，第二基板112之厚度可小於第一基板111之厚度。在此情況下，第一基板111及第二基板112可構成基板110。在此情況下，在第一基板111之表面上圖案化第一導電圖案部分CP1及第三導電圖案部分CP3之後塗覆液態聚醯亞胺。在此情況下，液態聚醯亞胺可根據下部部分上的支撐部分之厚度而具有均一厚度。因此，第一基板111具有預定厚度以充當用於形成第二基板112之支撐部分，且第一基板111可充當支撐件，以使得第二基板112可具有小於第一基板111之厚度的厚度。因此，可降低材料成本。
第二基板112之厚度可為2μm至75μm。舉例而言，第一基板111之厚度可為5μm至50μm。
在第二基板112小於2μm之情況下，第三導電圖案部分CP3可能曝露，或在形成第二基板112時可能由於第三導電圖案部分CP3之高度而發生裂痕。同時，在第二基板112大於75μm時，基板之總厚度可能變厚，且可能花費長時間來在第二基板112中形成介層孔，以使得製程效率可能降低。
在下文中，參考圖3a、圖3b、圖4a、圖4b、圖5a及圖5b， 將描述安裝在根據該實施例的多層可撓性印刷電路板100上的第一晶片C1、第二晶片C2、顯示面板30與主板40之間的連接關係。
根據該實施例之多層可撓性電路板100可包括：基板110，其包括包括穿孔之第一基板111及第二基板112；下部佈線圖案層120，其安置於第一基板111之底表面上；上部佈線圖案層，其安置於第二基板112之頂表面上；中央佈線圖案層，其安置在第一基板111與第二基板112之間；第一鍍層131，其安置於佈線圖案層上；第二鍍層132，其安置於第一鍍層131上；以及保護層140，其部分地安置於第二鍍層132上。
在此情況下，保護層140在第一基板111及第二基板112上安置於的區可為保護部分PP。此外，第一導電圖案部分CP1及第二導電圖案部分CP2可在不同於保護部分PP之區中曝露於外側。換言之，在保護層之開放區或第一導電圖案部分及第二導電圖案部分上未安置保護部分之區中，第一導電圖案部分CP1及第二導電圖案部分CP2可直接或間接地電連接至第二晶片C2、顯示面板30及主板40。
此外，如上所述，第二基板112可具有開口，其曝露第一晶片C1自第一基板111之上部區附接至的區。此外，開口可與保護層之開放區豎直地重疊。因此，第一晶片C1自第一基板111之上部區附接至的區可經由第二基板112之開口及保護層之開放區而曝露。此外，在未安置第二基板112及保護層之區中，第三導電圖案部分CP3可直接連接至第一晶片C1。
換言之，在該實施例之多層可撓性電路板中，連接至第一晶片C1之內部引線圖案部分與連接至至少一個第二晶片C2之內部引線圖案部分可安置於不同層上。在此情況下，第一晶片C1可具有比第二晶片C2多的端子。換言之，複數個晶片可安置於多層可撓性印刷電路板上。在此情況下，晶片中具有最大數目個端子之第一晶片可安置於第一基板111上，且不同於第一晶片之至少一個第二晶片可安置於第二基板112上。較佳地，第一晶片C1可為驅動IC晶片。此外，至少一個第二晶片C2可為二極體晶片、電源供應器IC晶片、觸摸感測器IC晶片、MLCC晶片、BGA晶片及 晶片電容器中的一者。
更佳地，複數個第二晶片可安置於第二基板112上。在此情況下，安置於第一基板111上的第一晶片C1之端子之總數目可大於安置於第二基板112上的第二晶片之端子之總數目。如上所述，在本發明中，具有最大數目個端子之第一晶片C1安置於第一基板111上，以使得形成於第一基板111與第二基板112之間的通道佈線之重疊配置可以最小化。此外，由於具有最大數目個端子之第一晶片C1形成於第一基板111上，因此為連接第一晶片C1而形成的通孔之數目可以最小化，以使得可改良製程效率。此外，由於具有最大數目個端子之第一晶片C1形成於第一基板111上，因此佔用最大數目個內部引線及延伸部分之第一內部引線及第一延伸部分(第三導電圖案部分)形成於中央佈線圖案層中，以使得可增大上部佈線圖案層及下部佈線圖案層之設計自主性。
同時，根據該實施例之多層可撓性電路板之引線圖案部分及測試圖案部分可不與保護部分重疊。換言之，引線圖案部分及測試圖案部分可指位於不由保護層覆蓋的開放區中之第一、第二及第三導電圖案部分CP1、CP2及CP3，且可根據其功能分類為引線圖案部分及測試圖案部分。
引線圖案部分可指用於連接第一晶片、第二晶片、顯示面板或主板之導電圖案部分。
測試圖案部分可指用於檢查根據該實施例之可撓性電路板及包括該可撓性電路板的晶片封裝之有缺陷產品的導電圖案部分。
引線圖案部分可根據其位置劃分成內部引線圖案部分及外部引線圖案部分。第三導電圖案部分CP3之相對接近於第一晶片C1且不與保護層重疊的一個區可表示為第一內部引線圖案部分。第二導電圖案部分CP2之相對接近於第二晶片C2且不與保護層重疊的一個區可表示為第二內部引線圖案部分。第一導電圖案部分CP1之相對遠離第一晶片C1及第二晶片C2且不與保護層重疊的一個區可表示為外部引線圖案部分。
根據該實施例之多層可撓性印刷電路板100可包括第一內部引線圖案部分I1及第二內部引線圖案部分I2。第一內部引線圖案部分I1 可為安置於第一基板111上的第三導電圖案部分CP3之一部分。此外，第二內部引線圖案部分I2可為安置於第二基板112上的第二導電圖案部分CP2之一部分。
此外，第一內部引線圖案部分I1可包括第一子第一內部引線圖案部分I1a、第二子第一內部引線圖案部分I1b及第三子第一內部引線圖案部分I1c。
此外，第二內部引線圖案部分I2可包括第一子第二內部引線圖案部分I2a、第二子第二內部引線圖案部分I2b、第三子第二內部引線圖案部分I3a及第四子第二內部引線圖案部分I3b。在此情況下，第二內部引線圖案部分I2之數目可對應於安置於第二基板112上的第二晶片C2之數目。換言之，隨著安置於第二基板112上的第二晶片C2之數目增大，第二內部引線圖案部分I2之數目可增大。
此外，根據該實施例之多層可撓性印刷電路板100可包括外部引線圖案部分O1。在此情況下，外部引線圖案部分O1可包括第一子第一外部引線圖案部分O1a及第二子第一外部引線圖案部分O1b。第一子第一外部引線圖案部分O1a可為顯示面板及主板中的一者連接至的引線圖案部分，且第二子第一外部引線圖案部分O1b可為顯示面板及主板中的其餘一者連接至的引線圖案部分。
在此情況下，如圖3a、圖3b、圖4a及圖4b中所示，第一子第一外部引線圖案部分O1a及第二子第一外部引線圖案部分O1b兩者皆可安置於第一基板111之底表面上。換言之，顯示面板30及主板40兩者皆可連接於第一基板111之下。
或者，如圖5a中所示，第一子第一外部引線圖案部分O1a及第二子第一外部引線圖案部分O1b兩者皆可安置於第二基板112之頂表面上。換言之，顯示面板30及主板40兩者可經由第二基板112連接。
或者，如圖5b中所示，第一子第一外部引線圖案部分O1a可安置於第一基板111之底表面上。此外，第二子第一外部引線圖案部分O1b可安置於第二基板112之頂表面上。換言之，顯示面板30可連接於第 一基板111之下，且主板40可連接於第二基板112之上。
此外，儘管圖式中未展示，但安置於第一基板111之頂表面上的第三導電圖案部分CP3之至少一部分可形成第一子第一外部引線圖案部分O1a及第二子第一外部引線圖案部分O1b中的至少一者。因此，顯示面板30及主板40中的至少一者可連接於第一基板111與第二基板112之間。
同時，在第一晶片C1與第二晶片C2分別安置於第一基板111之頂表面與第二基板112之頂表面上時，圖3b中所示之配置在顯示面板30及主板40之配置中係最佳的。因此，以下描述將聚焦於圖3b中所示之配置。
此外，根據該實施例之多層可撓性印刷電路板100可包括第一測試圖案部分T1及第二測試圖案部分T2。
第一內部引線圖案部分I1可安置於根據該實施例之多層可撓性印刷電路板之第一基板111上。此外，第二內部引線圖案部分I2可安置於第二基板112上。此外，第一外部引線圖案部分O1可安置於第一基板111之下。此外，第一測試圖案部分T1及第二測試圖案部分T2可另外安置於第一基板111之下。
第一晶片C1可經由第一連接部分70附接至根據該實施例之多層可撓性印刷電路板100之第一內部引線圖案部分I1。換言之，第一晶片C1可經由第一連接部分70連接至第一子第一內部引線圖案部分I1a、第二子第一內部引線圖案部分I1b及第三子第一內部引線圖案部分I1c。
第一連接部分70可根據其位置及/或功能而包括第一子第一連接部分71、第二子第一連接部分72及第三子第一連接部分73。
安置於根據該實施例之多層可撓性電路板之第一基板111上的第一晶片C1可經由第一子第一連接部分71電連接至第一子第一內部引線圖案部分I1a。
第一子第一內部引線圖案部分I1a可沿著第一基板111之頂表面將電信號傳輸至第一介層孔V1。此外，第一介層孔V1可電連接至第一子第一外部引線圖案部分O1a。換言之，第一子第一內部引線圖案部分 I1a可與第一子第一外部引線圖案部分O1a交換信號。
同時，顯示面板30可經由黏著層50連接至第一子第一外部引線圖案部分O1a上。因此，自第一晶片傳輸之信號可經由第一子第一內部引線圖案部分I1a及第一子第一外部引線圖案部分O1a傳輸至顯示面板30。
此外，第一晶片C1可經由第二子第一連接部分72電連接至第二子第一內部引線圖案部分I1b。
安置於第一基板111之頂表面上的第二子第一內部引線圖案部分I1b可沿著第一基板111之底表面經由填充在安置於第二子第一內部引線圖案部分I1b之下的第二介層孔V2中的導電材料將電信號傳輸至鄰近於第二介層孔V2之第一測試圖案部分T1。
第一測試圖案部分T1可檢查可經由第二介層孔V2傳輸的電信號中之故障。舉例而言，可經由第一測試圖案部分T1確認傳輸至第二子第一內部引線圖案部分I1b之信號之準確性。詳言之，在第一測試圖案部分T1處量測電壓或電流時，有可能確認安置在第一晶片與顯示面板之間的導電圖案部分之短路或電短路之出現或位置，以使得可改良產品之可靠性。
此外，安置於第一基板111之頂表面上的第二子第一內部引線圖案部分I1b可沿著第一基板111之底表面經由填充在第三介層孔V3中的導電材料電連接至第二子第一外部引線圖案部分O1b。
同時，主板40可經由黏著層50連接在第二子第一外部引線圖案部分O1b上。因此，自第一晶片傳輸之信號可經由第二子第一內部引線圖案部分I1b及第二子第一外部引線圖案部分O1b傳輸至主板40。
根據該實施例，第一晶片C1可經由第三子第一連接部分73電連接至第三子第一內部引線圖案部分I1c。
安置於第一基板111之頂表面上的第三子第一內部引線圖案部分I1c可經由填充在第四介層孔V4中的金屬材料或填充在第五介層孔中的金屬材料連接至第一子第二內部引線圖案部分I2a或第三子第二內部引線圖案部分I3a。因此，第一晶片C1可經由第三子第一內部引線圖案部 分I1c電連接至至少一個第二晶片C2。
第二測試圖案部分T2可檢查可經由第三介層孔V3傳輸的電信號中之故障。舉例而言，可經由第二測試圖案部分T2確認傳輸至第二子第一外部引線圖案部分O1b之信號之準確性。詳言之，在第二測試圖案部分T2處量測電壓或電流時，有可能確認安置在第一晶片與主板40之間的導電圖案部分之短路或電短路之出現或位置，以使得可改良產品之可靠性。
同時，第一子第二晶片C2a可經由第一子第二連接部分81連接至第一子第二內部引線圖案部分I2a。此外，第一子第二晶片C2a可經由第二子第二連接部分82電連接至第二子第二內部引線圖案部分I2b。此外，第二子第二晶片C2b可經由第一子第三連接部分91連接至第三子第二內部引線圖案部分I3a。此外，第二子第二晶片C2b可經由第二子第三連接部分92連接至第四子第二內部引線圖案部分I3b。
此外，第二子第一外部引線圖案部分O1b可經由第三介層孔V3及第四介層孔V4連接至第二子第二內部引線圖案部分I2b。此外，第二子第一外部引線圖案部分O1b可經由第五介層孔V5及第六介層孔V6連接至第四子第二內部引線圖案部分I3b。
同時，在下文中，將描述包括如上所述的多層可撓性電路板之晶片封裝之製造過程。
首先，第一基板111、第二基板112及導電圖案部分CP及保護層140經配置以製備如圖3a中所示的多層可撓性印刷電路板。
在此情況下，保護層140可包括第一開放區OA1及第二開放區OA2。此外，第一開放區OA1可為與形成於第二基板112中的開口豎直地重疊之開口。因此，安置於第一基板111之頂表面上的第三導電圖案部分之至少一部分可曝露。
換言之，安置於第一基板上的構成第三導電圖案部分CP3之第二鍍層132可在開口中曝露。在此情況下，開口可稱為第一開放區OA1。在下文中，為解釋之方便起見，經由第二基板112之開口曝露的部 分將稱為第一開放區OA1。此外，安置於第二基板112上的第二導電圖案部分CP2之第二鍍層132可在第二開放區OA2中曝露。
將藉由將第一晶片C1配置在多層可撓性電路板中之第一步驟及將第二晶片C2配置在多層可撓性電路板中之第二步驟來描述製造如上所述的多層可撓性電路板之後的晶片封裝之製造過程。
首先，將描述將第一晶片C1配置在根據實施例之可撓性電路板上。
第一連接部分70可安置於根據該實施例之可撓性電路板之第一開放區OA1中。
第一開放區OA1中的第三導電圖案部分CP3之第二鍍層132之錫(Sn)含量可為50原子%或更大。在第一開放區OA1中，第三導電圖案部分CP3之第二鍍層132可包括純錫層。舉例而言，第一開放區OA1中的第三導電圖案部分CP3之第二鍍層132之錫(Sn)含量可為70原子%或更大。舉例而言，第一開放區OA1中的第三導電圖案部分CP3之第二鍍層132之錫(Sn)含量可為90原子%或更大。舉例而言，第一開放區OA1中的第三導電圖案部分CP3之第二鍍層132之錫(Sn)含量可為95原子%或更大。舉例而言，第一開放區OA1中的第三導電圖案部分CP3之第二鍍層132之錫(Sn)含量可為98原子%或更大。在第一開放區OA1中的第三導電圖案部分CP3之第二鍍層132之錫(Sn)含量小於50原子%時，可能難以藉由連接部分70連接第三導電圖案部分CP3之第二鍍層132與第一晶片C1。詳言之，在第一開放區OA1中的第三導電圖案部分CP3之第二鍍層132之錫(Sn)含量小於50原子%時，可能難以藉由經由第一連接部分70結合第二鍍層132與第一晶片C1來進行連接。
第一連接部分70可包括金(Au)。第一連接部分70可為金凸塊。
為了將一個第一晶片C1配置在根據該實施例之可撓性電路板上，複數個第一連接部分70可安置在第一晶片C1與第三導電圖案部分CP3之第二鍍層132之間。
由於第一開放區OA1中的第三導電圖案部分CP3之第二鍍層132具有50原子%或更大之錫(Sn)含量，因此第二鍍層132可具有與包括金(Au)之第一連接部分70的極佳黏附特性。包括根據該實施例之多層可撓性印刷電路板的晶片封裝可具有經由第一連接部分70在第一晶片C1與導電圖案之間的極佳電連接，以使得可改良可靠性。
接下來，將描述將第二晶片C2配置在根據該實施例之多層可撓性電路板上。
第二連接部分80安置於根據該實施例之多層可撓性印刷電路板之第二開放區OA2中。
為了將第二晶片C2配置在根據該實施例之多層可撓性電路板上，可選擇性地將熱僅供應至對應於經由遮罩(未展示)安置第二連接部分80的區之部分。詳言之，該實施例可選擇性地將熱供應至經由選擇性回焊製程安置用於連接第二晶片C2的第二連接部分80之區。
詳言之，在根據該實施例之多層可撓性印刷電路板中，即使在於安裝第一晶片C1之後配置第二晶片C2時，部分熱供應經由選擇性回焊製程亦可為可能的。
換言之，在根據該實施例之製造過程中，可經由遮罩防止第一開放區OA1曝露於熱。因此，可防止安置於第一開放區OA1中的第二鍍層由於供應熱而自純錫層變性至錫與銅之合金層。因此，即使在彼此不同的第一晶片C1與第二晶片C2安裝在一個多層可撓性印刷電路板100上時，第一開放區中的第二鍍層132之錫(Sn)含量亦可為50原子%或更大，以使得與驅動IC晶片之組裝可為極佳的。
同時，遮罩之孔可安置於對應於第二開放區OA2的區中。因此，藉由熱在第二開放區OA2中曝露的鍍層可變性至中錫與銅之合金層。
詳言之，第二開放區OA2中的第二鍍層132之藉由熱而經由遮罩之孔曝露的部分可能經受進一步的錫/銅擴散。因此，第二鍍層132之錫(Sn)含量在第二開放區OA2中可小於50原子%。在第二開放區OA2中，第二鍍層132可為銅(Cu)與錫(Sn)之合金層。
第二連接部分80可包括不同於金(Au)之金屬。因此，即使在安置於第二連接部分80之下的第二鍍層132不為純錫層時，第二連接部分80亦可具有與第二晶片C2之極佳組裝效能。此外，由於第二連接部分80可包括不同於金(Au)之金屬，因此可降低製造成本。
舉例而言，第二連接部分80可包括銅(Cu)、錫(Sn)、鋁(Al)、鋅(Zn)、銦(In)、鉛(Pb)、銻(Sb)、鉍(bi)、銀(Ag)及鎳(Ni)中的至少一者。
第二連接部分80可為焊料凸塊。第二連接部分80可為焊球。在回焊製程的溫度下，焊球可熔融。
為了將一個第二晶片C2配置在根據該實施例之可撓性電路板上，複數個第二連接部分80可安置在第二晶片C2與第二鍍層132之間。
在回焊製程之溫度下，第二晶片C2可具有經由第二連接部分80與第二開放區OA2上的第二鍍層132之極佳結合。
在根據該實施例之多層可撓性印刷電路板中，第一晶片C1之連接經由第一開放區中的第一連接部分70可為極佳的，且同時，第二晶片C2之連接經由第二開放區中的第二連接部分80可為極佳的。
根據該實施例之可撓性印刷電路板可包括在第一開放區OA1與第二開放區OA2中具有不同Sn含量的鍍層，以使得第一晶片C1之組裝效能可為極佳的，且同時，第二晶片C2之組裝效能可為極佳的。
如在比較實例中，在第一晶片安裝在第一印刷電路板上，第二晶片安裝在第二印刷電路板上，且具有第一晶片之第一印刷電路板與具有第二晶片之第二印刷電路板藉由黏著層彼此結合時，可能不會發生由於第一晶片之熱變性而造成的問題。
然而，在如在該實施例中彼此不同的第一晶片與第二晶片安裝在一個基板上時，第二鍍層由於用於連接第一晶片的保護層之第一開放區中的熱而變性，以使得存在難以藉由第一連接部分組裝第一晶片之問題。
為了解決此類問題，本發明者依序經由選擇性回焊製程將第一晶片及第二晶片配置在多層可撓性電路板上。因此，在多層可撓性印刷 電路板及包括該多層可撓性印刷電路板之晶片封裝中，第一開放區中的第二鍍層之錫含量可不同於第二開放區中的第二鍍層之錫含量。因此，在包括根據該實施例的多層可撓性電路板之晶片封裝中，可達成彼此不同的第一晶片C1與第二晶片C2之極佳電連接。
在第一開放區中包括純錫層的第二鍍層可使得能夠經由包括金(Au)之第一連接部分穩定地安裝為驅動IC晶片之第一晶片。此外，在第二開放區中包括銅與錫之合金層的第二鍍層可使得能夠經由包括不同於金(Au)的金屬之第二連接部分穩定地安裝第二晶片，該第二晶片為二極體晶片、電源供應器IC晶片、觸摸感測器IC晶片、MLCC晶片、BGA晶片及晶片電容器中的至少一者。
因此，在根據該實施例的多層可撓性印刷電路板及包括該多層可撓性印刷電路板之晶片封裝中，不同類型的第一晶片與第二晶片可以極佳良率安裝在一個可撓性印刷電路板上。
此外，複數個習知印刷電路板可用一個多層可撓性電路板替換，以使得用於連接顯示面板與主板之多層可撓性電路板可小型化且可為薄的。
因此，在該實施例之包括多層可撓性電路板的電子裝置中，諸如相機模組、光圈辨識模組等之各種功能單元可容易地安裝。此外，在該實施例之包括多層可撓性電路板之電子裝置中，電池空間可擴展。
此外，可經由卷軸式製程製造多層可撓性電路板，且可經由選擇性回焊製程將晶片安裝在多層可撓性電路板上，以使得可改良製造過程之便利性及製造良率。
在根據該實施例之多層可撓性印刷電路板中，顯示面板30可安置於與第一基板111之安置第一晶片C1的一個表面相對的另一表面上，以使得可改良設計自由度。此外，由於顯示面板安置於與安裝第二晶片的一個表面相對的另一表面上，因此可有效地執行熱耗散。因此，可改良根據該實施例之可撓性電路板之可靠性。
此外，該實施例提供多層可撓性電路板，以使得可有效地根 據高解析度傳輸信號。
另外，在該實施例中，在包括第一基板111及第二基板112之多層結構中，可形成第二基板112以曝露第一基板111之上部區之至少一部分。換言之，第二基板112可具有曝露第一基板111之上部區之至少一部分的開口。此外，第一晶片C1可安置於經由第二基板112之開口曝露的第一基板111上，且至少一伺第二晶片C2安置於第二基板112上。在此情況下，第一晶片C1為安置於多層可撓性印刷電路板上的複數個晶片中具有最大數目個端子之晶片。較佳地，第一晶片C1可為驅動IC晶片。此外，具有相對較小數目個端子之第二晶片C2可安置於第二基板112上。因此，在該實施例中，用於連接第一晶片C1之連接佈線(包括佈線圖案層及介層孔)之數目可最小化，且因此可撓性電路板之體積可最小化。此外，在該實施例中，可原樣應用第一晶片C1之大多數設計部分(其佔用雙側可撓性電路板之佈線設計之最大部分)，且因此，設計時間可最小化。
圖8為展示圖3a之第一基板111之平面圖，且圖9為展示圖3a之第一基板111之仰視圖。
圖8及圖9為展示根據實施例之多層可撓性電路板中的第一基板111之俯視平面圖及仰視平面圖，其聚焦於用於配置第一晶片之第三導電圖案部分。
參考圖8及圖9，該實施例之多層可撓性電路板100可設置於其兩個外側上，其中鏈輪孔形成於多層可撓性電路板100之縱向方向上以便於製造或處理。因此，第一基板111可以卷軸式方案藉由鏈輪孔纏繞或退繞。
第一基板111可基於藉由點線展示之切割部分而界定為內部區IR及外部區OR。
在第一基板111之內部區IR中，可安置用於連接第一晶片、顯示面板及主板之導電圖案部分。同時，用於連接第二晶片之導電圖案部分可安置於第二基板112之頂表面之內部區IR中。
由於形成第一基板111之鏈輪孔的部分可截斷，且晶片可安 置於第一基板上，因此第一基板111可處理成包括多層可撓性電路板100之晶片封裝及包括該晶片封裝之電子裝置。
參考圖8，在多層可撓性電路板100之頂表面中，為第三導電圖案部分CP3之一個區的第一子第一內部引線圖案部分I1a、第二子第一內部引線圖案部分I1b及第三子第一內部引線圖案部分I1c可經由保護層140之第一開放區OA1及第二基板112之開口曝露於外側。
參考圖9，在多層可撓性電路板100之底表面中，為第一導電圖案部分CP1之一個區的第一子第一外部引線圖案部分O1a及第二子第一外部引線圖案部分O1b可經由保護層140之第三開放區OA3曝露於外側。
參考圖3b、圖10a、圖10b、圖11a、圖11b、圖12a、圖12b、圖13a、圖13b及圖14，將詳細描述在根據該實施例之多層可撓性電路板100上包括第一晶片C1及第二晶片C2之晶片封裝。
圖10a及圖10b為示意性地展示包括根據該實施例的多層可撓性電路板100之晶片封裝的平面圖，其中安裝第一晶片及第二晶片。
參考圖10a及圖10b，根據該實施例之多層可撓性印刷電路板100可包括將第一晶片C1與第二晶片C2配置在複數個襯底之不同表面上。在此情況下，第一晶片C1及第二晶片C2展示為安置於圖10a及圖10b中的相同層上，此係因為在第一晶片C1經由第二基板112之開口及保護層之第一開放區曝露於外側時，自頂部檢視第一晶片C1。
在根據該實施例之多層可撓性電路板100中，在橫向方向(x軸方向)上的長度可大於在縱向方向(y軸方向)上的長度。換言之，根據該實施例之多層可撓性電路板100可包括在橫向方向上的兩個長側及在縱向方向上的兩個短側。
第一晶片C1及第二晶片C2中的每一者在橫向方向(x軸方向)上的長度可大於在縱向方向(y軸方向)上的長度。換言之，第一晶片C1及第二晶片C2可包括在橫向方向上的兩個長側及在縱向方向上的兩個短側。
根據該實施例之多層可撓性印刷電路板100之長側可與第一晶片C1之長側及第二晶片C2之長側中的每一者平行，以使得該等晶片可有效地安置於一個多層可撓性印刷電路板100上。
第一晶片C1之橫向長度(長側)可大於第二晶片C2之橫向長度(長側)。第一晶片C1之縱向長度(短側)可小於第二晶片C2之縱向長度(短側)。參考圖10a，第二晶片C2可安置於第二基板之上部部分上，以便不與第一晶片C1豎直地重疊。
第一晶片C1可為驅動IC晶片。第二晶片C2可包括選自二極體晶片、電源供應器IC晶片、觸摸感測器IC晶片、MLCC晶片、BGA晶片及晶片電容器中的一者之第一子第二晶片C2a，及選自二極體晶片、電源供應器IC晶片、觸摸感測器IC晶片、MLCC晶片、BGA晶片及晶片電容器中的另一者之第二子第二晶片C2b。
參考圖11a、圖11b、圖12a、圖12b、圖13a、圖13b及圖14，將描述包括根據該實施例的多層可撓性電路板之晶片封裝之製造過程。
圖11a及圖11b為展示根據該實施例的多層可撓性電路板100之平面圖。
參考圖11a及圖11b，安置於多層可撓性電路板100之一個表面上的保護層140可包括複數個孔。換言之，保護層140可包括複數個開放區。在此情況下，在以下圖式中展示第二導電圖案部分CP2與第三導電圖案部分CP3形成於不同層上，以便不在豎直方向上彼此重疊。然而，提供圖式僅為方便解釋導電圖案部分中的每一者，因此第二導電圖案部分CP2與第三導電圖案部分CP3可大體上安置為使得第二導電圖案部分CP2與第三導電圖案部分CP3之至少部分在豎直方向上彼此重疊。此外，第二導電圖案部分CP2與第三導電圖案部分CP3可經由填充在介層孔中之金屬材料彼此電連接。在下文中，為方便解釋，將在圖式中展示第二導電圖案部分CP2及第三導電圖案部分CP3之僅部分以用於解釋。
保護層之第一開放區OA1可為經曝露以便連接至第一連接 部分70之區。安置於第一基板111上的在保護層之第一開放區OA1中曝露的第三導電圖案部分CP3可包括在其面向第一連接部分的表面上的純鍍層。換言之，包括在保護層之第一開放區OA1中的第三導電圖案部分CP3中之第二鍍層之錫含量可為50原子%或更大。
保護層之第二開放區OA2可為經曝露以便連接至第二連接部分80之區。在保護層之第二開放區OA2中曝露的第二導電圖案部分CP2可在其面向第二連接部分的表面上包括銅與錫之合金層。換言之，包括在保護層之第二開放區OA2中的第二導電圖案部分CP2中之第二鍍層之錫含量可小於50原子%。
第一開放區OA1可安置於與第二基板112之開口豎直地重疊之區上，且因此，第一開放區OA1可為用於將第一晶片連接至第一基板111上的區。第三導電圖案部分CP3與第一子第一內部引線圖案部分I1a可具有對應於彼此或彼此不同之寬度。舉例而言，第三導電圖案部分CP3之寬度W1可對應於第一子第一內部引線圖案部分I1a之寬度W2。舉例而言，第三導電圖案部分CP3之寬度W1可大於第一子內部引線圖案部分I1a之寬度W2。詳言之第三導電圖案部分CP3之第一延伸圖案部分之寬度W1與第一子第一內部引線圖案部分I1a之寬度W2之間的差異可在20%內。因此，複數個第三導電圖案部分CP3可形成於中間圖案層中。
朝向第一開放區OA1之內側延伸的第一子第一內部引線圖案部分I1a與第三子第一內部引線圖案部分I1c可具有對應於彼此之寬度。
自第一開放區OA1朝向基板之外側延伸的第三導電圖案部分CP3之第一延伸圖案部分之寬度可對於每一區對應於彼此。因此，第一延伸圖案部分之寬度設定為使得具有精細線寬且需要大數目個第一連接部分之第一晶片形成於中間圖案層中，且具有大線寬且需要小數目個第二連接部分之第二晶片形成於上部圖案層中，以使得第一晶片及第二晶片兩者可安裝在一個多層可撓性印刷電路板100上。在此情況下，精細線寬可指第一子第一內部引線圖案部分I1a及第三子第一內部引線圖案部分I1c中的一者之線寬小於第二內部引線圖案部分I2及第三內部引線圖案部分I3中的 一者之線寬的情況。同時，大線寬可指第二內部引線圖案部分I2及第三內部引線圖案部分I3中的一者之線寬相對大於第一內部引線圖案部分I1之線寬的情況。
該實施例之多層可撓性印刷電路板100可包括用於分別連接不同類型的第二晶片C2之複數個第二開放區OA2a及OA2b。
一個第二開放區OA2a可為用於連接一個第一子第二晶片C2a之區。安置於第二開放區OA2中的第二內部引線圖案部分I2之寬度W3可大於第二導電圖案部分CP2之第二延伸圖案部分(較佳地，第二導電圖案部分之延伸圖案部分)之寬度W4。詳言之，第二內部引線圖案部分I2之寬度W3可為第二導電圖案部分CP2之延伸圖案部分之寬度W4的至少1.5倍大。換言之，第二導電圖案部分CP2可包括第二內部引線圖案部分I2、第三內部引線圖案部分I3及延伸圖案部分。
換言之，由於連接至第一晶片C1的具有複數個引線之第三導電圖案部分形成於中間圖案層中，因此具有設計自由度的連接至上部圖案層之第二晶片C2的第二內部引線圖案部分可為大的，以使得可促進第二晶片C2與可撓性電路板之間的連接。此外，第二內部引線圖案部分I2之寬度W3大於第二導電圖案部分CP2之延伸圖案部分之寬度W4，以使得在形成長度比上部圖案層中的第二內部引線圖案部分的長度相對較長的延伸圖案部分時，設計自由度可增大。
另一第二開放區OA2b可為用於連接另一第二子第二晶片C2b之區。自安置於第二開放區OA2b中的第三內部引線圖案部分I3朝向基板之外側延伸的第二導電圖案部分CP2可具有不同寬度。舉例而言，第三內部引線圖案部分I3之寬度W5可大於第三導電圖案部分CP3之寬度W6。詳言之，第三內部引線圖案部分I3之寬度W5可為第三導電圖案部分CP3之寬度W6的至少1.5倍大。
經由第二開放區曝露的第二內部引線圖案部分I2之寬度W3及第三內部引線圖案部分I3之寬度W5中的至少一者可大於經由第一開放區曝露的第一內部引線圖案部分I1之寬度W2。因此，引線圖案部分 可經形成以對應於第一連接部分及第二連接部分之各種大小/形狀，以使得可改良設計自由度。另外，以最大數目提供的第一內部引線圖案部分形成於中間圖案層中，以使得在形成相對較小數目的第二內部引線圖案部分及第三內部引線圖案部分以及上部圖案部分中的第二導電圖案部分之延伸圖案部分時，可改良設計自由度。換言之，該實施例可包括適合於不同類型的第一晶片及第二晶片之各種大小及形狀的內部引線圖案部分，以使得可達成最佳晶片封裝。
安置於第一晶片之下的內部引線圖案部分之形狀可不同於安置於第二晶片之下的內部引線圖案部分之形狀。因此，該實施例可包括具有不同形狀之內部引線圖案部分，其中之每一者可具有與不同類型的第一晶片及第二晶片之極佳黏附特性。因此，在根據該實施例之多層可撓性印刷電路板中，第一晶片及第二晶片之結合特性可為極佳的。
換言之，具有不同形狀的內部引線圖案部分可為最佳圖案設計，其中不同類型的第一晶片及第二晶片安裝在一個基板上以確保預定結合效能。
在自頂部檢視時，第一內部引線圖案部分I1可形成為具有矩形形狀的條紋圖案。詳言之，在自頂部檢視時，第一內部引線圖案部分I1可形成為具有矩形形狀之條紋圖案，其具有均一寬度且在一個方向上延伸。舉例而言，第一內部引線圖案部分I1之一個末端與另一末端之寬度可相同。因此，第一晶片之大數目個端子與第一內部引線可結合至彼此。
舉例而言，第二內部引線圖案部分I2或第三內部引線圖案部分I3可形成為具有各種形狀之突出圖案，諸如多邊形形狀、圓形形狀、橢圓形形狀、錘形、T形及隨機形狀。詳言之，第二內部引線圖案部分I2或第三內部引線圖案部分I3可形成為具有各種形狀的突出圖案，諸如多邊形形狀、圓形形狀、橢圓形形狀、錘形、T形，及具有可變寬度且在不同於該一個方向的方向上延伸的隨機形狀。舉例而言，第二內部引線圖案部分I2及第三內部引線圖案部分I3中的至少一者之一個末端與另一末端可具有不同寬度。第二內部引線圖案部分I2及第三內部引線圖案部分I3之遠離保 護層之另一末端之寬度可大於接近於保護層的該一個末端之寬度。然而，實施例不限於此，且第二內部引線圖案部分I2及第三內部引線圖案部分I3之遠離保護層的另一末端之寬度可小於接近於保護層的該一個末端之寬度。因此，在與第一晶片相比將相對較少數目個端子結合至第二內部引線時，端子與第二內部引線可在大空間中結合，以使得可改良結合效率。
舉例而言，在第二晶片為MLCC晶片時，內部引線圖案部分可具有T形，諸如圖11b之第二內部引線圖案部分I2。
舉例而言，在第二晶片為BGA晶片時，內部引線圖案部分可具有圓形形狀，諸如圖11a之第三內部引線圖案部分I3。或者，在第二晶片為BGA晶片時，內部引線圖案部分可具有半圓形形狀或圓形末端形狀，諸如圖11b之第三內部引線圖案部分I3。
換言之，可確保更高效設計以連接端子寬度比第一晶片(驅動IC)寬且端子數目比第一晶片少的第二晶片(MLCC、BGA，等)。
第一內部引線圖案部分與第一連接部分之形狀可相同。舉例而言，在自頂部檢視時，第一內部引線圖案部分與第一連接部分可具有矩形形狀。在此情況下，第一內部引線圖案部分與第一連接部分之形狀相同意謂第一內部引線圖案部分與第一連接部分在自頂部檢視時具有相同多邊形形狀，且可包括不同大小。
第二內部引線圖案部分與第二連接部分80之形狀可彼此相同或不同。第三內部引線圖案部分與第三連接部分90之形狀可彼此相同或不同。
參考圖11a及圖12a，第二內部引線圖案部分I2在自頂部檢視時可具有多邊形形狀，且第二連接部分在自頂部檢視時可具有圓形形狀。第三內部引線圖案部分I3在自頂部檢視時可具有圓形形狀，且第三連接部分可具有圓形形狀。
參考圖11b及圖12b，第二內部引線圖案部分I2在自頂部檢視時可具有多邊形形狀，且第二連接部分在自頂部檢視時可具有帶有圓形拐角的矩形形狀或橢圓形形狀。第七內部引線圖案部分I7在自頂部檢視 時可具有長半圓圈形狀，且第二連接部分可具有圓形形狀。
第一連接部分70在自頂部檢視時可具有橫向長度與縱向長度(縱橫比)彼此對應或不同的形狀。舉例而言，第一連接部分70在自頂部檢視時可具有橫向長度與縱向長度(縱橫比)對應於彼此的正方形形狀或橫向長度與縱向長度(縱橫比)彼此不同的矩形形狀。
第二連接部分80在自頂部檢視時可具有橫向長度與縱向長度(縱橫比)彼此對應或不同的形狀。舉例而言，第二連接部分80在自頂部檢視時可具有橫向長度與縱向長度(縱橫比)對應於彼此的圓形形狀或橫向長度與縱向長度(縱橫比)彼此不同的橢圓形形狀。
為鄰近第三導電圖案部分CP3之間的間隔的第一間距P1可小於為鄰近第二導電圖案部分CP2之間的間隔的第二間距P2。在此情況下，第一間距及第二間距可指兩個鄰近導電圖案部分之間的平均分離間隔。因此，包括連接至具有大數目個端子的晶片之大數目個內部引線的部分可形成於中間圖案層中，以使得複數個晶片可形成於一個印刷電路板上。
第一間距P1可小於30μm。舉例而言，第一間距可為5μm至25μm。舉例而言，第一間距可為5μm至15μm。
在第一間距P1小於5μm時，在連接至驅動IC之第三導電圖案之間可能發生電短路。在第一間距P1為30μm或更大以便在中間層中形成用於驅動IC之所有第三導電圖案時，可撓性電路板之長度L2可增大，以使得可能難以確保用於在電子裝置中配置諸如電池之額外組件的空間。
第二間距P2可為30μm或更大。舉例而言，第二間距可為30μm至500μm。舉例而言，第二間距可為100μm至300μm。
在第二間距P2小於30μm時，在連接至MLCC或BGA晶片之第二導電圖案之間可能發生電短路。在第二間距P2為300μm或更大以便在上部層中形成用於諸如MLCC或BGA之晶片的所有第二導電圖案時，可撓性電路板之長度L2可能增大，以使得可能難以確保用於在電子裝置中配置諸如電池之額外組件的空間。
因此，有可能防止連接至第一晶片及第二晶片中的每一者的 導電圖案部分之間的信號被干擾，且可改良信號之準確性。
第一開放區OA1中的第一內部引線圖案部分I1之平面區域可對應於或可不同於第一連接部分70。
第一內部引線圖案部分I1之寬度與第一連接部分70之寬度可相同，或可具有在20%內的差異。因此，第一內部引線圖案部分I1與第一連接部分70可穩定地安裝。此外，可改良第一內部引線圖案部分I1與第一連接部分70之間的黏附特性。
第二開放區OA2中的內部引線圖案部分I2及第三內部引線圖案部分I3中的一者之平面區域可對應於或可不同於第二連接部分80。
舉例而言，第二連接部分80之寬度可至少為內部引線圖案部分I2及第三內部引線圖案部分I3中的一者之寬度的1.5倍大。因此，可提供第二連接部分80之寬度以使得可改良第二連接部分80與第二內部引線圖案部分I2及第三內部引線圖案部分I3中的一者之間的黏附特性。
參考圖12a及圖12b，將描述將第一連接部分70及第二連接部分80配置在該實施例之多層可撓性電路板100上。
第一連接部分70可安置於經由第一開放區OA1曝露的第一內部引線圖案部分I1上。舉例而言，第一連接部分70可覆蓋第一內部引線圖案部分I1之頂表面之全部或一部分。
彼此間隔開的複數個第一內部引線圖案部分I1之總數目可對應於第一連接部分70之數目。
舉例而言，參考圖13a及圖13b，在彼此間隔開的複數個第一子第一內部引線圖案部分I1a之數目為九，且彼此間隔開的複數個第三子第一內部引線圖案部分I1c之數目為九時，第一連接部分70之數目可為18，其為第一子第一內部引線圖案部分I1a之數目(其為9)與彼此間隔開的第三子第一內部引線圖案部分I1c之數目(其為9)之總和。
第二連接部分80可安置於經由第二開放區OA2曝露的第二內部引線圖案部分I2及第三內部引線圖案部分I3中的每一者上。舉例而言，第二連接部分80可覆蓋第二內部引線圖案部分I2及第三內部引線圖案 部分I3之頂表面之全部或一部分。
彼此間隔開的複數個第二內部引線圖案部分I2之數目可對應於安置於第三內部引線圖案部分I3上的第二連接部分80之數目及第三連接部分90之數目。
舉例而言，參考圖13a及圖13b，彼此間隔開的第二內部引線圖案部分I2之數目可為二，且安置於第二內部引線圖案部分I2上的第二連接部分80之數目可為二。
彼此間隔開的複數個第三內部引線圖案部分I3之數目可對應於安置於第三內部引線圖案部分I3上的第三連接部分90之數目。
舉例而言，參考圖13a及圖13b，彼此間隔開的第三內部引線圖案部分I3之數目可為三，且安置於第三內部引線圖案部分I3上的第三連接部分90之數目可為三。
第二連接部分80及第三連接部分90中的每一者可大於第一連接部分70。由於經由第二開放區曝露的第二內部引線圖案部分I2或第三內部引線圖案部分I3之寬度大於經由第一開放區曝露的第一內部引線圖案部分I1之寬度，因此第二連接部分80及第三連接部分90中的每一者可大於第一連接部分70。
參考圖13a及圖13b，將描述將第一晶片C1以及第二晶片C2配置在該實施例之多層可撓性印刷電路板100上。
第一晶片C1可安置於第一連接部分70上。
第二晶片C2可安置於第二連接部分80上。
為了防止諸如信號干擾之問題、諸如斷開連接之故障及由熱造成的故障，第一晶片C1與第二晶片C2可在豎直方向上彼此間隔開預定距離而不在豎直方向重疊。
根據該實施例之多層可撓性印刷電路板100可實施三層中具有精細間距的導電圖案部分，以使得多層可撓性印刷電路板100可適合於具有高解析度顯示單元之電子裝置。
此外，由於根據該實施例之多層可撓性印刷電路板100為可 撓性的、大小上小且厚度上薄，因此多層可撓性印刷電路板100可用於各種電子裝置中。
舉例而言，參考圖14，根據該實施例之多層可撓性印刷電路板100可用於邊緣顯示器，因為邊框可減小。
舉例而言，參考圖15，根據該實施例之多層可撓性印刷電路板100可包括於彎曲可撓性電子裝置中。因此，包括多層可撓性印刷電路板100之觸控裝置可為可撓性觸控裝置。因此，使用者可藉由手彎曲或彎折該裝置。此類可撓性觸控窗口可應用於可佩戴觸控件等。
舉例而言，參考圖16a、圖16b及圖16c，根據該實施例之多層可撓性印刷電路板100可應用於使用可摺疊顯示裝置之各種電子裝置。參考圖16a至圖16c，可摺疊覆蓋窗口可在可摺疊顯示裝置中摺疊。可摺疊顯示裝置可包括於各種攜帶型電子產品中。詳言之，可摺疊顯示裝置可包括於行動終端(行動電話)、筆記型電腦(攜帶型電腦)等中。因此，攜帶型電子產品之顯示區域可增大，同時在儲存或轉運期間裝置之大小可減小，以使得可改良便攜性。因此，可改良攜帶型電子產品之使用者的便利性。然而，實施例不限於此，且可摺疊顯示裝置可用於其他電子產品中。
參考圖16a，可摺疊顯示裝置在螢幕區中可包括一個摺疊區。舉例而言，可摺疊顯示裝置在摺疊時可具有C形。換言之，可摺疊顯示裝置之一個末端與同該一個末端相對的另一末端可彼此重疊。在此情況下，該一個末端與另一末端可接近於彼此。舉例而言，該一個末端與另一末端可面向彼此。
參考圖16b，可摺疊顯示裝置在螢幕區中可包括兩個摺疊區。舉例而言，可摺疊顯示裝置在摺疊時可具有G形。換言之，在可摺疊顯示裝置之一個末端與同該一個末端相對的另一末端在對應方向上摺疊時，該一個末端與另一末端可彼此重疊。在此情況下，該一個末端與另一末端可彼此間隔開。舉例而言，該一個末端與另一末端可彼此平行。
參考圖16c，可摺疊顯示裝置在螢幕區中可包括兩個摺疊區。舉例而言，可摺疊顯示裝置在摺疊時可具有S形。換言之，可摺疊顯 示裝置之一個末端與同該一個末端相對的另一末端可在不同方向上摺疊。在此情況下，該一個末端與另一末端可彼此間隔開。舉例而言，該一個末端與另一末端可彼此平行。
此外，儘管未在圖式中展示，但根據該實施例之多層可撓性電路板100可應用於可捲曲顯示器。
參考圖17，根據該實施例之多層可撓性印刷電路板100可包括於包括曲線顯示器的各種可佩戴觸控裝置中。因此，包括根據該實施例的多層可撓性印刷電路板100之電子裝置可具有纖薄、小型化或輕質組態。
參考圖18，根據該實施例之多層可撓性印刷電路板100可用於具有顯示部分之各種電子裝置中，諸如TV、監視器及筆記型電腦。
然而，實施例不限於此，且根據該實施例之多層可撓性電路板100可用於具有平坦或曲線顯示部分之各種電子裝置中。
儘管已參考實施例之數個說明性實施例描述實施例，但應理解，可由熟習此項技術者設計將屬於本發明原理之精神及範疇內的眾多其他修改及實施例。更特定言之，可能存在在本發明、圖式及所附申請專利範圍之範疇內的主題組合配置之組成部分及/或配置的各種變化及修改。除組件部分及/或配置之變化及修改之外，替代性使用對於熟習此項技術者亦將為顯而易見的。
60:電池
100:多層可撓性印刷電路板
C1:第一晶片
C2:第二晶片
C2a:第一子第二晶片
C2b:第二子第二晶片
L2:可撓性電路板之長度

Claims (20)

  1. 一種可撓性電路板，其包含：一第一基板；一第二基板，其安置於該第一基板上且包括一開口；一第一導電圖案部分，其安置於該第一基板之一底表面上；一第二導電圖案部分，其安置於該第二基板之一頂表面上；一第三導電圖案部分，其安置在該第一基板與該第二基板之間；以及一上部保護層，其部分地安置於該第二導電圖案部分上且包括一第一開放區，其中該第三導電圖案部分包括：一第一內部引線圖案部分，其安置於該第二基板之該開口中，並在一豎直方向與該第二導電圖案不重疊；以及一第一延伸圖案部分，其連接至該第一內部引線圖案部分，其中該第一內部引線圖案部分通過該第二基板的該開口及該上部保護層的該第一開放區而曝露於該可撓性電路板的一外部，其中該第二導電圖案部分包括：一第二內部引線圖案部分，其安置於該上部保護層之該第一開放區中；以及一第二延伸圖案部分，其連接至該第二內部引線圖案部分，且其中該第一內部引線圖案部分之一全部數目大於該第二內部引線圖案部分之一全部數目，其中該上部保護層的該第一開口區與該第二基板的該開口在該豎直方向重疊，且該第一開放區的一寬度大於該第二基板的該開口的一寬度。
  2. 如請求項1之可撓性電路板，其中該第一內部引線圖案部分之一寬度小於該第二內部引線圖案部分之一寬度。
  3. 如請求項1之可撓性電路板，其中該第一延伸圖案部分之一寬度小於該第二延伸圖案部分之一寬度。
  4. 如請求項2之可撓性電路板，其中該等第一內部引線圖案部分之間的一 間距小於該等第二內部引線圖案部分之間的一間距。
  5. 如請求項3之可撓性電路板，其中第一延伸圖案部分之間的一間距小於第二延伸圖案部分之間的一間距。
  6. 如請求項1之可撓性電路板，其中該第一導電圖案部分至該第三導電圖案部分中的至少一者包括：一導電圖案層；以及一鍍層，其安置於該導電圖案層上且包括錫，其中該第一至第三導電圖案部分中的至少一個的鍍層包括一第一鍍層安置於該導電圖案層上；以及一第二鍍層安置於該第一鍍層上。
  7. 如請求項6之可撓性電路板，其中該第一導電圖案部分至該第三導電圖案部分中的該至少一者之該導電圖案層包括：一第一導電圖案，其包括鎳及鉻；一第二導電圖案，其安置於該第一導電圖案上且包括銅；以及一第三導電圖案，其安置於該第二導電圖案上且包括銅。
  8. 如請求項1之可撓性電路板，其進一步包含：至少一個第一通孔，其通過該第一基板且將該第一導電圖案部分連接至該第三導電圖案部分；以及至少一個第二通孔，其通過該第二基板且連接該第二導電圖案部分與該第三導電圖案部分，其中該第一通孔及該第二通孔中的每一者包括：一第一通孔層，其安置於穿過該第一基板或該第二基板形成的一介層孔之一內壁上且包括鈀；以及一第二通孔層，其安置於該第一通孔層中以填充該介層孔，且包括銅。
  9. 如請求項1之可撓性電路板，其中該第一基板之一厚度比該第二基板之一厚度厚。
  10. 如請求項7之可撓性電路板，其進一步包含一下部保護層，該下部保護層部分地安置於該第一導電圖案部分之下且包括一第三開放區， 其中該第一導電圖案部分包括經由該第三開放區曝露的第一外部引線圖案部分及第二外部引線圖案部分，且一第三延伸圖案部分，其連接至該第一及第二外部引線圖案部分。
  11. 如請求項1之可撓性電路板，其中該第二導電圖案部分進一步包括經由該上部保護層之一第二開放區曝露的一第三內部引線圖案部分，且該等第二內部引線圖案部分與該等第三內部引線圖案部分之一總數目小於該等第一內部引線圖案部分之該數目。
  12. 如請求項6之可撓性電路板，其中該第三導電圖案部分的該第一內部引線圖案部分包括該導電圖案層、該第一鍍層及該第二鍍層，以及其中該第一延伸圖案部分包括該導電圖案層，其中該第一延伸圖案部的該導電圖案層被該第二基板覆蓋。
  13. 如請求項6之可撓性電路板，其中該第二導電圖案部分的該第二內部引線圖案部分包括該導電圖案層、該第一鍍層及該第二鍍層，以及其中該第二延伸圖案部分包括該導電圖案層，其中該第二延伸圖案部分的該導電圖案層被該上部保護層覆蓋。
  14. 如請求項6之可撓性電路板，其中該第二導電圖案部分的該第二內部引線圖案部分包括該導電圖案層、該第一鍍層及該第二鍍層，以及其中該第二延伸圖案部分包括該導電圖案層及該第一鍍層，其中該第二延伸圖案部分的該第一鍍層被該上部保護層覆蓋。
  15. 如請求項10之可撓性電路板，其中該第一導電圖案部分的該第一及第二外部引線圖案部分中的每一個包括該導電圖案層、該第一鍍層及該第二鍍層，以及其中該第三延伸圖案部分包括該導電圖案層，其中該第三延伸圖案部的該導電圖案層被該下部保護層覆蓋。
  16. 如請求項10之可撓性電路板，其中該第一導電圖案部分的該第一及第二外部引線圖案部分中的每一個包括該導電圖案層、該第一鍍層及該第二鍍層，以及其中該第三延伸圖案部分包括該導電圖案層及該第一鍍層， 其中該第三延伸圖案部的該第一鍍層被該下部保護層覆蓋。
  17. 一種包含一可撓性電路板之晶片封裝，其中該可撓性電路板包括：一第一基板；一第二基板，其安置於該第一基板上且包括一開口；一第一導電圖案部分，其安置於該第一基板之一底表面上；一第二導電圖案部分，其安置於該第二基板之一頂表面上；一第三導電圖案部分，其安置在該第一基板與該第二基板之間；以及一上部保護層，其部分地安置於該第二導電圖案部分上且包括一第一開放區，該第三導電圖案部分包括：一第一內部引線圖案部分，其安置於該第二基板之該開口中，並在一豎直方向與該第二導電圖案不重疊；以及一第一延伸圖案部分，其連接至該第一內部引線圖案部分，其中該第一內部引線圖案部分通過該第二基板的該開口及該上部保護層的該第一開放區而曝露於該可撓性電路板的一外部，其中該第二導電圖案部分包括：至少一個第二內部引線圖案部分，其安置於該上部保護層之該第一開放區中；以及一第二延伸圖案部分，其連接至該第二內部引線圖案部分，一第一連接部分及一第一晶片安置於該第一內部引線圖案部分上，一第二連接部分及一第二晶片安置於該第二內部引線圖案部分上，且其中包括在該第一晶片中的端子之一全部數目大於包括在該第二晶片中的端子之一全部數目，其中該上部保護層的該第一開口區與該第二基板的該開口在該豎直方向重疊，且該第一開放區的一寬度大於該第二基板的該開口的一寬度。
  18. 如請求項17之晶片封裝，其中該第一晶片包括一驅動IC晶片，且該第二晶片包括一二極體晶片、一電源供應器IC晶片、一觸摸感測器IC晶片、一MLCC晶片、一BGA晶片及一晶片電容器中的至少一者。
  19. 如請求項17之晶片封裝，其中該第二導電圖案部分進一步包括經由該上部保護層之一第二開放區曝露的一第三內部引線圖案部分，一第三連接部分及一第三晶片安置於該第三內部引線圖案部分上，且包括在該第二晶片及該第三晶片中的端子之一總數目大於包括在該第一晶片中的端子之該數目。
  20. 一種電子裝置，其包含：一可撓性電路板，其包括：一第一基板；一第二基板，其安置於該第一基板上且包括一開口；一第一導電圖案部分，其安置於該第一基板之一底表面上；一第二導電圖案部分，其安置於該第二基板之一頂表面上；一第三導電圖案部分，其安置在該第一基板與該第二基板之間；一上部保護層，其部分地安置於該第二導電圖案部分上且包括第一開放區及第二開放區；以及一下部保護層，其部分地安置於該第一導電圖案部分之下且包括一第三開放區，其中該第三導電圖案部分包括：一第一內部引線圖案部分，其安置於該第二基板之該開口中，並在一豎直方向與該第二導電圖案不重疊；以及一第一延伸圖案部分，其連接至該第一內部引線圖案部分，其中該第一內部引線圖案部分通過該第二基板的該開口及該上部保護層的該第一開放區而曝露於該可撓性電路板的一外部，其中該第二導電圖案部分包括：一第二內部引線圖案部分，其安置於該上部保護層之該第一開放區中；一第三內部引線圖案部分，其安置於該上部保護層之該第二開放區上；以及一第二延伸圖案部分，其連接至該第二內部引線圖案部分及該第三內部引線圖案部分中的至少一者， 該第一導電圖案部分包括經由該第三開放區曝露的第一外部引線圖案部分及第二外部引線圖案部分，且第一內部引線圖案部分之一全部數目大於第二內部引線圖案部分之一全部數目；，其中該上部保護層的該第一開口區與該第二基板的該開口在該豎直方向重疊，且該第一開放區的一寬度大於該第二基板的該開口的一寬度一顯示面板，其連接至該第一外部引線圖案部分；以及一主板，其連接至該第二外部引線圖案部分。
TW108132602A 2018-09-12 2019-09-10 可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置 TWI815963B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0109253 2018-09-12
KR1020180109253A KR102679250B1 (ko) 2018-09-12 2018-09-12 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스

Publications (2)

Publication Number Publication Date
TW202023333A TW202023333A (zh) 2020-06-16
TWI815963B true TWI815963B (zh) 2023-09-21

Family

ID=69719847

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108132602A TWI815963B (zh) 2018-09-12 2019-09-10 可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置

Country Status (5)

Country Link
US (1) US11089682B2 (zh)
JP (1) JP7431537B2 (zh)
KR (1) KR102679250B1 (zh)
CN (1) CN110896591B (zh)
TW (1) TWI815963B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10321562B2 (en) 2016-07-22 2019-06-11 Lg Innotek Co., Ltd Flexible circuit board, COF module and electronic device comprising the same
JP2020112647A (ja) * 2019-01-10 2020-07-27 株式会社ジャパンディスプレイ 表示装置
CN115332785A (zh) * 2020-04-14 2022-11-11 荣耀终端有限公司 一种天线装置和电子设备
JP2022039765A (ja) * 2020-08-28 2022-03-10 キオクシア株式会社 プリント配線板、メモリシステム、およびプリント配線板の製造方法
CN112002246B (zh) * 2020-09-28 2022-04-29 武汉天马微电子有限公司 显示面板及显示装置
KR20220064598A (ko) * 2020-11-12 2022-05-19 엘지이노텍 주식회사 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
TWI766532B (zh) * 2021-01-06 2022-06-01 南茂科技股份有限公司 可撓性線路基板
CN116416857A (zh) * 2021-12-31 2023-07-11 华为技术有限公司 显示模组及电子设备
KR20230111969A (ko) * 2022-01-19 2023-07-26 엘지이노텍 주식회사 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
TWI815596B (zh) * 2022-08-09 2023-09-11 陳旭東 加成法細線路電路板製造方法
TWI833444B (zh) * 2022-11-14 2024-02-21 南茂科技股份有限公司 薄膜覆晶封裝結構
CN118741837A (zh) * 2023-03-28 2024-10-01 鹏鼎控股(深圳)股份有限公司 可挠式线路基板与折叠型线路板
TWI845252B (zh) * 2023-04-12 2024-06-11 頎邦科技股份有限公司 半導體封裝構造及其晶片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145584A1 (en) * 2003-12-26 2007-06-28 Mitsui Mining & Smelting Co., Ltd. Printed wiring board, method for manufacturing same, and circuit device
US20110024160A1 (en) * 2009-07-31 2011-02-03 Clifton Quan Multi-layer microwave corrugated printed circuit board and method
US20120241205A1 (en) * 2011-03-23 2012-09-27 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
TW201404250A (zh) * 2012-06-07 2014-01-16 Tatsuta Densen Kk 屏蔽膜及屏蔽印刷電路板
CN107950081A (zh) * 2015-09-10 2018-04-20 株式会社电装 印刷电路板的制造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131516A (en) * 1977-07-21 1978-12-26 International Business Machines Corporation Method of making metal filled via holes in ceramic circuit boards
JPH07273465A (ja) * 1994-03-30 1995-10-20 Ibiden Co Ltd 多層プリント配線板及びその製造方法
SG75841A1 (en) * 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
JP2000091368A (ja) * 1998-09-11 2000-03-31 Sony Corp 半導体素子の製造方法および半導体素子
US20030155247A1 (en) * 2002-02-19 2003-08-21 Shipley Company, L.L.C. Process for electroplating silicon wafers
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US7084509B2 (en) * 2002-10-03 2006-08-01 International Business Machines Corporation Electronic package with filled blinds vias
JP4113767B2 (ja) 2002-12-10 2008-07-09 シャープ株式会社 配線基板およびこれを有する電子回路素子、並びに表示装置
JP2005150553A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2005150552A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4647914B2 (ja) * 2004-01-07 2011-03-09 川崎重工業株式会社 アーク溶接方法およびアーク溶接装置
CN1994033A (zh) * 2004-07-29 2007-07-04 三井金属矿业株式会社 印刷电路板、其制造方法及半导体装置
JP2007134364A (ja) * 2005-11-08 2007-05-31 Hitachi Cable Ltd 多層配線基板の製造方法及び多層配線基板並びにそれを用いた電子装置
JP4798432B2 (ja) * 2005-11-21 2011-10-19 ミネベア株式会社 面状照明装置
TWI336608B (en) * 2006-01-31 2011-01-21 Sony Corp Printed circuit board assembly and method of manufacturing the same
JP5089451B2 (ja) * 2008-03-19 2012-12-05 古河電気工業株式会社 コネクタ用金属材料およびその製造方法
FI122216B (fi) * 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
KR20110074135A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 내장 회로 기판을 구비한 시스템 인 패키지
US8710680B2 (en) * 2010-03-26 2014-04-29 Shu-Ming Chang Electronic device package and fabrication method thereof
US8970781B2 (en) * 2010-05-20 2015-03-03 Lg Innotek Co., Ltd. Camera module having MEMS actuator, connecting method for shutter coil of camera module and camera module manufactured by the same method
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
US8698269B2 (en) * 2011-02-28 2014-04-15 Ibiden Co., Ltd. Wiring board with built-in imaging device and method for manufacturing same
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
CN103563498B (zh) * 2011-05-13 2016-07-06 揖斐电株式会社 电路板及其制造方法
US8908387B2 (en) * 2011-10-31 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US9215805B2 (en) * 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US9111464B2 (en) * 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
US9595526B2 (en) 2013-08-09 2017-03-14 Apple Inc. Multi-die fine grain integrated voltage regulation
KR102235489B1 (ko) * 2014-08-14 2021-04-02 삼성전자주식회사 인쇄 회로 기판 및 이를 이용한 반도체 패키지
JP6550260B2 (ja) * 2015-04-28 2019-07-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP6534602B2 (ja) * 2015-11-17 2019-06-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2017195261A (ja) * 2016-04-20 2017-10-26 イビデン株式会社 インターポーザ及びインターポーザの製造方法
KR20170135601A (ko) 2016-05-31 2017-12-08 엘지디스플레이 주식회사 칩이 실장된 인쇄 회로 필름 및 이를 포함하는 표시장치
JP6756538B2 (ja) * 2016-08-03 2020-09-16 株式会社ジャパンディスプレイ 表示装置
US9960328B2 (en) * 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR101983186B1 (ko) 2016-12-16 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR102400534B1 (ko) 2016-12-28 2022-05-20 삼성전기주식회사 팬-아웃 반도체 패키지 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145584A1 (en) * 2003-12-26 2007-06-28 Mitsui Mining & Smelting Co., Ltd. Printed wiring board, method for manufacturing same, and circuit device
US20110024160A1 (en) * 2009-07-31 2011-02-03 Clifton Quan Multi-layer microwave corrugated printed circuit board and method
US20120241205A1 (en) * 2011-03-23 2012-09-27 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
TW201404250A (zh) * 2012-06-07 2014-01-16 Tatsuta Densen Kk 屏蔽膜及屏蔽印刷電路板
CN107950081A (zh) * 2015-09-10 2018-04-20 株式会社电装 印刷电路板的制造方法

Also Published As

Publication number Publication date
US20200084888A1 (en) 2020-03-12
US11089682B2 (en) 2021-08-10
CN110896591A (zh) 2020-03-20
JP7431537B2 (ja) 2024-02-15
KR102679250B1 (ko) 2024-06-28
JP2020043343A (ja) 2020-03-19
KR20200030411A (ko) 2020-03-20
TW202023333A (zh) 2020-06-16
CN110896591B (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
TWI815963B (zh) 可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置
KR102475251B1 (ko) 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
CN115066085B (zh) 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备
CN110637506B (zh) 膜上多合一芯片用柔性电路板、包括其的芯片封装及包括其的电子装置
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
KR102430863B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR102438205B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
CN111034374A (zh) 柔性电路板及其制造方法
KR102374299B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR20190054500A (ko) 통합형 연성 회로기판 및 이를 포함하는 칩 패키지