CN111034374A - 柔性电路板及其制造方法 - Google Patents

柔性电路板及其制造方法 Download PDF

Info

Publication number
CN111034374A
CN111034374A CN201880054664.2A CN201880054664A CN111034374A CN 111034374 A CN111034374 A CN 111034374A CN 201880054664 A CN201880054664 A CN 201880054664A CN 111034374 A CN111034374 A CN 111034374A
Authority
CN
China
Prior art keywords
plating layer
gold plating
terminal portion
circuit board
flexible circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880054664.2A
Other languages
English (en)
Inventor
金弘万
金江东
曺沅兑
徐德栽
金正燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stemco Co Ltd
Original Assignee
Stemco Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stemco Co Ltd filed Critical Stemco Co Ltd
Publication of CN111034374A publication Critical patent/CN111034374A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种柔性电路板，包括：基膜，定义有第1元件安装部以及第2元件安装部；线路图案，作为在上述基膜上分别向上述第1元件安装部以及上述第2元件安装部延长形成的线路图案，上述线路图案包括上述第1元件安装部内的第1端子部以及上述第2元件安装部内的第2端子部；以及，第1镀金层，形成于上述第2端子部上；其中，上述第1镀金层包括金属纯镀金层，在上述第1端子部上不形成上述第1镀金层。

Description

柔性电路板及其制造方法
技术领域
本发明涉及一种柔性电路板及其制造方法。尤其涉及一种包括定义有被动元件安装部以及半导体元件安装部的基膜的柔性电路板。
背景技术
近年来伴随电子设备的小型化趋势，利用柔性电路板的薄膜覆晶(Chip On Film:COF)封装技术被越来越广泛使用。利用柔性电路板的COF封装技术能够被适用于如液晶显示装置(Liquid Crystal Display；LCD)、有机发光二极管(Organic Light EmittingDiode)显示装置等平板显示装置(Flat Panel Display；FPD)中。
在如上所述的柔性电路板上，将安装用于向上述平板显示装置提供驱动信号的半导体元件以及与上述半导体元件连接的被动元件。半导体元件以及被动元件被接合到柔性电路板上的方式能够互不相同。具体来讲，被动元件能够通过如焊料等单独的接合方式安装，而半导体元件能够通过如倒装芯片接合(flip chip bonding)等方式直接接触安装。
发明内容
发明所要解决的问题
本发明要解决的技术课题在于提供一种半导体元件以及被动元件通过不同的方式接合的柔性电路板。
本发明要解决的另一技术课题在于提供一种半导体元件以及被动元件通过不同的方式接合的柔性电路板的制造方法。
本发明的技术课题并不局限于上述技术课题，相关从业人员将能够通过下述记载明确理解未被提及的其他技术课题。
用于解决问题的方案
为了达成如上所述的技术课题，适用本发明之一实施例的柔性电路板，包括：基膜，定义有第1元件安装部以及第2元件安装部；线路图案，作为在上述基膜上分别向上述第1元件安装部以及上述第2元件安装部延长形成的线路图案，上述线路图案包括上述第1元件安装部内的第1端子部以及上述第2元件安装部内的第2端子部；以及，第1镀金层，形成于上述第2端子部上；其中，上述第1镀金层包括金属纯镀金层，在上述第1端子部上不形成上述第1镀金层。
在适用本发明的几个实施例中，还能够包括：第2镀金层，形成于上述第1端子部上；其中，上述线路图案包括铜，上述第2镀金层包括铜-金属合金层。
在适用本发明的几个实施例中，上述第1镀金层，还能够包括：铜-金属合金层，形成于上述金属纯镀金层的下部。
在适用本发明的几个实施例中，还能够包括：保护层，形成于上述线路图案上；其中，上述线路图案，包括：连接线路，对上述第1端子部以及上述第2端子部进行连接；此外，上述保护层，对上述连接线路进行覆盖。
在适用本发明的几个实施例中，还能够包括：中间镀金层，形成于上述保护层与上述连接线路之间；其中，上述中间镀金层，包括金属纯镀金层或铜-金属合金层。
在适用本发明的几个实施例中，上述保护层的边界能够与上述第1端子部的接合端子或上述第2端子部的接合端子间隔100μm以上。
在适用本发明的几个实施例中，还能够包括：焊料，形成于上述第1端子部上；第1元件，与上述焊料接合；以及，第2元件，与上述第2端子部接合；其中，上述第2元件与上述线路图案倒装芯片接合(flip chip bonding)。
在适用本发明的几个实施例中，上述第1元件能够包括被动元件，而上述第2元件能够包括半导体元件。
在适用本发明的几个实施例中，上述金属纯镀金层，能够包括锡、金、钯、镍、铬中的至少一种以上。
为了达成如上所述的技术课题，适用本发明之一实施例的柔性电路板的制造方法，包括：提供定义有第1元件安装部以及第2元件安装部的基膜的步骤；在上述基膜上形成分别向上述第1元件安装部以及上述第2元件安装部延长的线路图案的步骤，上述线路图案包括上述第1元件安装部内的第1端子部以及上述第2元件安装部内的第2端子部；以及，在上述第2端子部上形成包括金属纯镀金层的第1镀金层，在上述第1端子部上以回熔焊接(reflow)的方式安装通过焊料接合的第1元件，并在上述第1端子部上安装半导体元件的步骤。
在适用本发明的几个实施例中，还能够包括：在上述第1端子部上形成第2镀金层的步骤；其中，上述第2镀金层包括铜-金属合金层。
在适用本发明的几个实施例中，形成上述第1镀金层的步骤，还能够包括：在除上述第1端子部以及上述第2端子部之外的上述线路图案上也形成上述第1镀金层的步骤。
在适用本发明的几个实施例中，以回熔焊接方式安装上述第1元件的步骤，能够包括：对上述第1元件安装部进行局部热处理的步骤。
在适用本发明的几个实施例中，对上述第1元件安装部进行局部热处理的步骤，能够包括：利用热风、激光、光、热板中的某一个进行热处理的步骤。
在适用本发明的几个实施例中，在形成上述第1镀金层之后，还能够包括：在上述线路图案上形成保护层的步骤。
在适用本发明的几个实施例中，形成上述第1镀金层的步骤，还能够包括：在上述线路图案上形成上述保护层之后形成的步骤。
在适用本发明的几个实施例中，在上述第2端子部上形成上述第1镀金层的步骤，能够包括：在覆盖上述第2端子部的铜-金属合金层上形成上述第1镀金层的步骤。
本发明的其他具体事项，包含于详细的说明以及附图中。
发明效果
适用本发明之实施例的柔性电路板，在基膜上包括用于半导体元件以及被动元件的接合的不同安装区域，从而能够确保安装到柔性电路板上的半导体元件以及被动元件的接合性。
本发明的效果并不局限于上述效果，相关从业人员将能够通过权利要求书中的记载明确理解未被提及的其他效果。
附图说明
图1是适用本发明之几个实施例的柔性电路板的上侧面图。
图2是按照图1中的A-A’以及B-B’进行切割图示的适用本发明之几个实施例的柔性电路板的截面图。
图3是按照图1中的A-A’以及B-B’进行切割图示的适用本发明之另几个实施例的柔性电路板的截面图。
图4是按照图1中的A-A’以及B-B’进行切割图示的适用本发明之几个实施例的柔性电路板的截面图。
图5是按照图1中的A-A’以及B-B’进行切割图示的适用本发明之几个实施例的柔性电路板的截面图。
图6至图8是用于对适用本发明之几个实施例的柔性电路板的制造方法进行说明的中间步骤示意图。
图9是用于对适用本发明之几个实施例的柔性电路板的制造方法进行说明的中间步骤示意图。
图10是用于对适用本发明之几个实施例的柔性电路板的制造方法进行说明的中间步骤示意图。
附图标记说明：
10：基膜
20：线路图案
21、22：端子部
25：连接线路
30、31：第1镀金层
35、55：中间镀金层
40：保护层
50：第2镀金层
100：被动元件安装部
110：被动元件
120：半导体元件
200：半导体元件安装部。
具体实施方式
通过下述结合附图进行说明的实施例，将能够进一步明确理解本发明的优点和特征及其实现方法。此外，本发明并不限定于下面所公开的实施例，还能够以多种不同的形态实现，下述实施例只是为了更加完整地公开本发明并向具有本发明所属技术领域之一般知识的人员更加完整地阐述本发明的范畴，本发明应由权利要求书中的范畴做出定义。为了便于更加明确的说明，附图中构成要素的尺寸以及相对尺寸可能会被夸大表示。在整个说明书中，相同的参考符号代表相同的构成要素，“和/或”代表所提及的各个项目或一个以上所提及项目的所有组合。
元件(elements)或层位于其他元件或层的“上方(on)”或“上侧(on)”，不仅包括直接位于其他元件或层的上方的情况，还包括在两者之间还包括其他层或其他元件的情况。与此相反，元件“直接位于...上方(directly on)”或“直接位于...上侧”代表两者之间不包括其他元件或层的情况。
作为空间方面的相对性术语，“下方(below)”、“下侧(beneath)”、“下部(lower)”、“上方(above)”、“上部(upper)”等只是用于对附图中所图示的一个元件或构成要素和其他元件或构成要素之间的相关关系进行描述。空间方面的相对性术语除附图中所图示的方向之外，还应理解为包括在使用时或工作时元件之间的相互不同的方向。例如，当对附图中所图示的元件进行反转时，被记载为位于其他元件的“下方(below)”或“下侧(beneath)”的元件可能会位于其他元件的“上方(above)”。因此，作为示例性术语的“上方”有可能包括上方和下方两个方向。元件能够按照不同的方向进行排列，因此空间方面的相对性术语也能够按照排列方向进行解释。
在本说明书中所使用的所有术语只是用于对实施例进行说明，并不是对本发明作出的限制。在本说明书中除非另有说明，否则单数型语句包括复数型含义。在本说明书中所使用的“包含(comprises)”和/或“包括(comprising)”不排除所提及的构成要素之外的一个以上的其他构成要素存在或被追加的情况。
虽然为了描述不同的元件或构成要素而使用第1、第2等术语，但上述元件或构成要素并不受到上述术语的限制。这些术语只是用于对一个元件或构成要素和其他元件或构成要素进行区别。因此，下面所描述的第1元件或构成要素在本发明的技术思想范围之内也有可能是第2元件或构成要素。
除非另有定义，否则在本说明书中所使用的所有术语(包括技术及科学术语)的含义为具有本发明所属领域之一般知识的人员所通常理解的含义。此外除非另有说明，否则通常所使用的已在词典中做出定义的术语不应被过于理想或夸大地解释。
接下来，将参阅图1至图10对适用本发明之实施例的柔性电路板进行说明。
图1是适用本发明之几个实施例的柔性电路板的上侧面图，图2是按照图1中的A-A’以及B-B’进行切割图示的适用本发明之几个实施例的柔性电路板的截面图。
参阅图1以及图2，适用本发明之几个实施例的柔性电路板，能够包括：基膜10；线路图案20；第1镀金层30；以及，保护层40。
基膜10能够由柔性材质构成，通过作为基材包含到柔性电路板中而使得柔性电路板可以被弯曲或折叠。作为基膜10能够使用如聚酰亚胺膜。此外，作为基膜10还能够使用如聚对苯二甲酸乙二醇酯(PET，Polyethylene Terephthalate)膜、聚萘二甲酸乙二醇酯膜、聚碳酸酯膜等绝缘膜或如氧化铝箔等金属箔。在适用本发明之实施例的柔性电路板中，将以基膜10为聚酰亚胺膜的情况为例进行说明。
在基膜10中能够定义被动元件安装部100以及半导体元件安装部200。被动元件安装部100能够是对安装到适用本发明之几个实施例的柔性电路板上的被动元件110进行配置的区域，而半导体元件安装部200能够是对安装到适用本发明之几个实施例的柔性电路板上的半导体元件120进行配置的区域。
具体来讲，安装到被动元件安装部100中的元件能够是如电阻、电容或电感，而安装到半导体元件安装部200中的元件能够是如显示器驱动芯片(DDI，Display Driver IC)。即，显示器驱动芯片(DDI)能够被安装到适用本发明之几个实施例的半导体元件安装部200中，而与显示器驱动芯片(DDI)耦合的被动元件能够被安装到被动元件安装部100中。
图1对在基膜10上分别定义1个被动元件安装部100以及半导体元件安装部200的情况进行了图示，但是本发明并不限定于此。根据适用本发明之几个实施例的柔性电路板的回路构成，在基膜10上定义的被动元件安装部100以及半导体元件安装部200的数量能够随时进行变更。
被动元件安装部100能够是在将被动元件安装到基膜10上时被动元件与基膜10垂直重叠(overlap)的区域。同理，半导体元件安装部200能够是在将半导体元件安装到基膜20上时半导体元件与基膜10垂直重叠的区域。
在基膜10上，能够形成线路图案20。线路图案20形成于基膜10上，能够包括向被动元件安装部100以及半导体元件安装部200内延长的至少一个以上的导线线路。线路图案20能够在被动元件安装部100与半导体元件安装部200之间进行连接。因此，半导体元件安装部200与被动元件安装部100之间的电气信号能够通过线路图案20进行传送。
线路图案20能够包括如铜等导电性物质，但是本发明并不限定于此。具体来讲，线路图案20还能够包括如金、铝等具有导电性的物质。在本说明书中，将以线路图案20包括铜的情况为例进行说明。
包含于线路图案20中的多个导电线路能够在被动元件安装部100的长度方向(图1中的上下方向)上相互间隔一定距离配置，并向被动元件安装部100的宽度方向(图1中的左右方向)延长配置。但这只是示例性内容，与图1中所图示的方式不同，多个导线线路也能够向除被动元件安装部100的宽度方向(图1中的左右方向)之外的其他方向延长。
在图1中示例性地对在被动元件安装部100的两侧配置6个线路图案20并在半导体元件安装部200的两侧配置13个线路图案20的状态进行了图示，但是本发明并不限定于此。线路图案20的数量能够根据柔性电路板以及与其连接的元件的设计随时进行变更。
此外，在图1中示例性地对在被动元件安装部100的两侧分别配置线路图案20的状态进行了图示，但是本发明并不限定于此。线路图案20也能够只配置在被动元件安装部100的一侧。
线路图案20能够包括：第1端子部21，向被动元件安装部100内延长；以及，第2端子部22，向半导体元件安装部200内延长。第1端子部21与第2端子部22能够通过连接线路25进行连接。
第1端子部21能够与基膜10上的被动元件安装部100重叠，而第2端子部22能够与基膜10上的半导体元件安装部200重叠。连接线路25能够不与基膜10上的被动元件安装部100以及半导体元件安装部200重叠。
安装于柔性电路板上的被动元件110能够与线路图案20电气连接。具体来讲，被动元件110能够与第1端子部21电气连接。
同理，安装于柔性电路板上的半导体元件120能够与线路图案20电气连接。具体来讲，半导体元件120能够与第2端子部22电气连接。
在线路图案20上，能够形成第1镀金层30。具体来讲，能够在半导体元件安装部200内的线路图案20上形成第1镀金层30。因此，第1镀金层30能够不在第1端子部21上形成而只对第2端子部22进行覆盖。
在适用本发明的几个实施例中，第1镀金层30能够包括金属纯镀金层。具体来讲，第1镀金层30能够是锡纯镀金层。上述“纯镀金层”是指包含于线路图案20中的金属成分不扩散到第1镀金层30上。例如，当线路图案20包括铜时，第1镀金层30能够不包括铜-金属合金层。
但是本发明并不限定于此，在金属纯镀金层的形成工程中，第1镀金层30也能够包括在金属纯镀金层上有一部分铜扩散的铜-金属镀金层。即，第1镀金层30能够采用在金属纯镀金层的下部形成铜-金属镀金层的结构。
此外，在本实施例中作为第1镀金层30以锡纯镀金层为例进行了说明，但是并不限定于此。第1镀金层30作为线路图案20的表面处理，除了锡之外还能够利用如金、钯、镍、铬等金属材料中的一种或两种以上的合金形成。接下来，将以第1镀金层30为锡纯镀金层的情况为例进行说明。
如图2所示，在适用本发明的几个实施例中，第1镀金层30能够不在被动元件安装部100内形成。这是因为被动元件110和第1端子部21接合的方式与半导体元件120和第2端子部22接合的方式互不相同。具体来讲，被动元件110能够通过焊料115与第1端子部21接合，而半导体元件120能够通过凸块125与第2端子部22上的第1镀金层30接合。
在将被动元件110接合到第1端子部21时，能够在将焊料115配置在被动元件110的端子与第1端子部21之间之后再通过对上述被动元件安装部100执行回熔焊接(reflow)热处理而将被动元件110接合到第1端子部21。此外，上述回熔焊接热处理能够通过向被动元件安装部100的有限区域提供如热风、激光、光等热源而对焊料115进行加热或利用热板进行加热。
与此不同，在将半导体元件120接合到第2端子部22时，能够首先使与半导体元件120的端子接合的凸块125与第1镀金层30接触，接下来通过对上述接触部分进行加热而将半导体元件120安装到第2端子部22。对上述凸块125进行加热时，能够通过回熔焊接(reflow)工程对柔性电路板进行热处理或利用热压接工程进行处理。
如上所述，第2端子部22通过第1镀金层30接合到半导体元件120，从而能够提升半导体元件120与第2端子部22之间的接合性。如上所述，第1镀金层30包括如锡纯镀金层，从而能够提升半导体元件120的凸块125与第1镀金层30之间的接合性。
因此，适用本发明之几个实施例的柔性电路板为了提升与通过凸块125接合的半导体元件120之间的连接性，能够通过在第2端子部22上形成的第1镀金层30减少在将半导体元件120安装到柔性电路板上时发生半导体元件120的连接不良或接合不良的可能性。借此，能够提升柔性电路板的与进行可靠性。
在线路图案20上，能够形成保护层40。保护层40能够在为了被动元件110以及半导体元件120的接合而裸露的线路图案20之外的部分形成。具体来讲，保护层40能够在连接线路25上形成，也能够按照如图2所示的方式在第1端子部21以及第2端子部22的一部分上形成。
保护层40能够包括如柔性的非导电体材质，例如能够包括阻焊剂或覆盖膜。
在图2所图示的柔性电路板中，保护层40能够在线路图案20的正上方形成。其中，在正上方形成能够是指在保护层40与线路图案20之间没有其他构成要素存在，尤其是在保护层40与线路图案20之间能够不形成单独的镀金层。
此外，在适用本发明的几个实施例中，上述保护层40与用于安装上述被动元件110的第1端子部21的连接端子间隔100μm以上为宜。即，保护层40能够与用于对被动元件110以及第1端子部21进行接合的焊料115间隔100μm以上。
此外，保护层40与用于安装半导体元件120的第2端子部22的接触面间隔100μm以上为宜。即，保护层40能够与用于对半导体元件110以及第2端子部22进行接合的凸块125间隔100μm以上。
此时，之所以间隔上述距离，是为了防止在利用液状材料形成保护层40时因为保护层40边缘的液状材料流动的渗出(bleed)现象而导致的在接合部分形成保护层的现象。因此，上述间隔距离能够根据保护层40边缘的物性进行变更，在作为保护层40使用阻焊剂的实施例中间隔100μm以上为宜。
此外，在适用本发明的几个实施例中，与上述名称不同，能够在被动元件安装部100上安装半导体元件并在半导体元件安装部200上安装被动元件。即，在适用本发明的几个实施例中，只要在被动元件安装部100以及半导体元件安装部200中分别安装不同类型的元件即可。
因此，也能够采用与上述说明不同的在安装半导体元件的线路图案的接合部上不形成第1镀金层30而是在安装被动元件的线路图案的接合部上形成第1镀金层30的实施例。
图3是按照图1中的A-A’以及B-B’进行切割图示的适用本发明之另几个实施例的柔性电路板的截面图。
参阅图3，适用本发明之几个实施例的柔性电路板，还能够包括：第2镀金层50，形成于第1端子部21上。
如图3所示，第2镀金层50能够只在第1端子部21上形成而不在第2端子部22上形成。第2镀金层50能够包括如铜-锡合金层。
即，在图3所图示的柔性电路板中，能够在第1端子部21上形成铜-锡合金层，并在第2端子部22上形成锡纯镀金层即第1镀金层30而不是铜-锡合金层。
在最初对第1端子部21的表面进行镀金而形成镀金层时，上述所形成的镀金层能够是锡纯镀金层。接下来在用于将被动元件110安装到被动元件安装部100的回熔焊接工程中，能够通过上述镀金层受热时发生的铜-锡之间的扩散反应而形成铜-锡的第2镀金层50。
在适用本发明的几个实施例中红，第1镀金层30能够是在用于对被动元件110进行接合的回熔焊接工程中不会受到热影响的镀金层。即，因为用于对被动元件110进行接合的回熔焊接工程是在被动元件安装部100中的局部执行，因此第1镀金层30能够维持锡纯镀金层的状态而不变形为铜-锡合金层。
图4是按照图1中的A-A’以及B-B’进行切割图示的适用本发明之几个实施例的柔性电路板的截面图。
参阅图4，适用本发明之几个实施例的柔性电路板，能够包括：中间镀金层35、55，形成于保护层40与线路图案20之间。
在适用本发明的几个实施例中，第1中间镀金层35能够在被动元件安装部100内的第1端子部21上形成。第1中间镀金层35能够介于保护层40与第1端子部21之间。因此，第1中间镀金层35与保护层40或第1中间镀金层35与第1端子部21能够垂直重叠。
此外，在适用本发明的几个实施例中，第2中间镀金层55能够在半导体元件安装部200内的第2端子部22上形成。第2中间镀金层55能够介于保护层40与第2端子部22之间。因此，第2中间镀金层55与保护层40或第2中间镀金层55与第2端子部22能够垂直重叠。
在适用本发明的几个实施例中，第1中间镀金层35与第1镀金层30能够包括实质上相同的组成。具体来讲，第1中间镀金层35以及第1镀金层30能够包括锡纯镀金层。
与此相反，第2中间镀金层55以及第2镀金层50能够包括互不相同的组成。具体来讲，第2中间镀金层55能够包括锡纯镀金层，而与此相反，第2镀金层50能够包括铜-锡合金层。
之所以在第1中间镀金层35以及第2中间镀金层55中包括锡纯镀金层，是因为在用于将被动元件110安装到被动元件安装部100上的回熔焊接工程中，第1中间镀金层35以及第2中间镀金层55的热接触会被保护层40阻隔。因此，第1中间镀金层35以及第2镀金层55能够包括不会因为热而导致铜扩散的锡纯镀金层。
此外，为了使第1中间镀金层35以及第2中间镀金层55包括锡纯镀金层，能够在线路图案20上形成第1至第2镀金层30、50以及第1至第2中间镀金层35、55并在第1中间镀金层35以及第2中间镀金层55上形成保护层40，然后通过对第2镀金层50执行回熔焊接工程而对被动元件110进行接合。
图5是按照图1中的A-A’以及B-B’进行切割图示的适用本发明之几个实施例的柔性电路板的截面图。
参阅图5，适用本发明之几个实施例的柔性电路板，能够包括：第3中间镀金层36以及第4中间镀金层56；以及，第1镀金层，形成于第4中间镀金层56上。
第3中间镀金层36能够包括与第2镀金层50实质上相同的物质。具体来讲，第3中间镀金层36以及第2镀金层50能够包括铜-锡合金层。
第3中间镀金层36能够在被动元件安装部100内的第1端子部21上形成。第3中间镀金层36能够介于保护层40与第1端子部21之间。因此，第3中间镀金层36与保护层40或第3中间镀金层36与第1端子部21能够垂直重叠。
第4中间镀金层56能够包括与第3中间镀金层36实质上相同的物质。具体来讲，第4中间镀金层56能够包括铜-锡合金层。
第1镀金层31能够形成于第4中间镀金层56上。即，第4中间镀金层56能够介于第1镀金层31与第2端子部22之间。第1镀金层31能够包括锡纯镀金层。
之所以使包括铜-锡合金层的第3中间镀金层36以及第4中间镀金层56介于保护层40或第1镀金层31与线路图案20之间，是因为在线路图案20上形成锡纯镀金层之后对被动元件110进行接合时是通过回熔焊接工程形成第2镀金层50、第3中间镀金层36以及第4镀金层56并在第4镀金层56上形成锡纯镀金层即第1镀金层31。
虽然形成了第4中间镀金层56，但是如上所述，因为半导体元件120的接合部是通过锡纯镀金层即第1镀金层31以及凸块125进行接合，因此仍然能够维持接合性。
图6至图8是用于对适用本发明之几个实施例的柔性电路板的制造方法进行说明的中间步骤示意图。图6至图8与图2至图5所图示的适用本发明的几个实施例类似，将对沿着图1中的A-A’、B-B’进行切割图示的情况进行说明。
参阅图6，在基膜10上形成线路图案20。形成线路图案20的方式，能够包括在基膜10的一侧面形成金属箔层之后进行蚀刻并形成图案的光刻法，或在形成有底层的基膜10上形成光致抗蚀图案并在光致抗蚀图案之间利用导电物质进行电解镀金之后去除光致抗蚀图案以及底层而形成线路图案20的半加成方式，或利用导电浆料印刷线路图案20的方式等。
形成于基膜10上的线路图案20能够在被动元件安装部100与半导体元件安装部200之间进行连接。
参阅图7，在基膜10上形成保护层40。形成保护层40的方式，能够包括利用阻焊剂等液状材料通过印刷法或涂层法形成的方式，或利用覆盖膜通过层压法形成的方式，但是并不限定于此。
保护层40能够以覆盖除第1端子部21以及第2端子部22之外的区域即连接线路25表面的方式形成。
参阅图8，将被动元件110安装到被动元件安装部100。具体来讲，在安装被动元件110时，能够在将焊料115配置在被动元件安装部100内的第1端子部21上之后通过回熔焊接工程将被动元件110接合到第1端子部21。
参阅图2，在半导体元件安装部200上形成第1镀金层30并通过半导体元件120的凸块125对半导体元件120与第1镀金层30进行接合。
在形成第1镀金层30时，例如能够利用锡以电解镀金或无电解镀金方式形成。
图9是用于对适用本发明之几个实施例的柔性电路板的制造方法进行说明的中间步骤示意图。图9是适用图3所图示的实施例的柔性电路板的制造方法，上接图7进行说明。
参阅图9，在线路图案20上形成保护层40之后，在被动元件安装部100以及半导体元件安装部200上形成锡纯镀金层。在利用焊料115将被动元件110安装到锡纯镀金层上之后，通过回熔焊接工程对被动元件110进行接合。通过上述回熔焊接工程，锡纯镀金层能够变形为包括铜-锡合金层的第2镀金层50。
参阅图3，在半导体元件安装部200上通过半导体元件120的凸块125对半导体元件120与第1镀金层30进行接合。
图10是用于对适用本发明之几个实施例的柔性电路板的制造方法进行说明的中间步骤示意图。图10是适用图4所图示的实施例的柔性电路板的制造方法，上接图6进行说明。
参阅图10，以覆盖线路图案20的方式形成镀金层150并在镀金层上形成保护层40。镀金层150能够以覆盖包括第1端子部21、第2端子部22以及连接线路25在内的线路图案20的全部的方式形成。在形成镀金层150时，例如能够利用电解镀金或无电解镀金方式电解形成锡镀金层。
保护层40能够以覆盖连接线路25的方式形成，也能够按照如图10所示的方式以覆盖第1端子部21以及第2端子部22的一部分的方式形成。
参阅图4，在利用焊料115将被动元件110接合到第1端子部21上之后，再利用半导体元件120的凸块125将半导体元件120接合到第2端子部22上。
通过在对被动元件110进行接合时所使用的回熔焊接工程，第1端子部21上的镀金层150能够变换成铜-锡合金层并借此形成第2镀金层50。但是，上述回熔焊接工程只是对被动元件安装部100的局部热处理，因此半导体元件安装部200上的镀金层能够包括锡纯镀金层。此外，与保护层40重叠的第1中间镀金层35以及第2中间镀金层55也能够包括锡纯镀金层。
在上述内容中结合附图对适用本发明的实施例进行了说明，但本发明并不局限于上述实施例，也能够以多种不同的形态制造，具有本发明所属领域之一般知识的人员应理解，在不对本发明的技术思想以及必要特征进行变更的情况下还能够以多种不同的具体形态实施本发明。因此，上面所描述的实施例在所有方面仅为示例性目的而非对本发明做出的限制。

Claims (17)

1.一种柔性电路板，其特征在于，包括：
基膜，定义有第1元件安装部以及第2元件安装部；
线路图案，作为在上述基膜上分别向上述第1元件安装部以及上述第2元件安装部延长形成的线路图案，上述线路图案包括上述第1元件安装部内的第1端子部以及上述第2元件安装部内的第2端子部；以及，
第1镀金层，形成于上述第2端子部上；其中，上述第1镀金层包括金属纯镀金层，
在上述第1端子部上不形成上述第1镀金层。
2.根据权利要求1所述的柔性电路板，其特征在于，还包括：
第2镀金层，形成于上述第1端子部上；
其中，上述线路图案包括铜，
上述第2镀金层包括铜-金属合金层。
3.根据权利要求1所述的柔性电路板，其特征在于：
上述第1镀金层，还包括：铜-金属合金层，形成于上述金属纯镀金层的下部。
4.根据权利要求1所述的柔性电路板，其特征在于，还包括：
保护层，形成于上述线路图案上；
其中，上述线路图案，包括：连接线路，对上述第1端子部以及上述第2端子部进行连接；
上述保护层，对上述连接线路进行覆盖。
5.根据权利要求4所述的柔性电路板，其特征在于，还包括：
中间镀金层，形成于上述保护层与上述连接线路之间；
其中，上述中间镀金层，包括金属纯镀金层或铜-金属合金层。
6.根据权利要求4所述的柔性电路板，其特征在于：
上述保护层的边界与上述第1端子部的接合端子或上述第2端子部的接合端子间隔100μm以上。
7.根据权利要求1所述的柔性电路板，其特征在于，还包括：
焊料，形成于上述第1端子部上；
第1元件，与上述焊料接合；以及，
第2元件，与上述第2端子部接合；其中，上述第2元件与上述线路图案倒装芯片接合。
8.根据权利要求7所述的柔性电路板，其特征在于：
上述第1元件包括被动元件，
上述第2元件包括半导体元件。
9.根据权利要求1所述的柔性电路板，其特征在于：
上述金属纯镀金层，包括锡、金、钯、镍、铬中的至少一种以上。
10.一种柔性电路板的制造方法，其特征在于，包括：
提供定义有第1元件安装部以及第2元件安装部的基膜的步骤；
在上述基膜上形成分别向上述第1元件安装部以及上述第2元件安装部延长的线路图案的步骤，上述线路图案包括上述第1元件安装部内的第1端子部以及上述第2元件安装部内的第2端子部；以及，
在上述第2端子部上形成包括金属纯镀金层的第1镀金层，
在上述第1端子部上以回熔焊接的方式安装通过焊料接合的第1元件，
并在上述第2端子部上安装半导体元件的步骤。
11.根据权利要求10所述的柔性电路板的制造方法，其特征在于，还包括：
在上述第1端子部上形成第2镀金层的步骤；
其中，上述第2镀金层包括铜-金属合金层。
12.根据权利要求11所述的柔性电路板的制造方法，其特征在于：
形成上述第1镀金层的步骤，还包括：在除上述第1端子部以及上述第2端子部之外的上述线路图案上也形成上述第1镀金层的步骤。
13.根据权利要求10所述的柔性电路板的制造方法，其特征在于：
以回熔焊接方式安装上述第1元件的步骤，包括：对上述第1元件安装部进行局部热处理的步骤。
14.根据权利要求13所述的柔性电路板的制造方法，其特征在于：
对上述第1元件安装部进行局部热处理的步骤，包括：利用热风、激光、光、热板中的某一个进行热处理的步骤。
15.根据权利要求10所述的柔性电路板的制造方法，其特征在于：
在形成上述第1镀金层之后，还包括：在上述线路图案上形成保护层的步骤。
16.根据权利要求15所述的柔性电路板的制造方法，其特征在于：
形成上述第1镀金层的步骤，还包括：在上述线路图案上形成上述保护层之后形成的步骤。
17.根据权利要求10所述的柔性电路板的制造方法，其特征在于：
在上述第2端子部上形成上述第1镀金层的步骤，包括：
在覆盖上述第2端子部的铜-金属合金层上形成上述第1镀金层的步骤。
CN201880054664.2A 2017-08-23 2018-08-22 柔性电路板及其制造方法 Pending CN111034374A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170106694A KR102123813B1 (ko) 2017-08-23 2017-08-23 연성 회로 기판 및 그 제조 방법
KR10-2017-0106694 2017-08-23
PCT/KR2018/009671 WO2019039867A1 (ko) 2017-08-23 2018-08-22 연성 회로 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN111034374A true CN111034374A (zh) 2020-04-17

Family

ID=65439015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880054664.2A Pending CN111034374A (zh) 2017-08-23 2018-08-22 柔性电路板及其制造方法

Country Status (6)

Country Link
US (1) US11197377B2 (zh)
JP (1) JP7053797B2 (zh)
KR (1) KR102123813B1 (zh)
CN (1) CN111034374A (zh)
TW (1) TWI693866B (zh)
WO (1) WO2019039867A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210044342A (ko) 2019-10-14 2021-04-23 삼성디스플레이 주식회사 회로기판의 제조 방법 및 이를 포함한 표시장치
TWI705748B (zh) * 2019-11-21 2020-09-21 頎邦科技股份有限公司 雙面銅之軟性電路板及其佈線結構

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729439A (en) * 1995-09-18 1998-03-17 Alps Electric Co., Ltd. Printed wiring substrate
CN1522859A (zh) * 2003-02-06 2004-08-25 ������������ʽ���� 喷墨头及其制造方法
US20050133256A1 (en) * 2003-12-19 2005-06-23 Brother Kogyo Kabushiki Kaisha Method for manufacturing a printed circuit board that mounts an integrated circuit device thereon and the printed circuit board
US20060066417A1 (en) * 2004-09-30 2006-03-30 Murata Manufacturing Co., Ltd. Wiring pattern structure of differential transmission paths
KR20070041032A (ko) * 2005-10-13 2007-04-18 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 액정 표시 장치
US20080074855A1 (en) * 2006-09-05 2008-03-27 Hans-Joachim Golberg Circuit arrangement
KR20100084684A (ko) * 2007-11-01 2010-07-27 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US20110261536A1 (en) * 2008-05-21 2011-10-27 Epcos Ag Electronic Component Assembly Comprising a Varistor and a Semiconductor Component
WO2013153717A1 (ja) * 2012-04-12 2013-10-17 日本電気株式会社 電子機器及びその製造方法
WO2017068917A1 (ja) * 2015-10-21 2017-04-27 シャープ株式会社 ガラス配線基板およびパワーモジュール
US20170181286A1 (en) * 2015-12-21 2017-06-22 Intel Corporation Development of the advanced component in cavity technology

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158595A (ja) * 2002-11-06 2004-06-03 Sanyo Electric Co Ltd 回路装置、回路モジュールおよび回路装置の製造方法
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
JP4935139B2 (ja) 2006-03-28 2012-05-23 大日本印刷株式会社 多層プリント配線板
JP2009111307A (ja) 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
KR101116283B1 (ko) * 2009-10-23 2012-03-12 스템코 주식회사 연성 회로 기판, 그 제조 방법 및 그를 포함한 반도체 패키지 및 그 제조 방법
KR101136395B1 (ko) * 2010-05-28 2012-04-18 엘지이노텍 주식회사 매립형 인쇄회로기판 및 그 제조방법
JP2012160310A (ja) * 2011-01-31 2012-08-23 Fujitsu Component Ltd 表面実装部品及び製造方法
JP2011233915A (ja) 2011-07-06 2011-11-17 Panasonic Corp 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2013145847A (ja) * 2012-01-16 2013-07-25 Sumitomo Electric Printed Circuit Inc プリント配線板及び該プリント配線板の製造方法
JP5754464B2 (ja) * 2013-05-21 2015-07-29 株式会社村田製作所 モジュールおよびその製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
TWI566343B (zh) * 2015-10-15 2017-01-11 力成科技股份有限公司 保護片服貼於晶片感應面之晶片封裝構造
KR20170045948A (ko) * 2015-10-20 2017-04-28 삼성전자주식회사 휨 영역을 가지는 인쇄회로기판
US9673148B2 (en) * 2015-11-03 2017-06-06 Dyi-chung Hu System in package

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729439A (en) * 1995-09-18 1998-03-17 Alps Electric Co., Ltd. Printed wiring substrate
CN1522859A (zh) * 2003-02-06 2004-08-25 ������������ʽ���� 喷墨头及其制造方法
US20050133256A1 (en) * 2003-12-19 2005-06-23 Brother Kogyo Kabushiki Kaisha Method for manufacturing a printed circuit board that mounts an integrated circuit device thereon and the printed circuit board
US20060066417A1 (en) * 2004-09-30 2006-03-30 Murata Manufacturing Co., Ltd. Wiring pattern structure of differential transmission paths
KR20070041032A (ko) * 2005-10-13 2007-04-18 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 액정 표시 장치
US20080074855A1 (en) * 2006-09-05 2008-03-27 Hans-Joachim Golberg Circuit arrangement
KR20100084684A (ko) * 2007-11-01 2010-07-27 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US20110261536A1 (en) * 2008-05-21 2011-10-27 Epcos Ag Electronic Component Assembly Comprising a Varistor and a Semiconductor Component
WO2013153717A1 (ja) * 2012-04-12 2013-10-17 日本電気株式会社 電子機器及びその製造方法
WO2017068917A1 (ja) * 2015-10-21 2017-04-27 シャープ株式会社 ガラス配線基板およびパワーモジュール
US20170181286A1 (en) * 2015-12-21 2017-06-22 Intel Corporation Development of the advanced component in cavity technology

Also Published As

Publication number Publication date
JP2020532115A (ja) 2020-11-05
TWI693866B (zh) 2020-05-11
JP7053797B2 (ja) 2022-04-12
KR102123813B1 (ko) 2020-06-18
US11197377B2 (en) 2021-12-07
US20200196453A1 (en) 2020-06-18
TW201914379A (zh) 2019-04-01
KR20190021670A (ko) 2019-03-06
WO2019039867A1 (ko) 2019-02-28

Similar Documents

Publication Publication Date Title
KR102475251B1 (ko) 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
TWI815963B (zh) 可撓性電路板、包括該可撓性電路板之晶片封裝及包括該晶片封裝之電子裝置
US6256877B1 (en) Method for transforming a substrate with edge contacts into a ball grid array
US7985926B2 (en) Printed circuit board and electronic component device
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US6441486B1 (en) BGA substrate via structure
US11197377B2 (en) Flexible circuit board and method for producing same
US8102664B2 (en) Printed circuit board and method of manufacturing the same
KR20090026891A (ko) 배선기판, 이를 갖는 테이프 패키지 및 표시장치, 이의제조방법 및 이를 갖는 테이프 패키지 및 표시장치의제조방법
CN111699759A (zh) 柔性电路板及包括其的电子装置
CN111052880B (zh) 电路板及其制造方法
KR101751390B1 (ko) 연성 회로 기판 및 그 제조 방법
KR20190036636A (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
KR101753685B1 (ko) 연성 회로 기판
KR20180000996A (ko) 연성 회로 기판 및 그 제조 방법
KR101369279B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR20090106777A (ko) 도전성 입자가 부착된 전극을 구비한 연성회로기판 및테이프 캐리어 패키지
JP2022180656A (ja) フレキシブルプリント基板、これを含む電子装置、及びフレキシブルプリント基板の製造方法
CN117939780A (zh) 电路板、电路板组件及其制作方法
KR101575352B1 (ko) 인쇄회로기판 및 그 제조 방법
KR20130092808A (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR20080032442A (ko) 다중 테이프 기판을 구비하는 반도체 패키지 및 그제조방법
US20090034219A1 (en) Electronic Assemblies Without Solder Having Overlapping Components
KR20070021981A (ko) 전자 부품 실장 모듈
KR20120023940A (ko) 아노다이징을 이용한 ｃｏｂ 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20240322