KR20180000996A

KR20180000996A - 연성 회로 기판 및 그 제조 방법

Info

Publication number: KR20180000996A
Application number: KR1020160079454A
Authority: KR
Inventors: 송도균; 최동렬; 최강홍
Original assignee: 스템코 주식회사
Priority date: 2016-06-24
Filing date: 2016-06-24
Publication date: 2018-01-04

Abstract

연성 회로 기판 및 그 제조 방법이 제공된다. 연성 회로 기판은, 베이스 필름, 상기 베이스 필름의 일면 또는 양면 상에 형성된 복수의 도전 패턴, 상기 복수의 도전 패턴의 표면 상에 형성된 제1 도금층, 상기 제1 도금층이 형성된 상기 복수의 도전 패턴을 덮도록 형성된 보호층을 포함하되, 상기 보호층은 상기 복수의 도전 패턴 중 일부를 노출시키는 윈도를 포함한다.

Description

연성 회로 기판 및 그 제조 방법 {FLEXIBLE PRINTED CIRCUIT BOARDS AND THE METHOD FOR MANUFACTURING THE SAME}

본 발명은 연성 회로 기판 및 그 제조 방법에 관한 것이다.

최근 전자 기기에 소형화 추세에 따라 연성 회로 기판을 이용한 칩 온 필름(Chip On Film: COF) 패키지 기술이 사용되고 있다. 연성 회로 기판 및 이를 이용한 COF 패키지 기술은 예를 들어, 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치 등과 같은 평판 표시 장치(Flat Panel Display; FPD)에 이용되는 한편, 반도체 패키지를 형성하는 베이스 회로 기판 또는 인터포저(interposer)로 이용될 수도 있다.

연성 회로 기판 상에 형성된 도전 패턴은 외부 충격이나 부식 물질로부터 보호하기 위해 보호층으로 덮일 수 있다. 한편, 도전 패턴의 일부는 반도체 칩, 전자 소자, 회로 기판 또는 디스플레이 패널과 같은 전자 장치와 전기적으로 연결되는 단자부를 형성하기 위하여 보호층으로부터 노출되도록 가공될 수 있다. 이러한 가공 과정에서, 노출된 도전 패턴의 손상으로 인해 전기적 특성 및 물리적 특성이 저하되는 문제가 있었다.

본 발명이 해결하고자 하는 기술적 과제는 단자부 형성을 위한 가공 과정에서 손상되지 않는 도전 패턴이 형성된 연성 회로 기판을 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는 단자부 형성을 위한 가공 과정에서 도전 패턴이 손상되지 않는 연성 회로 기판의 제조 방법을 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 기판 회로는, 베이스 필름, 상기 베이스 필름의 일면 또는 양면 상에 형성된 복수의 도전 패턴, 상기 복수의 도전 패턴의 표면 상에 형성된 제1 도금층 및 상기 제1 도금층이 형성된 상기 복수의 도전 패턴을 덮도록 형성된 보호층을 포함하되, 상기 보호층은 상기 복수의 도전 패턴 중 일부를 노출시키는 윈도를 포함한다.

본 발명의 몇몇 실시예에서, 상기 윈도를 통해 노출된 복수의 도전 패턴에 대하여, 상기 제1 도금층을 덮도록 형성된 제2 도금층을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 제1 도금층 및 제2 도금층은 구리, 니켈, 금, 팔라듐, 주석 또는 이들의 합금 중 적어도 하나의 서로 다른 물질을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 복수의 도전 패턴과 상기 제1 도금층은 서로 다른 물질을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 도금층 및 제2 도금층은 각각 0.01㎛ 내지 10㎛의 두께로 형성될 수 있다.

본 발명의 몇몇 실시예에서, 상기 베이스 필름을 관통하는 비아를 더 포함하되, 상기 베이스 필름의 양면에 형성된 복수의 도전 패턴은 상기 비아를 통해 서로 연결될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법은, 일면 또는 양면에 복수의 도전 패턴이 형성된 베이스 필름을 제공하고, 상기 복수의 도전 패턴의 표면 상에 제1 도금층을 형성하고, 상기 제1 도금층이 형성된 상기 도전 패턴을 덮도록 보호층과, 상기 보호층을 덮는 레지스트층을 형성하고, 상기 레지스트층과 상기 보호층을 패터닝하여 레지스트 패턴 및 상기 복수의 도전 패턴 중 일부를 노출시키는 윈도를 형성하고, 상기 레지스트층을 제거하는 것을 포함한다.

본 발명의 몇몇 실시예에서, 상기 복수의 도전 패턴 중 일부를 노출시키는 윈도를 형성한 후에, 상기 노출된 도전 패턴의 상기 제1 도금층 상에 제2 도금층을 형성하는 것을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 제1 도금층 또는 제2 도금층을 형성하는 것은, 각각 0.01㎛ 내지 10㎛로 형성하는 것을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 레지스트층은 금속 물질을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 보호층과 상기 레지스트층을 형성하는 것은, 상기 보호층이 상기 베이스 필름에 부착되도록 라미네이팅하는 것을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 양면에 복수의 도전 패턴이 형성된 베이스 필름을 제공하는 것은, 상기 베이스 필름을 관통하는 비아를 통해 상기 복수의 도전 패턴을 전기적으로 연결시키는 것을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 보호층과 상기 레지스트층을 패터닝하는 것은 상기 보호층과 상기 레지스트층을 식각액을 이용하여 에칭하는 것을 포함하고, 상기 제1 도금층은, 상기 식각액에 대하여 내식성을 갖는 물질을 포함할 수 있다.

본 발명의 실시예들에 따른 연성 회로 기판에 따르면, 제조 과정에서 금속 물질을 포함하는 레지스트층의 제거 시, 각각의 도전 패턴 상에 형성된 도금층들에 의해 도전 패턴이 식각되는 것으로부터 보호될 수 있다. 따라서 불필요하게 발생하는 도전 패턴의 식각량을 고려한 식각 마진을 필요로 하지 않아 도전 패턴의 미세화 및 물리적 특성이 보호될 수 있다.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 연성 회로 기판의 단면도이다.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 연성 회로 기판의 제조 방법을 도시한 중간 단계 도면들이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

도 1은 본 발명의 일 실시예에 따른 연성 회로 기판의 단면도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 연성 회로 기판(1)은 베이스 필름(100), 복수의 도전 패턴(110, 115), 제1 도금층(120), 제2 도금층(130) 및 보호층(140)을 포함한다.

베이스 필름(100)은 유연성이 있는 재질로 형성될 수 있으며, 연성 회로 기판(1)에 기재로서 포함되어 연성 회로 기판(1)이 벤딩되거나 접히도록 할 수 있다. 베이스 필름은(20)은 예를 들어, 폴리이미드 필름일 수 있다. 이와 달리, 베이스 필름(20)은 PET 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 또는 절연금속 호일일 수도 있다. 본 발명의 일 실시예에 따른 전자 장치(1)에서, 베이스 필름(20)은 폴리이미드 필름인 것으로 설명한다.

복수의 도전 패턴(110, 115)은 베이스 필름(100) 상에 형성될 수 있다. 도전 패턴(110, 115)은 예를 들어, 일정한 폭을 갖는 띠 형상으로 형성되는 배선 패턴 또는 소정의 면적을 갖는 랜드형 배선 패턴일 수 있다.

도전 패턴(110, 115)은 보호층(140)으로 덮이는 도전 패턴(110)과, 보호층(140)에 형성된 윈도(145)에 의하여 노출되는 도전 패턴(115)을 포함할 수 있다. 보호층(140)에 의하여 덮이는 도전 패턴(110)은 회로 구성 요소 간의 전기적 신호의 전달을 위해 형성된 배선으로 기능할 수 있다. 한편, 윈도(145)에 의해 노출된 도전 배선(115)은 외부의 전자 장치와의 연결되는 단자부일 수 있다.

도전 패턴(110, 115)은 예를 들어, 구리와 같은 도전성 물질을 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다. 구체적으로, 도전 패턴(110, 115)은 금, 알루미늄 등의 전기 전도성을 가진 물질로 이루어질 수 있다.

도전 패턴(110, 115) 상에는 제1 도금층(120)이 형성될 수 있다. 제1 도금층(120)은 도전 패턴(110, 115)의 표면을 따라 형성될 수 있다. 제1 도금층(120)은 이후 도 8과 관련된 연성 회로 기판(1)의 제조 공정에서, 도전 패턴(110, 115)을 식각액으로부터 보호할 수 있다. 따라서 제1 도금층(120)은 도전 패턴(110, 115)을 이루는 물질과 다른 물질을 포함할 수 있으며, 예를 들어, 제1 도금층(120)은 구리, 주석, 니켈, 팔라듐 또는 금 등의 물질 또는 이들의 합금을 포함할 수 있다.

제1 도금층(120)은 예를 들어, 도전 패턴(115) 상에 0.01㎛ 내지 10㎛의 두께로 형성될 수 있으며, 더욱 구체적으로, 제1 도금층(120)은 약 1㎛ 두께로 형성될 수 있다.

제1 도금층(120)은 본 발명의 실시예에 따른 연성 회로 기판(1)의 제조 과정에서, 윈도(145)에 의해 노출되는 도전 패턴(115)이 식각액에 의하여 손상되는 것을 방지할 수 있다. 이와 같은 제1 도금층(120)의 기능에 관하여, 연성 회로 기판(1)의 제조 방법에 관한 설명에서 좀더 자세히 설명하기로 한다.

윈도(145)에 의해 노출되는 도전 패턴(115) 상에는 제2 도금층(130)이 더 형성될 수 있다. 즉, 제2 도금층(130)은 도전 패턴(115)의 표면 상에 형성된 제1 도금층(120)의 표면을 덮도록 형성될 수 있다.

제2 도금층(130)은 제1 도금층(120)과 다른 물질을 포함할 수 있다. 제2 도금층(130)은 예를 들어, 구리, 니켈, 금, 팔라듐, 주석 또는 이들의 합금 중 적어도 하나의 서로 다른 물질을 포함할 수 있다. 만약 제1 도금층(120)이 니켈을 포함하는 경우, 제2 도금층(130)은 금을 포함할 수 있으나 본 발명이 이에 제한되지는 않는다.

연성 회로 기판(1)과 접속되는 전자 장치는 제2 도금층(130) 상에서 전기적으로 연결되고, 제1 도금층(120)과 제2 도금층(130)은 도전 배선(115)과 전자 장치와의 접속성을 향상시킬 수 있다. 한편, 필요에 따라 제2 도금층(130)의 형성은 생략되어 제1 도금층(120)을 통해 도전 패턴(115)과 전자 장치가 전기적으로 연결될 수 있다. 여기서, 상기 도전 패턴(115)과 전자 장치의 접속은, 도전 패턴(115)이 전자 장치의 단자와 직접 접촉하는 플립칩 본딩 방식 또는 도전 와이어를 이용한 와이어 본딩 방식을 포함할 수 있다.

제2 도금층(130)은 예를 들어, 제1 도금층(120) 상에 0.01㎛ 내지 10㎛의 두께로 형성될 수 있으며, 더욱 구체적으로, 제2 도금층(130)은 약 2㎛ 두께로 형성될 수 있다.

보호층(140)은 도전 패턴(110)을 덮도록 형성될 수 있다. 보호층(140)은 예를 들어, 솔더 레지스트 또는 커버레이 필름을 포함을 포함할 수 있다.

보호층(140)은 도전 패턴(115)을 노출하는 윈도(145)를 포함할 수 있다. 도 1에 도시된 본 발명의 일 실시예에 따른 연성 회로 기판(1)은 보호층(140)이 도전 패턴(115) 상에 형성되지 않도록 형성되어 있는 형상을 도시하였으나 본 발명이 이에 제한되는 것은 아니다.

보호층(140)은 도전 패턴(115)의 일부 상에 형성될 수도 있다. 보호층(140)은 도전 패턴(115) 표면의 제1 도금층(120)의 상면을 일부 덮도록 형성될 수 있으며, 제2 도금층(130)은 보호층(140)으로 덮이지 않은 제1 도금층(120)의 표면을 덮도록 형성될 수 있다. 보호층(140)은 외부 충격이나 부식 물질로부터 도전 패턴(110)을 보호할 수 있다.

도 2는 본 발명의 다른 실시예에 따른 연성 회로 기판(2)의 단면도이다. 이하 앞서의 실시예와 중복되는 부분은 생략하고 차이점을 위주로 설명한다.

도 2를 참조하면 본 발명의 다른 실시예에 따른 연성 회로 기판(2)은 타면에 형성된 복수의 도전 패턴(210, 215), 제3 및 제4 도금층(220, 230) 및 도전 패턴(210)을 덮는 보호층(240)을 더 포함할 수 있다.

복수의 도전 패턴(210, 215)은 도전 패턴(110, 115)이 형성된 베이스 필름(100)의 반대면에 형성될 수 있다. 도시되지는 않았지만, 도전 패턴(210, 215)은 베이스 필름(100)을 관통하는 비아(미도시)에 의해 도전 패턴(110, 115)과 전기적으로 연결될 수 있다.

도 2에 도시된 것과 같이, 도전 패턴(210, 215)은 베이스 필름(100)의 반대면에 배치된 도전 패턴(110, 115)와 대응되는 위치에 배치될 수 있으나 본 발명이 이에 제한되는 것은 아니다. 도전 패턴(210, 215)은 회로 소자의 배치 및 설계에 따라 얼마든지 변형 가능한 것은 물론이다.

도전 패턴(210, 215)의 표면을 덮도록 제3 도금층(220)이 형성될 수 있다. 또한 보호층(240)에 형성된 윈도(245)를 통해 노출된 도전 패턴(215)에는 제4 도금층(230)이 더 형성될 수 있으며, 제4 도금층(230)은 제3 도금층(220)을 덮도록 형성될 수 있다.

제3 도금층(220)과 제4 도금층(230)은 각각 예를 들어, 구리, 니켈, 금, 팔라듐 또는 주석 중 어느 하나의 물질 또는 이들의 합금을 포함할 수 있다. 제3 도금층(220)과 제4 도금층(230)은 서로 다른 물질을 포함할 수 있다. 제3 도금층(220)은 제1 도금층(120)과 같은 물질을 포함하고, 동일한 도금 공정에 의해 동시에 형성될 수 있다. 한편, 제4 도금층(230)은 제2 도금층(130)과 같은 물질을 포함하고, 동일한 도금 공정에 의해 동시에 형성될 수 있다.

윈도(245)를 통해 노출된 도전 패턴(215)은 베이스 필름(100)의 타면 상에 접속되는 전자 장치와의 단자부로 기능할 수 있다. 따라서 도전 패턴(215)을 노출시키는 윈도(245)의 위치는 베이스 필름(100)의 반대면 상의 윈도(145)의 위치와 대응되지 않을 수도 있다.

또한, 윈도(245)를 양면에 도전 패턴(110, 115, 210, 215)이 형성된 베이스 필름(100) 중 일면 또는 타면 상에만 형성될 수 있으며, 필요에 따라 윈도(245)는 복수 개 형성될 수도 있다.

도 3 내지 도 8은 본 발명의 일 실시예에 따른 연성 회로 기판(1)의 제조 방법을 도시한 중간 단계 도면들이다.

도 3을 참조하면, 일면에 도전 패턴(110)이 형성된 베이스 필름을 제공한다. 도전 패턴(110)은 예를 들어, 베이스 필름(10) 상에 금속박층을 형성한 후 식각하여 패터닝하는 포토에칭법 또는, 하지층이 형성된 베이스 필름(10) 상에 레지스트 패턴을 형성하고, 레지스트 패턴 사이에 도전 물질을 전해 도금한 후 레지스트 패턴과 하지층을 제거하여 도전 패턴(110)을 형성하는 세미 어디티브(semi additive) 방식 또는, 도전 페이스트를 인쇄하여 도전 패턴(110)을 인쇄하는 인쇄 방식 등으로 형성될 수 있다.

도 2에서 설명한 본 발명의 다른 실시예에 따른 연성 회로 기판(2)을 제조하기 위한 공정에서는, 양면에 도전 패턴(도 2의 110, 210)이 형성된 베이스 필름을 관통하여 비아를 형성하고, 도전 패턴(도 2의 110, 210)을 전기적으로 연결시키는 공정이 추가될 수도 있다.

도 4를 참조하면, 도전 패턴(110) 상에 제1 도금층(120)을 형성한다. 제1 도금층(120)은 예를 들어, 구리, 니켈, 금, 팔라듐 또는 주석 중 어느 하나의 물질 또는 이들의 합금 물질을 전해 도금 또는 무전해 도금 방식으로 형성할 수 있다. 제1 도금층(120)은 예를 들어, 도전 패턴(110)의 표면 상에 0.01㎛ 내지 10㎛의 두께로 형성될 수 있다.

도 5를 참조하면, 제1 도금층(120)이 형성된 도전 패턴(110) 상에 보호 필름(160)을 형성한다. 보호 필름(160)은 보호층(140)과, 보호층(140) 상에 부착된 레지스트층(150)을 포함할 수 있다. 레지스트층(150)은 금속 물질을 포함한 금속박층으로, 보호 필름(160)의 강도를 향상시킬 수 있다.

베이스 필름(100) 상에 보호 필름(160)을 형성하는 것은 보호 필름(160)을 베이스 필름(100) 상에 라미네이팅하는 것일 수 있다. 즉, 롤 투 롤(roll-to-roll) 방식을 이용하여 베이스 필름(100) 상에 보호 필름(160)을 소정의 압력으로 고정시키고, 열을 제공하여 보호 필름(160)을 경화시킴으로써 베이스 필름(100) 상에 접착시킬 수 있다.

도 6을 참조하면, 보호 필름(160) 상에 마스크 패턴(170)을 형성한다. 마스크 패턴(170)은 뒤에 이어질 윈도(145)의 형성 과정에서, 보호층(140)을 제거하기 위한 마스크인 레지스트 패턴(155)이 윈도(145)에 대응되는 부분에서 개구되도록 하기 위한 마스크로서 기능할 수 있다. 마스크 패턴(170)은 예를 들어, 드라이 필름 레지스트(dry film resist; DFR)를 포함할 수 있으나 본 발명이 이에 제한되는 것은 아니다.

도 7을 참조하면, 레지스트층(150)과 보호층(140)의 일부를 차례로 제거한다. 구체적으로, 레지스트층(150)의 일부를 제거하여 레지스트 패턴(155)을 형성한 후, 마스크 패턴(170)을 제거하고, 레지스트 패턴(155)을 마스크로 하여 보호층(140)의 일부를 제거하여 윈도(145)를 형성한다.

레지스트층(150)의 일부를 제거하는 것은, 예를 들어 마스크 패턴(170)을 마스크로 이용하여 레지스트층(150)을 포토 에칭법으로 식각하는 것일 수 있으나 본 발명이 이에 제한되는 것은 아니다.

또한, 보호층(140)의 일부를 제거하는 것은 레지스트층(150)의 식각 결과 형성된 레지스트 패턴(155) 사이에 노출된 보호층(140)을 예를 들어 습식 박리법에 의해 제거하는 것일 수 있으나 본 발명이 이에 제한되는 것은 아니다.

레지스트층(150)과 보호층(140)을 일부 제거하여 윈도(145)를 형성한 결과, 제1 도금층(120)이 형성된 도전 패턴(115)이 노출될 수 있다. 위에서 설명한 것과 같이, 보호층(140)은 제1 도금층(120)이 형성된 도전 패턴(115)의 표면을 일부 덮을 수도 있다.

도 8을 참조하면, 보호층(150) 상에 남아있는 레지스트 패턴(155)을 제거한다. 레지스트 패턴(155)을 제거하는 것은, 식각액을 이용한 에칭법일 수 있다.

여기서, 제1 도금층(130)을 형성하지 않은 경우, 레지스트 패턴(155)을 제거하기 위한 식각액에 의해 도전 패턴(115)이 함께 식각됨으로 인해 도전 패턴(115)의 프로파일이 유지되지 않고 물리적 특성이 저하될 수 있다.

예를 들어, 폭이 26㎛이고 두께가 11㎛인 도전 패턴이 형성된 연성 회로 기판을 제공하기 위하여, 제1 도금층(130)이 형성되지 않은 폭이 26㎛이고 두께가 11㎛ 도전 패턴(110)이 형성된 베이스 필름(100)을 제공하고, 도 8의 레지스트 패턴(155)을 식각액으로 제거하는 공정을 수행한다. 그 결과, 식각액에 의한 레지스트 패턴(155)의 제거 완료 후 도전 패턴(115)의 폭은 21~22㎛, 두께는 9㎛로 약 20%의 감소량을 보인다. 이후, 도전 패턴(115) 상에 0.01~0.1㎛ 두께로 도금층을 형성하는데, 도전 패턴(110)과 도전 패턴(115) 사이의 폭, 높이의 차이가 여전히 발생하고, 도금층의 두께를 조절하여 도전 패턴(110)과 동일한 폭과 높이를 갖는 수준으로 형성하더라도, 도전 패턴(110, 115) 사이의 물질 구성의 차이로 인해 도전 패턴(115)의 특성 또한 큰 차이가 발생하여 연성 회로 기판(1)의 신뢰성을 저하시킬 수 있었다.

결국, 원래 설계 의도와 같이 폭이 26㎛이고 두께가 11㎛인 도전 패턴이 형성된 연성 회로 기판을 제공하기 위해서는, 도전 패턴의 식각량을 고려하여, 약 20~25% 정도의 식각 마진을 갖는 도전 패턴을 제공할 필요가 있고, 이는 도전 패턴의 미세화를 방해할 수 있다.

반면, 본 발명의 실시예에 따른 연성 회로 기판(1)은, 도전 패턴(110, 115) 상에 형성된 제1 도금층(130)을 포함하여, 레지스트 패턴(155)의 제거 시 윈도(145)에 의하여 노출된 도전 패턴(115)이 함께 식각되는 것이 방지되며, 도전 패턴(115)의 프로파일이 유지될 수 있다.

한편, 제1 도금층(130)은 도 7에서 설명한 공정에서 식각액에 의하여 보호층(140)을 제거하는 과정에서 또한 식각액으로부터 도전 패턴(115)을 보호할 수 있다. 따라서, 제1 도금층(130)은 보호층(140)을 제거하기 위한 식각액에 대하여 내식성을 갖는 물질을 포함할 수 있다.

레지스트 패턴(155)을 제거한 후, 제1 도금층(120)이 형성된 도전 패턴(115) 상에 제2 도금층(130)을 전해 또는 무전해 도금 방식으로 형성하여, 연성 회로 기판(1)과 전기적으로 연결될 전자 장치와의 접합력을 향상시킬 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

1, 2: 연성 회로 기판 100: 베이스 필름
110, 115: 도전 패턴 120, 130: 도금층
140: 보호층 145: 윈도
150: 레지스트층 160: 보호 필름

Claims

베이스 필름;
상기 베이스 필름의 일면 또는 양면 상에 형성된 복수의 도전 패턴;
상기 복수의 도전 패턴의 표면 상에 형성된 제1 도금층; 및
상기 제1 도금층이 형성된 상기 복수의 도전 패턴을 덮도록 형성된 보호층을 포함하되, 상기 보호층은 상기 복수의 도전 패턴 중 일부를 노출시키는 윈도를 포함하는 연성 회로 기판.
제 1항에 있어서,
상기 윈도를 통해 노출된 복수의 도전 패턴에 대하여, 상기 제1 도금층 상에 형성된 제2 도금층을 더 포함하는 연성 회로 기판.
제1 항 또는 제2 항 중 어느 한 항에 있어서,
제1 도금층 및 제2 도금층은 구리, 니켈, 금, 팔라듐, 주석 또는 이들의 합금 중 적어도 하나의 서로 다른 물질을 포함하는 연성 회로 기판.
제 3항에 있어서,
상기 복수의 도전 패턴과 상기 제1 도금층은 서로 다른 물질을 포함하는 연성 회로 기판.
제1 항 또는 제2 항 중 어느 한 항에 있어서,
상기 제1 도금층 및 제2 도금층은 각각 0.01㎛ 내지 10㎛의 두께로 형성되는 연성 회로 기판.
제 1항에 있어서,
상기 베이스 필름을 관통하는 비아를 더 포함하되,
상기 베이스 필름의 양면에 형성된 복수의 도전 패턴은 상기 비아를 통해 서로 연결되는 연성 회로 기판.
일면 또는 양면에 복수의 도전 패턴이 형성된 베이스 필름을 제공하고,
상기 복수의 도전 패턴의 표면 상에 제1 도금층을 형성하고,
상기 제1 도금층이 형성된 상기 도전 패턴을 덮도록 보호층과, 상기 보호층을 덮는 레지스트층을 형성하고,
상기 레지스트층과 상기 보호층을 패터닝하여 레지스트 패턴 및 상기 복수의 도전 패턴 중 일부를 노출시키는 윈도를 형성하고,
상기 레지스트층을 제거하는 것을 포함하는 연성 회로 기판의 제조 방법
제 7항에 있어서,
상기 복수의 도전 패턴 중 일부를 노출시키는 윈도를 형성한 후에, 상기 노출된 도전 패턴의 상기 제1 도금층 상에 제2 도금층을 형성하는 것을 더 포함하는 연성 회로 기판의 제조 방법.
제 7항 또는 제 8항에 있어서,
제1 도금층 또는 제2 도금층을 형성하는 것은, 각각 0.01㎛ 내지 10㎛로 형성하는 것을 포함하는 연성 회로 기판의 제조 방법.
제 7항에 있어서,
상기 레지스트층은 금속 물질을 포함하는 연성 회로 기판의 제조 방법.
제 7항에 있어서,
상기 보호층과 상기 레지스트층을 형성하는 것은, 상기 보호층이 상기 베이스 필름에 부착되도록 라미네이팅하는 것을 포함하는 연성 회로 기판의 제조 방법.
제 7항에 있어서,
상기 양면에 복수의 도전 패턴이 형성된 베이스 필름을 제공하는 것은, 상기 베이스 필름을 관통하는 비아를 통해 상기 복수의 도전 패턴을 전기적으로 연결시키는 것을 포함하는 연성 회로 기판의 제조 방법.
제 7항에 있어서,
상기 보호층과 상기 레지스트층을 패터닝하는 것은 상기 보호층과 상기 레지스트층을 식각액을 이용하여 에칭하는 것을 포함하고,
상기 제1 도금층은, 상기 식각액에 대하여 내식성을 갖는 물질을 포함하는 연성 회로 기판의 제조 방법.