KR20030017392A - 전자부품 장착용 기판 - Google Patents

전자부품 장착용 기판 Download PDF

Info

Publication number
KR20030017392A
KR20030017392A KR1020020049676A KR20020049676A KR20030017392A KR 20030017392 A KR20030017392 A KR 20030017392A KR 1020020049676 A KR1020020049676 A KR 1020020049676A KR 20020049676 A KR20020049676 A KR 20020049676A KR 20030017392 A KR20030017392 A KR 20030017392A
Authority
KR
South Korea
Prior art keywords
pattern
electronic component
component mounting
substrate
insulating base
Prior art date
Application number
KR1020020049676A
Other languages
English (en)
Inventor
이구치유타카
이시사카마사하루
Original Assignee
미츠이 긴조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠이 긴조쿠 고교 가부시키가이샤 filed Critical 미츠이 긴조쿠 고교 가부시키가이샤
Publication of KR20030017392A publication Critical patent/KR20030017392A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

흡습이나 가열에 의한 치수 안정성을 향상시킨 전자부품 장착용 기판을 제공한다.
절연기재(11)와, 이 절연기재(11)의 한 쪽 표면에 형성됨과 동시에 외부와 접속하기 위한 단자부를 갖는 배선패턴(12)을 구비하는 전자부품 장착용 기판(10)에 있어서, 적어도 상기 단자부의 근방에는 상기 배선패턴(12)과는 독립된 금속패턴(16)을 설치한다.

Description

전자부품 장착용 기판{SUBSTRATE FOR MOUNTING ELECTRONIC COMPONENT}
본 발명은, 전자부품을 장착하기 위해 사용되는 전자부품 장착용 기판 및 전자부품 장착용 기판의 제조방법에 관한 것이며, 특히 CSP(Chip Size Package), BGA(Ball Grid Array), μ－BGA(μ－Ball Grid Array), FC(Flip Chip), QFP(Quad Flat Package), TAB(Tape Automated Bonding), COF(Chip On Film) 등의 전자부품 장착용 기판 (이하 다만 「전자부품 장착용 기판」이라 함)에 관한 것이다.
일렉트로닉스산업의 발달에 따라, IC(집적회로), LSI(대규모 집적회로) 등의 전자부품을 장착하는 프린트배선기판의 수요가 급격히 증가하고 있는데, 전자기기의 소형화, 경량화, 고기능화가 요망되고, 이들 전자부품의 장착방법으로서, 최근에는 TAB 테이프, T-BGA 테이프 및 ASIC 테이프 등을 사용한 장착방식이 채용되어 있다. 특히, 전자기기의 경박단소화(輕薄短小化)에 따라, 전자부품을 보다 높은 밀도로 장착함과 동시에, 전자부품의 신뢰성을 향상시키기 위하여, 장착하는 전자부품의 크기에 대략 대응한 크기의 기판의 대략 전체면에 외부 접속단자를 배치한, 예를 들면, CSP, BGA, μ－BGA 등의 사용빈도가 높아져 오고 있다.
이 전자부품 장착용 기판으로 되는 전자부품 장착용 필름 캐리어 테이프는, 다음과 같이 해서 제조되고 있다. 즉, 먼저, 예를 들면 폴리이미드 필름 등의 절연필름에 동박(銅箔)을 붙이고, 이 동박표면에 포토레지스트를 도포하여, 이 포토레지스트를 형성하고자 하는 배선패턴 이외의 부분을 노광하고, 노광된 포토레지스트를 제거한다. 뒤이어, 포토레지스트가 제거된 부분의 동박을 에칭에 의해 제거하고, 더욱 포토레지스트를 제거함으로써 배선패턴을 형성한다.
이와 같이 해서 배선패턴을 형성한 전자부품 장착용 필름 캐리어 테이프에, 이너 리드나 아우터 리드, 땜납 볼 단자 등의 단자부를 제거하여 회로의 보호층으로 되는 솔더 레지스트를 도포한다. 또, 솔더 레지스트를 도포한 후, 노출되는 부분인 단자부에, 도금층을 형성한다.
여기서, 와이어 본딩에 의해 전자부품 등과 접속되는 단자부에는 니켈도금층 및 금도금층이 시행된다. 또, COF에서는, IC의 금 범프를 가열압착해서 금주석의 공정을 형성해서 접합하기 때문에, 주석도금이 시행된다.
이와 같은 전자부품 장착용 기판에서는, 폴리이미드필름 등의 절연필름의 흡습성이 크고, 습도에 의한 수축팽창에 의해 배선패턴의 이너 리드나 아우터 리드의 피치가 변화하고, 병설방향의 양단에서는 큰 어긋남으로 되고, 특히 소형화, 고밀도화를 도모한 것에서는 큰 문제로 된다.
또, 상술한 COF에서는, IC를 장착할 경우에, 절연필름면에서 가열해서 금주석 등의 공정을 형성하는데, 가열온도가 300~500℃로 비교적 높다는 문제가 있다. 따라서, 가열에 의한 절연필름의 열팽창에 의해 이너 리드의 패턴에 피치 어긋남이 생기고, 또, 이너 리드의 내측의 절연필름의 가열연화에 의한 주름 등의 변형에 의한 패턴의 어긋남이 생기고, IC와의 접합불량 등을 일으킨다는 문제가 있다.
본 발명은 이와 같은 사정을 감안하여, 흡습이나 가열에 의한 치수 안정성을 향상시킨 전자부품 장착용 기판을 제공하는 것을 과제로 한다.
도 1은 본 발명의 실시형태 1에 관한 전자부품 장착용 기판의 일예를 도시하는 개략 평면도 및 단면도,
도 2는 본 발명의 실싱형태 1의 변형예에 관한 전자부품 장착용 기판의 일예를 도시하는 개략 평면도 및 단면도,
도 3은 본 발명의 실시형태 1에 관한 전자부품 장착용 기판의 제조공정의 일예를 도시하는 개략 단면도,
도 4는 본 발명의 실시형태 1의 변형예에 관한 전자부품 장착용 기판의 일예를 도시하는 개략 단면도,
도 5는 본 발명의 실시형태 2에 관한 전자부품 장착용 기판의 일예를 도시하는 개략 평면도 및 IC를 장착한 다면도,
도 6은 본 발명의 실시형태 2의 전자부품 장착용 기판에 IC를 장착하는 상태를 도시하는 도면,
도 7은 본 발명의 실시형태 2의 변형예에 관한 전자부품 장착용 기판의 일예를 도시하는 개략 평면도, 및
도 8은 본 발명의 실시형태 2의 변형예에 관한 전자부품 장착용 기판의 일예를 도시하는 개략 평면도.
(부호의 셜명)
10, 30 : 전자부품 장착용 기판11, 31 : 절연기재
12, 32 : 배선패턴13, 33 : 이너 리드
14 : 아우터 리드15 : 솔더 레지스트층
16, 16A~16D : 이면패턴38, 38A, 38B : 더미패턴
40 : IC(전자부품)41 : 범프
상기 과제를 해결하는 본 발명의 제 1의 형태는, 절연기재와, 이 절연기재의 한 쪽 표면에 형성됨과 동시에 외부와 접속하기 위한 단자부를 갖는 배선패턴을 구비하는 전자부품 장착용 기판에 있어서, 적어도 상기 단자부의 근방에는 상기 배선패턴과는 독립된 금속패턴을 갖는 것을 특징으로 하는 전자부품 장착용 기판에 있다.
이러한 제 1의 형태에서는, 배선패턴과는 독립된 금속패턴에 의해, 적어도 단자근방의 치수 안정성이 향상된다.
본 발명의 제 2의 형태는, 제 1의 형태에 있어서, 상기 금속패턴으로서, 상기 절연기재의 상기 배선패턴이 설치된 표면과는 반대측의 이면에 설치되어 있는 이면패턴을 갖는 것을 특징으로 하는 전자부품 장착용 기판에 있다.
이러한 제 2의 형태에서는, 이면에 설치된 이면패턴에 의해, 치수변화가 저감되고, 특히 절연기재의 흡습에 의한 치수변화가 저감된다.
본 발명의 제 3의 형태는, 제 2의 형태에 있어서, 상기 이면패턴이, 상기 절연기재의 이면의 상기 단자부에 대응하는 영역 및 그 근방에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판에 있다.
이러한 제 3의 형태에서는, 이면패턴에 의해, 특히 단자부 근방의 치수변화가 저감된다.
본 발명의 제 4의 형태는, 제 2의 형태에 있어서, 상기 이면패턴이 상기 절연기재의 이면의 대략 전체면에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판에 있다.
이러한 제 4의 형태에서는, 이면패턴에 의해, 전체의 치수변화가 저감된다.
본 발명의 제 5의 형태는, 제 2∼제 4의 형태중 어느 한 형태에 있어서, 상기 이면패턴은 접착제를 개재시키지 않고 상기 절연기재 위에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판에 있다.
이러한 제 5의 형태에서는, 이면패턴이 직접 절연기재에 설치되어 있으므로, 특히 절연기재의 흡습에 의한 치수변화가 양호하게 저감된다.
본 발명의 제 6의 형태는, 제 1∼제 5의 형태중 어느 한 형태에 있어서, 상기 금속패턴으로서, 상기 절연기재의 상기 배선패턴이 설치된 표면에 설치되어 있는 더미(dummy)패턴을 갖는 것을 특징으로 하는 전자부품 장착용 기판에 있다.
이러한 제 6의 형태에서는, 더미패턴에 의해, 치수변화가 저감된다.
본 발명의 제 7의 형태에서는, 제 6의 형태에 있어서, 상기 더미패턴이, 상기 단자부중의 전자부품과의 접속단자로 되는 이너 리드의 내측에 설치되어 있는것을 특징으로 하는 전자부품 장착용 기판에 있다.
이러한 제 7의 형태에서는, 더미패턴에 의해, 이너 리드 근방의 치수변화가 저감되고, 특히 전자부품 장착시의 가열에 의한 치수변화를 저감할 수 있다.
본 발명의 제 8의 형태는, 제 7의 형태에 있어서, 상기 더미패턴이, 상기 이너 리드의 내측의 대략 전면에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판에 있다.
이러한 제 8의 형태에서는, 이너 리드의 내측의 절연기재의 변형이 방지된다.
본 발명의 제 9의 형태는, 제 7의 형태에 있어서, 상기 더미패턴이, 상기 이너 리드의 근방에만 당해 이너 리드의 병설방향을 따라서 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판에 있다.
이러한 제 9의 형태에서는, 더미패턴에 의해, 이너 리드의 피치의 어긋남이 저감된다.
본 발명의 제 10의 형태는, 제 1∼제 9의 형태중 어느 한 전자부품 장착용 기판이, 디바이스 홀을 갖지 않는 COF 기판인 것을 특징으로 하는 전자부품 장착용 기판에 있다.
이러한 제 10의 형태에서는, 전자부품을 장착할 때의 가열에 의한 치수변화가 방지된다.
본 발명의 제 11의 형태는 제 2 또는 제 3의 형태에 있어서, 상기 절연기재에는 디바이스 홀이 형성되고, 당해 디바이스 홀의 둘레 가장자리부에 상기 이면패턴이 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판에 있다.
이러한 제 11의 형태에서는, 이면패턴에 의해, 디바이스 홀 근방에 설치된 이너 리드의 어긋남이 방지된다.
본 발명의 제 12의 형태는, 제 1∼제 11의 형태중 어느 한 형태에 있어서, 상기 배선패턴은 접착제를 개재시키지 않고 상기 절연기재 위에 설치되어 있는 것을 특징으로 전자부품 장착용 기판에 있다.
이러한 제 12의 형태에서는, 배선패턴이 도금에 의해 형성되고, 또는 배선패턴으로 되는 도전체 위에 절연기재가 캐스팅에 의해 형성된다.
(발명의 실시형태)
이하, 본 발명을 실시형태에 의거하여 설명한다.
(실시형태 1)
도 1에는, 본 발명의 실시형태 1의 전자부품 장착용 기판의 개략 평면 및 횡단면을 도시한다.
도 1에 도시하는 바와 같이, 전자부품 장착용 기판(10)은, 테이프형상의 절연필름(1) 위에 복수개 연속적으로 형성된다. 이 절연필름(1)은, 폭방향 양측에 이송용의 스프로킷 구멍(2)을 일정 간격으로 가지며, 일반적으로는, 이송되면서 전자부품이 장착되고, 전자부품 장착후, 전자부품 장착용 기판(10)마다 절단된다.
이와 같은 전자부품 장착용 기판(10)은, 장착되는 전자부품의 크기에 대략 대응한 크기의 절연기재(1)의 표면에는, 배선패턴(12)과, 배선패턴(12)의 이너 리드(13) 및 아우터 리드(14) 이외를 덮는 솔더 레지스트층(15)이 설치되어 있다.또, 절연기재(11)의 이면측에는, 패터닝된 금속층으로 이루어지는 이면패턴(16)이 설치되어 있다.
여기서, 적어도, 솔더 레지스트층(15)에 의해 덮여져 있지 않은 이너 리드(13) 및 아우터 리드(14)에는, 배선패턴(12)의 전체를 형성하는 도전체박 위에 도금층이 설치되어 있다.
여기서 절연필름(1)(절연기재(11))으로서는, 가요성을 가짐과 동시에, 내약품성 및 내열성을 갖는 재료를 사용할 수 잇다. 이러한 졀연필름(1)의 재료로서는, 폴리에스테르, 폴리아미드, 폴리이미드 등을 들수 있 고, 특히 비페닐골격을 갖는 전방향족 폴리이미드(예를 들면, 상품명 : 유피렉스 ; 우베고상(가부시키가이샤)(宇部興産(株))가 바람직하다. 또한 절연필름(1)의 두께는, 일반적으로는, 12.5∼125㎛, 바람직하게는 25∼75㎛이다.
절연필름(1)의 표면에 설치된 배선패턴(12)은, 일반적으로는, 동이나 알루미늄, 니켈로 이루어지는 도전체박(導電體箔)을 패턴닝함으로써 형성된다. 이와 같은 도전체박은, 절연필름(1) 위에 직접 적층해도, 접착제층을 통하여 열압착 등에 의해 형성해도 좋고, 혹은 도금에 의해 형성 해도 좋다. 도전체박의 두께는, 예를 들면, 1∼70 ㎛, 바람직하게는, 5∼35㎛이다. 도전체박으로서는, 동박이 바람직하다. 또는 이와 같은 도전체박 위에 절연필름(1)을 캐스팅법에 의하여 형성해도 좋다. 즉, 도전체박 위에 절연필름(1)을 구성하는 재료 또는 그 전구체(前驅體), 예를 들면 폴리이미드 전구체 수지조성물을 도포하고, 건조·열처리함으로써 형성하도록 해도 좋다.
한편, 이면패턴(16)도, 금속박, 예를 들면, 동, 알루미늄, 니켈 등의 도전체박에 의해 형성되는데, 반드시 양호한 도전체일 필요는 없다. 어느 쪽이든 습도에 의존하는 치수변화는 없으므로, 흡습에 의해 절연기재(11)의 치수변화를 저감할 수 있다.
또, 후에 기술하는 바와 같이, 가열에 의한 치수변화를 저감하는 효과도 기대할 경우에는, 절연기재(11)보다 열팽창계수가 작은 것을 사용하는 것이 바람직하다. 예를 들면, 폴리이미드의 열팽창계수는 15∼25ppm/℃ 정도인데, 동은 16ppm/℃, 알루미늄은 23ppm/℃, 니켈은 13ppm/℃이므로, 사용하는 폴리이미드의 종류에 맞게 선택해도 좋다.
이와 같은 금속박도 절연필름(1) 위에 직접 적층해도, 접착제층을 통하여 열압착 등에 의해 형성해도 좋고, 혹은 도금에 의해 형성해도 좋고, 나아가서는, 배선패턴(12)을 형성하는 도전체박 위에 절연필름을 구성하는 재료 또는 그 전구체, 예를 들면, 폴리이미드 전구체 수지조성물을 도포하고, 필요에 따라서 건조한 후, 금속층을 적층하고, 그 후 열처리하도록 해도 좋다. 직접적층, 또는 캐스팅층을 개재시켜서 적층할 경우에는, 어느 측으로부터 적층해도 좋고, 또는 동시에 적층해도 좋다. 또, 도전체박 및 금속박을 도금에 의해 형성할 경우에는, 양쪽을 한번에 도금하도록 해도 좋고, 또, 물론, 따로따로 도금해도 좋다. 또한 이면패턴(16)을 구성하는 금속박의 두께는 특히 한정되지 않는데, 배선패턴(12)의 도전체박과 동등 정도의 두께의 것을 사용하면 좋다.
또, 절연필름(1)의 표리에 각각 설치된 도전체박 및 금속박은, 포토리소그래피법에 의해, 배선패턴(12) 및 이면패턴(16)으로서 패터닝된다. 즉, 포토레지스트재료 도포액을 도포함으로써 형성되는 포토레지스트재료 도포층을 포토마스크를 통한 노광 및 현상으로 패턴닝하고, 패터닝된 포토레지스트재료 도포층을 마스크로 하여 에칭액으로 화학적으로 용해(에칭처리)해서 제거하고, 더욱 포토레지스트를 알카리액 등으로 용해제거함으로써 도전체박 및 금속층을 패터닝한다.
이와 같은 포토리소그래피법은, 양면을 함께 행할 수도 있고, 일면씩 행할 수도 있고, 일면씩의 경우에는 어느것을 먼저 행해도 좋다.
또한, 패터닝된 도전체박 위에는 솔더 레지스트재료 도포액이 도포되고, 소정의 패터닝에 의해, 솔더 레지스트층(15)이 형성된다.
솔더 레지스트층(15)을 형성하는 재료로서는, 예를 들면, 포토솔더 레지스트재료를 사용한다. 포토솔더 레지스트재료로서는, 네가티브형이라도 포지티브형이라도 좋고, 일반적인 포토레지스트의 성질과, 도전체박을 보호하는 성질을 구비한 것이면 좋다. 예를 들면, 아크릴레이트계 수지, 특히, 에폭시아크릴레이트수지 등의 감광성 수지에 광중합 개시제 등을 첨가한 것이다. 에폭시아크릴레이트수지로서는, 비스페놀A형 에폭시아크릴레이트수지, 노볼락형 에폭시아크릴레이트수지, 비스페놀A형 에폭시메타아크릴레이트수지, 노볼락형 에폭시메타아크릴레이트수지 등을 들수 있다. 또한, 솔더 레지스트층(15)으로서는, 스크린인쇄기술에 의해 필요한 영역에만 도포되어 경화되는 일반적인 열경화형 또는 UV 경화형 솔더 레지스트재료 도포액을 사용할 수 있다.
이면패턴(16)의 형상은 특히 한정되지 안는데, 특히 이너 리드(13) 및 아우터 리드(14) 등의 단자부의 병설방향으로 치수변화를 저감하도록 설치하는 것이 바람직하다. 따라서 단자부의 병설방향의 치수방향을 저감하기 위해서는, 병설방향을 따라서 뻗는 패턴을 형성하는 것이 바람직하다.
도 1(b)의 이면패턴(16)은 스프로킷 홀(2)을 형성한 폭방향 양측 가장자리부 이외의 대략 전체면에 형성되어 있고, 도 2에 도시하는 이면패턴(16A∼16C)은, 이너 리드(13) 및 아우터 리드(14)가 설치되어 있는 영역에 대응하는 부분에만 병설방향으로 뻗어 설치된 것이다.
이들의 이면패턴(16, 16A∼16C)은, 절연기재(11)의 흡습에 의한 치수변화를 저감하고, 이너 리드(13) 및 아우터 리드(14)의 피치의 누적적인 어긋남을 방지하고, 더욱이, 대굴곡성을 향상하는 것이다
또, 특히, 이면패턴(16A)은, 이너 리드(13) 위에 전자부품을 가열하면서 압착하여 장착할 때의 절연기재(11)의 열변형을 방지한다는 효과도 이룬다.
도 3에는, 상술한 전자부품 장착용 기판 의 제조공정의 일예를 도시한다.
도 3(a)에 도시하는 바와 같이, 절연필름(1)의 양면에 배선패턴(12)으로 되는 도전체층(120)과, 이면패턴(16)으로 되는 금속층(160)을 적층한 적층필름을 준비하고, 도 3(b)에 도시하는 바와 같이, 펀칭 등에 의해, 도전체층(120), 절연필름(1) 및 금속층(160)을 관통하여 스프로킷 홀(2)을 형성한다. 이 스프로킷 홀(2)은, 어느 쪽으로부터 구멍을 뚫어도 좋다. 다음에, 도 3(c)에 도시하는 바와 같이, 일반적인 포토리소그래피법을 사용해서, 금속층(160)을 패터닝해서 이면패턴(160)으로 한다. 또, 도전체층(120) 위의 배선패턴(12)이 형성되는 영역에걸쳐서 네가티브형 포토레지스트재료 도포용액을 도포하여 포토레지스트재료 도포층(20)을 형성한다(도 3(d) 참조). 물론, 포지티브형 포토레지스트재료를 사용해도 좋다. 더욱이 도 3(d)에 도시하는 바와 같이, 스프로킷 홀(2)내에 위치결정핀을 삽입하여 위치결정을 행한 후, 포토마스크(21)를 통하여 노광·현상함으로써, 포토레지스트재료 도포층을 패터닝하여, 도 3(e)에 도시하는 바와 같은 배선패턴용 레지스트패턴(22)을 형성한다. 다음에, 배선패턴용 레지스트패턴(22)을 마스크패턴으로서 도전체층(120)을 에칭액으로 용해하여 제거하고, 더욱 배선패턴용 레지스트패턴(22)을 알카리용액 등으로 용해제거함으로써, 도 3(f)에 도시하는 바와 같이, 배선패턴(12)을 형성한다. 계속해서, 도 3(g)에 도시하는 바와 같이, 예를 들면, 스크린인쇄법을 사용해서, 솔더 레지스트층(15)을 형성한다.
또한, 이상 설명한 제조공정에서는, 금속층(160)을 패터닝한 후, 도전체층(120)을 패터닝하였는데, 순번을 역으로 해도 좋고, 더욱이, 양면을 함께 패터닝해도 좋다.
또, 이상 설명한 예에서는 이면패턴을 설치하는 전자부품 장착용 기판은, 상술한 COF기판에 한정되지 않고, 디바이스 홀을 갖는 것이라도 좋다.
도 4에는, 디바이스 홀을 갖는 전자부품 장착용 기판의 일예를 도시한다. 도 4에 도시하는 바와 같이, 전자부품 장착용 기판(10A)은, 디바이스 홀(17)을 가지며, 디바이스 홀(17)의 이면측의 둘레 가장자리부에, 이너 리드(13)의 병설방향으로 뻗는 이면패턴(16D)을 갖는 이외는 상술한 예와 동일하므로, 동일작용을 나타내는 부분에는 동일부호를 붙여서 중복하는 설명은 생략한다.
(실시형태 2)
도 5에는, 실시형태 2에 관한 전자부품 장착용 기판의 평면도, 및 그것에 전자부품을 장착한 상태를 도시하는 단면도를 도시한다.
도 5에 도시하는 바와 같이, 전자부품 장착용 기판(30)은, 절연기재(31) 위에 4방으로 뻗는 배선패턴(32)을 구비하고, 배선패턴(32)은, IC등의 전자부품이 장착되는 이너 리드(33)와, 외부배선이 접속되는 아우터 리드(34)를 갖는다.
여기서, 이너 리드(33)의 내측의 영역에는, 배선패턴(32)과 독립된 더미패턴(38)이 형성되어 있다.
더미패턴(38)은, 배선패턴(32)을 구성하는 도전체층을 패턴닝하여 배선패턴(32)과는 전기적으로 독립하여 형성된 것이다. 물론, 배선패턴(32)을 패터닝한 후, 다른 재료를 부분적으로 설치하여 형성해도 좋다.
절연기재(31) 및 배선패턴(32)의 재료 및 제조방법은, 기본적으로는 상술한 실시형태와 동일하므로, 중복하는 설명은 생략한다.
또한, 배선패턴(32) 및 더미패턴(38)은, 상술한 실시형태(1)의 배선배턴(12)과 동일한 재료로 형성할 수 있고, 또, 더미패턴(38)을 배선패턴(32)과는 별도로 형성할 경우에는, 실시형태 1의 이면패턴(16)과 동일한 재질로 형성할 수도 있다.
이와 같은 전자부품 장착용 기판(30)에 적어도 이너 리드(33)에는, 주석도금이 형성되고, 도 5(b)에 도시하는 바와 같이, 이너 리드(33) 위에는 IC(40)의 금의 범프(41)가 접합된다.
이와 같이 IC(40)를 장착할 경우, 도 6에 도시하는 바와 같이, 가열스테이지(51) 위에 IC(40)를 얹어 놓고, 범프(41)에 이너 리드(33)를 겹치게 한 상태로, 절연기재(31)측으로부터 가열 툴(52)에 의해 가열 압착하고, 이너 리드(33)와 범프(41) 사이에서 주석 금 공정을 형성하여 접합한다. 이때의 가열온도는 300∼500℃인데, 더미패턴(38)을 설치함으로써, 이와 같은 가열에 의한 절연기재(31)의 열변형이나 이너 리드(33)의 위치 어긋남을 방지할 수 있다.
이와 같이 더미패턴(38)은, 절연기재(31)의 가열에 의한 열변형이나 치수변화를 저감하고, 이너 리드(33) 피치의 누적적인 어긋남을 방지하는 것이다.
더미패턴(38)의 형상은 특히 한정되지 않는데, 특히, 이너 리드(33)의 병설방향으로 치수변화를 저감하도록 설치하는 것이 바람직하다. 따라서, 단자부의 병설방향의 치수방향을 저감하기 위해서는, 병설방향을 따라서 뻗는 패턴을 형성하는 것이 바람직하고, 도 7에 도시하는 바와 같이, 이너 리드(33)의 병설방향을 따라서 뻗는 벨트형상의 더미패턴(38A)을 이너 리드의 근방에만 설치해도 좋다. 물론, 도 8에 도시하는 바와 같이, 이너 리드(33)의 내측에 설치되어 있으면, 이너 리드(33)의 병설방향과는 관계없이 경사지게 설치된 더미패턴(38B)이더라도 좋다. 도 7의 더미패턴(38A)을 설치한 경우에는, 이너 리드의 내측 영역의 평탄성을 확보하는 점에서는, 더미패턴(38)보다 뒤떨어지나, IC를 수지로 봉지할 때에, 봉지수지가 이너 리드의 내측 영역으로 흐르기 쉽다는 효과를 이룬다. 또한, 도 8의 더미패턴(38B)의 경우에는, 이너리드의 내측 영역의 평탄성의 확보와, 봉지수지의 흐름의 용이성의 양립을 도모한 것이다.
어느 경우에 있어서도, IC(40)를 장착할 때의 가열에 의한 절연기재(31)의 열변형이나 이너 리드(33)의 위치 어긋남을 방지할 수가 있다. 물론, IC 등의 전자부품과의 접속은, 금 주석 공정에 의한 것 이외에도 효과가 있고, 예를 들면, 와이어본딩에 의한 장착의 경우에도 동일한 효과를 이룬다.
또, 더미패턴(38, 38A, 38B)은, 절연기재(31)의 흡습에 의한 치수변화를 저감하고, 이너 리드(13) 피치의 누적적인 어긋남을 방지하고, 더욱, 휘어짐을 저감하고, 대굴곡성을 향상한다는 효과도 이룬다.
(실시형태 3)
실시형태 2의 전자부품 장착용 기판의 이면에 실시형태 1과 같은 이면패턴을 설치해도 좋다. 이것에 의해, 이면패턴 및 더미패턴의 각각의 효고를 이루고, 더욱 상승적 효과도 발휘된다.
(실시예 1)
다음에 본 발명을 실시예 및 비교예에 의거하여 더 상세히 설명한다.
두께 12㎛의 동박 위에 캐스팅법에 의해 폴리이미드 전구체 수지조성물층을 형성하고, 더욱이, 두께12㎛의 동박을 적층하고, 열처리해서, 두께 40㎛ 폴리이미드를 동박 사이에 끼워 지지한 3층 구조의 적층체를 제조하였다. 양면의 동박을 포토리소그래피법에 의해 패터닝하고, 도 2에 도시하는 바와 같이, 폴리이미드로 이루어지는 절연기재의 표면에 배선패턴을 가지고, 이면측에 이면패턴을 갖는 전자부품 장착용 기판을 형성하였다.
(비교예 1)
이면패턴을 설치하지 않는 것 이외는 실시예 1과 동일한 전자부품 장착용 기판 을 형성하였다.
(시험예 1)
실시예 1 및 비교예 1의 각각의 전자부품 장착용 기판에 대하여, 이너 리드의 병설방향의 치수변화율을, 습도 40%RH와, 60%RH의 조건하에 측정한 바, 표 1의결과를 얻었다.
또한, 치수변화율은, 기판을 소정의 치수로 절단하고, 기판을 25℃40%RH의 항온항습조에 넣어서 2일간 방치하여 40%RH하의 치수(L1)를 측정하고, 재차, 기판을 25℃60%RH의 항온항습조에 넣어서 2일간 방치하여 60%RH하의 치수(L2)를 측정한 후, 하기식으로부터 구했다.
이 결과, 비교예 1에서는 490ppm에 상당하는 치수변화율이 관찰되었는데, 실시예 1의 전자부품 장착용 기판 에서는 습도가 상승해도 치수변화가 전혀 보이지 않었다.
또한, 비교예 1의 치수변화율은, 시판의 캐스팅타입의 적층필름(상품명:에스파넥스 SC12-40-00-AE ; 신닛데쓰가가쿠샤(新日鐵化學社))의 폴리이미드 필름에 대해서 측정한 1%RH 변화에 대한 흡습변화율(습도 팽창계수)이 34ppm/%RH (34×10－6mm/(mm·%RH)), 습도변동 20%로 환산하면 680ppm이었다. 이것에 대하여, 시판의 폴리이미드필름(예를 들면, 상품명 : 유피렉스S ; 우베고상(가부시키가이샤), 상품명 : 가푸톤EN ; 도레(東rayon)·듀폰사)의 흡습변화율은 각각 14ppm/%RH, 15ppm/%RH 이고, 이것에 대해서도 이면패턴을 설치하면 충분히 흡습에 의한 치수변화를 방지할 수 있는 것을 알았다.
(실시예 2∼4)
절연기재로서 두께40㎛의 폴리이미드필름을 사용하고, 두께12㎛의 동박을 패터닝하여, 장착하는 IC(외형이 15mm각)에 맞도록 배선패턴을 형성하고, 도 5, 도 7 및 도 8에 상당하는 전자부품 장착용 기판을 제작하였다.
(비교예 2)
더미패턴을 설치하지 않는 것 이외는 실시예 2∼4와 동일한 전자부품 장착용 기판을 제작했다.
(시험예 2)
실시예 2∼4 및 비교예 2의 전자부품 장착용 기판에 도 6에 도시하는 요령으로, 450℃의 가열툴(52)로 3초간 전자부품 장착용 기판(30)을 가열압착하고 IC(40)를 장착한 바, 이너 리드 주변영역의 변형에 의해 발생하는, 대향하는 이너 리드끼리의 패턴위치 어긋남 양은, 각각 실시예 2 : 0 ㎛, 실시예 3 : 3 ㎛, 실시예 4 : 2 ㎛ 이었다. 한편, 비교예 2의 경우에는, 이것이 7㎛ 보다 큰 변형이 발생하고 있었다.
또, 이너 리드의 병설방향의 치수변화를, 습도 40%RH와, 60%RH의 조건하에서 측정한 바, 시험예 1과 동등한 결과가 얻어졌다.
이상에 도시한 바와 같이, 본 발명에서는, 이면패턴이나 더미패턴을 설치함으로써, 흡습이나 가열에 의한 치수 안정성을 향상시킨 전자부품 장착용 기판을 제공할 수 있다는 효과를 이룬다.

Claims (22)

  1. 절연기재와, 이 절연기재의 한 쪽 표면에 형성됨과 동시에 외부와 접속하기 위한 단자부를 갖는 배선패턴을 구비하는 전자부품 장착용 기판에 있어서,
    적어도 상기 단자부의 근방에는 상기 배선패턴과는 독립된 금속패턴을 갖는 것을 특징으로 하는 전자부품 장착용 기판.
  2. 제 1 항에 있어서, 상기 금속패턴으로서, 상기 절연기재의 상기 배선패턴이 설치된 표면과는 반대측의 이면에 설치되어 있는 이면패턴을 갖는 것을 특징으로 하는 전자부품 장착용 기판.
  3. 제 2 항에 있어서, 상기 이면패턴은, 상기 절연기재의 이면의 상기 단자부에 대응하는 영역 및 그 근방에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판.
  4. 제 2 항에 있어서, 상기 이면패턴은 상기 절연기재의 이면의 대략 전체면에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판.
  5. 제 2 항에 있어서, 상기 이면패턴은 접착제를 개재시키지 않고 상기 절연기재 위에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판.
  6. 제 3 항에 있어서, 상기 이면패턴은 접착제를 개재시키지 않고 상기 절연기재 위에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판.
  7. 제 4 항에 있어서, 상기 이면패턴은 접착제를 개재시키지 않고 상기 절연기재 위에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판.
  8. 제 1 항에 있어서, 상기 금속패턴으로서, 상기 절연기재의 상기 배선패턴이 설치된 표면에 설치되어 있는 더미패턴을 갖는 것을 특징으로 하는 전자부품 장착용 기판.
  9. 제 2 항에 있어서, 상기 금속패턴으로서, 상기 절연기재의 상기 배선패턴이 설치된 표면에 설치되어 있는 더미패턴을 갖는 것을 특징으로 하는 전자부품 장착용 기판.
  10. 제 3 항에 있어서, 상기 금속패턴으로서, 상기 절연기재의 상기 배선패턴이 설치된 표면에 설치되어 있는 더미패턴을 갖는 것을 특징으로 하는 전자부품 장착용 기판.
  11. 제 4 항에 있어서, 상기 금속패턴으로서, 상기 절연기재의 상기 배선패턴이설치된 표면에 설치되어 있는 더미패턴을 갖는 것을 특징으로 하는 전자부품 장착용 기판.
  12. 제 5 항에 있어서, 상기 금속패턴으로서, 상기 절연기재의 상기 배선패턴이 설치된 표면에 설치되어 있는 더미패턴을 갖는 것을 특징으로 하는 전자부품 장착용 기판.
  13. 제 6 항에 있어서, 상기 금속패턴으로서, 상기 절연기재의 상기 배선패턴이 설치된 표면에 설치되어 있는 더미패턴을 갖는 것을 특징으로 하는 전자부품 장착용 기판.
  14. 제 7 항에 있어서, 상기 금속패턴으로서, 상기 절연기재의 상기 배선패턴이 설치된 표면에 설치되어 있는 더미패턴을 갖는 것을 특징으로 하는 전자부품 장착용 기판.
  15. 제 8 항에 있어서, 상기 더미패턴은, 상기 단자부중의 전자부품과의 접속단자로 되는 이너 리드의 내측에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판.
  16. 제 15 항에 있어서, 상기 더미패턴은. 상기 이너 리드의 내측의 대략 전체면에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판.
  17. 제 15 항에 있어서, 상기 더미패턴은, 상기 이너 리드의 근방에만 당해 이너 리드의 병설방향을 따라서 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판.
  18. 제 1 항 내지 제 17 항중 어느 한 항에 있어서, 상기 전자부품 장착용 기판은 디바이스 홀을 갖지 않는 COF 기판인 것을 특징으로 하는 전자부품 장착용 기판.
  19. 제 2 항 또는 제 3 항에 있어서, 상기 절연기재에는 디바이스 홀이 형성되고, 당해 디바이스 홀의 둘레 가장자리부에 상기 이면패턴이 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판.
  20. 제 1 항 내지 제 17 항중 어느 한 항에 있어서, 상기 배선패턴은 접착제를 개재시키지 않고 상기 절연기재 위에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판.
  21. 제 18 항에 있어서, 상기 배선패턴은 접착제를 개재시키지 않고 상기 절연기재 위에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판.
  22. 제 19 항에 있어서, 상기 배선패턴은 접착제를 개재시키지 않고 상기 절연기재 위에 설치되어 있는 것을 특징으로 하는 전자부품 장착용 기판
KR1020020049676A 2001-08-22 2002-08-22 전자부품 장착용 기판 KR20030017392A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001251969A JP2003068804A (ja) 2001-08-22 2001-08-22 電子部品実装用基板
JPJP-P-2001-00251969 2001-08-22

Publications (1)

Publication Number Publication Date
KR20030017392A true KR20030017392A (ko) 2003-03-03

Family

ID=19080523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020049676A KR20030017392A (ko) 2001-08-22 2002-08-22 전자부품 장착용 기판

Country Status (3)

Country Link
JP (1) JP2003068804A (ko)
KR (1) KR20030017392A (ko)
TW (1) TW540260B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819195B1 (ko) * 2005-03-22 2008-04-07 미쓰이 긴조꾸 고교 가부시키가이샤 플렉서블 프린트 배선 기판 및 플렉서블 프린트 배선기판의 제조방법 및 반도체 장치
KR20190070622A (ko) * 2017-12-13 2019-06-21 주식회사 엘비루셈 2층 패턴형 ｃｏｆ 패키지용 필름

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544970B2 (ja) * 2002-09-30 2004-07-21 沖電気工業株式会社 Ｃｏｆテープキャリア、半導体素子、半導体装置
JP2006148072A (ja) * 2004-10-18 2006-06-08 Hitachi Chem Co Ltd 配線板
JP4592458B2 (ja) * 2005-03-22 2010-12-01 株式会社フジクラ プリント配線基板、電子回路装置及びその製造方法
JP4619214B2 (ja) 2005-07-04 2011-01-26 日東電工株式会社 配線回路基板
JP4883442B2 (ja) * 2005-08-10 2012-02-22 セイコーインスツル株式会社 回路基板とその製造方法、及び半導体装置
JP2008306102A (ja) * 2007-06-11 2008-12-18 Hitachi Cable Ltd 半導体装置用テープキャリア及びその製造方法
US20090020316A1 (en) * 2007-07-19 2009-01-22 Chia-Hui Wu Method of manufacturing chip on film and structure thereof
JP4975584B2 (ja) 2007-10-26 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法。
JP4981744B2 (ja) * 2008-05-09 2012-07-25 日東電工株式会社 配線回路基板およびその製造方法
JP5325684B2 (ja) 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
CN102323682B (zh) * 2011-08-05 2013-06-26 深圳市华星光电技术有限公司 液晶面板及软板上芯片构造的卷带基板
WO2018159023A1 (ja) * 2017-03-01 2018-09-07 住友電気工業株式会社 フレキシブルプリント配線板、接続体の製造方法及び接続体
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
KR102375126B1 (ko) * 2017-11-02 2022-03-17 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
JP2018085522A (ja) * 2017-12-21 2018-05-31 ルネサスエレクトロニクス株式会社 半導体装置
KR20200087980A (ko) * 2019-01-14 2020-07-22 스템코 주식회사 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819195B1 (ko) * 2005-03-22 2008-04-07 미쓰이 긴조꾸 고교 가부시키가이샤 플렉서블 프린트 배선 기판 및 플렉서블 프린트 배선기판의 제조방법 및 반도체 장치
KR20190070622A (ko) * 2017-12-13 2019-06-21 주식회사 엘비루셈 2층 패턴형 ｃｏｆ 패키지용 필름

Also Published As

Publication number Publication date
TW540260B (en) 2003-07-01
JP2003068804A (ja) 2003-03-07

Similar Documents

Publication Publication Date Title
US7281328B2 (en) Method of fabricating rigid-flexible printed circuit board
KR100704919B1 (ko) 코어층이 없는 기판 및 그 제조 방법
US7198989B2 (en) Method of producing a COF flexible printed wiring board
US7849591B2 (en) Method of manufacturing a printed wiring board
KR20030017392A (ko) 전자부품 장착용 기판
KR100831514B1 (ko) 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판
US20120030938A1 (en) Method of manufacturing printed circuit board
KR100578690B1 (ko) 전자부품 실장용 필름 캐리어 테이프
TW200522828A (en) Printed wiring board and semiconductor device
JP2007035869A (ja) Ｔａｂ用テープキャリア
KR100491412B1 (ko) 전자부품 장착용 적층필름 및 전자부품 장착용 필름캐리어 테이프
JP3750113B2 (ja) 電子部品実装用フィルムキャリアテープ及びその製造方法
US8102664B2 (en) Printed circuit board and method of manufacturing the same
KR100861246B1 (ko) Ｃｏｆ필름 캐리어 테이프 및 그 제조 방법
KR20050061343A (ko) 배선 회로 기판
JP3827201B2 (ja) 電子部品実装用基板及び電子部品実装用基板の製造方法
JP5098313B2 (ja) 配線基板
JP3821426B2 (ja) 電子部品実装用基板
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
KR20180000996A (ko) 연성 회로 기판 및 그 제조 방법
KR20030010521A (ko) 전자부품 실장용 기판 및 전자부품 실장용 기판의 제조방법
US20050094383A1 (en) Substrate for use in forming electronic package
KR101483411B1 (ko) 부품 내장 인쇄회로 기판 및 그 제조 방법
JP3247888B2 (ja) 電子部品パッケージ及び、電子部品のパッケージの製造方法
JP2004006523A (ja) Ｃｏｆフィルムキャリアテープ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid