JP4592458B2 - プリント配線基板、電子回路装置及びその製造方法 - Google Patents

プリント配線基板、電子回路装置及びその製造方法 Download PDF

Info

Publication number
JP4592458B2
JP4592458B2 JP2005081698A JP2005081698A JP4592458B2 JP 4592458 B2 JP4592458 B2 JP 4592458B2 JP 2005081698 A JP2005081698 A JP 2005081698A JP 2005081698 A JP2005081698 A JP 2005081698A JP 4592458 B2 JP4592458 B2 JP 4592458B2
Authority
JP
Japan
Prior art keywords
circuit pattern
printed wiring
wiring board
insulating base
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005081698A
Other languages
English (en)
Other versions
JP2006269502A (ja
Inventor
秀幸 柴田
一治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2005081698A priority Critical patent/JP4592458B2/ja
Publication of JP2006269502A publication Critical patent/JP2006269502A/ja
Application granted granted Critical
Publication of JP4592458B2 publication Critical patent/JP4592458B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、電子部品が実装される回路パターンを有するプリント配線基板及びこのプリント配線基板を用いた電子回路装置に関し、特に、部品実装位置における回路パターンの絶縁基材に対する密着性を確保したプリント配線基板及び電子回路装置に関する。
従来、プリント配線基板(例えば、FPCなど)の製造方法としては、「セミアディティブ法」と「サブトラクティブ法」が一般的に用いられている。これらのうち、「サブトラクティブ法」は、絶縁材料(例えば、ポリイミド)からなる絶縁基材の表面部の全面に銅箔を貼り付けた銅張積層板を用いて、不要な部分の銅箔を除去し、回路パターンを作成する方法である。銅張積層板としては、フレキシブルな薄いフィルム上に銅箔を張り合わせたもの(CCL)があり、片面CCLと両面CCLとがある。この「サブトラクティブ法」は、従来よりプリント配線基板の製造において広く使われている製造方法であり、多くの実績がある。
一方、「セミアディティブ法」は、特許文献1に記載されているように、絶縁基材の表面部上にスバッタリング法等により数十乃至数百nmの薄い金属層(導電性シード層)を形成し、必要な部分だけに銅メッキを施して、回路パターンを作成する製造方法である。この「セミアディティブ法」は、「サブトラクティブ法」よりも微細な回路パターン、例えば、30μmピッチ以下のファインピッチ回路を作成することができる。
この「セミアディティブ法」は、下記の工程を有するものである。
(1)まず、絶縁材料からなる絶縁基材の表面部上に、導電性シード層を形成する。この導電性シード層は、絶縁基材の表面部に電気伝導性を付与するための層であり、無電解銅メッキ、あるいは、スパッタ成膜等によって形成される。
(2)次に、導電性シード層上において、レジスト剤を塗布してレジスト層を形成し、露光及び現像を行い、回路パターンとなる部分以外の部分にメッキレジスト層を作成する。
(3)そして、電解銅メッキを行うことにより、回路パターンとなる部分に所定の厚さの銅を付着させて回路パターンを作成する。
(4)次に、メッキレジスト層を除去する。
(5)さらに、回路パターンが作成された部分以外の不要部分の導電性シード層を除去することにより、回路パターンが完成する。
(6)このようにして回路パターンが完成すると、絶縁基材上に、絶縁材料からなるカバー層を形成する。このカバー層は、回路パターンを覆って形成される。このカバー層は、回路パターンにおいて電子部品が実装される部品実装位置に開口部を有して形成される。
このような開口部が位置する部品実装位置には、ICチップなどの電子部品が実装される。電子部品の実装にはいくつかの方法があるが、一般的には、回路パターンと電子部品との間に熱や圧力を与えることにより、電子部品の端子部(バンプ)を回路パターンに接続させることによって行う。
(7)その後、必要に応じて、補強材等を取り付けることにより、電子回路装置が完成する。この電子回路装置において、片面CCLを用いた場合には、電子部品が実装されない裏面は、一般には、絶縁基材が露出した状態となっている。
特開2003−309337公報
前述のようなプリント配線基板においては、近年、回路パターンの微細化の要求が高まっており、パターン幅は狭くなってきている。今後、回路パターンの微細化はさらに進み、回路パターンにおけるパターン幅は益々細くなる方向にある。回路パターンの微細化を図るためには、導電性シード層をスパッタ成膜によって作成するほうがよい。しかしながら、スパッタ成膜によって作成された導電性シード層は、例えばポリイミド樹脂からなる絶縁基材に対する密着強度が低い。特に、セミアディティブ法で主に用いる導電性シード層は、加熱後において絶縁基材に対する密着強度が低くなり、例えば、180°Cで2時間の加熱を行うと、密着強度が約50%も低下することがある。導電性シード層の絶縁基材に対する密着強度が低いと、完成した回路パターンの絶縁基材に対する密着強度も低くなってしまう。また、一般に、スパッタリングや無電解メッキなどによって絶縁基材上に直接銅層を形成した製品(メタライズ品)では、接着剤などにより銅層と絶縁基材とを接着させたものに比ぺて密着カが弱い。
回路パターンの絶縁基材に対する密着強度が低いと、回路パターンを形成した後の工程、すなわち、端子メッキ工程や電子部品の実装工程、カバー層の形成工程等において、熱や圧力が加えられ、または、薬液が使用されることにより、あるいは、完成後の使用環境において熱や圧力が加えられると、回路パターンが絶縁基材から剥離する虞れがあった。また、電子部品の実装工程において回路パターンが絶縁基材から剥離してしまうと、電子部品の実装ができなくなる虞れもある。
前述のメタライズ品においては、密着カ向上の対策として、予め絶縁基材の表面を改質させるなどの前処理が行われている。この前処理には、プラズマ処理、イオンガン処理、コロナ処理、アルカリ処理なとが用いられている。これらの前処理を行うことで、絶縁基材の表面の化学状態が変化し、金属元素との密着カが向上し、あるいは、絶縁基材の表面の粗化によるアンカー効果で密着カが向上することが報告されている。しかし、回路パターンの微細化を図った場合において、回路パターンと絶縁基材との間の充分な密着強度を得るには至っていない。
本発明は、上記に鑑みてなされたもので、その目的は、「セミアディティブ法」などを用いて回路パターンの微細化を図った場合においても、回路パターンの絶縁基材に対する密着強度が確保され、端子メッキ工程や電子部品の実装工程等、回路パターンを形成した後の工程における回路パターンの絶縁基材からの剥離、あるいは、完成後の使用環境における回路パターンの絶縁基材からの剥離が防止されたプリント配線基板及びこのようなプリント配線基板を用いた電子回路装置を提供することにある。
一般に、回路パターンの絶縁基材に対する密着強度が加熱によって低下するのは、回路パターンをなす銅(Cu)が絶縁基材側に拡散し、これら回路パターンと絶縁基材との界面において、酸化銅が形成されることが原因といわれている。そのため、従来のプリント配線基板においては、回路パターンと絶縁基材との間の導電性シード層の材料として、ニッケル(Ni)、クロム(Cr)、コバルト(Co)等を用いることにより、回路パターンをなす銅の拡散を抑え、加熱による密着強度の低下を抑制している。しかし、前述したように、回路パターンと絶縁基材との間の充分な密着強度を得るには至っていない。
そこで、本発明者らは、銅の拡散を抑制する方法や、絶縁基材をなすポリイミド樹脂の改質処理以外で、加熱後における回路パターンの絶縁基材に対する密着強度の向上を図ることを検討した。その結果、本発明者らは、電子部品の実装等の加熱を伴う工程の前に、回路パターンが形成されていない絶縁基材の裏面部に、予め酸素防止膜を形成しておくことが有効であるという知見に至った。すなわち、加熱後における導電性シード層と絶縁基材との界面の元素濃度分析をしたところ、回路パターンが形成されていない絶縁基材の裏面部に酸素防止膜が存在しない場合には、加熱により界面に酸素が拡散してくるのに対し、絶縁基材の裏面部に酸素防止膜が存在する場合には、加熱しても界面に酸素の拡散が生じないことが分かった。絶縁基材の裏面部に酸素防止膜を形成することにより、回路パターンの絶縁基材に対する密着強度の加熱による低下を20%程度に抑えることができた。
したがって、本発明に係るプリント配線基板及び電子回路装置は、以下の構成の少なくともいずれか一を備えるものである。
発明に係るプリント配線基板は、電子部品が実装されるプリント配線基板であって、絶縁材料からなる絶縁基材と、前記絶縁基材の表面に形成された導電性シード層上に、銅材料を付着させて形成された回路パターンと、絶縁材料からなり前記絶縁基材上に形成されて前記回路パターンを覆っているとともに、前記回路パターンにおける前記電子部品の実装位置に対応する開口部を有しているカバー層と、前記絶縁基材の裏面部の少なくとも前記カバー層の開口部に対応する箇所に形成され、クロム、コバルト、ニッケル、銅、白金、または、金の少なくともいずれか一を含む材料からなる金属層と、を備え、前記金属層は、加熱による前記絶縁基材の裏面部から表面部への酸素の拡散を防止するために、20nm以上100nm以下の膜厚で形成されることを特徴とする。
発明に係るプリント配線基板において、前記金属層は、ラミネート法、スバッタリング法、蒸着法、無電解メッキ法、または、電解メッキ法のいずれか、または、これらの併用によって形成されることが好ましい。
発明に係るプリント配線基板において、前記導電性シード層は、前記回路パターンが作成された部分以外の不要部分が除去され、前記回路パターンと前記絶縁基材との間のみに残存していることが好ましい。
発明に係るプリント配線基板において、前記絶縁基材はポリイミド樹脂フィルムで形成され、前記導電性シード層はニッケルクロム層及び銅層からなることが好ましい。
発明に係る電子回路装置は、上記のプリント配線基板と、端子部を前記回路パターンに接続され、前記実装位置に配置された電子部品と、を備えていることを特徴とする。
本発明に係る電子回路装置の製造方法は、プリント配線基板に電子部品を実装した電子回路装置の製造方法であって、絶縁基材の表面部にスパッタリングで形成された導電性シード層上に、銅材料を電解銅メッキで付着させて回路パターンを形成する工程と、前記絶縁基材の裏面部の少なくとも前記電子部品の実装位置に対応する箇所に、クロム、コバルト、ニッケル、銅、白金、または、金の少なくともいずれか一を含む材料で、ラミネート法、スバッタリング法、蒸着法、無電解メッキ法、または、電解メッキ法のいずれか、または、これらの併用によって金属層を形成する工程と、絶縁材料からなり前記絶縁基材上に形成されて前記回路パターンを覆っているとともに、前記回路パターンにおける前記電子部品の実装位置に対応する開口部を有しているカバー層を形成する工程と、前記電子部品を前記開口部に配置し、前記電子部品の端子部を前記回路パターンに接続して前記電子部品を実装する工程と、を備え、前記金属層を形成する工程は、加熱による前記絶縁基材の裏面部から表面部への酸素の拡散を防止するために、前記金属層を20nm以上100nm以下の膜厚で形成することを特徴とする。
本発明に係る電子回路装置の製造方法は、前記電子部品を実装する工程の後に、前記金属層を除去する工程を備えることが好ましい。
本発明に係る電子回路装置の製造方法において、前記絶縁基材はポリイミド樹脂フィルムで形成され、前記導電性シード層はニッケルクロム層及び銅層からなることが好ましい。
本発明において、絶縁基材の裏面部の酸素防止膜は、回路パターンの形成後に、スバッタリング法や蒸着法などによって、膜厚を数nm(数十Å)以上として形成するか、あるいは、両面CCLの片面のみに回路パターンを形成することとしてもよい。
なお、絶縁基材の裏面部に酸素防止膜が存在することによって問題が生ずる場合には、熱が加えられる電子部品の実装等の表面処理工程が終わった後で、エッチング処理等により、この酸素防止膜を除去するようにしてもよい。
本発明に係るプリント配線基板においては、回路パターンが形成されない絶縁基材の裏面部に酸素防止膜を形成しておくことにより、導電性シード層と絶縁基材との界面における加熱による酸素の拡散を抑制し、加熱後における回路パターンの絶縁基材に対する密着強度を向上させることができる。そのため、このプリント配線基板においては、「セミアディティブ法」などを用いて狭ピッチの回路パターンを作成する場合においても、電子部品の実装などの工程において加熱したときの回路パターンの絶縁基材からの剥離を防ぐことができる。また、このプリント配線基板においては、高温環境下で使用するプリント配線基板として作成した場合においても、信頼性の向上を図ることができる。
なお、これら本発明の効果は、絶縁基材の片面のみに回路パターンを形成したプリント配線基板に限定されず、絶縁基材の両面に回路パターンを形成したプリント配線基板においても、回路パターンの剥離が生じ易い狭ピッチ部分の裏側部に酸素防止膜が存在するように回路設計を行うことにより、同様に得ることができる。
すなわち、本発明は、「セミアディティブ法」などを用いて回路パターンの微細化を図った場合においても、回路パターンの絶縁基材に対する密着強度が確保され、端子メッキ工程や電子部品の実装工程等、回路パターンを形成した後の工程における回路パターンの絶縁基材からの剥離、あるいは、完成後の使用環境における回路パターンの絶縁基材からの剥離が防止されたプリント配線基板及びこのようなプリント配線基板を用いた電子回路装置を提供することができるものである。
以下、本発明を実施するための最良の形態について図面を参照して説明する。この実施の形態においては、「セミアディティブ法」を用いて作成されたプリント配線基板について説明する。
図1は、本実施の形態におけるプリント配線基板の構成を示す断面図である。
このプリント配線基板は、図1に示すように、絶縁材料からなる絶縁基材1を有している。絶縁基材1の表面部上には、回路パターン2が形成されている。この回路パターン2は、絶縁基材1の表面部上に形成された導電性シード層3の上に形成されている。すなわち、この回路パターン2は、まず、絶縁基材1の表面部上に導電性シード層3を形成し、この導電性シード層3において、レジスト剤を塗布してレジスト層を形成して露光及び現像を行い、回路パターンとなる部分以外の部分にメッキレジスト層を作成し、次に、電解銅メッキを行うことにより導電性シード層3上の所定の部分に所定の厚さの銅を付着させることにより作成されている。
導電性シード層3は、絶縁基材1の表面部に電気伝導性を付与するための層であり、無電解銅メッキ、蒸着、あるいは、スパッタ成膜によって形成されたものである。そして、回路パターン2が作成された部分以外の不要部分の導電性シード層3は、メッキレジスト層を除去した後に、除去されている。すなわち、このプリント配線基板において、導電性シード層3は、回路パターン2が作成されている部分のみにおいて、この回路パターン2と絶縁基材1との間に残存している。
そして、絶縁基材1上には、絶縁材料からなるカバー層4が形成されている。このカバー層4は、回路パターン2を覆って形成されている。このカバー層4は、電子部品101が実装される部品実装位置5において、開口部6を有して形成されている。この開口部6が位置する部品実装位置5には、ICチップなどの電子部品101が実装される。カバー層4の厚さは、電子部品101の実装を阻害しないように、実装される電子部品101に当接しない厚さ、すなわち、電子部品101の端子部(バンプ)102の突出量よりも薄くなされている。
そして、このプリント配線基板においては、絶縁基材1の裏面部において、少なくともカバー層4の開口部6に対応する箇所に、酸素防止膜7が形成されている。この酸素防止膜7としては、金属層が好ましく、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、白金(Pt)、または、金(Au)の少なくともいずれか一を含む材料から形成されていることが好ましい。この金属層として、さらに好ましくは、不働態膜が形成される金属からなることが好ましく、クロム(Cr)、ニッケル(Ni)、銅(Cu)を含む材料から形成されていることが望ましい。また、この酸素防止膜7の膜厚は、少なくとも5nm(50Å)以上であることが好ましく、20nm(200Å)以上であることがより好ましい。
この酸素防止膜7は、ラミネート法、スバッタリング法、蒸着法、無電解メッキ法、または、電解メッキ法のいずれかによって、良好に形成することができる。酸素防止膜7は、回路パターン2の形成後に形成される。なお、両面CCLの片面の銅箔のみを回路パターン2として形成し、他方の面の銅箔を酸素防止膜7として形成するようにしてもよい。
また、この酸素防止膜7は、絶縁基材1が加熱される工程の後に、エッチング処理等により、取り除くこととしてもよい。
図2は、他の実施の形態におけるプリント配線基板の構成を示す断面図である。
さらに、このプリント配線基板を、絶縁基材1の両面に回路パターン2を形成したプリント配線基板として構成する場合には、図2に示すように、回路パターン2の剥離が生じ易い部品実装位置5や狭ピッチ部分の裏側部に酸素防止膜となる金属層が存在するように回路設計を行うことにより、前述のように、酸素防止膜7を形成した場合と同様の効果を得ることができる。また、絶縁基材1の裏面部に酸素防止膜7が存在することによって問題が生ずる場合には、電子部品101の実装等、熱が加えられる工程が終わった後に、エッチング処理等により、この酸素防止膜7の少なくとも一部を除去するようにしてもよい。
このプリント配線基板においては、部品実装位置5において、図1及び図2に示すように、電子部品101の端子部(バンプ)102が、回路パターン2に対して、端子接続部であるバンプ接続位置2bにおいてACF接続等により接続される。このようにして、プリント配線基板に電子部品101が実装されることにより、電子回路装置が構成される。
以下、本発明に係るプリント配線基板についての実施例を挙げる。
〔実施例1〕
この実施例1においては、図1に示した実施形態において、絶縁基材1として、ポリイミドフィルムである「カプトンEN」(商品名:東レデュポン社製)を使用した。この絶縁基材1をスパッタチャンバにセットし、プラズマガスとしてアルゴンを用い、7×10−3Torrの真空下で、スパッタリングにより、この絶縁基材1の表面部に導電性シード層3を形成した。この導電性シード層3は、ニッケル・クロム層(膜厚10nm(100Å))及び銅層(膜厚200nm(2000Å))からなるものである。
次に、絶縁基材1上に形成された導電性シード層3上に、レジスト剤として「ドライフィルムレジスト」(商品名:日立化成工業社製)をラミネートし、レジスト層とした。このレジスト層に対して、回路設計図を露光し、現像することによって、回路パターン2を形成する部分のレジスト層を除去し、回路パターン2の非形成部のみがメッキレジスト層によって被覆された状態とした。そして、電解銅メッキによって、導電性シード層3上のレジスト層が除去された部分に銅を析出させ、回路パターン2を形成した。なお、電解銅メッキには、下記の硫酸銅メッキ浴を用いて、この硫酸銅メッキ浴中に浸した絶縁基材1上の導電性シード層3に電気を流し、メッキレジスト層により被覆されていない部分に銅を析出させた。
〔硫酸銅メッキ浴〕
硫酸銅5水塩・・・・・・・・・・・・・・・・・・・・・・・75g/L
硫酸・・・・・・・・・・・・・・・・・・・・・・・・・・・190g/L
塩素イオン・・・・・・・・・・・・・・・・・・・・・・・・50mg/L
カパーグリーム「CLX−A」(商品名:メルテックス社製)・・5mL/L
カパーグリーム「CLX−C」(商品名:メルテックス社製)・・5mL/L
次に、3%水酸化ナトリウム水溶液を用いて、メッキレジスト層を除去した。さらに、塩化鉄液や塩化銅液などのエッチング液を用いて、回路パターン2の非形成部の導電性シード層3をエッチングにより除去した。このようにして線幅5mmの回路パターン2を形成した。
回路パターン2が形成された後、回路パターンが形成されない絶縁基材1の裏面部に、スバッタリング法により、膜厚20nm(200Å)の銅(Cu)層7を形成した。そして、絶縁材料であるフォトソルダレジスト剤を用いて、カバー層4を形成した。このカバー層4は、回路パターン2を覆うように絶縁基材1上に形成し、また、電子部品101が実装される部品実装位置5において開口部6を有するものとした。なお、このように形成したカバー層4の厚さは、部品実装位置5における電子部品101の実装時に、この電子部品101に当接しない厚さ(すなわち、電子部品101の端子部(バンプ)102の突出量よりも薄い厚さ)とした。
〔実施例2〕
絶縁基材1の裏面部の銅層7の膜厚を変えて、それ以外は、前述の実施例1と同様にプリント配線基板を作成した。すなわち、スバッタリング法により、膜厚が、5nm(50Å)、10nm(100Å)、100nm(1000Å)及び500nm(5000Å)である銅層7を形成したプリント配線基板をそれぞれ作成した。
〔実施例3〕
絶縁基材1の裏面部の酸素防止膜7の形成方法及び材料を変えて、それ以外は、前述の実施例1と同様にプリント配線基板を作成した。すなわち、蒸着法により、膜厚が20nm(200Å)のクロム(Cr)層、コバルト(Co)層、ニッケル(Ni)層、白金(Pt)層及び金(Au)層を形成したプリント配線基板をそれぞれ作成した。
〔比較例1〕
絶縁基材1の裏面部に酸素防止膜7を形成せず、それ以外は、前述の実施例1と同様にプリント配線基板を作成した。
〔実施例1乃至実施例3と比較例1との対比〕
前述のようにして作成した実施例1乃至実施例3及び比較例1におけるプリント配線基板について、引張り試験機(NMB社製「TG・200N」)を用いて、回路パターンの常態及び加熱(180°Cで2時間)後における引張り強度(剥離強度)を測定した。この測定結果を以下の〔表1〕に示す。
Figure 0004592458
この〔表1〕から、回路パターンが加熱後において十分な引っ張り強度を維持するためには、絶縁基材1の裏面部の酸素防止膜7をなす材料は、銅の他、クロム、コバルト、ニッケル、白金及び金のいずれでもよく、酸素防止膜の膜厚は、20nm以上であることが好ましいことがわかる。
図3は、導電性シード層3の絶縁基材1に接していた面における元素濃度比を測定する手順を示す側面図である。
このプリント配線基板において、図3に示すように、回路パターン2及び導電性シード層3を絶縁基材1から剥離させ、この導電性シード層3の絶縁基材1に接していた面における元素濃度比をX線を用いて測定した。この測定を、前述の実施例及び比較例について行った。
図4は、導電性シード層3の絶縁基材1に接していた面における酸素の存在率を示すグラフである。
絶縁基材1の裏面部に酸素防止膜7が形成されている実施例においては、図4に示すように、180°Cにおける加熱を10時間以上に亘って続けても、導電性シード層3の絶縁基材1に接していた面において酸素の存在率(元素濃度比)が上がることがない。これに対し、絶縁基材1の裏面部に酸素防止膜7が形成されていない比較例においては、図4に示すように、180°Cにおける加熱を続けると、導電性シード層3の絶縁基材1に接していた面における酸素の存在率(元素濃度比)が、2時間で16%、10時間では30%近くまで上がってしまう。
本発明の実施形態に係るプリント配線基板の構成を示す断面図である。 本発明の他の実施の形態におけるプリント配線基板の構成を示す断面図である。 導電性シード層の絶縁基材に接していた面における元素濃度比を測定する手順を示す側面図である。 導電性シード層の絶縁基材に接していた面における酸素の存在率を示すグラフである。
符号の説明
1 絶縁基材
2 回路パターン
3 導電性シード層
4,4a カバー層
5 部品実装位置
6 開口部
7 酸素防止膜

Claims (8)

  1. 電子部品が実装されるプリント配線基板であって、
    絶縁材料からなる絶縁基材と、
    前記絶縁基材の表面に形成された導電性シード層上に、銅材料を付着させて形成された回路パターンと、
    絶縁材料からなり前記絶縁基材上に形成されて前記回路パターンを覆っているとともに、前記回路パターンにおける前記電子部品の実装位置に対応する開口部を有しているカバー層と、
    前記絶縁基材の裏面部の少なくとも前記カバー層の開口部に対応する箇所に形成され、クロム、コバルト、ニッケル、銅、白金、または、金の少なくともいずれか一を含む材料からなる金属層と、
    を備え、
    前記金属層は、加熱による前記絶縁基材の裏面部から表面部への酸素の拡散を防止するために、20nm以上100nm以下の膜厚で形成されることを特徴とするプリント配線基板。
  2. 請求項1に記載のプリント配線基板であって、
    前記金属層は、ラミネート法、スパッタリング法、蒸着法、無電解メッキ法、または、電解メッキ法のいずれか、または、これらの併用によって形成されたものであることを特徴とするプリント配線基板。
  3. 請求項1または2に記載のプリント配線基板であって、
    記導電性シード層は、前記回路パターンが作成された部分以外の不要部分が除去され、前記回路パターンと前記絶縁基材との間のみに残存していることを特徴とするプリント配線基板。
  4. 請求項1から3のいずれか1つに記載のプリント配線基板であって、
    前記絶縁基材はポリイミド樹脂フィルムで形成され、前記導電性シード層はニッケルクロム層及び銅層からなることを特徴とするプリント配線基板。
  5. 請求項1から請求項のいずれか1つに記載のプリント配線基板と、
    端子部を前記回路パターンに接続され前記実装位置に配置された電子部品と、
    を備えていることを特徴とする電子回路装置。
  6. プリント配線基板に電子部品を実装した電子回路装置の製造方法であって、
    絶縁基材の表面部にスパッタリングで形成された導電性シード層上に、銅材料を電解銅メッキで付着させて回路パターンを形成する工程と、
    前記絶縁基材の裏面部の少なくとも前記電子部品の実装位置に対応する箇所に、クロム、コバルト、ニッケル、銅、白金、または、金の少なくともいずれか一を含む材料で、ラミネート法、スパッタリング法、蒸着法、無電解メッキ法、または、電解メッキ法のいずれか、または、これらの併用によって金属層を形成する工程と、
    絶縁材料からなり前記絶縁基材上に形成されて前記回路パターンを覆っているとともに、前記回路パターンにおける前記電子部品の実装位置に対応する開口部を有しているカバー層を形成する工程と、
    前記電子部品を前記開口部に配置し、前記電子部品の端子部を前記回路パターンに接続して前記電子部品を実装する工程と、
    を備え、
    前記金属層を形成する工程は、加熱による前記絶縁基材の裏面部から表面部への酸素の拡散を防止するために、前記金属層を20nm以上100nm以下の膜厚で形成することを特徴とする電子回路装置の製造方法。
  7. 請求項6に記載の電子回路装置の製造方法であって、
    前記電子部品を実装する工程の後に、前記金属層を除去する工程を備えることを特徴とする電子回路装置の製造方法。
  8. 請求項6または7に記載の電子回路装置の製造方法であって、
    前記絶縁基材はポリイミド樹脂フィルムで形成され、前記導電性シード層はニッケルクロム層及び銅層からなることを特徴とする電子回路装置の製造方法。
JP2005081698A 2005-03-22 2005-03-22 プリント配線基板、電子回路装置及びその製造方法 Expired - Fee Related JP4592458B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005081698A JP4592458B2 (ja) 2005-03-22 2005-03-22 プリント配線基板、電子回路装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005081698A JP4592458B2 (ja) 2005-03-22 2005-03-22 プリント配線基板、電子回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006269502A JP2006269502A (ja) 2006-10-05
JP4592458B2 true JP4592458B2 (ja) 2010-12-01

Family

ID=37205183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005081698A Expired - Fee Related JP4592458B2 (ja) 2005-03-22 2005-03-22 プリント配線基板、電子回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4592458B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008243853A (ja) * 2007-03-23 2008-10-09 Renesas Technology Corp インターポーザ基板、それを利用したlsiチップ及び情報端末装置、インターポーザ基板製造方法、並びにlsiチップ製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS619866U (ja) * 1984-06-21 1986-01-21 イビデン株式会社 電子部品塔載用プリント配線板
JPS6232550U (ja) * 1985-08-09 1987-02-26
JP2000294895A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
JP2002299802A (ja) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd フレキシブルプリント配線板およびその製造方法
JP2003068804A (ja) * 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板
JP2003179357A (ja) * 2001-12-12 2003-06-27 Toppan Printing Co Ltd 多層回路基板
JP2004128365A (ja) * 2002-10-07 2004-04-22 Sumitomo Electric Printed Circuit Inc フレキシブル銅張回路基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS619866U (ja) * 1984-06-21 1986-01-21 イビデン株式会社 電子部品塔載用プリント配線板
JPS6232550U (ja) * 1985-08-09 1987-02-26
JP2000294895A (ja) * 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板およびその製造方法ならびに回路基板を用いた表示装置および電子機器
JP2002299802A (ja) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd フレキシブルプリント配線板およびその製造方法
JP2003068804A (ja) * 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板
JP2003179357A (ja) * 2001-12-12 2003-06-27 Toppan Printing Co Ltd 多層回路基板
JP2004128365A (ja) * 2002-10-07 2004-04-22 Sumitomo Electric Printed Circuit Inc フレキシブル銅張回路基板

Also Published As

Publication number Publication date
JP2006269502A (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
JP4081052B2 (ja) プリント配線基板の製造法
JP3736806B2 (ja) プリント配線基板、その製造方法および回路装置
US7523548B2 (en) Method for producing a printed circuit board
JP2006278774A (ja) 両面配線基板の製造方法、両面配線基板、およびそのベース基板
JP5215305B2 (ja) 電子部品の製造方法及び該方法により製造する電子部品
WO2007058147A1 (ja) プリント配線基板、その製造方法およびその使用方法
JP2011014801A (ja) フレキシブル銅張積層板及びcof用フレキシブルプリント配線板並びにこれらの製造方法
JP4155434B2 (ja) 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP4592458B2 (ja) プリント配線基板、電子回路装置及びその製造方法
CN111201842B (zh) 印刷电路板和制造印刷电路板的方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP4658100B2 (ja) プリント配線基板および回路装置
US6666964B2 (en) Method of manufacturing a circuit board
JP4549807B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
JPH04144190A (ja) 配線基板およびその製造方法
JP4709813B2 (ja) プリント配線基板、回路装置およびプリント配線基板の製造方法
JP2006269501A (ja) プリント配線基板及び電子回路装置
JP2007012875A (ja) プリント配線基板
WO2005039258A1 (ja) ポリイミド樹脂基材及びそのポリイミド樹脂基材を用いた配線板
JPH11121926A (ja) 多層プリント配線板およびその製造方法
JP2006135166A (ja) プリント配線板
JPH0284792A (ja) スルーホール基板の製造方法
JP2005150211A (ja) 多層配線板およびその製造方法
JP2005332946A (ja) プリント配線板、プリント配線板の製造方法及び電子回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees