CN111201842B - 印刷电路板和制造印刷电路板的方法 - Google Patents

Abstract

根据本发明的一个方面，印刷电路板包括：绝缘基膜；导电图案，该导电图案被部分地层叠在基膜的表面侧上；涂层，该涂层被层叠在包括基膜和导电图案并且具有部分地暴露导电图案的开口部的层叠结构的表面上；以及镀锡层，该镀锡层层叠在从开口部暴露的导电图案的表面上，其中，以开口部的内边缘作为基端，涂层从导电图案的平均剥离长度小于或者等于20μm。

Description

印刷电路板和制造印刷电路板的方法

技术领域

本发明涉及印刷电路板和制造印刷电路板的方法。

本申请基于2017年10月18日提交的日本专利申请No.2017-201928并且要求其优先权，该日本专利申请的全部内容通过引用由此合并于本文中。

背景技术

印刷电路板被广泛用于构造诸如电子部件的电路。印刷电路板通常包括板状或膜状的绝缘衬底(基板或基膜)，并且包括设置在绝缘衬底上的导电图案。导电图案通常包括用于连接其他印刷电路板、电子部件等的引导(端子)部或焊盘部。

特别地，作为用于将驱动具有小布线间距的LCD(液晶显示器)的IC连接到印刷电路板的技术，已知在印刷电路板的导电图案的引导部上镀有锡，并且用于驱动LCD的IC在用于驱动LCD的IC的端子表面上通过锡和金的共晶反应被连接(参见日本特开专利公开No.2011-66181)。

在公开中描述的印刷电路板包括阻焊膜，该阻焊膜具有用于暴露焊盘部的开口，并且通过在暴露于阻焊膜的开口中的焊盘部上选择性地形成无电镀锡膜来制造。

[现有技术文献]

[专利文件]

[专利文献1]日本特开专利申请No.2011-66181

发明内容

根据本发明的一个方面，印刷电路板包括：绝缘基膜；导电图案，该导电图案被部分地层叠在基膜的表面侧上；涂层，该涂层被层叠在包括基膜和导电图案的层叠结构的表面上，并且具有部分地暴露导电图案的开口部；以及镀锡层，该镀锡层层叠在从开口部暴露的导电图案的表面上，其中，以开口部的内边缘作为基端，涂层从导电图案的平均剥离长度小于或者等于20μm。

此外，根据本发明的另一方面，一种制造印刷电路板的方法包括：导电图案形成步骤，该导电图案形成步骤是在绝缘基膜的表面侧上部分地形成导电图案；涂层层叠步骤，该涂层层叠步骤是在包括基膜和导电图案的层叠结构的表面上层叠具有部分地暴露导电图案的开口部的涂层；预浸渍步骤，该预浸渍步骤是将包括基膜、导电图案和涂层的层叠结构浸入室温无电镀锡溶液中；以及无电镀步骤，该无电镀步骤是将包括基膜、导电图案和涂层的层叠结构浸入加热的无电镀锡溶液中。

附图说明

图1是图示根据本发明的一个实施例的印刷电路板的示意性横截面图；

图2是图1的镀锡层的示意性横截面图；

图3是图1的镀锡层的示意性平面图；以及

图4是图示制造图1的印刷电路板的步骤的流程图。

具体实施方式

[本公开要解决的问题]

在上述公开中公开的印刷电路板的缺点是，无电镀液腐蚀铜，并且容易发生电路断开。

鉴于上述情况，本发明的目的是提供一种印刷电路板及制造印刷电路板的方法，使得不容易发生导电图案的断开。

[本公开的效果]

在根据本发明一个方面的印刷电路板和通过用于制造印刷电路板的方法获得的印刷电路板中，不容易发生导电图案的断开。

[本发明的实施例的描述]

根据本发明的一个方面，一种印刷电路板包括：绝缘基膜；导电图案，该导电图案被部分地层叠在基膜的表面侧上；涂层，该涂层被层叠在包括基膜和导电图案的层叠结构的表面上，并且具有部分地暴露导电图案的开口部；以及镀锡层，该镀锡层层叠在从开口部暴露的导电图案的表面上，其中，以开口部的内边缘作为基端，涂层从导电图案的平均剥离长度小于或者等于20μm。

根据印刷电路板，以开口部的内边缘作为基端，通过使涂层的从导电图案的平均剥离长度小于或者等于上述上限，能够抑制由于在形成镀锡层时局部电池反应引起的导电图案的腐蚀。因此，在印刷电路板上，不容易发生导电图案的断开。

优选地，镀锡层的平均厚度小于或等于0.6μm。以此方式，通过使镀锡层的平均厚度小于或等于上述上限，可以更可靠地抑制由于局部电池反应而引起的导电图案的腐蚀，并且因此可以更可靠地预防导电图案的断开。

优选的是，在镀锡层的表面上，设置由锡合金形成的一个或更多个第一区域以及由未合金的锡形成的一个或更多个第二区域，并且一个或者更多个第一区域在镀锡层的表面中的总占用面积百分比小于或者等于90％。以这样的方式，通过在锡镀层的表面上提供由锡合金形成的一个或更多个第一区域和由未合金的锡形成的一个或更多个第二区域，并且具有小于或者等于上述上限的一个或更多个第一区域在镀锡层的表面中的总占用面积百分比，可以充分地增强在电子部件等的端子表面上与金的共晶反应引起的结合强度。

导电图案的主要成分是铜，印刷电路板包括：锡铜合金层，其中，导电图案的铜被与锡镀层的锡合金，并且锡铜合金层的平均厚度大于或等于0.1μm且小于或等于0.5μm。以此方式，通过作为廉价、低电阻并且能够进行镀锡置换的铜的导电图案的主要成分，能够以相对较低的成本形成印刷电路板。另外，通过包括使导电图案的铜与锡镀层的锡合金的锡铜合金层并且锡铜合金层的平均厚度在上述范围内，可以禁止随时间流逝产生晶须，并且可以防止图案内的短路。

根据本发明的另一方面，一种制造印刷电路板的方法包括：导电图案形成步骤，该导电图案形成步骤是在绝缘基膜的表面侧上部分地形成导电图案；涂层层叠步骤，该涂层层叠步骤是在包括基膜和导电图案的层叠结构的表面上层叠具有部分地暴露导电图案的开口部的涂层；以及预浸渍步骤，该预浸渍步骤是将包括基膜、导电图案和涂层的层叠结构浸入在室温无电镀锡溶液中；以及无电镀步骤，该无电镀步骤是将包括基膜、导电图案和涂层的层叠结构浸入加热的无电镀锡溶液中。

根据制造印刷电路板的方法，通过包括将包括基膜、导电图案和涂层的层叠结构浸入在室温的无电镀锡溶液中的预浸渍步骤，能够在无电镀步骤中促进锡在导电图案上的层叠。结果，以开口部的内边缘作为基端，涂层从导电图案的剥离，以及由于局部电池反应而引起的导电图案的腐蚀能够被抑制。因此，制造印刷电路板的方法使得能够制造印刷电路板，使得不容易发生导电图案的断开。

这里，术语“表面”意指为了方便起见，相对于基膜在其上层叠有导电图案的侧面上的表面，并且不限于印刷电路板的前/后。另外，术语“以开口部的内边缘作为基端，涂层从导电图案的平均剥离长度”意指，当通过扫描电子显微镜观察在平面图中垂直于开口部的内边缘的多个横截面时，可以确认在涂层和导电图案之间的界面的状态变化的范围内的长度的平均值。应当注意，“开口部的内边缘”意指，在涂层内，主要表达主要保护导电图案的功能的层的内边缘。此外，术语“主要成分”是指其质量含量最大的成分，并且优选地意指其含量大于或等于90％，并且更优选地大于或等于95％。另外，术语“室温”意指大于或等于0℃且小于或等于45℃。

[本发明的实施例的细节]

在下面，将参考附图详细描述根据本发明的印刷电路板的实施例。

[印刷电路板]

图1图示根据本发明的一个实施例的印刷电路板的配置。该印刷电路板包括：绝缘基膜1；导电图案2，其在基膜1的表面侧(至少一个表面侧)上部分地层叠；涂层4，其层叠在包括基膜1和导电图案2的层叠结构的表面上，并具有部分地暴露导电图案2的开口部3；以及镀锡层5，其层叠在从开口部3暴露的导电图案2的表面上。

<基膜>

优选地，基膜1由具有合成树脂为主要成分的材料形成并具有挠性。基膜1的主要成分的示例包括诸如聚酰亚胺、液晶聚酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯和氟树脂的软质材料。其中，绝缘性、挠性、耐热性等优异的聚酰亚胺是优选的。而且，基膜1可以是多孔的，并且可以包含填料、添加剂等。

基膜1的平均厚度的下限没有被特别限制，但是优选为5μm，并且更优选为12μm。另一方面，基膜1的平均厚度的上限优选为2mm，并且更优选为1.6mm。在基膜1的平均厚度小于下限的情况下，基膜1的强度可能变得不足。另一方面，在基膜1的平均厚度超过上限的情况下，印刷电路板的挠性可能变得不足。

<传导模式>

可以通过对层叠在基膜1上的导体层进行构图来形成导电图案2。导电图案2具有连接部6，另一印刷电路板、电子部件等连接到该连接部6。

形成导电图案2的导体的材料的示例包括诸如铜、银、铂和镍的金属。其中，成本相对较低并且导电性优异的铜作为导电图案2的材料是优选的。

导电图案2优选地形成有基本恒定的厚度。导电图案2的平均厚度的下限优选为2μm，并且更优选为5μm。另一方面，导电图案2的平均厚度的上限优选为50μm，并且更优选为40μm。在导电图案2的平均厚度小于下限的情况下，可能发生导电图案2的断开。另一方面，在导电图案2的平均厚度超过上限的情况下，印刷电路板的挠性可能不必要地降低。

连接部6的一般示例包括IC端子连接到的端子或焊盘。

<涂层>

涂层4是涂覆在导电图案2的表面上并保护导电图案2的表面的层。形成涂层4的开口部3使得暴露导电图案2的连接部6。在涂层4中，可以从导电图案2剥离与开口部3的内边缘相邻的区域。

涂层4可以例如由覆盖层、阻焊剂等形成。

图1中图示的涂层4是覆盖层，其包括主要用作保护导电图案2的保护膜7，以及将保护膜7粘合到基膜1和导电图案2的粘合层8。

优选地，构成涂层4的覆盖层的保护膜7是柔性的且绝缘的。保护膜7的主要成分的示例包括聚酰亚胺、环氧树脂、酚醛树脂、丙烯酸树脂、聚酯、热塑性聚酰亚胺、聚对苯二甲酸乙二醇酯、氟树脂、液晶聚合物等。特别地，就耐热性而言，聚酰亚胺是优选的。应当注意，保护膜7可以包含除了主要成分之外的其他树脂、耐候剂、抗静电剂等。

保护膜7的平均厚度的下限没有被特别限制，但是优选为3μm，并且更优选为10μm。另外，保护膜7的平均厚度的上限没有被特别限定，但优选为500μm，并且更优选为150μm。在保护膜7的平均厚度小于下限的情况下，特别是在制造工艺中，容易发生断开。另一方面，在保护膜7的平均厚度超过上限的情况下，柔性印刷电路板的厚度可能不必要地增加。

形成粘合层8的粘合剂没有被特别限制，但是挠性和耐热性优异的粘合剂是优选的。这种粘合剂的示例包括各种树脂基粘合剂，诸如环氧树脂、聚酰亚胺、聚酯、酚醛树脂、聚氨酯、丙烯酸树脂、三聚氰胺树脂和聚酰胺酰亚胺。

粘合层8的平均厚度的下限优选为5μm，并且更优选为10μm。另一方面，粘合层8的平均厚度的上限优选为50μm，并且更优选为40μm。在粘合层8的平均厚度小于上述下限的情况下，涂层4相对于导电图案2的粘合强度可能变得不足。另一方面，在粘合层8的平均厚度超过上限的情况下，柔性印刷电路板可能不必要地变厚。

作为用于涂层4的阻焊剂，可以使用诸如光敏阻焊剂或热固性阻焊剂的单层结构，或者可以使用包括基膜和抗蚀剂层的干膜阻焊剂。

阻焊剂的主要成分的示例(在干膜阻焊剂的情况下，抗蚀剂层的主要成分)包括环氧树脂、聚酰亚胺和硅树脂。在这些环氧树脂当中，特别地，环氧丙烯酸酯树脂被优选使用。另外，作为干膜阻焊剂的基膜，可以使用例如聚酰亚胺等。

导电图案2上的阻焊剂的平均厚度的下限优选为3μm，并且更加优选为5μm。另一方面，导电图案2上的阻焊剂的平均厚度的上限没有被特别限制，但是优选为100μm，并且更优选为50μm。在导电图案2上的阻焊剂的平均厚度小于下限的情况下，导电图案2的保护可能变得不足。另一方面，在导电图案2上的阻焊剂的平均厚度超过上限的情况下，印刷电路板的挠性可能变得不足。

以开口部3的内边缘作为基端，涂层4从导电图案2的平均剥离长度D的上限为20μm，优选地为18μm，并且更优选地为16μm。另一方面，涂层4的平均剥离长度D的下限优选为3μm，并且更优选为5μm。在涂层4的平均剥离长度D超过上限的情况下，由于抑制由在形成镀锡层5时剥离的涂层4与导电图案2之间进入镀液而引起的局部电池反应，导电图案2可能被腐蚀，并且导电图案2的断开可能容易发生。另一方面，在涂层4的平均剥离长度D小于下限的情况下，由于过度抑制剥离涂层4，镀锡层5的厚度可能变得不足。应当注意，开口部3的内边缘意指在涂层4内，主要表达主要保护导电图案2的功能的层的内边缘，诸如覆盖层的保护膜7，并且不涉及如所图示的在接合时流入开口部3中的粘合层8。

<镀锡层>

镀锡层5被涂覆在从涂层4的开口部3暴露的导电图案2上，即，被涂覆在连接部6(在一些情况下连接到连接部6的布线部的一部分)上。

通过在另一印刷电路板、电子部件等的端子的表面上与金发生共晶反应，镀锡层5使导电图案2与电子部件等等之间能够容易和可靠地进行机械和电连接。

锡镀层5的平均厚度的下限优选为0.1μm，并且更优选为0.2μm。另一方面，镀锡层5的平均厚度的上限优选为0.6μm，并且更优选为0.5μm。在镀锡层5的平均厚度小于下限的情况下，能够为共晶反应供应的锡的量可能变得不足，并且其可能无法将导电图案2牢固地连接至电子部件等。另一方面，在镀锡层5的平均厚度超过上限的情况下，在共晶反应时可以使镀锡层5流化以造成在相邻的连接部6处短路。

如图2中所图示，镀锡层5优选地包括其中锡与导电图案2的铜合金的锡铜合金层9以及未被合金的纯锡层10。锡铜合金层9增强导电图案2与镀锡层5之间的粘合力。

锡铜合金层9的平均厚度的下限优选为0.1μm，并且更优选为0.2μm。另一方面，锡铜合金层9的平均厚度的上限优选为0.5μm，并且更优选为0.4μm。在其中锡铜合金层9的平均厚度小于下限的情况下，容易从导电图案2上剥离镀锡层5。另一方面，在锡铜合金层9的平均厚度超过上限的情况下，纯锡层10的厚度相对减少，并且因此通过共晶反应与电子部件等的结合性可能变得不足。

如图3中所图示，在镀锡层5的外表面上，由形成导电图案2的金属和锡的合金形成的一个或更多个第一区域11(暴露锡铜合金层9的区域)以及由未合金的锡形成的一个或者更多个第二区域12(被纯锡层10覆盖的区域)可以被形成。在本实施例中，在锡镀层5的外表面上形成海岛结构，使得多个第一区域11被分散在第二区域12中。而且，优选地，多个第一区域11以近似相等的密度布置在第二区域12中。例如，通过在印刷电路板的制造工艺中通过热处理使锡镀层5中包含的锡与构成导电图案2的诸如铜的金属合金而形成第一区域11。

镀锡层5的外表面中的一个或更多个第一区域11的总占有面积百分比的下限优选为2％，并且更优选为10％。另一方面，锡镀层5的外表面中的一个或者更多个第一区域11的总占有面积百分比的上限优选为90％，更优选为80％，并且进一步优选为70％。在其中镀锡层5的外表面中的一个或更多个第一区域11的总占有面积百分比小于下限的情况下，在与电子部件等的端子的接合时通过共晶反应形成的钎焊材料的量增大，并且因此在相邻的连接部6处可能发生短路。另一方面，在镀锡层5的外表面中的一个或更多个第一区域11的总占有面积百分比超过上限的情况下，因共晶反应而产生的钎焊材料的量变得不足，并且与电子部件的端子等的接合可能变得不足。

第二区域12的平均厚度的下限(形成在镀锡层5的外表面上的所有第二区域12的厚度的平均值)的下限优选为0.05μm并且更优选为0.10μm。另一方面，第二区域12的平均厚度的上限优选为0.4μm并且更优选为0.3μm。在第二区域12的平均厚度小于下限的情况下，通过共晶反应形成的钎料的量变得不足，并且与电子部件等的端子的接合可能变得不足。另一方面，在第二区域12的平均厚度超过上限的情况下，在与电子部件等的端子接合时形成的钎料的量增加，并且因此可能会在相邻的连接部6发生短路。

<制造印刷电路板的方法>

图1的印刷电路板可以通过图4中图示的制造印刷电路板的方法来制造。图4的制造印刷电路板的方法本身是本发明的一个实施例。

制造印刷电路板的方法包括：导电图案形成步骤，在绝缘基膜1的表面侧上部分地形成导电图案2<步骤S1>；涂层层叠步骤，在包括基膜1和导电图案2的层叠结构的表面上层叠具有部分地暴露导电图案2的开口部的涂层4<步骤S2>；和预浸渍步骤，将包括基膜1、导电图案2和涂层4的层叠结构浸入在室温无电镀锡溶液中<步骤S3>；无电镀步骤，将包括基膜1、导电图案2和涂层4的层叠结构浸入加热的无电镀锡溶液中<步骤S4>。此外，优选地，制造印刷电路板的方法还包括热处理步骤<步骤S5>，在无电镀步骤之后对层叠结构应用热处理。

<导电图案形成步骤>

在步骤S1的导电图案形成步骤中，例如通过减数法或半添加法等的已知方法在基膜1的表面上形成导电图案2。

在通常的减数法中，通过例如金属箔的粘合、金属的沉积、金属微粒的烧结、金属镀等等在基膜1的前表面和后表面上层叠金属层，并且在对应于金属层的所需导电图案2的部分上形成抗蚀剂图案并对其进行蚀刻以形成导电图案2。

另外，在通常的半添加法中，例如通过金属的气相沉积、金属微粒的烧结、化学金属镀等在基膜1的前表面和后表面上形成薄种子层，在种子层的表面上形成在与需要的导电图案2相对应的部分处敞开的抗蚀剂图案，并且通过电镀暴露在抗蚀剂图案的开口中的种子层来形成导电图案2。

<涂层层叠方法>

在步骤S2的涂层层叠步骤中，通过已知方法层叠覆盖层、阻焊剂等。

<预浸渍步骤>

在步骤S3的预浸渍步骤中，通过用室温无电镀锡溶液，即，通过其中镀反应的活性足够低的无电镀锡溶液代替粘附在从开口部3部分地暴露的导电图案2的表面上的水和异物，来抑制在随后的无电镀步骤中镀的变化。

<无电镀步骤>

在步骤S4的无电镀步骤中，将包括基膜1、导电图案2和涂层4的层叠结构浸入到其中通过加热来活化镀反应的无电镀锡溶液中，并且锡被层叠在从开口部3暴露的导电图案2的表面上。

作为无电镀液，可以使用含有降低pH的酸、锡离子和将铜的氧化还原电势降低到低于锡的氧化还原电势的络合剂的酸性基团取代的无电镀锡溶液。而且，优选的是，酸性基团取代的无电镀锡溶液还包含例如抗氧化剂、表面活性剂等。

无电镀液的加热温度的下限优选为50℃，并且更优选为55℃。另一方面，无电镀液的加热温度的上限优选为70℃，并且更优选为65℃。在无电镀液的加热温度低于下限的情况下，镀反应可能变得不足。另一方面，在无电镀液的加热温度超过上限的情况下，可能难以调节要形成的锡镀层5的厚度。

在无电镀液中的浸入时间的下限优选为1分钟，并且更优选为2分钟。另一方面，在无电镀液中的浸入时间的上限优选为30分钟，并且更优选为20分钟。在无电镀液中的浸入时间小于下限的情况下，可能无法形成具有足够厚度的锡镀层5。另一方面，在无电镀液中的浸入时间超过上限的情况下，可能无法充分防止由于局部电池反应而引起的导电图案2的腐蚀。

<热处理步骤>

在步骤S5的热处理步骤中，通过在无电镀步骤之后对层叠结构应用热处理，来抑制锡镀层5中晶须的产生。

热处理步骤的热处理温度可以例如大于或等于100℃且小于或等于140℃。而且，热处理步骤的热处理时间可以例如大于或等于一小时且小于或等于三小时。应注意，在上述热处理条件下执行热处理的情况下，从镀锡层5的外表面开始的一个或更多个第二区域12的平均厚度在大约0.1μm以上且0.4μm以下的范围内减小。因此，在上述的无电镀锡溶液中浸入的步骤中，预先考虑到减少的量调整浸入时间使得形成具有厚度的锡镀层5。

<优势>

根据该印刷电路板，以开口部3的内边缘作为基端，通过具有涂层4从导电图案2的最小平均剥离长度，能够抑制在形成镀锡层5时由于局部电池反应而引起的导电图案2的腐蚀，并且因此，不容易发生导电图案2的断开。

此外，根据制造印刷电路板的方法，通过包括步骤S3的预浸渍步骤，可以在步骤S4的无电镀步骤中促进锡在导电图案2上的层叠。结果，因为可以抑制由于局部电池反应而引起的导电图案2的腐蚀，所以制造印刷电路板的方法使能够制造印刷电路板，使得不容易发生导电图案2的断开。

[其他实施例]

以上公开的实施例在所有方面均应视为示例性的，而不是限制性的。本发明的范围不限于上述实施例的配置，而是由权利要求书指示，并且旨在包括与权利要求书等同的含义和范围内的所有变化。

印刷电路板不限于通过根据上述实施例的制造印刷电路板的方法制造的印刷电路板。

印刷电路板可以是在基膜的两个表面上具有导电图案的双面电路板，或者可以是其中基膜和导电图案进一步层叠在双面电路板上的多层电路板。

制造印刷电路板的方法还可以包括，在预浸渍步骤之前，清洗基膜、导电图案和涂层的层叠结构的步骤、软蚀刻步骤、酸洗步骤等。

示例

尽管将参考实施例详细描述本发明，但是本发明不限于示例的描述。

[编号1]

(印刷电路板)

制备基膜，该基膜具有聚酰亚胺作为主要成分并且具有25μm的平均厚度。在基膜的一个侧表面上，以25μm的平均间隔平行地层叠由具有25μm的平均宽度且在平面图中呈线状的铜箔制成的电极体，作为导电图案。随后，在基膜和电极体的层叠结构的一部分上层叠覆盖层，并且在该层叠结构的不同部分层叠阻焊剂。对于覆盖层和阻焊剂中的每一个，使用具有开口以暴露电极体的一个。执行预浸渍步骤以将包括基膜、电极、阻焊剂的涂层和覆盖层的层叠结构浸入室温无电镀锡溶液中。就在此预浸渍步骤之后，执行无电镀步骤以将其浸入加热的无电镀锡中。调整无电镀步骤中的浸入时间，使得形成的镀锡层的厚度为0.2μm。此外，为了在无电镀之后的基膜、电极体和锡镀层的层叠结构，应用用于抑制晶须产生的热处理工序以制造编号1的印刷电路板。在热处理步骤中，热处理温度为100℃，并且热处理时间为1小时。

在所获得的编号1的印刷电路板中，形成其中通过热处理使导电图案的铜和镀锡层的锡合金的锡铜合金层和未合金的纯锡层，并且在镀锡层的外表面上，存在由锡铜合金形成的多个第一区域和由未合金的锡形成的一个连续的第二区域。即，在镀锡层的外表面上，形成其中多个第一区域被分散在第二区域中的海岛结构。

[编号2]

除了调整无电镀步骤中的浸入时间使得镀锡层的厚度为0.3μm并且热处理步骤中的热处理温度为120℃之外，通过与编号1的印刷电路板的制造方法相似的制造方法，编号2的印刷电路板被制造。编号2的印刷电路板被制造具有类似于编号1的印刷电路板的海岛结构，其中，在镀锡层的外表面上的连续的第二区域中分散多个第一区域。

[编号3]

除了调整无电镀步骤中的浸入时间使得镀锡层的厚度为0.4μm，热处理步骤中的热处理温度为120℃，并且热处理时间为2小时之外，通过与编号1的印刷电路板的制造方法相似的制造方法，编号3的印刷电路板被制造。编号3的印刷电路板具有与编号1的印刷电路板类似的海岛结构，其中多个第一区域被分散在镀锡层的外表面上的连续的第二区域中。

[编号4]

除了调整无电镀步骤中的浸入时间使得镀锡层的厚度为0.6μm，热处理步骤中的热处理温度为120℃，并且热处理时间为2小时之外，通过与编号1的印刷电路板的制造方法相似的制造方法，编号4的印刷电路板被制造。编号4的印刷电路板具有与编号1的印刷电路板类似的海岛结构，其中多个第一区域被分散在镀锡层的外表面上的连续的第二区域中。

[编号5]

除了调整无电镀步骤中的浸入时间使得镀锡层的厚度为0.1μm之外，通过与编号1的印刷电路板的制造方法相似的制造方法，编号5的印刷电路板被制造。与编号1的印刷电路板相比，编号6的印刷电路板具有海岛结构，其中多个第二区域被分散在镀锡层的外表面上的连续的第一区域中。

[编号6]

除了预浸渍步骤被省略以外，通过与编号1的印刷电路板的制造方法相似的制造方法，编号6的印刷电路板被制造。类似于编号1的印刷电路板，编号6的印刷电路板具有海岛结构，其中多个第一区域被分散在镀锡层的外表面上的连续的第二区域中。

[编号7]

除了调整无电镀步骤中的浸入时间使得镀锡层的厚度为0.7μm，热处理步骤中的热处理温度为120℃，并且热处理时间为2小时之外，通过与编号1的印刷电路板的制造方法相似的制造方法，编号7的印刷电路板被制造。编号7的印刷电路板具有与编号1的印刷电路板类似的海岛结构，其中多个第一区域被分散在镀锡层的外表面上的连续的第二区域中。

[编号8]

除了调整无电镀步骤中的浸入时间使得镀锡层的厚度为0.1μm并且热处理步骤被省略之外，通过与编号1的印刷电路板的制造方法相似的制造方法，编号8的印刷电路板被制造。在编号8的印刷电路板中，镀锡层的整个外表面被未合金的纯锡层覆盖(第二区域)。

[编号9]

除了调整无电镀步骤中的浸入时间使得镀锡层的厚度为0.4μm并且热处理步骤被省略之外，通过与编号1的印刷电路板的制造方法类似的制造方法，编号9的印刷电路板被制造。在编号9的印刷电路板中，镀锡层的整个外表面被未合金的纯锡层覆盖(第二区域)。

对于编号1至编号9的印刷电路板中的每一个，测量镀锡层的平均厚度和纯锡层的平均厚度，并计算锡铜合金层的平均厚度。另外，对于编号1至编号9的印刷电路板中的每一个，测量镀锡层的外表面中的一个或者更多个第一区域的总占有面积百分比。

<镀锡层的平均厚度>

使用荧光X射线分析仪(日立高新技术公司制的“SFT9300”)测量锡镀层的平均厚度。

<纯锡层的平均厚度>

使用电解厚度测试仪(Densoku仪器有限制造的“GCT-311”)测量纯锡层的平均厚度(从镀锡层的外表面到锡铜合金层的表面的平均距离)。

<锡铜合金层的平均厚度>

通过从镀锡层的平均厚度中减去纯锡层的平均厚度来确定锡铜合金层的平均厚度。

<第一区域的总占有面积百分比>

使用能量色散X射线(EDX)分析仪(Bruker公司制造的“QUANTAX FlatQUAD”)以5000倍的放大率对镀锡层的外表面进行成像以测量在镀锡层的外表面中的第一区域中的总占有面积百分比。

下面的表1指示针对印刷电路板1至9中的每一个的制造方法的特征、镀锡层的平均厚度、纯锡层的平均厚度、锡铜合金层的厚度、以及第一区域的总占有面积百分比。

表1

<平均剥离长度>

对于编号1至编号9的印刷电路板中的每一个，使用上述能量色散X射线分析仪以2000倍的倍率对在开口部处切割的阻焊剂的覆盖层的层的横截面进行成像，以测量以开口部的内边缘作为基端，阻焊剂和覆盖层的从电极(导电图案)的平均剥离长度。

<共晶键合>

在具有硅作为主要成分并且具有200μm的平均厚度的衬底的表面上，以具有与印刷电路板的电极相同的间隔平行地层叠由金箔制成并且具有30μm的平均厚度并且具有与编号1至编号9的印刷电路板的电极相同的宽度的电极，使得制备模拟绝缘电子部件的测试材料。此测试材料被布置使得电极面对编号1至编号9的印刷电路板，并且通过在400℃的温度、20MPaG的压力和5秒的时间的条件下进行热压，制造通过将测试材料连接到印刷电路板而获得的连接器。对于这些的连接器，使用能量色散X射线分析仪以5000倍的放大倍数对包括测试材料的电极与印刷电路板之间的连接部的十个位置处的横截面进行成像以确定发生金-锡共晶键合的连接部的数量(共晶键合的数量)。

<晶须>

将编号1至编号9的印刷电路板中的每一个在35℃和80％的湿度下放置1周，并且利用由日立高新技术公司制造的扫描电子显微镜(SEM)“TM3030”以1000的放大倍数对施加无电镀锡的端子表面进行成像，以确定表面上存在/不存在2μm或更大的晶须的产生。

下表2指示针对编号1至编号9的印刷电路板中的每一个，覆盖层和阻焊剂从电极开始的平均剥离长度、共晶键合的数量(10个位置中的共晶键合的数量)、以及产生晶须的存在/不存在(A指示未产生晶须，并且B指示已产生晶须)。

表2

[评估结果]

如表2中所指示，针对编号1至编号4的印刷电路板中的每一个，平均剥离长度小于或等于20μm，印刷电路板的电极和电子部件的电极被共晶键合，并且没有出现晶须。相反，对于编号5，因为第二区域的平均厚度薄并且第一区域的总占有面积百分比太高，所以被用于与电子部件结合的钎焊材料的形成量不足，并且印刷电路板的电极和电子部件的电极没有被共晶键合。结果，编号5的印刷电路板与电子部件之间的结合强度不足。此外，对于编号6的印刷电路板，因为在无电镀之前未执行预浸渍步骤，所以相对于覆盖层的平均剥离长度超过20μm，并且容易发生导电图案的断开。对于编号7的印刷电路板，尽管执行预浸渍步骤，但是因为镀锡层的平均厚度大于0.6μm且过厚，所以相对于覆盖层和抗蚀剂两者的平均剥离长度超过20μm。另外，对于编号8至编号9，虽然没有发现平均剥离长度和共晶键合的问题，但是因为在无电镀步骤之后未执行热处理，所以确认到在镀锡表面产生大量的晶须并且发生短路的可能性增加。

参考数字的描述

1：基膜；2：导电图案；3：开口部；4：涂层；5：镀锡层；6：连接部；7：保护膜；8：粘合层；9：锡铜合金层，10：纯锡层，11：第一区域，12：第二区域，D：剥离长度，S1：导电图案形成步骤，S2：涂层层叠步骤，s3：预浸渍步骤，s4：无电镀步骤，s5：热处理步骤

Claims (4)

1.一种印刷电路板，包括：

绝缘基膜；

导电图案，所述导电图案被部分地层叠在所述基膜的表面侧上；

涂层，所述涂层被层叠在包括所述基膜和所述导电图案的层叠结构的表面上，并且具有部分地暴露所述导电图案的开口部；以及

镀锡层，所述镀锡层被层叠在从所述开口部暴露的所述导电图案的表面上，

其中，以所述开口部的内边缘作为基端，所述涂层从所述导电图案的平均剥离长度小于或者等于20μm，

所述导电图案的主要成分是铜，

所述镀锡层包括所述导电图案的所述铜与所述镀锡层的锡被合金的锡铜合金层、以及由未合金的锡形成的纯锡层，

在所述镀锡层的表面上，设置所述锡铜合金层从所述纯锡层暴露的一个或更多个第一区域、和所述锡铜合金层被所述纯锡层覆盖的一个或更多个第二区域，

所述一个或更多个第一区域在所述镀锡层的所述表面中的总占用面积百分比小于或者等于90％。

2.根据权利要求1所述的印刷电路板，其中，所述镀锡层的平均厚度小于或等于0.6μm。

3.根据权利要求1或权利要求2所述的印刷电路板，

其中，所述锡铜合金层的平均厚度大于或等于0.1μm且小于或等于0.5μm。

4.一种制造印刷电路板的方法，包括：

导电图案形成步骤，所述导电图案形成步骤在绝缘基膜的表面侧上部分地形成导电图案；

涂层层叠步骤，所述涂层层叠步骤在包括所述基膜和所述导电图案的层叠结构的表面上层叠涂层，所述涂层具有部分地暴露所述导电图案的开口部；以及

预浸渍步骤，所述预浸渍步骤将包括所述基膜、所述导电图案和所述涂层的层叠结构浸入在室温无电镀锡溶液中；以及

无电镀步骤，所述无电镀步骤将包括所述基膜、所述导电图案和所述涂层的所述层叠结构浸入加热的无电镀锡溶液中，以在从所述开口部暴露的所述导电图案的表面上层叠镀锡层，

其中，以所述开口部的内边缘作为基端，所述涂层从所述导电图案的平均剥离长度小于或者等于20μm，

所述导电图案的主要成分是铜，

所述镀锡层包括所述导电图案的所述铜与所述镀锡层的锡被合金的锡铜合金层、以及由未合金的锡形成的纯锡层，

在所述镀锡层的表面上，设置所述锡铜合金层从所述纯锡层暴露的一个或更多个第一区域、和所述锡铜合金层被所述纯锡层覆盖的一个或更多个第二区域，

所述一个或更多个第一区域在所述镀锡层的所述表面中的总占用面积百分比小于或者等于90％。