WO2019077804A1 - プリント配線板及びプリント配線板の製造方法 - Google Patents

プリント配線板及びプリント配線板の製造方法 Download PDF

Info

Publication number
WO2019077804A1
WO2019077804A1 PCT/JP2018/023922 JP2018023922W WO2019077804A1 WO 2019077804 A1 WO2019077804 A1 WO 2019077804A1 JP 2018023922 W JP2018023922 W JP 2018023922W WO 2019077804 A1 WO2019077804 A1 WO 2019077804A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive pattern
tin
layer
printed wiring
wiring board
Prior art date
Application number
PCT/JP2018/023922
Other languages
English (en)
French (fr)
Inventor
隆太 大須賀
新田　耕司
将一郎 酒井
潤一 岡上
Original Assignee
住友電気工業株式会社
住友電工プリントサーキット株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社, 住友電工プリントサーキット株式会社 filed Critical 住友電気工業株式会社
Priority to CN201880065601.7A priority Critical patent/CN111201842B/zh
Priority to US16/648,399 priority patent/US11013124B2/en
Publication of WO2019077804A1 publication Critical patent/WO2019077804A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a printed wiring board and a method of manufacturing the printed wiring board.
  • This application claims the priority based on Japanese Patent Application No. 2017-201928 filed Oct. 18, 2017, and incorporates all the contents described in the above-mentioned Japanese application.
  • Printed wiring boards are widely used to construct electric circuits such as electronic components.
  • a printed wiring board has a plate-like or film-like insulating substrate (base board or base film) and a conductive pattern provided on the insulating substrate.
  • the conductive pattern generally includes a lead (terminal) portion and a land portion used to connect other printed wiring boards, electronic components and the like.
  • the printed wiring board described in the above publication has a solder resist film having an opening for exposing the land portion, and selectively forming an electroless tin plating film on the land portion exposed in the opening of the solder resist film.
  • a printed wiring board includes a base film having insulation properties, a conductive pattern partially stacked on the surface side of the base film, and a surface of a laminate including the base film and the conductive pattern. And a covering layer having an opening partially exposing the conductive pattern, and a tin plating layer laminated on the surface of the conductive pattern exposed from the opening, the inner edge of the opening being a proximal end
  • the average peel length from the conductive pattern of the covering layer to be 20% or less.
  • the manufacturing method of the printed wiring board which concerns on another aspect of this invention includes the electroconductive pattern formation process of forming an electroconductive pattern partially on the surface side of the base film which has insulation, the said base film, and an electroconductive pattern.
  • a non-electrolytic plating step of immersing the laminate including the base film, the conductive pattern, and the covering layer in a heated electroless tin plating solution.
  • FIG. 1 is a schematic cross-sectional view showing a printed wiring board according to an embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view of the tin plating layer of FIG.
  • FIG. 3 is a schematic plan view of the tin plating layer of FIG.
  • FIG. 4 is a flow chart showing the manufacturing process of the printed wiring board of FIG.
  • the printed wiring board disclosed in the above-mentioned publication has a disadvantage that the electroless plating solution corrodes copper to easily break the circuit.
  • This invention is made based on the above situations, and makes it a subject to provide the printed wiring board which a conductive pattern does not break easily, and its manufacturing method.
  • a printed wiring board includes a base film having insulation properties, a conductive pattern partially stacked on the surface side of the base film, and a surface of a laminate including the base film and the conductive pattern. And a covering layer having an opening partially exposing the conductive pattern, and a tin plating layer laminated on the surface of the conductive pattern exposed from the opening, the inner edge of the opening being a proximal end
  • the average peel length from the conductive pattern of the covering layer to be 20% or less.
  • the conductive pattern when the average peeling length from the conductive pattern of the covering layer based on the inner edge of the opening is less than the upper limit, the conductive pattern is corroded by the local cell action when forming the tin plating layer Can be suppressed. For this reason, in the printed wiring board, the conductive pattern is hard to break.
  • an average thickness of the said tin plating layer 0.6 micrometer or less is preferable. As described above, by setting the average thickness of the tin plating layer to the upper limit or less, the corrosion of the conductive pattern due to the local cell action can be more reliably suppressed, so that the disconnection of the conductive pattern can be more reliably prevented. .
  • the surface of the tin plating layer is provided with one or more first regions formed of a tin alloy and one or more second regions formed of non-alloyed tin, and the above-mentioned on the surface of the tin plating layer
  • the total occupied area ratio of the one or more first regions is 90% or less.
  • the tin plating layer On the surface of the tin plating layer, one or more first regions formed of tin alloy and one or more second regions formed of non-alloyed tin are provided, and the tin plating layer By the sum total occupied area rate of the said 1 or several 1st area
  • the printed wiring board can be formed relatively inexpensively because the main component of the conductive pattern is copper which is inexpensive and has low electric resistance and is capable of displacement tin plating.
  • the tin-copper alloy layer in which the copper of the conductive pattern and the tin of the tin plating layer are alloyed, and the average thickness of the tin-copper alloy layer is in the above range whisker formation with time is caused. It can inhibit and prevent the short circuit between patterns.
  • a conductive pattern forming step of partially forming a conductive pattern on the surface side of an insulating base film, a laminate including the above base film and the conductive pattern A covering layer laminating step of laminating a covering layer having an opening for partially exposing the conductive pattern on the surface of the surface, and a laminate including the base film, the conductive pattern and the covering layer at a room temperature electroless tin plating solution
  • an electroless plating step of immersing the laminate including the base film, the conductive pattern, and the covering layer in a heated electroless tin plating solution.
  • the method of manufacturing the printed wiring board includes the pre-dip step of immersing the laminate including the base film, the conductive pattern, and the covering layer in the electroless tin plating solution at normal temperature to obtain the conductive pattern in the electroless plating step.
  • the manufacturing method of the said printed wiring board can manufacture the printed wiring board which a conductive pattern does not break easily.
  • the "surface” means the surface on the side on which the conductive pattern is stacked with reference to the base film, and does not limit the front and back of the printed wiring board.
  • “average peel length from the conductive pattern of the covering layer having the inner edge of the opening as the base end” means that a plurality of cross sections perpendicular to the inner edge of the opening are observed with a scanning electron microscope in plan view It means the average value of the length of the range in which it can be confirmed that the state of the interface between the layer and the conductive pattern is changing.
  • the “inner edge of the opening” means the inner edge of a layer mainly exhibiting a function of mainly protecting the conductive pattern in the covering layer.
  • “main component” means a component having the largest mass content, preferably 90% or more, more preferably 95% or more.
  • "normal temperature” means 0 degreeC or more and 45 degrees C or less.
  • FIG. 1 shows the configuration of a printed wiring board according to an embodiment of the present invention.
  • the printed wiring board includes a base film 1 having insulation properties, a conductive pattern 2 partially stacked on the surface side (at least one surface side) of the base film 1, and a base film 1 and a conductive pattern 2.
  • a covering layer 4 laminated on the surface of the body and having an opening 3 partially exposing the conductive pattern 2 and a tin plating layer 5 laminated on the surface of the conductive pattern 2 exposed from the opening 3 are provided.
  • the base film 1 is formed of a material having a synthetic resin as a main component, and preferably has flexibility and flexibility.
  • the main component of the base film 1 include soft materials such as polyimide, liquid crystal polyester, polyethylene terephthalate, polyethylene naphthalate, and fluorine resin. Among these, polyimide excellent in insulation, flexibility, heat resistance and the like is preferable.
  • the base film 1 may be porous or may contain a filler, an additive and the like.
  • the lower limit of the average thickness of the base film 1 is preferably 5 ⁇ m, more preferably 12 ⁇ m.
  • an upper limit of the average thickness of the base film 1 2 mm is preferable and 1.6 mm is more preferable. If the average thickness of the base film 1 is less than the above lower limit, the strength of the base film 1 may be insufficient. On the other hand, when the average thickness of the base film 1 exceeds the upper limit, the flexibility of the printed wiring board may be insufficient.
  • the conductive pattern 2 can be formed by patterning a layer of a conductor to be laminated on the base film 1.
  • the conductive pattern 2 has, for example, a connection portion 6 to which another printed wiring board, an electronic component or the like is connected.
  • metals such as copper, silver, platinum, nickel, can be mentioned, for example.
  • copper which is relatively inexpensive and excellent in conductivity is preferable as the material of the conductive pattern 2.
  • the conductive pattern 2 is preferably formed to have a substantially constant thickness. As a minimum of average thickness of conductive pattern 2, 2 micrometers is preferred and 5 micrometers is more preferred. On the other hand, the upper limit of the average thickness of the conductive pattern 2 is preferably 50 ⁇ m, and more preferably 40 ⁇ m. If the average thickness of the conductive pattern 2 is less than the above lower limit, the conductive pattern 2 may be broken. On the other hand, when the average thickness of the conductive pattern 2 exceeds the above upper limit, the flexibility of the printed wiring board may be unnecessarily reduced.
  • connection portion 6 typically, a land or a terminal to which a terminal of an IC is connected is exemplified.
  • the covering layer 4 is a layer that covers and protects the surface of the conductive pattern 2.
  • the opening 3 of the covering layer 4 is formed to expose the connection 6 of the conductive pattern 2.
  • the covering layer 4 may be separated from the conductive pattern 2 in the area adjacent to the inner edge of the opening 3.
  • the covering layer 4 can be formed of, for example, a cover lay, a solder resist, or the like.
  • the covering layer 4 shown in FIG. 1 is a cover lay having a protective film 7 which mainly functions to protect the conductive pattern 2 and an adhesive layer 8 for bonding the protective film 7 to the base film 1 and the conductive pattern 2.
  • the protective film 7 of the coverlay which comprises the coating layer 4 has flexibility and insulation.
  • the main component of the protective film 7 include polyimide, epoxy resin, phenol resin, acrylic resin, polyester, thermoplastic polyimide, polyethylene terephthalate, fluorine resin, liquid crystal polymer and the like.
  • polyimide is preferable from the viewpoint of heat resistance.
  • the protective film 7 may contain another resin other than the main component, a weathering agent, an antistatic agent, and the like.
  • the lower limit of the average thickness of the protective film 7 is not particularly limited, but 3 ⁇ m is preferable, and 10 ⁇ m is more preferable.
  • the upper limit of the average thickness of the protective film 7 is not particularly limited, but is preferably 500 ⁇ m and more preferably 150 ⁇ m.
  • the average thickness of the protective film 7 is less than the above-mentioned lower limit, there is a possibility that it may be easily broken particularly in the manufacturing process.
  • the average thickness of the protective film 7 exceeds the said upper limit, there exists a possibility that the thickness of the said flexible printed wiring board may become large unnecessarily.
  • an adhesive agent which comprises the adhesive bond layer 8 What was excellent in the softness
  • an adhesive include various resin-based adhesives such as epoxy resin, polyimide, polyester, phenol resin, polyurethane, acrylic resin, melamine resin, and polyamideimide.
  • the upper limit of the average thickness of the adhesive layer 8 is preferably 50 ⁇ m, and more preferably 40 ⁇ m. If the average thickness of the adhesive layer 8 is less than the above lower limit, the adhesive strength of the covering layer 4 to the conductive pattern 2 may be insufficient. On the other hand, when the average thickness of the adhesive bond layer 8 exceeds the said upper limit, there exists a possibility that the said flexible printed wiring board may become thick unnecessarily.
  • the solder resist used as the covering layer 4 may be, for example, a single layer structure such as a photosensitive solder resist or a thermosetting solder resist, but a dry film solder resist having a base film and a resist layer You may use
  • the main component of the solder resist examples include epoxy resin, polyimide, and silicone resin.
  • epoxy resin particularly epoxy acrylate resin is suitably used.
  • a base film of a dry film solder resist a polyimide etc. can be used, for example.
  • the lower limit of the average thickness of the solder resist on the conductive pattern 2 is preferably 3 ⁇ m, more preferably 5 ⁇ m.
  • the upper limit of the average thickness of the solder resist on the conductive pattern 2 is not particularly limited, but is preferably 100 ⁇ m and more preferably 50 ⁇ m. If the average thickness of the solder resist on the conductive pattern 2 is less than the above lower limit, the protection of the conductive pattern 2 may be insufficient. On the other hand, when the average thickness of the solder resist on the conductive pattern 2 exceeds the upper limit, the flexibility of the printed wiring board may be insufficient.
  • the upper limit of the average peel length D from the conductive pattern 2 of the covering layer 4 having the inner edge of the opening 3 as a base is 20 ⁇ m, preferably 18 ⁇ m, and more preferably 16 ⁇ m.
  • the lower limit of the average peeling length D of the covering layer 4 is preferably 3 ⁇ m, more preferably 5 ⁇ m.
  • the inner edge of the opening 3 means the inner edge of a layer mainly exhibiting the function of mainly protecting the conductive pattern 2 in the cover layer 4, such as the protective film 7 of the cover lay, and as shown in FIG. It is not based on the adhesive layer 8 that flows into the inside of the part 3.
  • the tin plating layer 5 covers the conductive pattern 2 exposed from the opening 3 of the covering layer 4, that is, the connection portion 6 (part of the wiring portion optionally connected to the connection portion 6).
  • the tin plating layer 5 causes a eutectic reaction with gold on the surface of another printed wiring board or terminal of an electronic component, thereby easily and reliably mechanically and electrically the conductive pattern 2 and the electronic component, etc. Allows you to connect.
  • the lower limit of the average thickness of the tin plating layer 5 is preferably 0.1 ⁇ m, and more preferably 0.2 ⁇ m.
  • an upper limit of the average thickness of the tin plating layer 5 0.6 micrometer is preferable and 0.5 micrometer is more preferable. If the average thickness of the tin plating layer 5 is less than the above lower limit, the amount of tin that can be subjected to the eutectic reaction is insufficient, and the conductive pattern 2 may not be firmly connected to an electronic component or the like.
  • the average thickness of the tin plating layer 5 exceeds the above-mentioned upper limit, there is a possibility that the tin plating layer 5 may be fluidized during the eutectic reaction to cause a short circuit between adjacent connection parts 6.
  • the tin plating layer 5 preferably has a tin-copper alloy layer 9 in which the tin is alloyed with the copper of the conductive pattern 2 and a pure tin layer 10 which is not alloyed.
  • the tin-copper alloy layer 9 improves the adhesion between the conductive pattern 2 and the tin plating layer 5.
  • the lower limit of the average thickness of the tin-copper alloy layer 9 is preferably 0.1 ⁇ m, and more preferably 0.2 ⁇ m.
  • the upper limit of the average thickness of the tin-copper alloy layer 9 is preferably 0.5 ⁇ m, and more preferably 0.4 ⁇ m.
  • the average thickness of the tin-copper alloy layer 9 is less than the above lower limit, the tin plating layer 5 may be easily peeled off from the conductive pattern 2.
  • the average thickness of the tin-copper alloy layer 9 exceeds the above-described upper limit, the thickness of the pure tin layer 10 may be relatively small, which may result in insufficient bonding with electronic parts and the like due to eutectic reaction. There is.
  • first regions 11 As shown in FIG. 3, on the outer surface of the tin plating layer 5, one or more first regions 11 (a region where the tin copper alloy layer 9 is exposed) formed of an alloy of metal and tin forming the conductive pattern 2 ) And one or more second regions 12 (region covered with pure tin layer 10) formed by unalloyed tin.
  • the outer surface of the tin plating layer 5 is formed with a sea-island structure in which a plurality of first regions 11 are scattered in the second region 12. Further, it is preferable that the plurality of first regions 11 be arranged at substantially equal density in the second region 12.
  • the first region 11 is formed, for example, by alloying tin contained in the tin plating layer 5 with a metal such as copper constituting the conductive pattern 2 by heat treatment in the process of manufacturing the printed wiring board.
  • the lower limit of the total occupied area ratio of the one or more first regions 11 on the outer surface of the tin plating layer 5 is preferably 2%, and more preferably 10%.
  • the upper limit of the total occupied area ratio of the one or more first regions 11 in the outer surface of the tin plating layer 5 is preferably 90%, more preferably 80%, and still more preferably 70%.
  • the lower limit of the average thickness of the second regions 12 (the average value of the thicknesses of all the second regions 12 formed on the outer surface of the tin plating layer 5) is preferably 0.05 ⁇ m, and more preferably 0.10 ⁇ m.
  • the upper limit of the average thickness of the second region 12 is preferably 0.4 ⁇ m, and more preferably 0.3 ⁇ m.
  • the average thickness of the second region 12 exceeds the above upper limit, there is a possibility that a short circuit may occur between the adjacent connection portions 6 due to an increase in the amount of brazing material formed at the time of joining with terminals such as electronic components. is there.
  • the printed wiring board of FIG. 1 can be manufactured by the method of manufacturing the printed wiring board shown in FIG.
  • the method of manufacturing the printed wiring board of FIG. 4 is itself an embodiment of the present invention.
  • the conductive pattern 2 is formed on the surface of the base film 1 by a known method such as a subtractive method or a semi-additive method.
  • a metal layer is laminated on the front and back surfaces of the base film 1 by, for example, adhesion of metal foil, vapor deposition of metal, sintering of metal fine particles, metal plating, etc.
  • a conductive pattern 2 is formed by forming and etching a resist pattern covering a portion corresponding to.
  • a thin seed layer is formed on the front and back surfaces of the base film 1 by, for example, vapor deposition of metal, sintering of metal fine particles, electroless metal plating, etc.
  • a resist pattern in which a portion corresponding to the pattern 2 is opened is formed, and the conductive pattern 2 is formed by electroplating using a seed layer exposed in the opening of the resist pattern as an adherend.
  • cover layer laminating step S2 for example, a cover lay, a solder resist, and the like are laminated by a known method.
  • Pre-dip process> In the pre-dip step of step S3, water or foreign matter attached to the surface of the conductive pattern 2 exposed from the opening 3 by the electroless tin plating solution at normal temperature, that is, the electroless tin plating solution with a sufficiently low plating reaction activity. To control the variation in plating in the next electroless plating step.
  • step S4 the conductive body exposed to the opening 3 by immersing the laminate including the base film 1, the conductive pattern 2 and the covering layer 4 in the electroless tin plating solution in which the plating reaction is activated by heating. Tin is laminated on the surface of pattern 2.
  • an acid substitution type electroless tin plating solution which contains an acid which lowers pH, tin ions, and a complexing agent which lowers the oxidation reduction potential of copper below the oxidation reduction potential of tin. be able to.
  • the acid substitution type electroless tin plating solution preferably further contains, for example, an antioxidant, a surfactant and the like.
  • heating temperature of an electroless plating solution 50 ° C is preferred and 55 ° C is more preferred.
  • 70 ° C is preferred and 65 ° C is more preferred. If the heating temperature of the electroless plating solution does not reach the above lower limit, the plating reaction may be insufficient. On the other hand, when the heating temperature of the electroless plating solution exceeds the above upper limit, it may not be easy to adjust the thickness of the tin plating layer 5 to be formed.
  • the lower limit of the immersion time in the electroless plating solution is preferably 1 minute, more preferably 2 minutes. On the other hand, as a maximum of immersion time to an electroless plating solution, 30 minutes are preferred and 20 minutes are more preferred. If the immersion time in the electroless plating solution does not reach the above lower limit, the tin plating layer 5 having a sufficient thickness may not be formed. On the other hand, when the immersion time in the electroless plating solution exceeds the above upper limit, there is a possibility that the erosion of the conductive pattern 2 due to the local cell action can not be sufficiently prevented.
  • step S5 the laminate after the electroless plating step is heat-treated to suppress the formation of whiskers in the tin plating layer 5.
  • the heat treatment temperature in the heat treatment step can be, for example, 100 ° C. or more and 140 ° C. or less.
  • the heat treatment time of this heat treatment step can be, for example, 1 hour or more and 3 hours or less.
  • the conductive pattern 2 is formed by the local cell action at the time of forming the tin plating layer 5 by reducing the average peeling length from the conductive pattern 2 of the covering layer 4 having the inner edge of the opening 3 as the base end. Since the corrosion can be suppressed, the conductive pattern 2 is hard to break.
  • the manufacturing method of the said printed wiring board can promote lamination
  • the method of manufacturing the printed wiring board can suppress the corrosion of the conductive pattern 2 due to the local cell action, it is possible to manufacture a printed wiring board in which the conductive pattern 2 is hard to break.
  • the said printed wiring board is not limited to what was manufactured by the manufacturing method of the printed wiring board of the said embodiment.
  • the printed wiring board may be a double-sided wiring board provided with conductive patterns on both sides of a base film, or may be a multilayer wiring board in which a base film and a conductive pattern are further stacked on the double-sided wiring board.
  • the method for manufacturing the printed wiring board may further include a step of washing the laminate of the base film, the conductive pattern, and the covering layer, a step of soft etching, a step of pickling, and the like before the pre-dip step.
  • a base film of 25 ⁇ m in average thickness mainly composed of polyimide is prepared, and an electrode body made of copper foil with a mean width of 25 ⁇ m in plan view is linearly arranged as a conductive pattern on one surface of this base film. Stacked. Subsequently, a cover lay was laminated on a part of the laminate of the base film and the electrode body, and a solder resist was laminated on different parts of the laminate. The cover lay and the solder resist used the thing which formed the opening which exposes an electrode main body, respectively.
  • the pre-dip step was carried out by immersing the laminate including the base film, the electrode, the cover lay, and the coating layer of the solder resist in an electroless tin plating solution at normal temperature.
  • an electroless plating step was carried out by immersion in heated electroless tin plating.
  • the immersion time in the electroless plating step was adjusted so that the thickness of the tin plating layer to be formed was 0.2 ⁇ m.
  • the laminate of the base film after electroless plating, the electrode body and the tin plating layer is subjected to a heat treatment step to suppress the formation of whiskers. 1 printed wiring board was manufactured.
  • the heat treatment temperature in the heat treatment step was 100 ° C., and the heat treatment time was 1 hour.
  • a tin-copper alloy layer in which copper of the conductive pattern and tin in the tin plating layer are alloyed by heat treatment is formed and a pure tin layer not alloyed is formed.
  • No. 3 The immersion time in the electroless plating step was adjusted so that the thickness of the tin plating layer was 0.4 ⁇ m, the heat treatment temperature in the heat treatment step was 120 ° C., and the heat treatment time was 2 hours.
  • No. 1 by the same manufacturing method as the printed wiring board of No. 1. Three printed wiring boards were manufactured. No. No. 3 printed wiring board is no. Similar to the printed wiring board of No. 1, it had a sea-island structure in which a plurality of first regions are scattered in a second region continuous with the outer surface of the tin plating layer.
  • No. 7 was adjusted except that the immersion time in the electroless plating step was adjusted so that the thickness of the tin plating layer would be 0.1 ⁇ m.
  • No. 1 by the same manufacturing method as the printed wiring board of No. 1. 5 printed wiring boards were manufactured. No. The printed wiring board of No. 5 is no. Contrary to the printed wiring board of No. 1, it had a sea-island structure in which a plurality of second regions are interspersed in a first region continuous with the outer surface of the tin plating layer.
  • No. 6 No. 1 except that the pre-dip step was omitted. No. 1 by the same manufacturing method as the printed wiring board of No. 1. Six printed wiring boards were manufactured. No. The printed wiring board of No. 6 is no. Similar to the printed wiring board of No. 1, it had a sea-island structure in which a plurality of first regions are scattered in a second region continuous with the outer surface of the tin plating layer.
  • the above No. The average thickness of the tin plating layer and the average thickness of the pure tin layer were measured for each of the printed wiring boards 1 to 9 to calculate the average thickness of the tin-copper alloy layer. Also, no. The total occupied area ratio of one or more first regions on the outer surface of the tin plating layer was measured for each of the printed wiring boards of 1 to 9.
  • ⁇ Average thickness of tin plating layer> The average thickness of the tin plating layer was measured using a fluorescent X-ray analyzer ("SFT 9300" manufactured by Hitachi High-Tech Science Co., Ltd.).
  • ⁇ Average thickness of pure tin layer> The average thickness of the pure tin layer (the average distance from the outer surface of the tin plating layer to the surface of the tin-copper alloy layer) was measured using an electrolytic film thickness meter (“GCT-311” manufactured by Densyo).
  • ⁇ Average thickness of tin-copper alloy layer> The average thickness of the tin-copper alloy layer was determined by subtracting the average thickness of the pure tin layer from the average thickness of the tin plating layer.
  • the outer surface of the tin plating layer is imaged at a magnification of 5000 using an energy dispersive X-ray (EDX) analyzer ("QUANTAX FlatQUAD" manufactured by BURUKER), and the sum of the plurality of first regions in the outer surface of the tin plating layer The occupied area rate was measured.
  • EDX energy dispersive X-ray
  • the cross section obtained by cutting the laminated cover lay and solder resist at the opening is imaged at a magnification of 2000 times using the above-described energy dispersive X-ray analyzer, and the inner edge of the opening is proximal
  • the average peel lengths from the electrodes (conductive patterns) of the cover lay and the solder resist were measured.
  • the average thickness is 30 ⁇ m, and 1 to No.
  • the test material which imitated the electronic component was prepared by laminating
  • the test piece was connected to the printed wiring board by manufacturing the connection by arranging the electrodes on the printed wiring board of 9 so as to face each other and performing heat pressing under the conditions of a temperature of 400 ° C. and a pressure of 20 MPaG for 5 seconds.
  • the printed wiring board of 9 was left at 35 ° C. and 80% humidity for 1 week, and the surface of the terminal subjected to electroless tin plating was subjected to magnification with a scanning electron microscope (SEM) “TM3030” manufactured by Hitachi High-Technologies Corp. Images were taken at a magnification of 1000 and the presence or absence of generation of whiskers of 2 ⁇ m or more on the surface was confirmed.
  • SEM scanning electron microscope
  • SYMBOLS 1 base film 2 electric conduction patterns, 3 openings, 4 coating layers 5 tin plating layers, 6 terminals, 7 protective films, 8 adhesive layers 9 tin copper alloy layers, 10 pure tin layers, 11 first region, 12 first 2 area D peeling length, S1 conductive pattern formation process, S2 covering layer lamination process S3 pre-dip process, S4 electroless plating process, S5 heat treatment process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本発明の一態様に係るプリント配線板は、絶縁性を有するベースフィルムと、上記ベースフィルムの表面側に部分的に積層される導電パターンと、上記ベースフィルム及び導電パターンを含む積層体の表面に積層され、上記導電パターンを部分的に露出する開口部を有する被覆層と、上記開口部から露出する上記導電パターンの表面に積層される錫めっき層とを備え、上記開口部の内縁を基端とする上記被覆層の導電パターンからの平均剥離長さが２０μｍ以下である。

Description

プリント配線板及びプリント配線板の製造方法
　本発明は、プリント配線板及びプリント配線板の製造方法に関する。
　本出願は、２０１７年１０月１８日出願の日本出願第２０１７－２０１９２８号に基づく優先権を主張し、上記日本出願に記載された全ての記載内容を援用するものである。
　電子部品等の電気回路を構成するためにプリント配線板が広く用いられている。プリント配線板は、一般に、板状又はフィルム状の絶縁性基板（ベースボード又はベースフィルム）と、この絶縁性基板上に設けられる導電パターンを有する。導電パターンは、通常、他のプリント配線板、電子部品等を接続するために用いられるリード（端子）部やランド部を含む。
　特に、配線ピッチが小さいＬＣＤ（液晶ディスプレイパネル）駆動用ＩＣ等をプリント配線板に接続する技術として、プリント配線板の導電パターンのリード部に錫めっきを行い、この錫とＬＣＤ駆動用ＩＣの端子表面の金との共晶反応によりＬＣＤ駆動用ＩＣを接続することが知られている（特開２０１１－６６１８１号公報参照）。
　上記公報に記載のプリント配線板は、ランド部を露出させる開口を有するソルダーレジスト膜を有し、ソルダーレジスト膜の開口内に露出するランド部に選択的に無電解錫めっき膜を形成することによって製造される。
特開２０１１－６６１８１号公報
　本発明の一態様に係るプリント配線板は、絶縁性を有するベースフィルムと、上記ベースフィルムの表面側に部分的に積層される導電パターンと、上記ベースフィルム及び導電パターンを含む積層体の表面に積層され、上記導電パターンを部分的に露出する開口部を有する被覆層と、上記開口部から露出する上記導電パターンの表面に積層される錫めっき層とを備え、上記開口部の内縁を基端とする上記被覆層の導電パターンからの平均剥離長さが２０μｍ以下である。
　また、本発明の別の態様に係るプリント配線板の製造方法は、絶縁性を有するベースフィルムの表面側に部分的に導電パターンを形成する導電パターン形成工程と、上記ベースフィルム及び導電パターンを含む積層体の表面に、上記導電パターンを部分的に露出させる開口部を有する被覆層を積層する被覆層積層工程と、上記ベースフィルム、導電パターン及び被覆層を含む積層体を常温の無電解錫めっき液に浸漬するプレディップ工程と、上記ベースフィルム、導電パターン及び被覆層を含む上記積層体を加熱した無電解錫めっき液に浸漬する無電解めっき工程とを備える。
図１は、本発明の一実施形態のプリント配線板を示す模式的断面図である。 図２は、図１の錫めっき層の模式的断面図である。 図３は、図１の錫めっき層の模式的平面図である。 図４は、図１のプリント配線板の製造工程を示すフローチャートである。
［本開示が解決しようとする課題］
　上記公報に開示されるプリント配線板は、無電解めっき液が銅を腐食させて回路が断線し易くなるという不都合を有する。
　本発明は、上述のような事情に基づいてなされたものであり、導電パターンが断線し難いプリント配線板及びその製造方法を提供することを課題とする。
［本開示の効果］
　本発明の一態様に係るプリント配線板及びプリント配線板の製造方法によって得られるプリント配線板は、導電パターンが断線し難い。
［本発明の実施形態の説明］
　本発明の一態様に係るプリント配線板は、絶縁性を有するベースフィルムと、上記ベースフィルムの表面側に部分的に積層される導電パターンと、上記ベースフィルム及び導電パターンを含む積層体の表面に積層され、上記導電パターンを部分的に露出する開口部を有する被覆層と、上記開口部から露出する上記導電パターンの表面に積層される錫めっき層とを備え、上記開口部の内縁を基端とする上記被覆層の導電パターンからの平均剥離長さが２０μｍ以下である。
　当該プリント配線板は、上記開口部の内縁を基端とする被覆層の導電パターンからの平均剥離長さが上記上限以下であることによって、錫めっき層の形成時に局部電池作用によって導電パターンが腐食することを抑制できる。このため、当該プリント配線板は、導電パターンが断線し難い。
　上記錫めっき層の平均厚さとしては、０．６μｍ以下が好ましい。このように、上記錫めっき層の平均厚さを上記上限以下とすることによって、局部電池作用による導電パターンの腐食をより確実に抑制することができるので、導電パターンの断線をより確実に防止できる。
　上記錫めっき層の表面に、錫合金によって形成される１又は複数の第１領域及び合金化していない錫によって形成される１又は複数の第２領域が設けられ、上記錫めっき層の表面における上記１又は複数の第１領域の合計占有面積率が９０％以下であることが好ましい。このように、上記錫めっき層の表面に、錫合金によって形成される１又は複数の第１領域及び合金化していない錫によって形成される１又は複数の第２領域が設けられ、上記錫めっき層の表面における上記１又は複数の第１領域の合計占有面積率が上記上限以下であることによって、電子部品等の端子表面の金との共晶反応による接合強度を十分に高めることができる。
　上記導電パターンの主成分が銅であり、上記導電パターンの銅と上記錫めっき層の錫とが合金化した錫銅合金層を有し、上記錫銅合金層の平均厚さが０．１μｍ以上、０．５μｍ以下である。このように、上記導電パターンの主成分が安価且つ低電気抵抗であると共に置換錫めっきが可能な銅であることによって、当該プリント配線板を比較的安価に形成することができる。また、上記導電パターンの銅と上記錫めっき層の錫とが合金化した錫銅合金層を有し、上記錫銅合金層の平均厚さが上記範囲内であることによって、経時によるウィスカ生成を阻害し、パターン間の短絡を防止できる。
　本発明の別の態様に係るプリント配線板の製造方法は、絶縁性を有するベースフィルムの表面側に部分的に導電パターンを形成する導電パターン形成工程と、上記ベースフィルム及び導電パターンを含む積層体の表面に、上記導電パターンを部分的に露出させる開口部を有する被覆層を積層する被覆層積層工程と、上記ベースフィルム、導電パターン及び被覆層を含む積層体を常温の無電解錫めっき液に浸漬するプレディップ工程と、上記ベースフィルム、導電パターン及び被覆層を含む上記積層体を加熱した無電解錫めっき液に浸漬する無電解めっき工程とを備える。
　当該プリント配線板の製造方法は、上記ベースフィルム、導電パターン及び被覆層を含む積層体を常温の無電解錫めっき液に浸漬するプレディップ工程を備えることによって、上記無電解めっき工程における導電パターンへの錫の積層を促進することができる結果、上記開口部の内縁を基端とする被覆層の導電パターンからの剥離、ひいては局部電池作用による導電パターンの腐食を抑制することができる。このため、当該プリント配線板の製造方法は、導電パターンが断線し難いプリント配線板を製造することができる。
　ここで、「表面」とは、上記ベースフィルムを基準として上記導電パターンが積層される側の面を便宜的に意味し、当該プリント配線板の表裏を限定するものではない。また、「開口部の内縁を基端とする被覆層の導電パターンからの平均剥離長さ」とは、平面視で開口部の内縁に垂直な複数の断面を走査型電子顕微鏡により観察し、被覆層と導電パターンとの界面の状態が変化していることが確認できる範囲の長さの平均値を意味する。なお、「開口部の内縁」は、被覆層のうち主として導電パターンを保護する機能を主として発現する層の内縁を意味する。また、「主成分」とは、質量含有量が最も大きい成分を意味し、好ましくは９０％以上、より好ましくは９５％以上含有する成分を意味する。また、「常温」とは、０℃以上４５℃以下を意味する。
［本発明の実施形態の詳細］
　以下、本発明に係るプリント配線板の実施形態について図面を参照しつつ詳説する。
〔プリント配線板〕
　図１に、本発明の一実施形態に係るプリント配線板の構成を示す。当該プリント配線板は、絶縁性を有するベースフィルム１と、ベースフィルム１の表面側（少なくとも一方の面側）に部分的に積層される導電パターン２と、ベースフィルム１及び導電パターン２を含む積層体の表面に積層され、導電パターン２を部分的に露出する開口部３を有する被覆層４と、上記開口部３から露出する導電パターン２の表面に積層される錫めっき層５とを備える。
＜ベースフィルム＞
　ベースフィルム１は、合成樹脂を主成分とする材料から形成され、可撓性及び柔軟性を有することが好ましい。このベースフィルム１の主成分としては、例えばポリイミド、液晶ポリエステル、ポリエチレンテレフタレート、ポリエチレンナフタレート、フッ素樹脂等の軟質材が挙げられる。これらの中でも、絶縁性、柔軟性、耐熱性等に優れるポリイミドが好ましい。また、ベースフィルム１は、多孔化されたものでもよく、充填材、添加剤等を含んでもよい。
　特に限定されないが、ベースフィルム１の平均厚さの下限としては、５μｍが好ましく、１２μｍがより好ましい。一方、ベースフィルム１の平均厚さの上限としては、２ｍｍが好ましく、１．６ｍｍがより好ましい。ベースフィルム１の平均厚さが上記下限に満たない場合、ベースフィルム１の強度が不十分となるおそれがある。一方、ベースフィルム１の平均厚さが上記上限を超える場合、当該プリント配線板の可撓性が不十分となるおそれがある。
＜導電パターン＞
　導電パターン２は、ベースフィルム１に積層される導電体の層をパターニングすることによって形成することができる。導電パターン２は、例えば他のプリント配線板、電子部品等が接続される接続部６を有する。
　導電パターン２を形成する導電体の材質としては、例えば銅、銀、白金、ニッケル等の金属を挙げることができる。中でも、導電パターン２の材質としては、比較的安価で導電性に優れる銅が好ましい。
　導電パターン２は、略一定の厚さで形成されることが好ましい。導電パターン２の平均厚さの下限としては、２μｍが好ましく、５μｍがより好ましい。一方、導電パターン２の平均厚さの上限としては、５０μｍが好ましく、４０μｍがより好ましい。導電パターン２の平均厚さが上記下限に満たない場合、導電パターン２が断線するおそれがある。一方、導電パターン２の平均厚さが上記上限を超える場合、当該プリント配線板の可撓性が不必要に低下するおそれがある。
　接続部６としては、典型的にはＩＣの端子が接続されるランド又は端子が例示される。
＜被覆層＞
　被覆層４は、導電パターン２の表面を被覆して保護する層である。被覆層４の開口部３は、導電パターン２の接続部６を露出させるよう形成される。被覆層４は、開口部３の内縁に隣接する領域が導電パターン２から剥離していてもよい。
　被覆層４は、例えばカバーレイ、ソルダーレジスト等から形成することができる。
　図１に示す被覆層４は、主として導電パターン２を保護する機能を果たす保護フィルム７と、保護フィルム７をベースフィルム１及び導電パターン２に接着する接着剤層８とを有するカバーレイである。
　被覆層４を構成するカバーレイの保護フィルム７は、可撓性及び絶縁性を有することが好ましい。保護フィルム７の主成分としては、例えばポリイミド、エポキシ樹脂、フェノール樹脂、アクリル樹脂、ポリエステル、熱可塑性ポリイミド、ポリエチレンテレフタレート、フッ素樹脂、液晶ポリマー等が挙げられる。特に、耐熱性の観点からポリイミドが好ましい。なお、この保護フィルム７は、主成分以外の他の樹脂、耐候剤、帯電防止剤等を含有してもよい。
　保護フィルム７の平均厚さの下限としては、特に限定されないが、３μｍが好ましく、１０μｍがより好ましい。また、保護フィルム７の平均厚さの上限としては、特に限定されないが、５００μｍが好ましく、１５０μｍがより好ましい。保護フィルム７の平均厚さが上記下限に満たない場合、特に製造過程で破断し易くなるおそれがある。一方、保護フィルム７の平均厚さが上記上限を超える場合、当該フレキシブルプリント配線板の厚さが不必要に大きくなるおそれがある。
　接着剤層８を構成する接着剤としては、特に限定されるものではないが、柔軟性や耐熱性に優れたものが好ましい。このような接着剤としては、例えばエポキシ樹脂、ポリイミド、ポリエステル、フェノール樹脂、ポリウレタン、アクリル樹脂、メラミン樹脂、ポリアミドイミド等の各種の樹脂系接着剤が挙げられる。
　接着剤層８の平均厚さの下限としては、５μｍが好ましく、１０μｍがより好ましい。一方、接着剤層８の平均厚さの上限としては、５０μｍが好ましく、４０μｍがより好ましい。接着剤層８の平均厚さが上記下限に満たない場合、被覆層４の導電パターン２に対する接着強度が不十分となるおそれがある。一方、接着剤層８の平均厚さが上記上限を超える場合、当該フレキシブルプリント配線板が不必要に厚くなるおそれがある。
　被覆層４として用いられるソルダーレジストとしては、例えば感光性ソルダーレジスト、熱硬化性ソルダーレジストのような単層構造のものであってもよいが、基材フィルムとレジスト層とを有するドライフィルムソルダーレジストを利用してもよい。
　ソルダーレジストの主成分（ドライフィルムソルダーレジストの場合はレジスト層の主成分）としては、例えばエポキシ樹脂、ポリイミド、シリコーン樹脂を挙げることができ、中でもエポキシ樹脂、特にエポキシアクリレート樹脂が好適に用いられる。また、ドライフィルムソルダーレジストのベースフィルムとしては、例えばポリイミド等を用いることができる。
　ソルダーレジストの導電パターン２上での平均厚さの下限としては、３μｍが好ましく、５μｍがより好ましい。一方、ソルダーレジストの導電パターン２上での平均厚さの上限としては、特に限定されないが、１００μｍが好ましく、５０μｍがより好ましい。ソルダーレジストの導電パターン２上での平均厚さが上記下限に満たない場合、導電パターン２の保護が不十分となるおそれがある。一方、ソルダーレジストの導電パターン２上での平均厚さが上記上限を超える場合、プリント配線板の可撓性が不十分となるおそれがある。
　開口部３の内縁を基端とする被覆層４の導電パターン２からの平均剥離長さＤの上限としては、２０μｍであり、１８μｍが好ましく、１６μｍがより好ましい。一方、被覆層４の平均剥離長さＤの下限としては、３μｍが好ましく、５μｍがより好ましい。被覆層４の平均剥離長さＤが上記上限を超える場合、錫めっき層５の形成時に剥離した被覆層４と導電パターン２との間にめっき液が進入することにより生じる局部電池反応を抑制によって導電パターン２が腐食して導電パターン２が断線し易くなるおそれがある。一方、被覆層４の平均剥離長さＤが上記下限に満たない場合、被覆層４の剥離を過度に抑制する結果として錫めっき層５の厚さが不十分となるおそれがある。なお、開口部３の内縁は、被覆層４のうち、例えばカバーレイの保護フィルム７等、主として導電パターン２を保護する機能を主として発現する層の内縁を意味し、図示するように接着時に開口部３内側に流れ出す接着剤層８を基準とはしない。
＜錫めっき層＞
　錫めっき層５は、被覆層４の開口部３から露出する導電パターン２、つまり接続部６（場合によって接続部６に接続される配線部の一部）を被覆する。
　この錫めっき層５は、他のプリント配線板や電子部品の端子等の表面の金と共晶反応を生じることにより、容易且つ確実に導電パターン２と電子部品等とを機械的及び電気的に接続することを可能にする。
　この錫めっき層５の平均厚さの下限としては、０．１μｍが好ましく、０．２μｍがより好ましい。一方、錫めっき層５の平均厚さの上限としては、０．６μｍが好ましく、０．５μｍがより好ましい。錫めっき層５の平均厚さが上記下限に満たない場合、共晶反応に供することができる錫の量が不足して導電パターン２を電子部品等に堅固に接続することができないおそれがある。一方、錫めっき層５の平均厚さが上記上限を超える場合、共晶反応時に錫めっき層５が流動化して隣接する接続部６間の短絡を生じさせるおそれがある。
　図２に示すように、錫めっき層５は、その錫が導電パターン２の銅と合金化した錫銅合金層９と、合金化していない純錫層１０とを有することが好ましい。錫銅合金層９は、導電パターン２と錫めっき層５との密着性を向上する。
　錫銅合金層９の平均厚さの下限としては、０．１μｍが好ましく、０．２μｍがより好ましい。一方、錫銅合金層９の平均厚さの上限としては、０．５μｍが好ましく、０．４μｍがより好ましい。錫銅合金層９の平均厚さが上記下限に満たない場合、錫めっき層５が導電パターン２とから剥離しやすくなるおそれがある。一方、錫銅合金層９の平均厚さが上記上限を超える場合、相対的に純錫層１０の厚さが小さくなることで共晶反応による電子部品等との接合性が不十分となるおそれがある。
　図３に示すように、錫めっき層５の外面には、導電パターン２を形成する金属と錫との合金によって形成される１又は複数の第１領域１１（錫銅合金層９が露出する領域）と、合金化していない錫によって形成される１又は複数の第２領域１２（純錫層１０で覆われた領域）とが形成され得る。本実施形態では、錫めっき層５の外面には、第２領域１２中に複数の第１領域１１が点在する海島構造が形成されている。また、複数の第１領域１１は、第２領域１２中に略等密度で配置されることが好ましい。第１領域１１は、例えば当該プリント配線板の製造過程における熱処理によって錫めっき層５に含まれる錫が導電パターン２を構成する銅等の金属と合金化することで形成される。
　錫めっき層５の外面における１又は複数の第１領域１１の合計占有面積率の下限としては、２％が好ましく、１０％がより好ましい。一方、錫めっき層５の外面における１又は複数の第１領域１１の合計占有面積率の上限としては、９０％が好ましく、８０％がより好ましく、７０％がさらに好ましい。錫めっき層５の外面における１又は複数の第１領域１１の合計占有面積率が上記下限に満たない場合、電子部品等の端子との接合時に共晶反応によって形成されるろう材の量が多くなることで隣接する接続部６間で短絡を生じるおそれがある。一方、錫めっき層５の外面における１又は複数の第１領域１１の合計占有面積率が上記上限を超える場合、共晶反応によって生じるろう材の形成量が不十分となり、電子部品等の端子との接合が不十分となるおそれがある。
　第２領域１２の平均厚さ（錫めっき層５の外面に形成される全ての第２領域１２の厚さの平均値）の下限としては、０．０５μｍが好ましく、０．１０μｍがより好ましい。一方、第２領域１２の平均厚さの上限としては、０．４μｍが好ましく、０．３μｍがより好ましい。第２領域１２の平均厚さが上記下限に満たない場合、共晶反応により形成されるろう材の量が不十分となり、電子部品等の端子との接合が不十分となるおそれがある。一方、第２領域１２の平均厚さが上記上限を超える場合、電子部品等の端子との接合時に形成されるろう材の量が多くなることによって隣接する接続部６間で短絡を生じるおそれがある。
〔プリント配線板の製造方法〕
　図１のプリント配線板は、図４に示すプリント配線板の製造方法によって製造することができる。図４のプリント配線板の製造方法は、それ自体が本発明の一つの実施形態である。
　当該プリント配線板の製造方法は、ベースフィルム１の表面側に部分的に導電パターン２を形成する導電パターン形成工程＜ステップＳ１＞と、ベースフィルム１及び導電パターン２を含む積層体の表面に、導電パターン２を部分的に露出させる開口部を有する被覆層４を積層する被覆層積層工程＜ステップＳ２＞と、上記ベースフィルム１、導電パターン２及び被覆層４を含む積層体を常温の無電解錫めっき液に浸漬するプレディップ工程＜ステップＳ３＞と、上記ベースフィルム１、導電パターン２及び被覆層４を含む上記積層体を加熱した無電解錫めっき液に浸漬する無電解めっき工程＜ステップＳ４＞とを備える。また、当該プリント配線板の製造方法は、無電解めっき工程後の積層体を熱処理する熱処理工程＜ステップＳ５＞をさらに備えることが好ましい。
＜導電パターン形成工程＞
　ステップＳ１の導電パターン形成工程では、例えばサブトラクティブ法、セミアディティブ法等の公知の方法によって、ベースフィルム１の表面に導電パターン２を形成する。
　典型的なサブトラクティブ法では、ベースフィルム１の表裏面に例えば金属箔の接着、金属の蒸着、金属微粒子の焼結、金属めっき等によって金属層を積層し、この金属層の所望の導電パターン２に対応する部分を覆うレジストパターンを形成してエッチングすることで導電パターン２を形成する。
　また、典型的なセミアディティブ法では、ベースフィルム１の表裏面に例えば金属の蒸着、金属微粒子の焼結、無電解金属めっき等によって薄いシード層を形成し、このシード層の表面に所望の導電パターン２に対応する部分が開口するレジストパターンを形成し、レジストパターンの開口内に露出するシード層を被着体とする電気めっきにより導電パターン２を形成する。
＜被覆層積層工程＞
　ステップＳ２の被覆層積層工程では、公知の方法によって、例えばカバーレイ、ソルダーレジスト等を積層する。
＜プレディップ工程＞
　ステップＳ３のプレディップ工程では、常温の無電解錫めっき液、つまりめっき反応の活性が十分に低い状態の無電解錫めっき液によって開口部３から露出する導電パターン２の表面に付着する水や異物を置換することによって、次の無電解めっき工程におけるめっきのバラツキを抑制する。
＜無電解めっき工程＞
　ステップＳ４の無電解めっき工程では、加熱によりめっき反応が活性化した無電解錫めっき液にベースフィルム１、導電パターン２及び被覆層４を含む積層体を浸漬して、開口部３から露出する導電パターン２の表面に錫を積層する。
　無電解めっき液としては、ｐＨを低下させる酸と、錫イオンと、銅の酸化還元電位を錫の酸化還元電位よりも低下させる錯化剤とを含有する酸性置換型無電解錫めっき液を用いることができる。また、酸性置換型無電解錫めっき液は、例えば酸化防止剤、界面活性剤等をさらに含有することが好ましい。
　無電解めっき液の加熱温度の下限としては、５０℃が好ましく、５５℃がより好ましい。一方、無電解めっき液の加熱温度の上限としては、７０℃が好ましく、６５℃がより好ましい。無電解めっき液の加熱温度が上記下限に満たない場合、めっき反応が不十分となるおそれがある。一方、無電解めっき液の加熱温度が上記上限を超える場合、形成される錫めっき層５の厚さを調節することが容易でなくなるおそれがある。
　無電解めっき液への浸漬時間の下限としては、１分が好ましく、２分がより好ましい。一方、無電解めっき液への浸漬時間の上限としては、３０分が好ましく、２０分がより好ましい。無電解めっき液への浸漬時間が上記下限に満たない場合、十分な厚さの錫めっき層５を形成できないおそれがある。一方、無電解めっき液への浸漬時間が上記上限を超える場合、局部電池作用による導電パターン２の浸食を十分に防止することができないおそれがある。
＜熱処理工程＞
　ステップＳ５の熱処理工程では、無電解めっき工程後の積層体を熱処理することによって、錫めっき層５におけるウィスカの生成を抑制する。
　熱処理工程の熱処理温度としては、例えば１００℃以上１４０℃以下とすることができる。また、この熱処理工程の熱処理時間としては、例えば１時間以上３時間以下とすることができる。なお、上記熱処理条件で熱処理を行った場合、錫めっき層５の外面からの１又は複数の第２領域１２の平均厚さが０．１μｍ以上０．４μｍ以下程度の範囲で減少する。そのため、上記無電解錫めっき液に浸漬する工程では、この減少量を予め加味した厚さの錫めっき層５を形成するよう浸漬時間を調節する。
＜利点＞
　当該プリント配線板は、開口部３の内縁を基端とする被覆層４の導電パターン２からの平均剥離長さを小さくしたことによって、錫めっき層５の形成時に局部電池作用により導電パターン２が腐食することを抑制できるため、導電パターン２が断線し難い。
　また、当該プリント配線板の製造方法は、ステップＳ３のプレディップ工程を備えることによって、ステップＳ４の無電解めっき工程における導電パターン２への錫の積層を促進することができる。この結果、当該プリント配線板の製造方法は、局部電池作用による導電パターン２の腐食を抑制できるので、導電パターン２が断線し難いプリント配線板を製造することができる。
［その他の実施形態］
　今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記実施形態の構成に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
　当該プリント配線板は、上記実施形態のプリント配線板の製造方法により製造されたものに限定されない。
　当該プリント配線板は、ベースフィルムの両面に導電パターンを備える両面配線板であってもよく、両面配線板にさらなるベースフィルム及び導電パターンを積層した多層配線板であってもよい。
　当該プリント配線板の製造方法は、プレディップ工程の前に、ベースフィルム、導電パターン及び被覆層の積層体を洗浄する工程、ソフトエッチングする工程、酸洗する工程等をさらに備えてもよい。
　以下、実施例に基づき本発明を詳述するが、この実施例の記載に基づいて本発明が限定的に解釈されるものではない。
［Ｎｏ．１］
（プリント配線板）
　ポリイミドを主成分とする平均厚さ２５μｍのベースフィルムを用意し、このベースフィルムの一方側の面に導電パターンとして平均幅２５μｍの銅箔製の平面視直線状の電極本体を平均間隔２５μｍで並列に積層した。続いてこのベースフィルム及び電極本体の積層体の一部分にカバーレイを積層し、積層体の異なる部分にソルダーレジストを積層した。カバーレイ及びソルダーレジストは、電極本体を露出する開口を形成した物をそれぞれ使用した。上記ベースフィルム、電極、カバーレイ、ソルダーレジストの被覆層を含む積層体を常温の無電解錫めっき液に浸漬するプレディップ工程を実施した。このプレディップ工程の直後に加熱した無電解錫めっきに浸漬する無電解めっき工程を実施した。無電解めっき工程における浸漬時間は、形成される錫めっき層の厚さが０．２μｍとなるよう調節した。さらに、無電解めっき後のベースフィルム、電極本体及び錫めっき層の積層体にウィスカの生成を抑制するための熱処理工程を施すことでＮｏ．１のプリント配線板を製造した。熱処理工程における熱処理温度は１００℃とし、熱処理時間は１時間とした。
　得られたＮｏ．１のプリント配線板は、熱処理により導電パターンの銅と錫めっき層の錫とが合金化した錫銅合金層と合金化していない純錫層とが形成され、錫めっき層の外面には、錫銅合金によって形成される複数の第１領域と合金化していない錫によって形成される連続する１つの第２領域とが存在していた。つまり、錫めっき層の外面には、複数の第１領域が第２領域中に点在する海島構造が形成されていた。
［Ｎｏ．２］
　無電解めっき工程における浸漬時間を錫めっき層の厚さが０．３μｍとなるよう調節し、熱処理工程における熱処理温度を１２０℃とした以外は、Ｎｏ．１のプリント配線板と同様の製造方法により、Ｎｏ．２のプリント配線板を製造した。Ｎｏ．２のプリント配線板は、Ｎｏ．１のプリント配線板と同様に、錫めっき層の外面に連続する第２領域中に複数の第１領域が点在する海島構造を有していた。
［Ｎｏ．３］
　無電解めっき工程における浸漬時間を錫めっき層の厚さが０．４μｍとなるよう調節し、熱処理工程における熱処理温度を１２０℃とし、熱処理時間を２時間とした以外は、Ｎｏ．１のプリント配線板と同様の製造方法により、Ｎｏ．３のプリント配線板を製造した。Ｎｏ．３のプリント配線板は、Ｎｏ．１のプリント配線板と同様に、錫めっき層の外面に連続する第２領域中に複数の第１領域が点在する海島構造を有していた。
［Ｎｏ．４］
　無電解めっき工程における浸漬時間を錫めっき層の厚さが０．６μｍとなるよう調節し、熱処理工程における熱処理温度を１２０℃とし、熱処理時間を２時間とした以外は、Ｎｏ．１のプリント配線板と同様の製造方法により、Ｎｏ．４のプリント配線板を製造した。Ｎｏ．４のプリント配線板は、Ｎｏ．１のプリント配線板と同様に、錫めっき層の外面に連続する第２領域中に複数の第１領域が点在する海島構造を有していた。
［Ｎｏ．５］
　無電解めっき工程における浸漬時間を錫めっき層の厚さが０．１μｍとなるよう調節した以外は、Ｎｏ．１のプリント配線板と同様の製造方法により、Ｎｏ．５のプリント配線板を製造した。Ｎｏ．５のプリント配線板は、Ｎｏ．１のプリント配線板とは逆に、錫めっき層の外面に連続する第１領域中に複数の第２領域が点在する海島構造を有していた。
［Ｎｏ．６］
　プレディップ工程を省略した以外は、Ｎｏ．１のプリント配線板と同様の製造方法により、Ｎｏ．６のプリント配線板を製造した。Ｎｏ．６のプリント配線板は、Ｎｏ．１のプリント配線板と同様に、錫めっき層の外面に連続する第２領域中に複数の第１領域が点在する海島構造を有していた。
［Ｎｏ．７］
　無電解めっき工程における浸漬時間を錫めっき層の厚さが０．７μｍとなるよう調節し、熱処理工程における熱処理温度を１２０℃とし、熱処理時間を２時間とした以外は、Ｎｏ．１のプリント配線板と同様の製造方法により、Ｎｏ．７のプリント配線板を製造した。Ｎｏ．７のプリント配線板は、Ｎｏ．１のプリント配線板と同様に、錫めっき層の外面に連続する第２領域中に複数の第１領域が点在する海島構造を有していた。
［Ｎｏ．８］
　無電解めっき工程における浸漬時間を錫めっき層の厚さが０．１μｍとなるよう調節し、熱処理工程を省略した以外は、Ｎｏ．１のプリント配線板と同様の製造方法により、Ｎｏ．８のプリント配線板を製造した。Ｎｏ．８のプリント配線板は、錫めっき層の外面全体が合金化していない純錫層（第２領域）に覆われていた。
［Ｎｏ．９］
　無電解めっき工程における浸漬時間を錫めっき層の厚さが０．４μｍとなるよう調節し、熱処理工程を省略した以外は、Ｎｏ．１のプリント配線板と同様の製造方法により、Ｎｏ．４のプリント配線板を製造した。Ｎｏ．４のプリント配線板は、錫めっき層の外面全体が合金化していない純錫層（第２領域）に覆われていた。
　上記Ｎｏ．１～９のプリント配線板について、それぞれ、錫めっき層の平均厚さ及び純錫層の平均厚さを測定し、錫銅合金層の平均厚さを算出した。また、Ｎｏ．１～９のプリント配線板について、錫めっき層の外面における１又は複数の第１領域の合計占有面積率をそれぞれ測定した。
＜錫めっき層の平均厚さ＞
　錫めっき層の平均厚さは、蛍光Ｘ線分析装置（日立ハイテクサイエンス製の「ＳＦＴ９３００」を用いて測定した。
＜純錫層の平均厚さ＞
　純錫層の平均厚さ（錫めっき層の外面からの錫銅合金層の表面までの平均距離）は、電解式膜厚計（電測製の「ＧＣＴ－３１１」）を用いて測定した。
＜錫銅合金層の平均厚さ＞
　錫銅合金層の平均厚さは、上記錫めっき層の平均厚さから純錫層の平均厚さを差し引くことで求めた。
＜第１領域の合計占有面積率＞
　錫めっき層の外面について、エネルギー分散型Ｘ線（ＥＤＸ）分析装置（ＢＵＲＵＫＥＲ製の「ＱＵＡＮＴＡＸ　ＦｌａｔＱＵＡＤ」）を用いて倍率５０００倍で撮像し、この錫めっき層の外面における複数の第１領域の合計占有面積率を測定した。
　次の表１に、Ｎｏ．１～９のプリント配線板の製造方法の特徴、並びに錫めっき層の平均厚さ、純錫層の平均厚さ、錫銅合金層の平均厚さ及び第１領域の合計占有面積率をまとめて示す。
Figure JPOXMLDOC01-appb-T000001
＜平均剥離長さ＞
　Ｎｏ．１～Ｎｏ．９のプリント配線板について、積層されたカバーレイ及びソルダーレジストをその開口部において切断した断面を上述のエネルギー分散型Ｘ線分析装置を用いて倍率２０００倍で撮像し、開口部の内縁を基端とするカバーレイ及びソルダーレジストの電極（導電パターン）からの平均剥離長さを測定した。
＜共晶接合＞
　シリコンを主成分とする平均厚さ２００μｍの基板の表面に、平均厚さ３０μｍ、かつＮｏ．１～Ｎｏ．９のプリント配線板の電極と同一幅での金箔製の電極をプリント配線板の電極と同一間隔で並列に積層することにより、電子部品を模した試験材を準備した。この試験材をＮｏ．１～Ｎｏ．９のプリント配線板上に電極が対向するよう配置し、温度４００℃、圧力２０ＭＰａＧ、時間５秒の条件で熱プレスすることでプリント配線板に試験材を接続した接続体を製造した。これらの接続体について、プリント配線板及び試験材の電極間の接続部を含む１０箇所の断面をエネルギー分散型Ｘ線分析装置を用いて倍率５０００倍で撮像し、金錫共晶接合が生じている接続部の数（共晶接合数）を確認した。
＜ウィスカ＞
　Ｎｏ．１～Ｎｏ．９のプリント配線板について３５℃、湿度８０％で１週間放置し、無電解錫めっきが施された端子表面を日立ハイテクノロジーズ（株）製の走査型電子顕微鏡（ＳＥＭ）「ＴＭ３０３０」にて倍率１０００倍で撮像し、表面に２μｍ以上のウィスカの生成の有無を確認した。
　次の表２に、Ｎｏ．１～Ｎｏ．９のプリント配線板について、カバーレイ及びソルダーレジストの電極からの平均剥離長さ、共晶接合の数（１０箇所中の共晶接合数）、ウィスカの生成の有無（ウィスカが生じなかったものをＡ、ウィスカが生じたものをＢで示す）を合わせて示す。
Figure JPOXMLDOC01-appb-T000002
［評価結果］
　表２に示すように、Ｎｏ．１～Ｎｏ．４のプリント配線板は、平均剥離長さが２０μｍ以下で、かつプリント配線板の電極及び電子部品の電極が共晶接合されおり、かつウィスカも生じていない。これに対し、Ｎｏ．５は第２領域の平均厚さが薄く、第１領域の合計占有面積率も高すぎるため、電子部品との接合に用いられるろう材の形成量が不十分となり、プリント配線板の電極及び電子部品の電極が共晶接合されていない。その結果、Ｎｏ．５のプリント配線板は、電子部品との接合強度が不十分であった。また、Ｎｏ．６のプリント配線板は、無電解めっき前にプレディップ工程を実施しなかったため、カバーレイに対する平均剥離長さが２０μｍ超えになり、導電パターンが断線しやすくなる。Ｎｏ．７のプリント配線板はプレディップ工程は実施したものの、錫めっき層の平均厚さが０．６μｍ超えで厚すぎるため、カバーレイ、ソルダーレジスト両方に対する平均剥離長さが２０μｍ超えとなった。また、Ｎｏ．８～Ｎｏ．９は平均剥離長さ、共晶接合に問題は確認されなかったが、無電解めっき工程後に熱処理を実施しなかったため、錫めっき面に多数のウィスカの生成が確認され短絡が発生する可能性が高まった。
１　ベースフィルム、２　導電パターン、３　開口部、４　被覆層
５　錫めっき層、６　端子部、７　保護フィルム、８　接着剤層
９　錫銅合金層、１０　純錫層、１１　第１領域、１２　第２領域
Ｄ　剥離長さ、Ｓ１　導電パターン形成工程、Ｓ２　被覆層積層工程
Ｓ３　プレディップ工程、Ｓ４　無電解めっき工程、Ｓ５　熱処理工程

Claims (5)

  1. 　絶縁性を有するベースフィルムと、
    　上記ベースフィルムの表面側に部分的に積層される導電パターンと、
    　上記ベースフィルム及び導電パターンを含む積層体の表面に積層され、上記導電パターンを部分的に露出する開口部を有する被覆層と、
    　上記開口部から露出する上記導電パターンの表面に積層される錫めっき層と
    　を備え、
    　上記開口部の内縁を基端とする上記被覆層の導電パターンからの平均剥離長さが２０μｍ以下であるプリント配線板。
  2. 　上記錫めっき層の平均厚さが０．６μｍ以下である請求項１に記載のプリント配線板。
  3. 　上記錫めっき層の表面に、錫合金によって形成される１又は複数の第１領域及び合金化していない錫によって形成される１又は複数の第２領域が設けられ、
    　上記錫めっき層の表面における上記１又は複数の第１領域の合計占有面積率が９０％以下である請求項１又は請求項２に記載のプリント配線板。
  4. 　上記導電パターンの主成分が銅であり、
    　上記導電パターンの銅と上記錫めっき層の錫とが合金化した錫銅合金層を有し、
    　上記錫銅合金層の平均厚さが０．１μｍ以上、０．５μｍ以下である請求項１、請求項２又は請求項３に記載のプリント配線板。
  5. 　絶縁性を有するベースフィルムの表面側に部分的に導電パターンを形成する導電パターン形成工程と、
    　上記ベースフィルム及び導電パターンを含む積層体の表面に、上記導電パターンを部分的に露出させる開口部を有する被覆層を積層する被覆層積層工程と、
    　上記ベースフィルム、導電パターン及び被覆層を含む積層体を常温の無電解錫めっき液に浸漬するプレディップ工程と、
    　上記ベースフィルム、導電パターン及び被覆層を含む上記積層体を加熱した無電解錫めっき液に浸漬する無電解めっき工程と
    　を備えるプリント配線板の製造方法。
PCT/JP2018/023922 2017-10-18 2018-06-25 プリント配線板及びプリント配線板の製造方法 WO2019077804A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201880065601.7A CN111201842B (zh) 2017-10-18 2018-06-25 印刷电路板和制造印刷电路板的方法
US16/648,399 US11013124B2 (en) 2017-10-18 2018-06-25 Printed circuit board and method of manufacturing printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017201928A JP2019075503A (ja) 2017-10-18 2017-10-18 プリント配線板及びプリント配線板の製造方法
JP2017-201928 2017-10-18

Publications (1)

Publication Number Publication Date
WO2019077804A1 true WO2019077804A1 (ja) 2019-04-25

Family

ID=66173242

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/023922 WO2019077804A1 (ja) 2017-10-18 2018-06-25 プリント配線板及びプリント配線板の製造方法

Country Status (4)

Country Link
US (1) US11013124B2 (ja)
JP (1) JP2019075503A (ja)
CN (1) CN111201842B (ja)
WO (1) WO2019077804A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111405771A (zh) * 2020-03-09 2020-07-10 电子科技大学 一种印制电路导电线路的制作方法
CN112738987B (zh) * 2021-04-02 2021-06-18 成都齐碳科技有限公司 印制电路板及其制备方法、芯片及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0971870A (ja) * 1995-09-01 1997-03-18 Ishihara Chem Co Ltd Ｔａｂ用無電解スズ又はスズ―鉛合金メッキ浴、及びｔａｂのフィルムキャリヤの無電解スズ又はスズ―鉛合金メッキ方法
JP2001168147A (ja) * 1999-12-13 2001-06-22 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法
WO2003069967A1 (fr) * 2002-02-13 2003-08-21 Shindo Company, Ltd. Procede de production de substrat de circuit
JP2004103706A (ja) * 2002-09-06 2004-04-02 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112633A (ja) * 1992-09-28 1994-04-22 Matsushita Electric Works Ltd 回路用基板
JP3061613B2 (ja) * 1998-05-11 2000-07-10 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテ―プおよびその製造方法
JP2003023123A (ja) * 2001-07-09 2003-01-24 Shindo Denshi Kogyo Kk 回路基板および回路基板の製造方法
JP2003037353A (ja) * 2001-07-24 2003-02-07 Shindo Denshi Kogyo Kk フレキシブル回路基板およびその製造方法
KR100495184B1 (ko) * 2002-12-02 2005-06-14 엘지마이크론 주식회사 테이프기판 및 그의 주석도금방법
JP2009283574A (ja) * 2008-05-20 2009-12-03 Nitto Denko Corp 配線回路基板およびその製造方法
TW201004512A (en) * 2008-07-08 2010-01-16 Kinsus Interconnect Tech Corp Overall tinning process for printed circuit board
JP5281526B2 (ja) 2009-09-17 2013-09-04 日立電線株式会社 プリント配線板およびその製造方法
JP6807180B2 (ja) * 2015-07-31 2021-01-06 日東電工株式会社 配線回路基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0971870A (ja) * 1995-09-01 1997-03-18 Ishihara Chem Co Ltd Ｔａｂ用無電解スズ又はスズ―鉛合金メッキ浴、及びｔａｂのフィルムキャリヤの無電解スズ又はスズ―鉛合金メッキ方法
JP2001168147A (ja) * 1999-12-13 2001-06-22 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法
WO2003069967A1 (fr) * 2002-02-13 2003-08-21 Shindo Company, Ltd. Procede de production de substrat de circuit
JP2004103706A (ja) * 2002-09-06 2004-04-02 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法

Also Published As

Publication number Publication date
CN111201842B (zh) 2024-05-03
US11013124B2 (en) 2021-05-18
CN111201842A (zh) 2020-05-26
US20200260589A1 (en) 2020-08-13
JP2019075503A (ja) 2019-05-16

Similar Documents

Publication Publication Date Title
KR100814564B1 (ko) 프린트 배선 기판의 제조 방법
JP4081052B2 (ja) プリント配線基板の製造法
JP3736806B2 (ja) プリント配線基板、その製造方法および回路装置
CN111418272B (zh) 柔性印刷电路板和制造柔性印刷电路板的方法
KR20060105412A (ko) 양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재
JP6826197B2 (ja) プリント配線板及びその製造方法
EP1357775B1 (en) Circuit board and its manufacturing method
WO2019077804A1 (ja) プリント配線板及びプリント配線板の製造方法
CN104115571A (zh) 印刷电路板及其制造方法
WO2018159023A1 (ja) フレキシブルプリント配線板、接続体の製造方法及び接続体
JP4709813B2 (ja) プリント配線基板、回路装置およびプリント配線基板の製造方法
JP3630398B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JP2002198635A (ja) 配線板及びその製造方法
CN210469849U (zh) 自由接地膜及线路板
JP4592458B2 (ja) プリント配線基板、電子回路装置及びその製造方法
KR101199184B1 (ko) 인쇄회로기판 및 그의 제조 방법
WO2019102758A1 (ja) プリント配線板及び接続体
JP2007273648A (ja) プリント配線板及びその製造方法
CN111263509A (zh) 自由接地膜、线路板及自由接地膜的制备方法
JPH08274123A (ja) 混成集積回路基板用導体の製造方法
JP4856745B2 (ja) フレキシブル基板用導体およびその製造方法並びにフレキシブル基板
CN114258193A (zh) 电路板连接结构的制造方法及电路板连接结构
JP2003283078A (ja) フレキシブルプリント配線基板用銅貼り積層板
JPH07254773A (ja) 電子部品実装方法
JPH0969596A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18868715

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18868715

Country of ref document: EP

Kind code of ref document: A1