KR20060105412A - 양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재 - Google Patents

양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재 Download PDF

Info

Publication number
KR20060105412A
KR20060105412A KR1020050099623A KR20050099623A KR20060105412A KR 20060105412 A KR20060105412 A KR 20060105412A KR 1020050099623 A KR1020050099623 A KR 1020050099623A KR 20050099623 A KR20050099623 A KR 20050099623A KR 20060105412 A KR20060105412 A KR 20060105412A
Authority
KR
South Korea
Prior art keywords
metal layer
board
hole
via hole
blind via
Prior art date
Application number
KR1020050099623A
Other languages
English (en)
Other versions
KR100778990B1 (ko
Inventor
아끼라 진다
노부아끼 미야모또
Original Assignee
히다치 덴센 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 덴센 가부시끼가이샤 filed Critical 히다치 덴센 가부시끼가이샤
Publication of KR20060105412A publication Critical patent/KR20060105412A/ko
Application granted granted Critical
Publication of KR100778990B1 publication Critical patent/KR100778990B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

전기 절연 보드의 상부 및 하부 양측 상에 금속 배선 패턴이 형성되는 전자 부품 장착용 양면 배선 보드 제조를 위한 방법이 제공된다. 금속 배선 패턴은 도통 홀 및/또는 블라인드 비아 홀을 통해 서로 전기 접속된다. 상기 방법은 지지 기판을 구비한 금속 층을 전기 절연 보드의 적어도 일 측면 상에 적층하는 단계와, 금속 층이 전기 절연 보드 상에 잔류하도록 금속 층으로부터 지지 기판을 제거하는 단계와, 전기 절연 보드 상에 도통 홀 및/또는 블라인드 비아 홀을 형성하는 단계를 가진다.
유리 에폭시 보드, 캐리어 적층식 구리 호일, 캐리어 층, 도통 홀, 비아 홀

Description

양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재{DOUBLE-SIDED WIRING BOARD FABRICATION METHOD, DOUBLE-SIDED WIRING BOARD, AND BASE MATERIAL THEREFOR}
도1a 내지 도1f는 유리 에폭시 보드를 사용하는 종래의 양면 배선 보드 제조 프로세스(도통 홀 프로세스)의 각각의 단계를 도시하는 단면도.
도2a 내지 도2h는 폴리이미드 보드를 사용하는 종래의 양면 배선 보드(가요성 양면 배선 보드) 제조 프로세스(블라인드 비아 홀 프로세스)의 각각의 단계를 도시하는 단면도.
도3a 내지 도3g는 유리 에폭시 보드를 사용하는 본 발명에 따른 양호한 제1 실시예의 양면 배선 보드 제조 프로세스(도통 홀 프로세스)의 각각의 단계를 도시하는 단면도.
도4a 내지 도4i는 폴리이미드 보드를 사용하는 본 발명에 따른 양호한 제2 실시예의 양면 배선 보드(가요성 양면 배선 보드) 제조 프로세스(블라인드 비아 홀 프로세스)의 각각의 단계를 도시하는 단면도.
도5a 내지 도5i는 폴리이미드 보드를 사용하는 본 발명에 따른 양호한 제3 실시예의 양면 배선 보드(가요성 양면 배선 보드) 제조 프로세스(블라인드 비아 홀 프로세스)의 각각의 단계를 도시하는 단면도.
도6a 내지 도6i는 폴리이미드 보드를 사용하는 본 발명에 따른 양호한 제4 실시예의 양면 배선 보드(가요성 양면 배선 보드) 제조 프로세스(블라인드 비아 홀 프로세스)의 각각의 단계를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1:유리 에폭시 보드
2:초박형 캐리어 적층식 구리 호일
3:캐리어 층
4:초박형 구리 호일
5:도통 홀
6:무전해 구리 도금 필름
7:전해질 구리 도금 필름
8:미세 배선 패턴
9:표면 처리 필름
10:폴리이미드 보드
11:전해질 구리 호일
12:비아 홀
13:마스킹 테이프
14:팔라듐 촉매
본 발명은 일본 특허 출원 제2005-096270호에 기초한 것이며, 그 전체 내용은 본 명세서에 참조로서 합체된다.
본 발명은 양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재(base material, 基材)에 관한 것이며, 특히, 노출된 구리 호일 상에 전착된 구리 필름이 도통 홀 또는 블라인드 비아 홀의 벽 상에 전기 전도를 위해 금속 층을 전기 도금하는 동안에 두꺼워지는 경우라 하더라도, 미세한 배선을 형성할 수 있는 양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재에 관한 것이다.
전자 장치의 소형화, 고집적 및 성능 향상의 급격한 흐름으로 인해, 양면 배선 보드가 IC 칩 장착용 보드로서 관심을 끌고 있다. 양면 배선 보드는 절연층으로서 유리 에폭시, 폴리이미드 등으로 만들어진 보드의 상부 및 하부(전방 및 후방) 측면의 양측 모두 위에 구리 호일 패턴 층과, 전방 및 후방 패턴의 임의의 위치에 형성된 도통 홀 또는 블라인드 비아 홀(바닥을 가지는 비아 홀)을 가지며, 여기서, 도통 홀 및 블라인드 비아 홀의 내부 벽은 도금 처리 또는 접착 임베딩에 의해 전기적으로 도전성을 가지도록 만들어진다(예컨대, 일본 특허 제3,593,234호 참조).
이러한 양면 배선 보드는 그 전방 및 후방 측면 양측 상에 있는 배선 패턴으로 인해 고밀도 패키징에 유익하며, 마찬가지로 전기적 특성면에서도 탁월하다는 것이 확인되었다.
도1a 내지 도1f는 유리 에폭시 보드를 사용한 종래의 양면 배선 보드 제조 프로세스(도통 홀 프로세스)의 각각의 단계를 도시하는 단면도이다.
양면 배선 기재를 만드는 단계에서, 구리 호일(11)은 유리 에폭시 보드(1)의 양 측면 상에 적층된다(도1a). 취급을 고려하면, 상기 구리 호일(11)은 전체적으로 18 ㎛ 이상이다.
일반적으로, 상부 및 하부 배선 양측의 비아 홀에서 전기 전도를 위한 방법은, 구리 호일(11) 내의 배선을 형성하기 위한 에칭 프로세스 전에, 레이저, 펀치, 드릴 등을 사용하여 바람직한 위치에 도통 홀을 형성하고(도1b), 단순화된 전기 전도를 위해 무전해 구리 도금을 형성하기 위해 무전해 구리로써 노출된 홀 벽을 도금하고(도1c), 이어서 필름 두께를 두껍게 하기 위해 전해질 구리 도금 필름(7)을 형성하기 위한 전해질 구리 도금을 인가한다(도1d).
도통 홀 벽에 대한 전기 전도를 위한 최초 처리로서, 전술된 무전해 구리 도금 처리가 유리 에폭시 보드에 많이 사용되지만, 팔라듐 촉매 첨가물, 전도성 재료 코팅 등이 사용될 수 있다.
도통 홀(5)의 개구 직경은 펀칭 또는 드릴링의 경우에 최소 100 ㎛ 까지 미세하다. 무전해 구리 도금 용액이 상기 미세 개구 내로 침투하여 박형 구리 코팅 필름을 형성하게 되고, 상부 및 하부 구리 호일(11)은 캐소드로서 기능하게 되고, 전류의 흐름을 유발하고, 보다 두꺼운 구리 도금이 도통 홀(5) 및 구리 호일(11) 상에 전착되는 것을 허용하며, 이는 유리 에폭시 보드(1)(절연 기재)의 상부 및 하부 양측면 상에 형성된 구리 호일(11)의 도통 홀(5) 형성 부분 내의 전기 전도를 초래한다.
양면 배선 보드는 일반적으로 최종 미세 배선 패턴(8)(도1e) 내로의 구리 호일(11)을 후속하는 포토 에칭 처리함으로써 완결되고, 그 위에 전자 부품의 장착, 인쇄 배선 보드 상의 패키징, 유리 보드로의 접합, 커넥터 단자로의 부착 등의 목적에 부합하는 표면 처리 필름(9)(도1f)이 더 인가된다.
도2a 내지 도2h는 폴리이미드 보드를 사용하는 종래의 양면 배선 보드(가요성 양면 배선 보드) 제작 프로세스(블라인드 비아 홀 프로세스)의 각각의 단계를 도시하는 단면도이다.
양면 배선 기재를 만드는 단계에서, 가요성을 가지는 폴리이미드 테이프로 형성된 폴리이미드 보드(10)의 양측면 상에 구리 호일(11)이 적층된다(도2a). 폴리이미드 테이프 특성 등의 이점을 취하는 양면 배선 보드에 대해서, 가능한 얇은 구리 호일 재료가 구리 호일(11)을 얇게 만들기 위해 사용되지만, 현 상태에서 12 ㎛의 차수까지의 한계를 가진다.
가요성 양면 배선 보드는 특히 배선 밀도를 향상시키기 위해 적어도 신호 배선 내에 미세한 피치를 필요로 한다. 상기 이유로, 전기 전도를 위한 홀은 전체적으로 비도통식 블라인드 비아 홀(12)이다(도2b).
비어 개구 직경이 40 내지 80 ㎛인데, 이는 펀칭 또는 드릴링에 의해 형성된 개구 직경보다 미세한 것이기 때문에, 블라인드 비아 홀(12)은 종종 미세 배선 형성용으로 많은 용도를 가지는 레이저 처리에 의해 형성된다.
블라인드 비아 홀(12) 내부의 전기 전도를 위한 처리는 도1의 유리 에폭시 보드(1)의 경우에서와 실질적으로 동일하지만, 비아 홀의 구리 도금 중에 형성되는 신호 배선 형성을 위한 두꺼운 구리 호일 필름은 미세한 피치의 배선의 에칭 형성을 극히 어렵게 하기 때문에, 마스킹 테이프(절연 테이프)(13)(도2c)가 비아 홀 개구 표면에 대향하는 구리 호일 표면 상에 장착되어서, 필름을 두껍게 만들지 않게 하기 위해 이를 마스킹한다.
이어서, 팔라듐 촉매(14)(도2d)가, 필름 두께를 두껍게 만들기 위해 전해질 구리 도금 필름(7)(도2e)을 형성하는 전해질 구리 도금을 수반하는 단순화된 전기 전도를 위해 블라인드 비아 홀(12)의 내벽에 추가된다.
블라인드 비아 홀 벽을 위한 전기 전도용 최초 처리로서, 무전해 구리 도금 처리, 도전성 재료 코팅 등이 사용될 수 있고, 또는 전술된 팔라듐 촉매 추가와 함께 조합되어 사용될 수 있다.
가요성 양면 배선 보드는, 전자 부품의 장착, 인쇄 배선 보드의 패키징, 유리 보드에의 접착, 커넥터 단자에의 부착 등의 목적에 부합하는 표면 처리 필름(9)이 더 인가되는 최종 미세 배선 패턴(8)(도2g) 내로의 구리 호일(11)의 포토 에칭 프로세스를 수반하는 후속 마스킹 테이프(13) 제거(도2f)에 의해 완성된다.
그렇지만, 종래의 양면 배선 보드에 따르면, 도통 홀 또는 블라인드 비아 홀의 전기 전도 처리를 위한 구리 도금의 두께가 보드의 내열 및 내습에 대한 신뢰성을 보장한다는 관점에서 15 ㎛ 이상만큼 두꺼워야 할 것을 요구하고, 이 경우, 구리 도금을 도통 홀의 경우에 상부 및 하부 구리 호일 표면 모두에 인가하고, 블라인드 비아 홀의 경우에 절연 테이프 등으로써 마스크된 상부 및 하부 구리 호일 표면 중 어느 하나와 함께 비아 홀 개구 측상의 마스크되지 않은 구리 호일 표면에 인가하는 것에 의해, 원래 두께와 조합된 구리 호일 두께는 대략 30 ㎛ 이상이 될 수 있다. 에칭에 의해 미세 배선을 형성하기 위해서는, 구리 호일의 두께가 얇을수록 유익하다. 예컨대, 에칭에 의해 형성될 가능성이 있는 배선 피치 한계는 35 ㎛ 구리 호일 두께에 대해 100 ㎛, 25 ㎛ 구리 호일 두께에 대해 80 ㎛이고, 18 ㎛ 구리 호일 두께에 대해 60 ㎛이다.
전자 부품의 치수 감소에 대한 강한 요구 때문에, 전자 부품을 장착하기 위한 배선 보드의 배선 피치는 점차적으로 좁아지고, 따라서, 이는 배선을 보다 미세하게 만들 것을 요구한다.
노출된 구리 호일 상에 전착된 구리 필름이 도통 홀 또는 블라인드 비아 홀의 벽 상의 전기 전도를 위해 금속 층을 전기 도금하는 동안에 두꺼워지는 경우에도 미세한 배선을 형성할 수 있는 양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재를 제공하는 것이다.
(1) 본 발명의 일 태양에 따르면, 전기 절연 보드의 상부 및 하부의 양측면 상에 형성되며 도통 홀 및/또는 블라인드 비아 홀을 통해 서로 전기적으로 접속되는 금속 배선 패턴을 포함하는 전자 부품 장착용 양면 배선 보드 제조 방법은,
전기 절연 보드의 적어도 일 측면 상에 지지 기판을 구비한 금속 층을 적층하는 단계와,
금속 층이 전기 절연 보드 상에 잔류하도록 금속 층으로부터 지지 기판을 제거하는 단계와,
전기 절연 보드 내에 도통 홀 및/또는 블라인드 비아 홀을 형성하는 단계를 포함한다.
(2) 본 발명의 다른 태양에 따르면, 전기 절연 보드의 상부 및 하부의 양측면 상에 형성되며 도통 홀 및/또는 블라인드 비아 홀을 통해 서로 전기적으로 접속되는 금속 배선 패턴을 포함하는 전자 부품 장착용 양면 배선 보드 제조 방법은,
전기 절연 보드의 적어도 일 측면 상에 지지 기판을 구비한 금속 층을 적층하는 단계와,
전기 절연 보드 내에 도통 홀 및/또는 블라인드 비아 홀을 형성하는 단계와,
금속 층이 전기 절연 보드 상에 잔류하도록 금속 층으로부터 지지 기판을 제거하는 단계를 포함한다.
(3) 본 발명의 또 다른 태양에 따르면, 전기 절연 보드의 상부 및 하부의 양측면 상에 형성되며 블라인드 비아 홀을 통해 서로 전기적으로 접속되는 금속 배선 패턴을 포함하는 전자 부품 장착용 양면 배선 보드 제조 방법은,
전기 절연 보드의 양측면 상에 지지 기판을 구비한 금속 층을 적층하는 단계와,
블라인드 비아 홀의 개구측 상에 위치된 지지 기판을 제거하고, 이후에 전기 절연 보드 내에 블라인드 비아 홀을 형성하거나, 또는 전기 절연 보드 내에 블라인드 비아 홀을 형성하고, 이후에 블라인드 비아 홀의 개구측 상에 위치된 지지 기판을 제거하는 단계와,
블라인드 비아 홀의 벽 상에 전기 접속부를 형성하고, 이후에 블라인드 비아 홀의 개구측의 대향면 상에 위치된 지지 기판을 제거하는 단계를 포함한다.
(4) 본 발명의 또 다른 태양에 따르면, 전자 부품 장착용 양면 배선 보드는,
전기 절연 보드와,
전기 절연 보드의 상부 및 하부 양측면 상에 형성된 금속 배선 패턴과,
금속 배선 패턴 사이의 전기 전도를 허용하기 위해 전기 절연 보드 내에 형성된 도통 홀 및/또는 블라인드 비아 홀을 포함하며,
금속 배선 패턴은 제1 금속 층을 포함하고,
도통 홀 및/또는 블라인드 비아 홀은 그 벽 상에 형성된 제2 금속 층을 포함하고,
제1 금속 층은 제2 금속 층 보다 1 내지 8 ㎛ 큰 두께를 가진다.
(5) 본 발명의 또 다른 태양에 따르면, 전자 부품 장착용 양면 배선 보드를 제조하기 위한 기재는,
전기 절연 보드와,
전기 절연 보드의 상부 및 하부 양측면 상에 형성된 금속 배선 패턴과,
금속 배선 패턴 사이의 전기 전도를 허용하기 위해 전기 절연 보드 내에 형성된 도통 홀 및/또는 블라인드 비아 홀을 포함하며,
지지 기판을 구비한 금속 층이 전기 절연 보드의 적어도 일 측면 상에 적층된다.
본 발명에 따른 양호한 실시예가 도면을 참조하여 이하에 설명될 것이다.
본 발명의 양면 배선 보드 제조 방법은 주로 이하의 단계, 즉, 양면 배선 기재를 만드는 단계와, 캐리어 층을 제거하는 단계와, 도통 홀 및/또는 블라인드 비아 홀을 형성하는 단계와, 전기 전도 처리를 수행하는 단계와, 에칭 처리를 수행하는 단계와, 금속 도금 처리 단계를 포함한다. 상기 방법은 필요에 따라서 마스킹 테이프 등의 설치/제거하는 단계를 포함할 수 있다. 이들 각각의 단계는 이하에 상세하게 설명된다.
양면 배선 기재를 만드는 단계는 양면 배선 기재를 만들기 위해 폴리이미드 또는 유리 에폭시 기재 등과 같은 전기 절연 보드의 양측면 또는 일 측면에 지지 기판을 구비한 금속 층을 접합하는 단계를 포함한다. 만일 지지 기판을 구비한 금속 층이 일 측면 상에만 적층된다면, 통상적인 두께를 구비한 구리 호일이 다른 측면에 적층될 수 있다.
여기서, 지지 기판을 구비한 금속 층은 가공되지 않은 재료로서 금속으로 형성된 캐리어 층과, 상기 캐리어 층 위에 형성된 릴리스 층(release layer)과, 상기 릴리스 층 위에 형성된 금속 층을 포함한다. 그 양호한 구체적인 예로서, 초박형 캐리어 적층식 구리 호일이 있다.
초박형 캐리어 적층식 구리 호일은, 박형 구리 호일을 제공하기 위해, 내부에 후속 단계에서 제거되도록 약한 접합 강도를 가지는 릴리스 층이 15 내지 35 ㎛의 차수의 두꺼운 금속 호일(캐리어 층, 많은 경우, 구리 호일) 상에 형성되고, 이어서 전기 분해에 의해 1 내지 5 ㎛의 차수의 박형 금속 호일을 형성하는 것이 수반되는 재료이다. 상용화된 초박형 캐리어 적층식 구리 호일로서, "등록상표 코퍼 본드 엑스트라 씬 호일(CopperBond®Extra Thin Foil)", "등록상표 마이크로씬(MicroThinTM)"(미츠이 마이닝 엔드 스멜팅 코포레이션 리미티드) 등이 있다.
릴리스 층용으로, 특별한 제한없이, 캐리어 층과 금속 층을 서로에 대해 접합 및 제거할 수 있는 임의의 재료가 사용될 수 있지만, 전기 절연 보드와 금속 층 사이의 접합 강도보다 작은 접합 강도를 가지는 재료를 사용하는 것이 바람직하다. 이에 대해서, 미국 특허 번호 제6,346,335호는 니켈 또는 크롬과 같은 금속과 산화크롬, 산화니켈, 크롬 인산염 또는 니켈 인산염과 같은 비금속의 혼합물이 될 수 있는 릴리스 층을 가지는 구리 호일 복합체를 개시하고, 통상적으로 약 1.77 kg/m(0.1 파운드/인치) 내지 약 35.4 kg/m(2 파운드/인치)의 차수인 캐리어 스트립으로부터의 금속 호일 층 빅리 강도를 제공한다. 또한, 미국 특허 번호 제6,270,889호는 금속 캐리어 층과 극초박형 구리 호일 사이의 유기 릴리스 층을 포함하는 합성 호일을 개시하며, 상기 유기 릴리스 층은 양호하게 질소 함유 합성물, 황 함유 합성물 도는 카르복실 산인데, 이는 취급 및 적층 동안에 캐리어와 극초박형 구리 호일의 분리를 방지하기에 적절한 균일한 접합 강도를 제공하지만, 이는 구리/ 기판 접합의 빅리 강도보다 현저하게 낮기 때문에, 캐리어는 절연 기판으로의 상기 합성 호일의 적층 후에 쉽게 제거될 수 있다. 미국 특허 번호 제6,346,335호 및 6,270,889호는 그 전체 내용이 본 명세서에 참조로서 합체된다.
또한, 릴리스 층 상에 형성되는 금속 층에 대해서, 구리 호일 외에도, 구리 합금 호일, 스테인리스 호일, 알루미늄 또는 알루미늄 합금 호일, 니켈 또는 니켈 합금 호일, 주석 또는 주석 합금 호일 등이 사용될 수 있다. 그 두께는 전술된 캐리어 층의 두께보다 박형이며, 양호하게는 8 ㎛ 이하, 보다 양호하게는 5 ㎛ 이하, 보다 더 양호하게는 3 ㎛이하이다. 한편, 양호하게 금속 층은 1 ㎛ 또는 그 이상의 두께를 가진다. 만일 상기 두께가 1 ㎛ 보다 작다면, 금속 층은 취급하기 어려워진다.
초박형 캐리어 적층식 구리 호일과 전기 절연 보드의 적층에 대해서, 접착제가 사용될 수 있으며, 또는 열가소성 수지로 형성된 전기 절연 보드의 경우에는, 구리 호일은 보드를 가열 및 연화시킴으로써 적층될 수 있다. 선택적으로, 폴리아미드산(폴리이미드 선구 물질 니스)이 초박형 캐리어 적층식 구리 호일에 인가되어, 열 경화를 수반하는 캐스팅 방법이 사용될 수 있다. 또는 이러한 방법들이 조합될 수 있다.
양면 배선 기재를 만든 후에, 상대적으로 두꺼운 금속 호일로 형성된 상기 캐리어 층은 박리되고, 이로써 절연 보드의 양측면 상에 1 내지 5 ㎛의 차수의 초박형 구리 호일 층을 가지는 양면 배선 보드 몰딩 재료가 완성된다.
상기 양면 배선 보드 몰딩 재료에서 도통 홀 및/또는 블라인드 비아 홀을 형성하고, 여기에 전기 전도 처리를 위한 도금을 인가하기 위한 방법은 종래 방법에서 사용될 수 있다. 즉, 도통 홀 또는 블라인드 비아 홀은 레이저, 펀치, 드릴 등의 수단에 의해 원하는 위치에 형성되고, 상기 홀의 절연성 내부 벽은 전해질 구리 도금 용액 내의 침지를 수반하는 무전해 구리 도금, 팔라듐 촉매 추가, 전도성 재료 코팅 등에 의해 전기 전도성이 가질 수 있고, 전류의 흐름(구리 호일이 캐소드 로서 기능함)을 야기하고, 구리가 홀 내부 벽 및 구리 호일 상에 전착될 수 있게 하는데, 이는 전기 전도를 초래한다.
본 발명의 가요성 양면 배선 보드는 후속하는 구리 호일의 포토 에칭 프로세스에 의해 최종 배선으로 완성되며, 여기에 전자 부품의 장착, 인쇄 배선 보드 상의 패키징, 유리 보드에의 접합, 커넥터 단자로의 부착 등의 목적에 부합하는 표면 처리 필름(금속 도금)이 더 인가된다.
상기 설명에서, 비록 초박형 캐리어 적층식 구리 호일이 절연 보드의 적어도 일 측면 상에 적층되고, 캐리어 층의 박리 및 도통 홀 또는 비아 홀 형성을 위한 후속 프로세스를 수반하지만, 홀 프로세스가 캐리어 층의 박리 이전에 수행될 수 있다. 이 경우, 캐리어 층이 홀 프로세스 동안 지지 기판으로서 기능하기 때문에, 이송이 용이하다는 이점이 있다. 홀이 형성되고, 캐리어 층의 박리 및 후속하는 구리 도금을 수반한다.
내부에 블라인드 비아 홀이 제공된 가요성 양면 배선 보드에서, 절연 보드의 양측면 상에 초박형 캐리어 적층식 구리 호일이 적층될 때, 절연 테이프가 비아 홀 개구 표면에 대향하는 구리 호일 표면 상에 이를 마스크하기 위해 장착되고, 비아 홀 도금 및 마스킹 테이프의 박리를 수반하며, 이는 상기 개구 표면에 대향하는 구리 호일이 1 내지 5 ㎛ 의 차수만큼 초박형이 될 수 있게 하고, 이는 또한 에칭에 의해 30 ㎛ 미만의 매우 미세한 피치 배선을 형성할 수 있게 한다. 1 내지 5 ㎛ 의 차수의 초박형 구리 호일 층이 또한 반 가산법(semi-additive method)에 의한 배선 형성 동안 시드 층으로서 기능할 수 있다.
전술된 제조 방법에 의해 제조되는 본 발명의 가요성 양면 배선 보드는 전기 절연 보드의 상부 및 하부 양측 상에 형성된 금속 배선 패턴을 가지고, 이들 사이에 소정 위치에서 도통 홀 및/또는 비아 홀을 통해 전기 전도가 야기되고, 그 내부에서 금속 배선 패턴은 전기 절연 보드 상에 적층된 지지 기판을 구비한 금속 층으로부터 얻어진 금속 층과 도통 홀 또는 블라인드 비아 홀을 도금하는 동안 형성된 도금 층을 포함하는 전자 부품 장착용 양면 배선 보드이다.
본 발명의 양면 배선 보드에서 적어도 도통 홀 또는 블라인드 비아 홀을 도금하기 전의 구리 호일의 두께는 1 내지 8 ㎛의 차수만큼 초박형이기 때문에, 15 ㎛ 의 차수의 도금이 상기 홀의 내벽에 인가될 때, 동일한 두께를 가지는 구리 도금이 노출된 구리 호일 상에 전착되더라도, 구리 호일 층의 두께는 16 내지 23 ㎛의 차수만큼 박형이 될 것이 보장된다. 이는 에칭에 의한 미세 배선 형성을 용이하게 하며, 이는 양면 배선에 의한 고밀도 배선 형성의 상승 효과와 함께 조합되어, 배선 밀도의 보다 큰 증진을 보장할 수 있게 한다.
폴리이미드 기재 등을 사용하는 가요성 양면 배선 보드에서, 배선 보드 프로세스 이후의 가요성(굽힘 특성)의 지속이 또한 중요하다. 본 발명의 가요성 양면 배선 보드에서 일 측면 상의 구리 호일의 두께가 대략 23 ㎛ 이하가 될 수 있기 때문에, 종래의 가요성 보드에 비해서 그 가요성이 양호하다. 이는 화학적 연마에 의한 구리 호일의 박형화 및 굽힘 위치에서 구리 호일을 이탈하지 않도록 하기 위한 설계의 고안 등의 종래 가요성 보드에서 수행되었던 추가적인 단계의 필요를 감소시킨다.
본 발명의 양면 배선 보드의 양호한 실시예에서, 금속 배선 패턴은 80 ㎛ 이하의 최소 피치를 구비하는 미세 배선 패턴을 가진다. 보다 양호한 실시예에서, 금속 배선 패턴은 60 ㎛ 이하의 최소 피치를 구비하는 미세 배선 패턴을 가진다.
본 발명의 구체적인 실시예가 이하의 명세서에서 설명될 것이지만, 본 발명은 이에 한정되지 않는다.
제1 실시예
도3a 내지 3g는 유리 에폭시 보드를 사용하는 본 발명에 따른 제1 실시예의 양면 배선 보드 제조 프로세스(도통 홀 프로세스)의 각각의 단계를 도시하는 단면도이다.
100 ㎛ 두께 및 500 mm 제곱의 유리 에폭시 보드(1)가 마련된다. 에폭시 수지는 반 경화 상태(B-단계 상태)이다.
초박형 캐리어 적층식 구리 호일(2, "등록상표 코퍼본드 엑스트라 씬 호일(CopperBond®Extra Thin Foil)"(재팬 올린 브라스 코포레이션))이 유리 에폭시 보드(1)를 협지하도록 열 가압을 사용하여 보드(1)의 상부 및 하부 양 측면에 접합된다. 구리 호일(2)은 초박형 구리 호일(4)(3 ㎛)/릴리스 층/캐리어 구리 호일(3)(18 ㎛)을 포함하는 샌드위치 구조를 가진다. 도3a에 도시된 바와 같이, 유리 에폭시 보드(1) 및 초박형 캐리어 적층식 구리 호일(2)은 유리 에폭시 보드(1) 상에 초박형 구리 호일(4)의 표면을 적층함으로써 함께 접합된다.
도3b에 도시된 바와 같이 드릴을 사용하면, 150 ㎛ 직경의 도통 홀(5)이 제조된 양면 배선 기재의 특정 위치에 형성된다.
후속적으로, 도3c에 도시된 바와 같이, 18 ㎛ 두께의 구리 호일로 만들어진 캐리어 층(3)이 그 양측면 상에 적층된 구리 호일을 구비한 유리 에폭시 보드(1)의 상부 및 하부 측으로부터 박리되고, 이로 인해, 도통 홀이 관통식으로 형성되는 3층 구조 재료가 완성되며, 이는 중앙에 유리 에폭시 보드(1), 및 상기 보드(1)의 상부 및 하부 측 상에 3 ㎛의 초박형 구리 호일(4)을 가진다.
후속적으로, 3층 구조 재료는 도통 홀(5) 벽의 절연 표면에 팔라듐 촉매를 첨가하기 위해 팔라듐 이온 함유 용액 내에 침지되고, 도통 홀(5) 벽을 포함하는 전체 표면에 구리 도금을 인가하기 위해 무전해 구리 도금 용액 내에 상기 3층 구조 재료의 침지를 수반하며, 이로 인해, 도3d에 도시된 바와 같이 대략 0.5 ㎛ 두께의 무전해 구리 도금 필름(6)을 전착한다.
후속적으로, 무전해 구리 도금 필름(6)이 인가되어 있는 3층 구조 재료가 전해질 구리 도금 용액 내에 침지되고, 전기 도금 처리(상부 및 하부 양측의 초박형 구리 호일(4)이 캐소드로서 기능)가 수반되며, 이로 인해 도3e에 도시된 바와 같이 상부 및 하부 양측의 구리 호일 및 도통 홀(5) 벽 상에 15 ㎛ 두께의 전해질 구리 도금 필름(7)을 전착한다. 이 경우, 상부 및 하부 구리 호일의 도금 두께는 모두 18 ㎛(=최초 3 ㎛ + 구리 도금 15 ㎛)인 한편, 도통 홀(5) 내벽의 도금 도께는 15 ㎛이다.
후속적으로, 액체 포토레지스트가 전해질 구리 도금 필름(7)이 인가되어 있는 3층 구조 재료의 상부 및 하부 양측의 구리 호일에 인가되고, 이는 건조 경화 및 후속하는 광 노출 및 현상의 구체적인 단계를 수반하여 레지스트 패턴을 형성한 다. 그리고, 포토레지스트에 의해 덮이지 않은 노출된 구리 호일 부분을 용해하고 제거하기 위해 수성 염화 제2철이 구리 호일 표면에 스프레이된다. 다음에, 상기 포토레지스트 필름이 구체적인 방법에 의해서 박리 및 제거되고, 이로 인해 도3f에 도시된 바와 같이 상부 및 하부 양측 상에 구리의 미세 배선 패턴(8)이 완성된다. 최소 패턴 피치는 60 ㎛이다.
후속적으로, 미세 배선 패턴(8) 상의 불필요한 도금된 부분이 땜납 레지스트로써 덮여지고, 0.5 ㎛ 두께 니켈의 전기 도금 및 후속하는 0.5 ㎛ 두께 금의 전기 도금이 수반되며, 이로 인해 표면 처리 필름(9)을 형성하고, 따라서 도3g에 도시된 바와 같이 전자 부품을 장착하기 위한 양면 배선 보드가 완성된다.
제2 실시예
도4a 내지 도4i는 폴리이미드 보드를 사용하는 본 발명에 따른 제2 실시예의 양면 배선 보드(가요성 양면 배선 보드) 제조 프로세스(블라인드 비아 홀 프로세스)의 각각의 단계를 도시하는 단면도이다.
양측면에 열가소성 폴리이미드계 접착제가 인가되어 있는 총 25 ㎛ 두께 및 70 mm 폭의 폴리이미드 테이프(폴리이미드 보드(10))가 10 m 만큼 마련된다.
도4a에 도시된 바와 같이, 열 가압을 사용하여, 초박형 캐리어 적층식 구리 호일(2, "등록상표 코퍼본드 엑스트라 씬 호일(CopperBond®Extra Thin Foil)"(재팬 올린 브라스 코포레이션))이 폴리이미드 보드(10)의 일 측면 상에 접합되고, 12 ㎛ 두께의 전해질 구리 호일(11)이 그 다른 측면 상에 접합되어서, 폴리이미드 보드(10)를 협지한다. 초박형 캐리어 적층식 구리 호일(2)은 초박형 구리 호일(4)(3 ㎛)/릴리스 층/캐리어 구리 호일(3)(18 ㎛)을 포함하는 샌드위치 구조를 가진다. 폴리이미드 보드(10) 및 초박형 캐리어 적층식 구리 호일(2)은 폴리이미드 보드(10) 상에 초박형 구리 호일(4)의 표면을 적층함으로써 함께 접합된다.
후속적으로 도4b에 도시된 바와 같이, 초박형 캐리어 적층식 구리 호일(2)의 18 ㎛ 두께의 구리 호일로 만들어진 캐리어 층(3)이 그 양 측면 상에 구리 호일이 적층되어 있는 폴리이미드 보드(10)로부터 박리되고, 이로 인해 중앙에 폴리이미드 보드(10), 상부측 상에 3 ㎛ 초박형 구리 호일(4) 및 하부측 상에 통상 12 ㎛의 전해질 구리 호일(11)을 가지는 3층 구조 재료가 완성된다.
후속적으로, 도4c에 도시된 바와 같이 야그(YAG) 레이저를 사용하여, 50 ㎛ 직경의 블라인드 비아 홀(12)(바닥부를 가짐)이 3층 구조 재료의 초박형 구리 호일(4)의 구체적인 위치에 형성된다. 레이저에 의한 홀 형성 이후에 습식 방법에 의해 얼룩이 제거된다.
후속적으로, 도4d에 도시된 바와 같이, 3층 구조 재료의 전해질 구리 호일(11)의 전체 노출된 표면이 내화학성 접착 PET 테이프(13)에 의해 마스킹되고, 비아 홀(12) 벽의 절연 표면에 팔라듐 촉매(14)를 추가하기 위해(도4e), 팔라듐 이온 함유 용액 내로의 침지를 수반한다.
후속적으로, 팔라듐 촉매(14)가 추가되어 있는 3층 구조 재료가 전해질 구리 도금 용액 내로 침지되고, 전기 도금 처리(초박형 구리 호일(4)이 캐소드로서 기능함)가 수반되며, 이로 인해, 도4f에 도시된 바와 같이, 초박형 구리 호일(4) 및 비아 홀(12) 벽 상에 15 ㎛ 두께의 전해질 구리 도금 필름(7)을 직접 전착한다. 이 경우에, 초박형 구리 호일(4)의 두께가 18 ㎛(=최초 3 ㎛ + 구리 도금 15 ㎛)인 한편, 비아 홀(12) 내벽의 도금 두께는 15 ㎛이다.
후속적으로, 도4g에 도시된 바와 같이, 마스킹 테이프(13)가 전해질 구리 호일(11)로부터 박리된다.
후속적으로, 액체 포토레지스트가 전해질 구리 도금 필름(7)이 인가되어 있는 3층 구조 재료의 상부 및 하부 양측의 구리 호일 표면에 인가되고, 이는 건조 경화 및 후속하는 광 노출 및 현상의 구체적인 단계가 수반되며, 이로 인해 레지스트 패턴을 형성한다. 그리고, 수성 염화 제2철이 포토레지스트에 의해 덮여지지 않은 노출된 구리 호일 부분을 용해하고 제거하기 위해 상부 및 하부 구리 호일 표면에 스프레이된다. 다음에, 포토레지스트 필름이 구체적인 방법에 의해 박리 및 제거되고, 이로 인해, 도4h에 도시된 바와 같이, 상부 및 하부 양측 상에 구리의 미세 배선 패턴(8)이 완성된다. 테이프 마스킹에 의해 도금이 전착되지 않은 12 ㎛ 두께의 구리 호일 측면 상에서 최소 패턴 피치는 44 ㎛인 한편, 비아 홀을 도금함으로써 두꺼워진 18 ㎛ 필름을 구비한 비아 홀 개구 측 상에서 최소 패턴 피치는 60 ㎛이다.
후속적으로, 미세 배선 패턴(8) 상의 불필요한 도금 부분은 납땜 레지스트에 의해 덮여지고, 0.5 ㎛ 두께의 니켈 및 후속적으로 0.5 ㎛ 두께 금의 전기 도금이 수반되고, 이로 인해 표면 처리 필름(9)이 형성되고, 따라서, 도4i에 도시된 바와 같이, 전자 부품을 장착하기 위한 가요성 양면 배선 보드가 완성된다.
여기서, 블라인드 비아 홀(12)의 전기 전도를 위한 구리 도금 방법은 비아 홀(12) 벽을 따라서 도금을 증착하는 등각 도금법으로서 도시되었지만, 이에 한정되지 않으며, 블라인드 비아 홀(12)이 구리 도금 용액에 미량 첨가제를 추가함으로써 야기되는 이방성 성장에 의해 실질적으로 완전히 충진되는 비어 충진 도금법이 사용될 수 있다.
제3 실시예
도5a 내지 도5i는 폴리이미드 보드를 사용하는 본 발명에 따른 제3 실시예의 양면 배선 보드(가요성 양면 배선 보드) 제조 프로세스(블라인드 비아 홀 프로세스)의 각각의 단계를 도시하는 단면도이다.
양측면에 열가소성 폴리이미드계 접착제가 인가되어 있는 총 25 ㎛ 두께 및 70 mm 폭의 폴리이미드 테이프(폴리이미드 보드(10))가 10 m 만큼 마련된다.
도5a에 도시된 바와 같이, 열 가압을 사용하여, 초박형 캐리어 적층식 구리 호일(2, "등록상표 코퍼본드 엑스트라 씬 호일(CopperBond®Extra Thin Foil)"(재팬 올린 브라스 코포레이션))이 폴리이미드 보드(10)의 양측면 상에 접합되어서, 폴리이미드 보드(10)를 협지한다. 초박형 캐리어 적층식 구리 호일(2)은 초박형 구리 호일(4)(3 ㎛)/릴리스 층/캐리어 구리 호일(3)(18 ㎛)을 포함하는 샌드위치 구조를 가진다. 폴리이미드 보드(10) 및 초박형 캐리어 적층식 구리 호일(2)은 폴리이미드 보드(10) 상에 초박형 구리 호일(4)의 표면을 적층함으로써 함께 접합된다.
후속적으로 도5b에 도시된 바와 같이, 양측면 상의 캐리어 적층식 구리 호일(2)의 18 ㎛ 두께의 구리 호일로 만들어진 캐리어 층(3)이 박리되고, 이로 인해 중 앙에 폴리이미드 보드(10), 상부 및 하부 측 상에 3 ㎛ 초박형 구리 호일(4)을 가지는 3층 구조 재료가 완성된다.
후속적으로, 도5c에 도시된 바와 같이 야그(YAG) 레이저를 사용하여, 50 ㎛ 직경의 블라인드 비아 홀(12)(바닥부를 가짐)이 3층 구조 재료의 초박형 구리 호일(4)의 구체적인 위치에 형성된다. 레이저 프로세스에 의한 홀 형성으로 인한 얼룩이 습식 방법에 의해 제거된다.
후속적으로, 도5d에 도시된 바와 같이, 3층 구조 재료의 비아 홀 개구 표면에 대향하는 초박형 구리 호일(4)의 전체 노출된 표면이 내화학성 접착 PET 테이프(13)에 의해 마스킹되고, 비아 홀(12) 벽의 절연 표면에 팔라듐 촉매(14)를 추가하기 위해(도5e), 팔라듐 이온 함유 용액 내로의 침지를 수반한다.
후속적으로, 팔라듐 촉매(14)가 추가되어 있는 3층 구조 재료가 전해질 구리 도금 용액 내로 침지되고, 전기 도금 처리(초박형 구리 호일(4)이 캐소드로서 기능함)가 수반되며, 이로 인해, 도5f에 도시된 바와 같이, 초박형 구리 호일(4) 및 비아 홀(12) 벽 상에 15 ㎛ 두께의 전해질 구리 도금 필름(7)을 직접 전착한다. 이경우에, 노출된 초박형 구리 호일(4) 표면의 두께가 18 ㎛(=최초 3 ㎛ + 구리 도금 15 ㎛)인 한편, 비아 홀(12) 내벽의 도금 두께는 15 ㎛이다.
후속적으로, 도5g에 도시된 바와 같이, 마스킹 테이프(13)가 개구 표면에 대향하는 3 ㎛ 두께의 초박형 구리 호일(4)로부터 박리된다.
후속적으로, 액체 포토레지스트가 전해질 구리 도금 필름(7)이 인가되어 있는 3층 구조 재료의 상부 및 하부 양측의 구리 호일 표면에 인가되고, 이는 건조 경화 및 후속하는 광 노출 및 현상의 구체적인 단계를 수반하며, 이로 인해 레지스트 패턴을 형성한다. 그리고, 수성 염화 제2철이 포토레지스트에 의해 덮여지지 않은 노출된 구리 호일 부분을 용해하고 제거하기 위해 상부 및 하부 구리 호일 표면에 스프레이된다. 다음에, 포토레지스트 필름이 구체적인 방법에 의해 박리 및 제거되고, 이로 인해, 도5h에 도시된 바와 같이, 상부 및 하부 양측 상에 구리의 미세 배선 패턴(8)이 완성된다. 비아 홀을 도금하는 동안, 테이프 마스킹에 의해 구리 도금이 전착되지 않은 3 ㎛ 두께의 초박형 구리 호일(4) 측 상에 30 ㎛의 피치를 가지는 극초미세 배선 패턴(8)이 가능한 것으로 확인되는 한편, 비아 홀을 도금함으로써 두꺼워진 18 ㎛ 필름을 구비한 비아 홀 개구 측 상에서 최소 패턴 피치는 60 ㎛이다.
후속적으로, 미세 배선 패턴(8)상의 불필요한 도금 부분은 납땜 레지스트에 의해 덮여지고, 0.5 ㎛ 두께의 니켈 및 후속적으로 0.5 ㎛ 두께의 금의 전기 도금이 수반되고, 이로 인해 표면 처리 필름(9)이 형성되고, 따라서, 도5i에 도시된 바와 같이, 전자 부품을 장착하기 위한 가요성 양면 배선 보드가 완성된다.
제4 실시예
도6a 내지 도6i는 폴리이미드 보드를 사용하는 본 발명에 따른 제4 실시예의 양면 배선 보드(가요성 양면 배선 보드) 제조 프로세스(블라인드 비아 홀 프로세스)의 각각의 단계를 도시하는 단면도이다.
제3 실시예에서는 폴리이미드 보드(10)의 양측면 상에 적층된 캐리어 적층식 구리 호일(2)의 캐리어 층(3)이 비아 홀의 레이저 프로세스 이전에 모두 박리되는 반면에, 개구 표면에 대향하는 캐리어 층은 제4 실시예에서와 같이 비아 홀의 레이저 프로세스 이전에 박리되는 대신에, 구리 호일 몰딩 직전에 에칭에 의해 박리될 수 있다.
상기 방법은 비아 홀을 도금할 때 까지 홀 개구 표면에 대향하는 캐리어 층(3)을 남기기 때문에, 폴리이미드 보드(10)의 기계적 강도가 높게 유지될 수 있고, 이송이 매우 양호하다. 또한, 마스킹 테이프(13)가 박리될 때, 캐리어 층(3)은 매우 약한 힘으로 쉽게 박리되고, 따라서 박리에 의해 야기되는 초박형 구리 호일(4) 상의 기계적인 응력 하중이 경감되고, 이로 인해, 마스킹 테이프(13)가 초박형 구리 호일(4) 상에 직접 적층되는 제3 실시예의 방법과 비교해서, 초박형 구리 호일(4)에 아무 손상을 주지 않는다.
본 발명은 완전하고 명확한 개시를 위해 구체적인 실시예에 대해서 설명되었지만, 첨부된 청구범위는 이에 의해 한정되지 않고 본 명세서에서 설명된 기본 교시 내부에 명확하게 포함되는 기술분야의 숙련자들에가 발생할 수 있는 모든 변경 및 대체 구성을 구현하는 것으로 해석되어야 한다.
본 발명의 구성에 따르면, 노출된 구리 호일 상에 전착된 구리 필름이 도통 홀 또는 블라인드 비아 홀의 벽 상의 전기 전도를 위해 금속 층을 전기 도금하는 동안에 두꺼워지는 경우에도 미세한 배선을 형성할 수 있는 양면 배선 보드 제조 방법, 양면 배선 보드 및 양면 배선 보드용 기재를 제공할 수 있다.

Claims (18)

  1. 전기 절연 보드의 상부 및 하부의 양측면 상에 형성되며 도통 홀 및/또는 블라인드 비아 홀을 통해 서로 전기적으로 접속되는 금속 배선 패턴을 포함하는 전자 부품 장착용 양면 배선 보드 제조 방법이며,
    전기 절연 보드의 적어도 일 측면 상에 지지 기판을 구비한 금속 층을 적층하는 단계와,
    금속 층이 전기 절연 보드 상에 잔류하도록 금속 층으로부터 지지 기판을 제거하는 단계와,
    전기 절연 보드 내에 도통 홀 및/또는 블라인드 비아 홀을 형성하는 단계를 포함하는 양면 배선 보드 제조 방법.
  2. 전기 절연 보드의 상부 및 하부의 양측면 상에 형성되며 도통 홀 및/또는 블라인드 비아 홀을 통해 서로 전기적으로 접속되는 금속 배선 패턴을 포함하는 전자 부품 장착용 양면 배선 보드 제조 방법이며,
    전기 절연 보드의 적어도 일 측면 상에 지지 기판을 구비한 금속 층을 적층하는 단계와,
    전기 절연 보드 내에 도통 홀 및/또는 블라인드 비아 홀을 형성하는 단계와,
    금속 층이 전기 절연 보드 상에 잔류하도록 금속 층으로부터 지지 기판을 제거하는 단계를 포함하는 양면 배선 보드 제조 방법.
  3. 제1항에 있어서, 금속 층은 구리 또는 구리 합금 호일, 스테인리스 호일, 알루미늄 또는 알루미늄 합금 호일, 니켈 또는 니켈 합금 호일, 또는 주석 또는 주석 합금 호일을 포함하는 양면 배선 보드 제조 방법.
  4. 제2항에 있어서, 금속 층은 구리 또는 구리 합금 호일, 스테인리스 호일, 알루미늄 또는 알루미늄 합금 호일, 니켈 또는 니켈 합금 호일, 또는 주석 또는 주석 합금 호일을 포함하는 양면 배선 보드 제조 방법.
  5. 제1항에 있어서, 지지 기판을 구비한 금속 층은 금속 재료의 캐리어 층, 상기 캐리어 층 상에 형성된 릴리스 층, 및 상기 릴리스 층 상에 형성된 금속 층을 포함하며,
    상기 금속 층은 전기 절연 보드에 접합되는 양면 배선 보드 제조 방법.
  6. 제2항에 있어서, 지지 기판을 구비한 금속 층은 금속 재료의 캐리어 층, 상기 캐리어 층 상에 형성된 릴리스 층, 및 상기 릴리스 층 상에 형성된 금속 층을 포함하며,
    상기 금속 층은 전기 절연 보드에 접합되는 양면 배선 보드 제조 방법.
  7. 제5항에 있어서, 상기 금속 층은 릴리스 층을 경유하여 금속 층과 캐리어 층 사이의 접합 강도가, 상기 금속 층과 전기 절연 보드 사이의 접합 강도 보다 작은 양면 배선 보드 제조 방법.
  8. 제6항에 있어서, 상기 금속 층은 릴리스 층을 경유하여 금속 층과 캐리어 층 사이의 접합 강도가, 상기 금속 층과 전기 절연 보드 사이의 접합 강도 보다 작은 양면 배선 보드 제조 방법.
  9. 제1항에 있어서, 상기 금속 층은 1 ㎛ 이상 8 ㎛ 이하의 두께를 가지는 양면 배선 보드 제조 방법.
  10. 제2항에 있어서, 상기 금속 층은 1 ㎛ 이상 8 ㎛ 이하의 두께를 가지는 양면 배선 보드 제조 방법.
  11. 제5항에 있어서, 상기 금속 층은 캐리어 층보다 작은 두께를 가지는 양면 배선 보드 제조 방법.
  12. 제6항에 있어서, 상기 금속 층은 캐리어 층보다 작은 두께를 가지는 양면 배선 보드 제조 방법.
  13. 제1항에 있어서, 도통 홀 또는 블라인드 비아 홀을 통하는 전기 접속은 상기 도통 홀 또는 상기 블라인드 비아 홀의 벽 상의 전해질 도금 및/또는 무전해 도금에 의하여 이루어지는 양면 배선 보드 제조 방법.
  14. 제2항에 있어서, 도통 홀 또는 블라인드 비아 홀을 통하는 전기 접속은 상기 도통 홀 또는 상기 블라인드 비아 홀의 벽 상의 전해질 도금 및/또는 무전해 도금에 의하여 이루어지는 양면 배선 보드 제조 방법.
  15. 전기 절연 보드의 상부 및 하부의 양측면 상에 형성되며 블라인드 비아 홀을 통해 서로 전기적으로 접속되는 금속 배선 패턴을 포함하는 전자 부품 장착용 양면 배선 보드 제조 방법이며,
    전기 절연 보드의 양측면 상에 지지 기판을 구비한 금속 층을 적층하는 단계와,
    블라인드 비아 홀의 개구측 상에 위치된 지지 기판을 제거하고, 이후에 전기 절연 보드 내에 블라인드 비아 홀을 형성하거나, 또는 전기 절연 보드 내에 블라인드 비아 홀을 형성하고, 이후에 블라인드 비아 홀의 개구측 상에 위치된 지지 기판을 제거하는 단계와,
    블라인드 비아 홀의 벽 상에 전기 접속부를 형성하고, 이후에 블라인드 비아 홀의 개구측의 대향면 상에 위치된 지지 기판을 제거하는 단계를 포함하는 양면 배선 보드 제조 방법.
  16. 전기 절연 보드와,
    전기 절연 보드의 상부 및 하부 양측면 상에 형성된 금속 배선 패턴과,
    금속 배선 패턴 사이의 전기 전도를 허용하기 위해 전기 절연 보드 내에 형성된 도통 홀 및/또는 블라인드 비아 홀을 포함하는 전자 부품 장착용 양면 배선 보드이며,
    금속 배선 패턴은 제1 금속 층을 포함하고,
    도통 홀 및/또는 블라인드 비아 홀은 그 벽 상에 형성된 제2 금속 층을 포함하고,
    제1 금속 층은 제2 금속 층 보다 1 내지 8 ㎛ 큰 두께를 가지는 양면 배선 보드.
  17. 제16항에 있어서, 제1 금속 층 및 제2 금속 층은 구리 또는 구리 합금 호일, 스테인리스 호일, 알루미늄 또는 알루미늄 합금 호일, 니켈 또는 니켈 합금 호일, 또는 주석 또는 주석 합금 호일을 포함하는 양면 배선 보드.
  18. 전기 절연 보드와,
    전기 절연 보드의 상부 및 하부 양측면 상에 형성된 금속 배선 패턴과,
    금속 배선 패턴 사이의 전기 전도를 허용하기 위해 전기 절연 보드 내에 형성된 도통 홀 및/또는 블라인드 비아 홀을 포함하는 전자 부품 장착용 양면 배선 보드를 제조하기 위한 기재이며,
    지지 기판을 구비한 금속 층이 전기 절연 보드의 적어도 일 측면 상에 적층되는 기재.
KR1020050099623A 2005-03-29 2005-10-21 양면 배선 기판 제조 방법, 양면 배선 기판 및 그 기재 KR100778990B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005096270A JP2006278774A (ja) 2005-03-29 2005-03-29 両面配線基板の製造方法、両面配線基板、およびそのベース基板
JPJP-P-2005-00096270 2005-03-29

Publications (2)

Publication Number Publication Date
KR20060105412A true KR20060105412A (ko) 2006-10-11
KR100778990B1 KR100778990B1 (ko) 2007-11-22

Family

ID=37031048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099623A KR100778990B1 (ko) 2005-03-29 2005-10-21 양면 배선 기판 제조 방법, 양면 배선 기판 및 그 기재

Country Status (5)

Country Link
US (1) US7681310B2 (ko)
JP (1) JP2006278774A (ko)
KR (1) KR100778990B1 (ko)
CN (1) CN1842254B (ko)
TW (1) TWI304716B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013151315A1 (ko) * 2012-04-05 2013-10-10 타이코에이엠피(유) 인쇄회로기판 및 그 제조방법

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214427A (ja) * 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN101188909B (zh) * 2006-11-16 2010-06-16 比亚迪股份有限公司 一种挠性线路板及其镀铜方法
TWI340445B (en) * 2007-01-10 2011-04-11 Advanced Semiconductor Eng Manufacturing method for integrating passive component within substrate
JP2009021435A (ja) * 2007-07-12 2009-01-29 Sony Chemical & Information Device Corp 配線基板の製造方法
KR100902928B1 (ko) * 2007-12-06 2009-06-15 엘지전자 주식회사 연성 필름, 그를 포함하는 표시 장치, 및 표시 장치의 제조방법
JP2009283739A (ja) * 2008-05-23 2009-12-03 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
KR100986290B1 (ko) 2008-07-29 2010-10-07 삼성전기주식회사 인쇄회로기판의 제조방법
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US20140254113A1 (en) * 2008-12-02 2014-09-11 Arizona Board of Regents, a body corporate of the State of Arizona Acting for and on behalf of Arizo Method of providing an electronic device structure and related electronic device structures
JP5333758B2 (ja) * 2009-02-27 2013-11-06 東芝ライテック株式会社 照明装置および照明器具
JP5354191B2 (ja) * 2009-06-30 2013-11-27 東芝ライテック株式会社 電球形ランプおよび照明器具
JP5348410B2 (ja) 2009-06-30 2013-11-20 東芝ライテック株式会社 口金付ランプおよび照明器具
JP2011049527A (ja) 2009-07-29 2011-03-10 Toshiba Lighting & Technology Corp Ｌｅｄ照明装置
JP5428667B2 (ja) 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
JP2011071242A (ja) 2009-09-24 2011-04-07 Toshiba Lighting & Technology Corp 発光装置及び照明装置
CN102032480B (zh) 2009-09-25 2013-07-31 东芝照明技术株式会社 灯泡型灯以及照明器具
CN102032481B (zh) * 2009-09-25 2014-01-08 东芝照明技术株式会社 附带灯口的照明灯及照明器具
JP5257622B2 (ja) 2010-02-26 2013-08-07 東芝ライテック株式会社 電球形ランプおよび照明器具
KR101149026B1 (ko) * 2010-05-11 2012-05-24 엘지이노텍 주식회사 양면 연성 인쇄회로기판 및 그 제조 방법
JP2012015330A (ja) * 2010-06-30 2012-01-19 Toshiba Lighting & Technology Corp 発光モジュールおよび照明装置
JP5606268B2 (ja) * 2010-10-27 2014-10-15 日本特殊陶業株式会社 多層配線基板の製造方法
DE102011115223A1 (de) 2011-09-24 2013-03-28 Audi Ag Verfahren zum Betrieb eines Sicherheitssystems eines Kraftfahrzeugs und Kraftfahrzeug
CN102595797B (zh) * 2012-02-29 2014-05-28 博罗县精汇电子科技有限公司 利用阴阳板镀铜法制作多层软硬结合板的方法
CN103517558B (zh) * 2012-06-20 2017-03-22 碁鼎科技秦皇岛有限公司 封装基板制作方法
JP5624697B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
WO2014097645A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
CN103068188B (zh) * 2012-12-21 2015-10-28 福州瑞华印制线路板有限公司 一种单面板孔内镀铜的方法
US9449944B2 (en) 2012-12-21 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
CN104603932A (zh) 2012-12-21 2015-05-06 松下知识产权经营株式会社 电子部件封装件及其制造方法
KR20140123273A (ko) * 2013-04-12 2014-10-22 타이코에이엠피(유) 인쇄회로기판 및 그 제조방법
CN103369852B (zh) * 2013-05-08 2016-01-13 无锡江南计算技术研究所 含金属化盲槽镀金板表层图形制作方法
CN104290387B (zh) * 2013-07-16 2016-02-24 昆山雅森电子材料科技有限公司 天线板专用彩色化油墨保护膜及其制作方法
CN103732010A (zh) * 2014-01-17 2014-04-16 杨秀英 一种柔性线路板卷制孔的方法
WO2015175353A1 (en) 2014-05-13 2015-11-19 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
TWI616120B (zh) * 2014-06-09 2018-02-21 結合載板的可撓性電路板結構及其製造方法
DE202014103821U1 (de) * 2014-07-09 2014-09-09 Carmen Diegel Flexible elektrische Leiterstruktur
CN105657988B (zh) * 2014-11-21 2019-04-23 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
WO2017149810A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP6786372B2 (ja) 2016-12-09 2020-11-18 新光電気工業株式会社 配線基板、配線基板の製造方法
CN106954343B (zh) * 2017-04-14 2019-02-01 深圳市牧泰莱电路技术有限公司 一种厚导体层的母排电路板的制作方法
CN107105578A (zh) * 2017-04-17 2017-08-29 复旦大学 一种制备双面和多层电路的电镀剥离工艺
US10765012B2 (en) * 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
CN108848630A (zh) * 2018-07-24 2018-11-20 北大方正集团有限公司 电路板加工方法及电子设备
CN111816567B (zh) * 2020-07-17 2021-12-28 绍兴同芯成集成电路有限公司 一种双面厚膜电镀铜散热结构制作方法
CN112638041B (zh) * 2020-12-25 2022-03-08 深圳光韵达激光应用技术有限公司 一种散热基板制作工艺
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3948701A (en) * 1971-07-20 1976-04-06 Aeg-Isolier-Und Kunststoff Gmbh Process for manufacturing base material for printed circuits
US5319159A (en) * 1992-12-15 1994-06-07 Sony Corporation Double-sided printed wiring board and method of manufacture thereof
JP3680321B2 (ja) * 1994-06-28 2005-08-10 日立化成工業株式会社 多層プリント配線板の製造法
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
JP3593234B2 (ja) 1996-04-23 2004-11-24 日立電線株式会社 半導体装置用両面配線テープキャリアの製造方法
TW407453B (en) 1998-09-03 2000-10-01 Ibiden Co Ltd Multiple layer printed circuit board and method for manufacturing the same
JP2000151067A (ja) * 1998-11-06 2000-05-30 Mitsui Mining & Smelting Co Ltd 新規なプリント配線板および多層プリント配線板の製造方法
TW469758B (en) 1999-05-06 2001-12-21 Mitsui Mining & Amp Smelting C Manufacturing method of double-sided printed circuit board and multi-layered printed circuit board with more than three layers
US6708404B1 (en) * 1999-06-17 2004-03-23 Mitsubishi Gas Chemical Company, Inc. Method of producing high-density copper clad multi-layered printed wiring board having highly reliable through hole
JP4300687B2 (ja) 1999-10-28 2009-07-22 味の素株式会社 接着フィルムを用いた多層プリント配線板の製造法
JP2003069232A (ja) 2001-08-30 2003-03-07 Hitachi Chem Co Ltd 配線板とその製造方法
JP2004031710A (ja) 2002-06-27 2004-01-29 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2004087697A (ja) 2002-08-26 2004-03-18 Shinko Electric Ind Co Ltd 配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013151315A1 (ko) * 2012-04-05 2013-10-10 타이코에이엠피(유) 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR100778990B1 (ko) 2007-11-22
JP2006278774A (ja) 2006-10-12
US7681310B2 (en) 2010-03-23
CN1842254B (zh) 2011-09-14
TWI304716B (en) 2008-12-21
US20060219428A1 (en) 2006-10-05
TW200635460A (en) 2006-10-01
CN1842254A (zh) 2006-10-04

Similar Documents

Publication Publication Date Title
KR100778990B1 (ko) 양면 배선 기판 제조 방법, 양면 배선 기판 및 그 기재
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
CN103039131B (zh) 印刷布线板的制造方法以及印刷布线板
JPS63229897A (ja) リジツド型多層プリント回路板の製造方法
US20090236130A1 (en) Multilayered printed circuit board and method of manufacturing the same
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
TWI733655B (zh) 具有輪廓化導電層的印刷電路板及其製造方法
US20150382478A1 (en) Device embedded substrate and manufacturing method of device embedded substrate
US7240431B2 (en) Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device
KR101154739B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2005136042A (ja) 配線基板及び電気装置並びにその製造方法
JP2003273509A (ja) 配線基板およびその製造方法
JPS63280496A (ja) 多層回路板の製造方法
CN105191512A (zh) 印刷电路板及其制造方法
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
JP4328195B2 (ja) 配線基板及びその製造方法並びに電気装置
JP2004031738A (ja) 配線基板およびその製造方法
JP2007150059A (ja) 回路基板の製造方法
JP2003188532A (ja) プリント配線板の製造方法およびそれを用いて製造されたプリント配線板
JPH0353796B2 (ko)
JP2011159695A (ja) 半導体素子搭載用パッケージ基板及びその製造方法
JP2001189536A (ja) 配線基板
JP2009141298A (ja) 多層配線板及びその製造方法
JP2007235015A5 (ko)
KR20040046626A (ko) 다층 인쇄 회로 기판을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee