JP6786372B2 - 配線基板、配線基板の製造方法 - Google Patents

配線基板、配線基板の製造方法 Download PDF

Info

Publication number
JP6786372B2
JP6786372B2 JP2016239399A JP2016239399A JP6786372B2 JP 6786372 B2 JP6786372 B2 JP 6786372B2 JP 2016239399 A JP2016239399 A JP 2016239399A JP 2016239399 A JP2016239399 A JP 2016239399A JP 6786372 B2 JP6786372 B2 JP 6786372B2
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring layer
hole
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016239399A
Other languages
English (en)
Other versions
JP2018098289A (ja
JP2018098289A5 (ja
Inventor
清和 佐藤
清和 佐藤
三喜 今井
三喜 今井
修 星野
修 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016239399A priority Critical patent/JP6786372B2/ja
Priority to US15/805,660 priority patent/US9997448B1/en
Publication of JP2018098289A publication Critical patent/JP2018098289A/ja
Publication of JP2018098289A5 publication Critical patent/JP2018098289A5/ja
Application granted granted Critical
Publication of JP6786372B2 publication Critical patent/JP6786372B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/8149—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、配線基板、配線基板の製造方法に関する。
従来、絶縁層の表裏に形成された配線層と、表裏の配線層を互いに接続するビア配線とを有する配線基板が知られている。このような配線基板は、表裏両面に銅箔が接着された絶縁層にスルーホールを形成した後、スルーホールの内面及び銅箔の表面にシード層を形成し、そのシード層を電極とする電解銅めっき法によりシード層の表面に形成した銅めっき膜によりビア配線を形成する。その後、エッチングにより表裏両面の銅箔のパターニングを行い、配線基板が完成する（例えば、特許文献１参照）。
特開２００６−２７８７７４号公報
ところで、配線基板において、配線の微細化が要求される。しかしながら、上記のような配線基板では、銅箔とシード層と銅めっき膜とからなる導電層の厚さ（膜厚）と厚さの不均一性により、微細な配線の形成が困難となるという問題がある。
本発明の一観点によれば、配線基板は、可撓性を有する絶縁基板と、前記絶縁基板の上面に形成された第１配線層と、前記絶縁基板の下面に形成された第２配線層と、前記第１配線層と前記絶縁基板と前記第２配線層とを貫通する貫通孔に形成され、前記第１配線層と前記第２配線層とに接続された貫通配線と、を有し、前記貫通配線は、めっき金属よりなり、前記貫通配線は、前記貫通孔の外周側に位置する前記第２配線層の下面に延在する突出部を有し、前記貫通配線の上面は、前記第１配線層の上面と面一である。
本発明の別の一観点によれば、配線基板の製造方法は、可撓性を有する絶縁基板と前記絶縁基板の上面に接続された第１金属箔と前記絶縁基板の下面に接続された第２金属箔とを有する積層板を用い、前記第２金属箔を被覆して開口部を有する第２のエッチングマスクを形成し、前記第２のエッチングマスクを用いて前記第２金属箔をパターニングして第２配線層を形成する工程と、前記第２のエッチングマスクを除去する工程と、前記第２配線層を覆うめっきマスクを形成する工程と、打ち抜き加工により前記第１金属箔と前記絶縁基板と前記第２配線層とを貫通する貫通孔を形成する工程と、前記第１金属箔の上面にマスク材を貼付し、前記貫通孔を閉塞する工程と、前記第１金属箔を給電電極とする電解めっき法により、前記貫通孔に充填されためっき金属よりなる貫通配線を形成する工程と、前記めっきマスクと前記マスク材とを除去する工程と、前記第１金属箔を被覆して開口部を有する第１のエッチングマスクを形成し、前記第１のエッチングマスクを用いて前記第１金属箔をパターニングして第１配線層を形成する工程と、前記第１のエッチングマスクを除去する工程と、を有する。
本発明の一観点によれば、配線の微細化を図ることができる。
（ａ）は、配線基板を示す概略断面図、（ｂ）は半導体装置を示す概略断面図。 （ａ）〜（ｄ）は、配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、配線基板の製造方法を示す概略断面図。
以下、各形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。
図１（ａ）に示すように、配線基板１０は、絶縁基板１１、配線層２１，３１、貫通配線４１、保護層２２，３２、表面処理層２３，３３を有している。
絶縁基板１１は、可撓性と絶縁性とを有する材料により形成されている。絶縁基板１１としては、例えば、ポリイミド樹脂やポリエステル樹脂等の樹脂、液晶ポリマ、等を用いたフレキシブルなフィルム状基板を用いることができる。
絶縁基板１１の厚さは、例えば１２〜５０μｍ程度、例えば２５μｍとすることができる。
絶縁基板１１には、スプロケットホール１２が形成されている。スプロケットホール１２は、絶縁基板１１をその厚さ方向に貫通して形成されている。
配線層２１は、絶縁基板１１の上面１１ａに形成されている。配線層２１は、所望の平面形状にパターニングされている。配線層２１は、ファインピッチにてパターニングされている。配線層２１の材料としては、例えば銅（Ｃｕ）又はＣｕ合金を用いることができる。配線層２１の厚さは、例えば９〜２５μｍ程度、例えば１８μｍとすることができる。例えば、厚さ１８μｍの配線層２１において、ラインアンドスペース（Ｌ／Ｓ）は、例えば１６μｍ／１６μｍとすることができる。
配線層３１は、絶縁基板１１の下面１１ｂに形成されている。配線層３１は、所望の平面形状にパターニングされている。配線層３１は、ファインピッチにてパターニングされている。配線層３１の材料としては、例えば銅（Ｃｕ）又はＣｕ合金を用いることができる。配線層３１の厚さは、例えば９〜２５μｍ程度、例えば１８μｍとすることができる。例えば、厚さ１８μｍの配線層３１において、ラインアンドスペース（Ｌ／Ｓ）は、例えば１６μｍ／１６μｍとすることができる。
配線基板１０は、貫通孔１０Ｘを有している。貫通孔１０Ｘは、配線層２１、絶縁基板１１、及び配線層３１を貫通して形成されている。つまり、貫通孔１０Ｘは、配線層２１と絶縁基板１１と配線層３１とをそれぞれ貫通する貫通孔を含む。貫通孔１０Ｘの平面形状（図１（ａ）において上方から視た形状）は、例えば円形である。貫通孔１０Ｘの大きさ（直径）は、例えば１００〜２００μｍ程度、例えば１００μｍとすることができる。貫通孔１０Ｘは、例えば金型等により打ち抜き下降により形成される。
貫通配線４１は、貫通孔１０Ｘの内部に充填された貫通部４２と、配線層３１の下面３１ｂより下方向に突出する突出部４３とを有している。
貫通部４２の上端は、配線層２１に形成された貫通孔１０Ｘの上端と一致している。そして、貫通部４２の上面４２ａは、平面である。更に、貫通部４２の上面４２ａは、配線層２１の上面２１ａと面一である。貫通部４２の上端の外周面４２ｂは、貫通孔１０Ｘにおいて、配線層２１の内面部分２１ｃと直接接合されている。
貫通部４２の下端は、配線層３１に形成された貫通孔１０Ｘの下端と一致している。貫通部４２の下端の外周面４２ｃは、貫通孔１０Ｘにおいて、配線層３１の内面部分３１ｃと直接接合されている。
突出部４３は、配線層３１の下面３１ｂより下方に位置し、貫通孔１０Ｘの下端部の外周側に位置する配線層３１の下面３１ｂに環状に延在している。突出部４３の上面４３ａは、配線層３１の下面３１ｂと直接接合されている。
従って、貫通配線４１は、貫通部４２の上端の外周面４２ｂにより配線層２１と電気的に接続されている。また、貫通配線４１は、貫通部４２の下端の外周面４２ｃと、突出部４３の上面４３ａとにより配線層３１と電気的に接続されている。
なお、貫通部４２において、中央の外周面４２ｄは、他の部分（外周面４２ｂ，４２ｃ）と同様に描かれているが、実際には、貫通孔１０Ｘにおいて、絶縁基板１１の内面部分１１ｃと接しているのみである。つまり、貫通部４２は、絶縁基板１１と接続されていない。
突出部４３の平面形状は例えば円形である。突出部４３の大きさ（直径）は、貫通孔１０Ｘの大きさに応じて設定される。突出部４３の平面形状は、貫通配線４１の貫通孔１０Ｘ内に充填された貫通部４２の平面形状よりも大径とされている。例えば、貫通孔１０Ｘ及び突出部４３の半径方向において、貫通孔１０Ｘから突出部４３の外周端までの長さを例えば５０〜１００μｍ程度とすることができる。突出部４３の大きさ（直径）は、例えば２００〜２５０μｍ程度、例えば２００μｍとすることができる。突出部４３の厚さは、例えば５〜２０μｍ程度、例えば５μｍとすることができる。貫通配線４１の材料としては、例えばＣｕ又はＣｕ合金を用いることができる。
保護層２２は、絶縁基板１１の上面１１ａと配線層２１の一部を覆うように形成されている。保護層２２は、配線層２１の上面２１ａの一部を露出する開口部２２Ｘを有している。保護層２２の材料としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。
保護層２２から露出する配線層２１の表面には、表面処理層２３，２３ａが形成されている。保護層２２の開口部２２Ｘ内において露出する表面処理層２３ａは、配線層２１の上面２１ａと貫通配線４１の上面（貫通部４２の上面４２ａ）とを覆っている。この表面処理層２３ａの上面は、電子部品等を配線基板１０に接続する外部接続端子Ｐ１として機能する。
表面処理層２３，２３ａとしては、例えば金（Ａｕ）層や、ニッケル（Ｎｉ）／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／パラジウム（Ｐｄ）／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。また、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層２３，２３ａを形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層２３，２３ａが形成される。
保護層３２は、絶縁基板１１の下面１１ｂと配線層３１の一部と貫通配線４１の突出部４３とを覆うように形成されている。保護層３２は、配線層３１の下面３１ｂの一部を露出する開口部３２Ｘを有している。保護層３２の材料としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。
保護層３２から露出する配線層３１の表面には、表面処理層３３が形成されている。保護層３２の開口部３２Ｘにおいて露出する表面処理層３３は、電子部品等を配線基板１０に接続する外部接続端子Ｐ２として機能する。
表面処理層３３としては、例えば金（Ａｕ）層や、ニッケル（Ｎｉ）／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／パラジウム（Ｐｄ）／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。また、ＯＳＰ処理などの酸化防止処理を施して表面処理層３３を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層３３が形成される。
図１（ｂ）は、電子部品の実装例を示す。
配線基板１０の上面には電子部品７１が実装される。電子部品７１は、はんだボール７２を介して配線基板１０の外部接続端子Ｐ１に接続される。はんだボール７２としては、例えば、導電性コアボール（銅コアボールなど）や樹脂コアボールの周囲をはんだで覆った構造を有するはんだボールを用いることができる。なお、はんだボール７２としては、導電性コアボールや樹脂コアボールを省略したはんだボールを用いることもできる。また、配線基板１０の下面には電子部品８１が実装される。電子部品８１は、はんだ８２を介して配線基板１０の外部接続端子Ｐ２に接続される。
次に、上述した配線基板１０の製造方法を説明する。
なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する場合がある。また、工程の説明に係わらない部材の符号を省略することがある。
図２（ａ）に示すように、積層基板１００が用意される。積層基板１００は、可撓性を有する絶縁基板１１と、絶縁基板１１の上下両面に、金属層としての銅箔１０１，１０２が密着された銅張積層板（ＦＣＣＬ:Flexible Copper Clad Laminate）である。本実施形態において、絶縁基板１１の上下両面に銅箔１０１，１０２が直接融着されている。例えば、配線基板１０は、半硬化状態の絶縁基板１１の両面に銅箔１０１，１０２を加熱加圧して形成される。
銅張積層板としては、基板に接着剤を介して銅箔を積層した積層基板がある。本実施形態は、絶縁基板１１の両面に直接銅箔１０１，１０２を接続した積層基板１００を用いている。このため、例えば接着剤と基板との熱収縮率の違い等が発生し難い。
図２（ｂ）に示す工程では、絶縁基板１１にスプロケットホール１２が形成される。スプロケットホール１２は、例えば金型を用いたプレス加工により形成される。なお、この工程において、スプロケットホール１２は、絶縁基板１１とともに銅箔１０１，１０２を貫通して形成される。
図２（ｃ）に示す工程では、銅箔１０１の上面１０１ａと銅箔１０２の下面１０２ｂとに、感光性を有する液状のレジスト材（液状のフォトレジスト）をロールコーティングにより整面コートし、第１のエッチングマスクとしてのレジスト層１１１，１１２を形成する。液状のフォトレジストとしては、例えばノボラック系樹脂やアクリル系樹脂等の液状レジストを用いることができる。液状のフォトレジストを用いることにより、レジスト層１１１，１１２の厚さは、例えば３〜５μｍ程度とすることができる。このように薄いレジスト層１１１，１１２を用いることにより、ファインピッチの配線層２１，３１（図１（ａ）参照）を形成することができる。なお、ドライフィルムレジストの場合、レジスト層の厚さは、１８〜９０μｍとなる。
図２（ｄ）に示す工程では、銅箔１０２の下面１０２ｂのレジスト層１１２を露光、現像して、所望の位置に開口部１１２Ｘを形成する。開口部１１２Ｘの位置は、図１（ａ）に示す配線層３１に含まれる配線パターンに対応する。
図３（ａ）に示す工程では、銅箔１０２をパターニングして配線層３１とするとともに、銅箔１０１を所望の大きさとする。銅箔１０１の大きさは、例えば、図１（ａ）に示す配線層２１を含む大きさとすることができる。図２（ｄ）に示すレジスト層１１１，１１２をエッチングマスクとして銅箔１０１，１０２をエッチングする。レジスト層１１２に形成した開口部１１２Ｘから銅箔１０２をエッチングして配線パターンを形成する。そして、図２（ｄ）に示すレジスト層１１１，１１２を除去する。レジスト層１１１，１１２は、例えばアルカリ性の剥離液によって剥離することができる。
図３（ｂ）に示す工程では、パターニングした配線層３１を覆うように、感光性を有する液状のレジスト材（液状のフォトレジスト）をロールコーティングにより整面コートし、めっきマスクとしてのレジスト層１２１を形成する。レジスト層１２１は、配線層３１の側面（図３（ａ）において左右方向の端面）を覆うように形成される。
図３（ｃ）に示す工程では、レジスト層１２１を露光、現像して、所望の位置に開口部１２１Ｘを形成する。この開口部１２１Ｘの位置は、図１（ａ）に示す貫通配線４１の突出部４３に対応する。
図３（ｄ）に示す工程では、貫通孔１０Ｘを形成する。貫通孔１０Ｘは、例えば積層基板１００をプレス機にセットし、金型を用いたプレス加工により形成することができる。
図４（ａ）に示す工程では、レジスト層１２１が形成されていない側の銅箔１０１に、マスク材としてのマスキングテープ１３１を貼り付ける。マスキングテープ１３１の材料としては、例えば塩化ビニルやＰＥＴ等の樹脂フィルムにアクリル系の接着剤が塗布されたものを用いることができる。なお、マスキングテープ１３１を絶縁基板１１に貼り付けることにより、銅箔１０１の側面（図４（ａ）において左右方向の端面）もマスキングテープ１３１により覆われる。
図４（ｂ）に示す工程では、銅箔１０１を給電電極に利用する電解めっき法（例えば、電解銅めっき法）を施し、貫通孔１０Ｘに貫通配線４１を形成する。貫通配線４１の材料としては、例えば銅や銅合金を用いることができる。
この場合、給電電極として利用される銅箔１０１において、貫通孔１０Ｘにより形成される銅箔１０１の内面部分１０１ｃから電解めっき膜（銅めっき膜）が析出成長する。この成長するめっき金属により貫通孔１０Ｘが充填され、貫通部４２が形成される。貫通孔１０Ｘがマスキングテープ１３１により覆われているため、貫通部４２の上面４２ａは、平面となる。また、貫通部４２の上面４２ａは、銅箔１０１の上面１０１ａと面一となる。
さらに、レジスト層１２１の開口部１２１Ｘにおいて露出する部分に電解めっき膜（めっき金属）が析出成長する。この成長するめっき金属により突出部４３が形成される。開口部１２１Ｘの大きさに応じて、突出部４３は、貫通孔１０Ｘの外側に位置する配線層３１の下面３１ｂに延在する。
このように、電解めっき法（電解銅めっき法）により貫通配線４１を形成する。貫通配線４１の上端の周面（貫通部４２の外周面４２ｂ）は、銅箔１０１の内面部分１０１ｃに接合される。また、貫通部４２の下端の外周面４２ｃは配線層３１の内面部分３１ｃに接合され、突出部４３の上面４３ａは配線層３１の下面３１ｂに接合される。これに対し、貫通配線４１の中央部分の側面（貫通部４２の中央部分の外周面４２ｄ）は、絶縁基板１１の内面部分１１ｃと密着せず、接触しているだけである。
図４（ｃ）に示す工程では、図４（ｂ）に示すレジスト層１２１とマスキングテープ１３１を除去する。レジスト層１２１は、例えばアルカリ性の剥離液によって剥離することができる。
図４（ｄ）に示す工程では、銅箔１０１を覆うように、感光性を有する液状のレジスト材（液状のフォトレジスト）をロールコーティングにより整面コートし、第２のエッチングマスクとしてのレジスト層１４１を形成する。また、配線層３１及び貫通配線４１（突出部４３）を覆うように、感光性を有する液状のレジスト材（液状のフォトレジスト）をロールコーティングにより整面コートしてレジスト層１４２を形成する。
図５（ａ）に示す工程では、レジスト層１４１を露光、現像して、所望の位置に開口部１４１Ｘを形成する。開口部１４１Ｘの位置は、図１（ａ）に示す配線層２１に含まれる配線パターンに対応する。
図５（ｂ）に示す工程では、銅箔１０１をパターニングして配線層２１とする。図５（ａ）に示すレジスト層１４１をエッチングマスクとして銅箔１０１をエッチングする。レジスト層１４１に形成した開口部１４１Ｘから銅箔１０１をエッチングして配線パターンを形成する。このとき、配線層３１は、レジスト層１４２により覆われ、エッチングされない。そして、図５（ａ）に示すレジスト層１４１，１４２を除去する。レジスト層１４１，１４２は、例えばアルカリ性の剥離液によって剥離することができる。
図５（ｃ）に示す工程では、開口部２２Ｘを有する保護層２２と、開口部３２Ｘを有する保護層３２を形成する。例えば、保護層２２，３２の材料としては、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。たとえば、保護層２２，３２は、例えば、感光性のソルダーレジストフィルムによりラミネートする、又は液状のソルダーレジストを塗布することにより形成することができる。そして、フォトリソグラフィ法により、保護層２２の所要箇所に、配線層２１の一部と貫通配線４１の貫通部４２の上面４２ａを露出する開口部２２Ｘを形成する。また、フォトリソグラフィ法により、保護層３２の所要箇所に、配線層３１の一部を露出する開口部３２Ｘを形成する。
図５（ｄ）に示す工程では、保護層２２から露出する配線層２１と貫通配線４１の表面（貫通部４２の上面４２ａ）を覆う表面処理層２３，２３ａを形成する。また、保護層３２から露出する配線層３１の表面に表面処理層３３を形成する。例えば、表面処理層２３，２３ａ，３３をＮｉ層／Ａｕ層とした場合、配線層２１，３１の表面及び貫通部４２の上面に、Ｎｉ層とＡｕ層とをこの順番で積層して形成する。なお、これらＮｉ層、Ａｕ層は、例えば無電解めっき法により形成することができる。
次に、上記の配線基板１０の作用を説明する。
配線基板１０は、可撓性を有する絶縁基板１１と、絶縁基板１１の上面に形成された配線層２１と、絶縁基板１１の下面に形成された配線層３１とを有している。配線基板１０には、配線層２１と絶縁基板１１と配線層３１とを貫通する貫通孔が形成され、その貫通孔１０Ｘには貫通配線４１が形成されている。貫通配線４１は、貫通孔１０Ｘにより形成される配線層２１の内面部分２１ｃと、配線層３１の内面部分３１ｃとに接続されている。
貫通配線４１は、電解めっき法により形成される。この場合、給電電極として利用される配線層２１の内面部分２１ｃからめっき金属が析出する。そして、めっき金属は、貫通孔１０Ｘを充填して配線層３１の内面部分に接合される。従って、配線層２１と配線層３１は、貫通配線４１を形成する際のめっき金属を含まない。そして、配線層２１と配線層３１は、銅箔１０１，１０２をパターニングして形成される。このため、配線層２１と配線層３１の厚さは、配線基板１０の全面において均一となる。従って、微細なパターニングにより配線層２１と配線層３１とを形成することができる。
図１（ｂ）に示すように、配線基板１０には、電子部品７１，８１が実装される。この電子部品７１，８１の熱は、はんだボール７２、はんだ８２を介して配線基板１０に伝達される。配線基板１０の配線層２１と配線層３１は、銅又は銅合金からなる。そして、貫通配線４１は、銅又は銅合金のめっき金属により形成されている。従って、配線層２１，３１と貫通配線４１の熱膨張係数（ＣＴＥ：Coefficient of Thermal Expansion）は、互いに等しい。つまり、配線層２１，３１と貫通配線４１との間の熱膨張率との差が無く、熱膨張率によるミスマッチが発生しない。
そして、貫通配線４１を電解めっき法により形成する際、貫通配線４１の側面（貫通部４２の外周面４２ｄ）は、貫通孔１０Ｘにおいて、絶縁基板１１の内面部分１１ｃと密着せず、接触しているだけとなる。このため、配線基板１０における曲げや熱による伸縮により生じる応力は、貫通配線４１に伝達し難い。このため、貫通配線４１にクラック等が発生し難い。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）配線基板１０は、可撓性を有する絶縁基板１１と、絶縁基板１１の上面１１ａに形成された配線層２１と、絶縁基板１１の下面１１ｂに形成された配線層３１と、を有している。また、配線基板１０は、配線層２１と絶縁基板１１と配線層３１とを貫通する貫通孔１０Ｘを有している。貫通孔１０Ｘには、貫通配線４１が形成されている。貫通配線４１は、貫通孔１０Ｘの内部に充填された貫通部４２と、配線層３１の下面３１ｂより下方向に突出する突出部４３とを有している。貫通配線４１の貫通部４２は、配線層２１と配線層３１とに接続されている。貫通配線４１において、貫通部４２の上面４２ａは、配線層２１の上面２１ａと面一である。
貫通配線４１は、例えば、電解めっき法により形成される。この場合、給電電極として利用される配線層２１の内面部分２１ｃからめっき金属が析出する。そして、めっき金属は、貫通孔１０Ｘを充填して配線層３１の内面部分に接合される。従って、配線層２１と配線層３１は、貫通配線４１を形成する際のめっき金属を含まない。そして、配線層２１と配線層３１は、銅箔１０１，１０２をパターニングして形成される。このため、配線層２１と配線層３１の厚さは、配線基板１０の全面において均一となる。従って、微細なパターニングにより配線層２１と配線層３１とを形成することができる。
（２）マスキングテープ１３１は、貫通孔１０Ｘを閉塞するように銅箔１０１の上面１０１ａに貼り付けられる。貫通配線４１は、銅箔１０１を給電電極とする電解めっき法により貫通孔１０Ｘ内に形成される。貫通部４２の上面４２ａは、平面となる。また、貫通部４２の上面４２ａは、銅箔１０１の上面１０１ａと面一となる。このため、貫通部４２の上面４２ａと銅箔１０１により形成される配線層２１の上面２１ａとが平滑となり、表面処理層２３ａを形成することにより、外部接続端子Ｐ１として利用することができる。
（３）貫通配線４１は、貫通孔１０Ｘに形成された貫通部４２と、配線層３１の下面３１ｂから突出し、貫通孔１０Ｘの外側に位置する配線層３１の下面３１ｂに延在する突出部４３とを有している。このため、貫通配線４１と配線層３１との間の接合部分の面積を、貫通部４２のみの場合と比べて広くすることができる。これにより、貫通配線４１と配線層３１との接続信頼性を向上することができる。
（４）配線層２１（銅箔１０１）と絶縁基板１１と配線層３１（銅箔１０２）とを貫通する貫通孔１０Ｘは、プレス機により、金型を用いたプレス加工により形成される。このため、短時間で容易に貫通孔１０Ｘを形成することができる。
（変形例）
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態の図２（ｄ）に示す工程において、銅箔１０１，１０２を液状のフォトレジストにより整面コートしてレジスト層１１１，１１２を形成した。銅箔１０１をエッチングしない側のレジスト層１１１を、他のレジストを用いて形成するようにしてもよい。エッチングしないため、レジスト層は厚くでもよく、銅箔１０１に密着していることが好ましい。例えば、ドライレジストフィルムのように、密着性の良いレジストを用いることができる。
・上記実施形態の図１（ａ）では、スプロケットホール１２を有する配線基板１０としたが、スプロケットホール１２が形成されている部分の絶縁基板１１を切断して除去した配線基板としてもよい。
・上記実施形態において、外部接続端子Ｐ１，Ｐ２に電子部品７１，８１を実装したが、他の配線基板を実装する接続端子としてもよい。また、この配線基板１０を例えばマザーボード等の基板に実装する接続端子としてもよい。
１０ 配線基板
１０Ｘ 貫通孔
１１ 絶縁基板
１１ｃ 内面部分
２１ 配線層（第１配線層）
２１ａ 上面
２１ｃ 内面部分
３１ 配線層（第２配線層）
３１ｂ 下面
３１ｃ 内面部分
２２ 保護層（第１保護層）
３２ 保護層（第２保護層）
２３ 表面処理層（第１表面処理層）
３３ 表面処理層（第２表面処理層）
４１ 貫通配線
４２ 貫通部
４２ａ 上面
４２ｂ〜４２ｄ 外周面
４３ 突出部
４３ａ 上面

Claims (10)

  1. 可撓性を有する絶縁基板と、
    前記絶縁基板の上面に形成された第１配線層と、
    前記絶縁基板の下面に形成された第２配線層と、
    前記第１配線層と前記絶縁基板と前記第２配線層とを貫通する貫通孔に形成され、前記第１配線層と前記第２配線層とに接続された貫通配線と、を有し、
    前記貫通配線は、めっき金属よりなり、
    前記貫通配線は、前記貫通孔の外周側に位置する前記第２配線層の下面に延在する突出部を有し、
    前記貫通配線の上面は、前記第１配線層の上面と面一であること、
    を特徴とする配線基板。
  2. 前記第１配線層の一部を覆い、前記貫通配線の上面と、前記貫通配線の外側に位置する前記第１配線層の上面とを露出する開口部を有する第１保護層と、
    前記第２配線層の一部と前記貫通配線を覆い、前記第２配線層の下面の一部を露出する開口部を有する第２保護層と、を有すること、を特徴とする請求項１に記載の配線基板。
  3. 前記第１保護層から露出する前記第１配線層と前記貫通配線との表面を覆う第１表面処理層と、
    前記第２保護層から露出する前記第２配線層の表面を覆う第２表面処理層と、
    を有すること、
    を特徴とする請求項２に記載の配線基板。
  4. 前記突出部の上面と前記第２配線層の下面とが直接接合されていることを特徴とする請求項１から請求項３のいずれか一項に記載の配線基板。
  5. 前記貫通配線は、前記貫通孔の内部に充填された貫通部を有し、
    前記貫通孔内において、
    前記貫通部の上端の外周面と前記第１配線層の内面部分とが直接接合され、
    前記貫通部の下端の外周面と前記第２配線層の内面部分とが直接接合され、
    前記貫通部の他の部分が、前記絶縁基板の内面部分と接していること、
    を特徴とする請求項１から請求項４のいずれか一項に記載の配線基板。
  6. 可撓性を有する絶縁基板と前記絶縁基板の上面に接続された第１金属箔と前記絶縁基板の下面に接続された第２金属箔とを有する積層板を用い、前記第２金属箔を被覆して開口部を有する第２のエッチングマスクを形成し、前記第２のエッチングマスクを用いて前記第２金属箔をパターニングして第２配線層を形成する工程と、
    前記第２のエッチングマスクを除去する工程と、
    前記第２配線層を覆うめっきマスクを形成する工程と、
    打ち抜き加工により前記第１金属箔と前記絶縁基板と前記第２配線層とを貫通する貫通孔を形成する工程と、
    前記第１金属箔の上面にマスク材を貼付し、前記貫通孔を閉塞する工程と、
    前記第１金属箔を給電電極とする電解めっき法により、前記貫通孔に充填されためっき金属よりなる貫通配線を形成する工程と、
    前記めっきマスクと前記マスク材とを除去する工程と、
    前記第１金属箔を被覆して開口部を有する第１のエッチングマスクを形成し、前記第１のエッチングマスクを用いて前記第１金属箔をパターニングして第１配線層を形成する工程と、
    前記第１のエッチングマスクを除去する工程と、
    を有する、配線基板の製造方法。
  7. 前記第１のエッチングマスク及び前記第２のエッチングマスクの少なくともいずれか１つを、感光性を有する液状のレジスト材により形成することを特徴とする請求項６に記載の配線基板の製造方法。
  8. 前記第２配線層を覆うめっきマスクは、前記貫通孔を形成する位置に前記貫通孔より大きな開口部を有し、
    前記貫通孔を形成する工程において、前記めっきマスクの開口部の内側に前記貫通孔を形成し、
    前記貫通配線を形成する工程において、前記第２配線層の下面より突出し前記第２配線層の下面に延在する突出部を形成する、ことを特徴とする請求項６又は７に記載の配線基板の製造方法。
  9. 前記第１配線層の一部を覆い、前記貫通配線の上面と、前記貫通配線の外側に位置する前記第１配線層の上面とを露出する開口部を有する第１保護層と、前記第２配線層の一部と前記貫通配線を覆い、前記第２配線層の下面の一部を露出する開口部を有する第２保護層と、を形成する工程を有すること、を特徴とする請求項８に記載の配線基板の製造方法。
  10. 前記第１保護層から露出する前記第１配線層と前記貫通配線との表面を覆う第１表面処理層と、前記第２保護層から露出する前記第２配線層の表面を覆う第２表面処理層と、を形成する工程を有すること、を特徴とする請求項９に記載の配線基板の製造方法。
JP2016239399A 2016-12-09 2016-12-09 配線基板、配線基板の製造方法 Active JP6786372B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016239399A JP6786372B2 (ja) 2016-12-09 2016-12-09 配線基板、配線基板の製造方法
US15/805,660 US9997448B1 (en) 2016-12-09 2017-11-07 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016239399A JP6786372B2 (ja) 2016-12-09 2016-12-09 配線基板、配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2018098289A JP2018098289A (ja) 2018-06-21
JP2018098289A5 JP2018098289A5 (ja) 2019-07-11
JP6786372B2 true JP6786372B2 (ja) 2020-11-18

Family

ID=62455227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016239399A Active JP6786372B2 (ja) 2016-12-09 2016-12-09 配線基板、配線基板の製造方法

Country Status (2)

Country Link
US (1) US9997448B1 (ja)
JP (1) JP6786372B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
JP4340832B2 (ja) * 2001-05-10 2009-10-07 日立電線株式会社 配線基板及びその製造方法
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
JP2006278774A (ja) 2005-03-29 2006-10-12 Hitachi Cable Ltd 両面配線基板の製造方法、両面配線基板、およびそのベース基板
JP5072405B2 (ja) * 2007-03-28 2012-11-14 電気化学工業株式会社 発光素子搭載基板及びその製造方法
CN102037795A (zh) * 2008-05-19 2011-04-27 揖斐电株式会社 电路板及其制造方法
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2018098289A (ja) 2018-06-21
US20180166374A1 (en) 2018-06-14
US9997448B1 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
JP4452650B2 (ja) 配線基板およびその製造方法
JP6880429B2 (ja) 素子内蔵型印刷回路基板及びその製造方法
US20180324952A1 (en) Printed circuit board and manufacturing method thereof
US10219369B2 (en) Circuit board
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
JP2013540368A (ja) 印刷回路基板及びその製造方法
KR20180112977A (ko) 인쇄회로기판 및 이의 제조 방법
JP7148278B2 (ja) 配線基板及びその製造方法
JP4863076B2 (ja) 配線基板及びその製造方法
KR20180013017A (ko) 인쇄회로기판
CN107645855B (zh) 无导线电镀电路板及其制作方法
JP6786372B2 (ja) 配線基板、配線基板の製造方法
US11923282B2 (en) Wiring substrate
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP3694708B2 (ja) 印刷配線板の製造方法および印刷配線板
CN114554709A (zh) 一种电路板的制造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JP2015204379A (ja) プリント配線板
US20120043121A1 (en) Printed circuit board and method of manufacturing the same
JP6110084B2 (ja) プリント配線板およびその製造方法
JP6735793B2 (ja) 複合基板及びリジッド基板
KR20120026848A (ko) 연성인쇄회로기판 및 그의 제조 방법
TWI547047B (zh) 連接器的製造方法
CN116156786A (zh) 嵌入式芯片基板及其制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201028

R150 Certificate of patent or registration of utility model

Ref document number: 6786372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150