JP6880429B2 - 素子内蔵型印刷回路基板及びその製造方法 - Google Patents
素子内蔵型印刷回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP6880429B2 JP6880429B2 JP2015225802A JP2015225802A JP6880429B2 JP 6880429 B2 JP6880429 B2 JP 6880429B2 JP 2015225802 A JP2015225802 A JP 2015225802A JP 2015225802 A JP2015225802 A JP 2015225802A JP 6880429 B2 JP6880429 B2 JP 6880429B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit
- insulating layer
- pattern
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000010410 layer Substances 0.000 claims description 171
- 238000000034 method Methods 0.000 claims description 89
- 239000012790 adhesive layer Substances 0.000 claims description 17
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 238000007639 printing Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 65
- 239000002184 metal Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000000853 adhesive Substances 0.000 description 20
- 230000001070 adhesive effect Effects 0.000 description 20
- 238000007747 plating Methods 0.000 description 19
- 239000000126 substance Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 10
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 239000012792 core layer Substances 0.000 description 8
- 239000002335 surface treatment layer Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 2
- 229920006223 adhesive resin Polymers 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
- H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、素子内蔵型印刷回路基板及びその製造方法に関する。
携帯電話を始めとしたＩＴ分野の電子機器に対して多機能化が要求されるとともに軽薄短小化が要求され、これに対する技術的な要求に応えるために、ＩＣ、半導体チップ、能動素子または受動素子などの電子部品が基板内に挿入される技術が要求されており、近年には様々な方式により基板内に部品を内蔵する技術が開発されている。
上記要求を満たすためには、回路の高密度化の技術と素子を埋め込む（Ｅｍｂｅｄｄｅｄ）技術が重要とされており、現在、一般的な工法として採用しているセミアディティブプロセス（Ｓｅｍｉ Ａｄｄｉｃｔｉｖｅ Ｐｒｏｃｅｓｓ、ＳＡＰ）では微細回路を実現するには限界があった。
現在は、銅箔積層板（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ、ＣＣＬ）をコアとして用いて、上記コアにキャビティを形成した後に、上記キャビティに素子を埋め込んでいる。しかし、コアに形成されたキャビティと素子との厚さがそれぞれ一致せず、上記素子と電気的に接続させるための別の層が要求されるのが実情である。
一般的な部品内蔵基板は、通常基板の絶縁層にキャビティを形成し、キャビティ内に各種素子やＩＣ及び半導体チップなどの電子部品を挿入する。その後にキャビティ内部と、電子部品が挿入された絶縁層上とにプリプレグなどの接着性樹脂を塗布する。このように接着性樹脂を塗布して、電子部品を固定するとともに絶縁層を形成している。
本発明の一側面では、不要な回路層を省略し、厚さを低減させた薄い素子内蔵型印刷回路基板及びその製造方法を提供する。
本発明の他の側面では、素子と電極回路との電気的接続のための別途のビアを形成せず、素子と回路層との直接接続が可能な素子内蔵型印刷回路基板及びその製造方法を提供する。
本発明のまた他の側面では、平坦な金属層上に接着性物質を形成するに当たって、回路層の厚さよりも薄く形成することができる素子内蔵型印刷回路基板及びその製造方法を提供する。
本発明のまた他の側面では、素子の表面に形成された接着剤の拡散を防止するために、回路パターンが上記素子の周りを囲むように形成された素子内蔵型印刷回路基板及びその製造方法を提供する。
本発明の一実施形態に係る素子内蔵型印刷回路基板は、絶縁層の一面に形成された第１回路層及び他面に形成された第２回路層を含む基板と、電極部を有し、上記基板の絶縁層に埋め込まれた素子と、を含み、上記素子の電極部は、上記第１回路層と接触する。
また、上記印刷回路基板において上記第１回路層は、上記絶縁層の内側に形成された埋め込みパターンと上記絶縁層の外側に形成された突出パターンとを含み、上記埋め込みパターンは、上記素子の外周に形成された回路パターンを含む。
また、上記印刷回路基板は、上記素子の電極部と上記突出パターンとの間に介在された伝導性接着剤層をさらに含む。
本発明の他の実施形態に係る素子内蔵型印刷回路基板において、上記素子は、上記第１回路層が形成されている外側表面に形成された非伝導性接着剤層をさらに含む。
また、上記素子の電極部と第２回路層との間には、電気的接続のためにマイクロビアが形成され、上記第１回路層と第２回路層との間には電気的接続のために貫通ビアが形成される。
本発明の一実施形態に係る素子内蔵型印刷回路基板の製造方法は、一面または両面に素子実装部と回路部とを有するキャリア部材を準備するステップと、上記キャリア部材の回路部に第１回路パターンを形成するステップと、上記キャリア部材の素子実装部に電極部を有する素子を実装するステップと、上記素子が実装されたキャリア部材上に絶縁層を積層して積層体を形成するステップと、上記キャリア部材から積層体を分離するステップと、上記積層体の一面に上記素子の電極部と接触する第２回路パターンを含む第１回路層を形成し、他面に第２回路層を形成するステップと、を含む。
上記製造方法の上記素子を実装するステップにおいて、上記素子を実装する前に上記キャリア部材上に上記素子の電極部が接触される領域に伝導性接着剤層を形成するステップをさらに含む。
本発明の他の実施形態に係る素子内蔵型印刷回路基板の製造方法の上記素子を実装するステップにおいては、上記素子を実装する前に、上記キャリア部材上に上記素子が実装されて接触することになる領域に非伝導性接着剤層を形成するステップをさらに含む。
上記製造方法において、上記素子の実装されたキャリア部材上に積層される絶縁層には、上記素子を収容するためのキャビティが形成される。
上記製造方法において、上記第１回路パターンは、上記素子の外周に形成された回路パターンを含む。
上記製造方法において、上記第１回路層及び第２回路層を形成するステップは、上記素子の電極部と第２回路層との間に電気的接続のための複数のマイクロビアと、上記第１回路層と第２回路層との間に電気的接続のための貫通ビアとを形成するステップをさらに含む。
本発明の目的、特定の利点及び新規な特徴は、添付の図面に基づいて以下の詳細な説明や好ましい実施形態により明らかになる。本明細書における各図面の構成要素に参照番号を付するに当たって、同一の構成要素に対しては、たとえ他の図面上に表示されていても、できるだけ同一の番号を有するようにした事に留意しなければならない。
また、「第１」、「第２」、「一面」、「他面」などの用語は、一つの構成要素を他の構成要素から区別するために用いられたことに過ぎず、構成要素が上記用語により制限されることはない。
以下に本発明を説明するに当たって、本発明の要旨をかえって不要にする、関連のある公知技術に対する詳細な説明は省略する。
以下、添付された図面に基づいて本発明の好ましい実施形態を詳細に説明する。
＜素子内蔵型印刷回路基板＞
図１は、本発明の一実施形態に係る素子内蔵型印刷回路基板を示す断面図であり、図２は、本発明の他の実施形態に係る素子内蔵型印刷回路基板を示す断面図である。
図１は、本発明の一実施形態に係る素子内蔵型印刷回路基板を示す断面図であり、図２は、本発明の他の実施形態に係る素子内蔵型印刷回路基板を示す断面図である。
図１を参照すると、上記印刷回路基板１００は、絶縁層４０の一面に形成された第１回路層２０及び他面に形成された第２回路層３０を含む基板と、電極部を有し、上記基板の絶縁層４０に埋め込まれた素子９０とを含む。
ここで、上記素子９０の電極部は、上記第１回路層２０と接触する。これにより、上記印刷回路基板１００は、上記素子９０と第１回路層２０とを接続させる別途の回路層を形成せずに、直接的に接続されて厚さを薄板化することができる。
また、上記素子９０の電極部と第１回路層２０とが直接的に接続すると、上記別途の回路層、例えばビア２６のような回路層を介して上記素子９０の電極部と第１回路層２０とを接続させる場合よりも接触面積が広く、信頼性を向上することができる。
上記絶縁層４０としては、通常、印刷回路基板において絶縁素材として用いられる絶縁樹脂であれば、特に限定されず、エポキシ樹脂のような熱硬化性樹脂、ポリイミド（ＰＩ）のような熱可塑性樹脂、またはこれらにガラス繊維または無機充電材のような補強材が含浸された樹脂、例えばプリプレグ（Ｐｒｅｐｒｅｇ）を使用することができ、また光により硬化可能な光硬化性樹脂などを用いることができる。例えば、上記絶縁層４０としては、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）、またはＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などの樹脂を用いることができる。
上記素子９０は、特に限定されないが、受動素子９０であってもよく、具体的に積層セラミックコンデンサ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）を適用することができる。
上記印刷回路基板１００の絶縁層４０の一面に形成された第１回路層２０は、上記絶縁層４０の内側に形成された埋め込みパターン１９及び上記絶縁層４０の外側に形成された突出パターン１８を含む。また、上記突出パターン１８は、上記素子９０の電極部と直接的に接続しており、上記埋め込みパターン１９と上記素子９０とを電気的に接続させることができる。
上記素子９０は、通常の接着物質により上記印刷回路基板１００内に装着されることができる。上記接着物質としては、伝導性樹脂または非伝導性樹脂を用いることができ、本発明の一実施形態に係る印刷回路基板１００においては、伝導性樹脂を含む伝導性接着剤層５が上記素子９０の電極部と上記突出パターン１８との間に介在されることができる。
また、図２を参照すると、本発明の他の実施形態に係る印刷回路基板１００においては、非伝導性樹脂を含む非伝導性接着剤層７が、上記素子９０の外側表面、つまり第１回路層２０が形成されている水平方向の外表面に形成されることができる。
また、図面には示されていないが、本発明のまた他の実施形態に係る印刷回路基板１００においての上記素子９０は、通常の接着物質を備えなく、印刷回路基板１００内に装着されることができる。上記素子９０の電極部の外表面には、低い融点の金属物質がコーティングされている。このため、上記素子９０を基板内に実装した後に、熱工程により上記素子９０の電極部の外表面にコーティングされた低い融点の金属物質が溶けながら、上記電極部と上記電極部上に形成された上記突出パターン１８との間で接着剤の役割をすことができる。したがって、上記素子９０は、通常の接着物質を備えなくても印刷回路基板１００内に装着されることができる。
図３及び図４は、本発明の一実施形態に係る印刷回路基板１００において、素子９０の外周に形成された埋め込みパターン１９の様々な形態を示す平面図、及び素子９０の電極部に伝導性接着剤層７が塗布された様々な形態を示す平面図である。
図３を参照すると、上記印刷回路基板１００の絶縁層４０の内側に形成された埋め込みパターン１９は、上記素子９０の外周に形成可能であり、上記埋め込みパターン１９は、図３の（ａ）から（ｌ）に示すように、様々な形態に形成されることができ、特にこれらに限定されるものではない。また、図３の（ｆ）から（ｌ）は、上記埋め込みパターン１９が素子９０と接続すると同時に上記延長された埋め込みパターン１９により他の回路部と接続できることを示した図である。
したがって、図４に示すように、伝導性接着剤を上記素子９０の電極部に塗布した場合、熱工程により上記伝導性接着剤の流れ性が高くなり、このとき、上記素子９０の電極部の外周に形成された埋め込みパターン１９が一種のダムの役割をして、上記伝導性接着剤の拡散を防止することができる。
上記素子９０の電極部と第２回路層３０との間には、電気的接続のためにマイクロビア２６を形成することができ、上記第１回路層２０と第２回路層３０との間には、電気的接続のための貫通ビア２６を形成することができる。
上記ビア２６を含む回路層は、通常銅（Ｃｕ）により形成されるが、印刷回路基板分野において回路用伝導性物質として適用するものであれば、制限なく適用することができる。
上記絶縁層４０の一面に形成された第１回路層２０及び他面に形成された第２回路層３０を含む基板上には、接続パッドを露出させる保護層として、通常の液状またはフィルム形態のソルダレジスト層７０を形成することができる。また、上記ソルダレジスト層７０の開口部から露出された接続パッド上には、表面処理層を選択的に形成することができる。
上記表面処理層は、当業界に公知されたものであれば、特に限定されなく、例えば、電解金めっき（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金めっき（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（ｏｒｇａｎｉｃ ｓｏｌｄｅｒａｂｉｌｉｔｙ ｐｒｅｓｅｒｖａｔｉｖｅ）、無電解錫めっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀めっき（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＤＩＧめっき（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｌｉｎｇ）などを用いて形成することができる。このような過程により形成された接続パッドは、適用目的に合わせてワイヤボンディング用パッドまたはバンプ用パッドとして使用されたり、またはソルダボールのような外部接続端子を装着するためのソルダボール用パッドとして使用されたりすることができる。
したがって、本発明の多様な実施形態に係る印刷回路基板１００は、素子９０と第１回路層２０との間の電気的接続のための別途の回路層を備えなく、直接的に接続可能であり、これにより、厚さを薄板化することができる。また、上記素子９０の電極部と上記第１回路層２０とが直接的に接続される接触面積が広いので、電気的信頼性を向上することができる。
＜素子内蔵型印刷回路基板の製造方法＞
図５から図２１は、本発明の一実施形態に係る素子内蔵型印刷回路基板１００の製造方法を説明するための工程図であり、重複する構成についての説明は省略する。
図５から図２１は、本発明の一実施形態に係る素子内蔵型印刷回路基板１００の製造方法を説明するための工程図であり、重複する構成についての説明は省略する。
図５を参照すると、一面または両面に、回路部（ａ）と素子実装部（ｂ）とを有するキャリア部材６０を準備する。
上記キャリア部材６０は、一対の金属層５６と、上記一対の金属層５６間に形成されたコア層５４とを含む。上記金属層５６は、銅で形成することができ、特にこれに限定されるものではない。上記コア層５４は、絶縁層、回路層などを形成する際に、これを支持するためのものであって、絶縁材質または金属材質で形成することができる。例えば、上記キャリア部材６０としては、銅箔積層板を用いることができる。
また、上記キャリア部材６０は、コア層５４のみで構成されてもよく、または一面にのみ金属層５６を有するように構成されてもよい。上記キャリア部材６０としては、回路基板分野において支持基板として用いられ、その後デタッチ（Ｄｅｔａｃｈ）または除去できれば、特に制限せず、使用することができる。
図６から図８を参照すると、上記キャリア部材６０の両面において、回路部（ａ）のみに開口部を有するめっきレジスト層９１を形成し、上記開口部を金属物質で充填した後、最終的に上記めっきレジスト層９１を剥離して上記キャリア部材６０の回路部（ａ）上に第１回路パターン１９を形成する。
上記第１回路パターン１９は、特に限定されず、回路基板分野に公知された通常の工法により形成することができ、上記第１回路パターン１９の形成過程は、最終目的の構造に応じて省略可能である。
また、上記第１回路パターン１９は、上記キャリア部材６０の一面のみに形成することも可能であり、最終構造においては絶縁層４０の内側に形成された埋め込みパターン１９の役割をすることができるが、特にこれに限定されない。
図９を参照すると、上記キャリア部材６０の素子実装部（ｂ）に、電極部を有する素子９０を実装する。上記素子９０は、接着物質を用いてキャリア部材６０上に固定することができる。
ここで、上記素子９０をキャリア部材６０上に実装する前に、上記キャリア部材６０上の上記素子９０の電極部が接触する領域に伝導性接着剤層５を形成して上記素子９０をキャリア部材６０上に固定することができる。
上記素子９０としては、特に限定されないが、受動素子９０であってもよく、具体的に積層セラミックコンデンサを適用することができる。
図１０から図１２を参照すると、上記素子９０の実装されたキャリア部材６０上に絶縁層４０を積層して積層体５０を形成する。
ここで、図１０に示した絶縁層４０は、半硬化フィルム形態の構造を有することができ、図１１に示した絶縁層４０は、上記素子９０を収容するためのキャビティが形成された構造を有することができ、特にこれらに限定されるものではない。
図１３を参照すると、上記キャリア部材６０から積層体５０を分離する。上記キャリア部材６０を除去することにより、上記キャリア部材６０の両面に形成された積層体５０が、互いに分離して一対の積層体５０を得ることができる。また、上記キャリア部材６０の一面のみに積層体５０を形成し、分離して一つの積層体５０のみを得ることも可能である。
一方、図１４を参照すると、上記キャリア部材６０を除去することにより得られた積層体５０は、上記キャリア部材６０のコア層５４のみを除去して得られたものであるが、場合によって、上記コア層５４の両面に形成された金属層５６を含んだキャリア部材６０の全体が除去された積層体５０を得ることもできる。
上記キャリア部材６０を除去する方法は、キャリア部材６０の構造及び材質により変更可能であり、上述した方法に特に限定されるものではない。
図１５を参照すると、上記分離された積層体５０に、電気的な層間接続などのためにビアホールを形成する。上記ビアホールの形成は、通常レーザ加工により行われるが、特にこれに限定されない。
図１６及び図１７を参照すると、上記ビアホールの形成された積層体５０上にめっきレジスト層９２を形成し、上記ビアホールの内部を含んで上記積層体５０の両面にパターン化された金属めっき層を形成するために、上記めっきレジスト層９２に露光及び現像工程を行う。
図１８を参照すると、上記ビアホールの内部を含んで積層体５０の両面にパターン化された金属めっき層を形成する。すなわち、上記積層体５０の一面に上記素子９０の電極部と接触する突出パターン（第２回路パターンとも呼ぶ）１８を含む第１回路層２０を形成し、他面に第２回路層３０を形成する。
上記第１回路層２０は、上記絶縁層４０の内側に形成された埋め込みパターン１９及び上記絶縁層４０の外側に形成された突出パターン１８を含むことができ、上記埋め込みパターン１９は、上記素子９０の外周に形成された回路パターンを含む。
伝導性接着剤を上記素子９０の電極部に塗布した場合は、熱工程により上記伝導性接着剤の流れ性が高くなるが、このとき、上記素子９０の電極部の外周に形成された埋め込みパターン１９が一種のダムの役割をして、上記伝導性接着剤の拡散を防止することができる。
その後、図１９及び図２０を参照すると、上記露光及び現像工程によりパターン化されためっきレジスト層９２を剥離し、キャリア部材６０の金属層５６及び第２回路層３０の不要な部分の金属層をフラッシュエッチングのような通常の工程により除去する。
上述の過程を介して上記第１回路層２０及び第２回路層３０を形成するステップは、上記素子９０の電極部と第２回路層３０との間に電気的接続のための複数のマイクロビア２６と、上記第１回路層２０と第２回路層３０との間に層間の電気的接続のための複数の貫通ビア２６と、を形成するステップを含む。
上述した本発明の一実施形態に係る素子内蔵型印刷回路基板の製造方法は、素子と第１回路層との間に電気的接続のための別途の回路層を備えず、直接的に接続することが可能であり、これにより、厚さを薄板化することができる。また、上記素子の電極部と上記第１回路層とが直接的に接続される接触面積が広いので、電気的信頼性の向上を得ることができる。また、上記第１回路層の埋め込みパターンが上記素子の外周に形成されることにより、上記埋め込みパターンが一種のダムの役割をして接着剤の拡散を防止することができる。
図２１を参照すると、上記絶縁層４０の一面に形成された第１回路層２０及び他面に形成された第２回路層３０を含む本発明の一実施形態に係る印刷回路基板１００では、接続パッドを露出させる保護層として、通常の液状またはフィルム形態のソルダレジスト層７０をさらに形成することができる。また、上記ソルダレジスト層７０の開口部を介して露出された接続パッド上には、表面処理層を選択的に形成することができる。上記接続パッド及び表面処理層に関する説明は、上述した内容と重複するので省略する。
図２２から図３２は、本発明の他の実施形態に係る素子内蔵型印刷回路基板の製造方法を説明するための工程図であり、重複する構成についての説明は省略する。
図２２を参照すると、一面または両面に、回路部（ａ）と素子実装部（ｂ）とを有するキャリア部材６０においては、上記回路部（ａ）上には、第１回路パターン１９を形成し、上記素子実装部（ｂ）上には、素子９０を実装する前に上記キャリア部材６０上に上記素子９０が実装されて接触する領域に非伝導性接着剤層７を形成する。
上記第１回路パターン１９は、特に限定されず、回路基板分野で公知された通常の工法により形成することができ、上記第１回路パターン１９の形成過程は、最終目的の構造に応じて省略可能である。
また、上記第１回路パターン１９は、上記キャリア部材６０の一面のみに形成することも可能であり、最終構造では絶縁層４０の内側に形成された埋め込みパターン１９の役割をすることができるが、特にこれに限定されない。
図２３を参照すると、上記非伝導性接着剤層７を含んで形成されたキャリア部材６０の素子実装部（ｂ）上に、電極部を有する素子９０を実装する。上記素子９０は、上記非伝導性接着剤層７を用いてキャリア部材６０上に固定されることができる。
上記素子９０は、特に限定されないが、受動素子９０であってもよく、具体的に積層セラミックコンデンサを適用することができる。
図２４を参照すると、上記素子９０が実装されたキャリア部材６０上に絶縁層４０を積層して積層体５０を形成する。上記絶縁層４０は、半硬化状態のフィルム状の構造を有することができ、上記素子９０を収容するためのキャビティが形成された構造を有することができるが、特にこれらに限定されることはない。
図２５を参照すると、上記キャリア部材６０から積層体５０を分離する。上記キャリア部材６０が除去されることにより、上記キャリア部材６０の両面に形成された積層体５０が互いに分離して、一対の積層体５０を得ることができる。また、上記キャリア部材６０の一面にのみ積層体５０を形成し、分離することにより１つの積層体５０のみを得ることも可能である。
図２６を参照すると、上記キャリア部材６０を除去することにより得られた積層体５０は、上記キャリア部材６０のコア層５４のみを除去して得られたものであるが、場合によって、上記コア層５４の両面に形成された金属層５６を含んだキャリア部材６０の全体が除去された積層体５０を得ることもできる。
上記キャリア部材６０を除去する方法は、キャリア部材６０の構造及び材質により変更可能であり、上述した方法のみに特に限定されることはない。
図２７を参照すると、上記分離された積層体５０に電気的な層間接続などのためにビアホールを形成する。上記ビアホールを形成するために、通常レーザ加工を用いることができるが、特にこれに限定されるものではない。また、上記積層体５０は、別のレーザ加工をさらに行うことにより、上記素子９０の電極部上に形成された非伝導性接着剤層７を除去する。これは、後述する上記素子９０の電極部と回路との電気的な接続のために絶縁物質を除去するためである。
図２８を参照すると、上記ビアホールが形成された積層体５０上に、パターン化された金属めっき層を形成するために、上記めっきレジスト層９２に露光及び現像工程を行う。
図２９を参照すると、上記ビアホールの内部を含んで積層体５０の両面にパターン化された金属めっき層を形成する。すなわち、上記積層体５０の一面に上記素子９０の電極部と接触する突出パターン（第２回路パターンとも呼ぶ）１８を含む第１回路層２０を形成し、他面に第２回路層３０を形成する。
上記第１回路層２０は、上記絶縁層４０の内側に形成された埋め込みパターン１９と上記絶縁層４０の外側に形成された突出パターン１８とを含むことができ、上記埋め込みパターン１９は、上記素子９０の外周に形成された回路パターンを含む。
その後、図３０及び図３１を参照すると、上記露光及び現像工程によりパターン化されためっきレジスト層９２を剥離し、キャリア部材６０の金属層５６及び第２回路層３０の不要な部分の金属層をフラッシュエッチングのような通常の工程を用いて除去する。
上述の過程を介して上記第１回路層２０及び第２回路層３０を形成するステップは、上記素子９０の電極部と第２回路層３０との間に電気的接続のための複数のマイクロビア２６と、上記第１回路層２０と第２回路層３０との間に層間電気的接続のための複数の貫通ビア２６を形成するステップをさらに含む。
図３２を参照すると、上記絶縁層４０の一面に形成された第１回路層２０及び他面に形成された第２回路層３０を含む印刷回路基板１００上には、接続パッドを露出させる保護層として、通常の液状またはフィルム形態のソルダレジスト層７０を形成することができる。また、上記ソルダレジスト層７０の開口部を介して露出された接続パッド上には、選択的に表面処理層を形成することができる。上記接続パッド及び表面処理層に関する説明は上述した内容と重複するので省略する。
上述した本発明の他の実施形態に係る素子内蔵型印刷回路基板の製造方法は、接着剤層を伝導性ではなく非伝導性物質で形成することであって、素子と第１回路層との間の電気的接続のための別途の回路層を備えなくても直接的に接続可能となり、これにより厚さを薄板化することができる。また、上記素子の電極部と上記第１回路層とが直接的に接続される接触面積が広いので、電気的信頼性を向上することができる。
また、図面には示されていないが、本発明のまた他の実施形態に係る印刷回路基板の製造方法では、上記素子を基板内に固定させるための別途の接着剤を使用せず、印刷回路基板を製造することができる。
これは、上記素子の電極部の外表面に低い融点の金属物質がコーティングされており、上記素子を基板内に実装した後に、熱工程により上記素子の電極部の外表面にコーティングされた低い融点の金属物質が溶けながら、上記電極部と上記電極部上に形成された上記突出パターンとの間で接着剤の役割をすることができるからである。したがって、上記素子は通常の接着物質がなくても、印刷回路基板内に装着することが可能となり、これにより、接着剤の形成工程が不要となってリードタイム（Ｌｅａｄ Ｔｉｍｅ）が減少し、費用が低減する効果がある。
以上、本発明を具体的な実施形態を参照して詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明がこれに限定されるものではなく、本発明の技術的思想内で当分野の通常の知識を有する者により、その変形や改良が可能であることが明らかである。
本発明の単純な変形及び変更は、すべて本発明の領域に属するものであり、本発明の具体的な保護範囲は、添付された特許請求範囲により明確になるであろう。
５ 伝導性接着剤層
７ 非伝導性接着剤層
１８ 突出パターン（第２回路パターン）
１９ 埋め込みパターン（第１回路パターン）
２０ 第１回路層
２６ ビア
３０ 第２回路層
４０ 絶縁層
５０ 積層体
５４ コア層
５６ 金属層
６０ キャリア部材
７０ ソルダレジスト層
９０ 素子
９１、９２ めっきレジスト層
１００ 印刷回路基板
（ａ） 回路部
（ｂ） 素子実装部
７ 非伝導性接着剤層
１８ 突出パターン（第２回路パターン）
１９ 埋め込みパターン（第１回路パターン）
２０ 第１回路層
２６ ビア
３０ 第２回路層
４０ 絶縁層
５０ 積層体
５４ コア層
５６ 金属層
６０ キャリア部材
７０ ソルダレジスト層
９０ 素子
９１、９２ めっきレジスト層
１００ 印刷回路基板
（ａ） 回路部
（ｂ） 素子実装部
Claims (10)
- 互いに向かい合う第１面及び第２面を有する絶縁層、前記絶縁層の前記第１面に形成された第１回路層、及び前記絶縁層の前記第２面に形成された第２回路層を含む基板と、
電極部を有し、前記電極部の少なくとも一面の少なくとも一部が前記絶縁層の前記第１面を介して前記絶縁層から露出するように前記絶縁層に埋め込まれた素子と、を含み、
前記第１回路層は、前記絶縁層の内側に埋め込まれた埋め込みパターンと前記絶縁層の外側に突出した突出パターンとを含み、
前記素子は、前記素子の前記第１回路層が形成されている外側表面に形成された非伝導性接着剤層をさらに含み、
前記埋め込みパターン及び前記突出パターンのそれぞれの少なくとも一部は、前記絶縁層の前記第１面において互いに物理的に接し、
前記素子の前記電極部の少なくとも一面の少なくとも一部は、前記突出パターンと連結され、前記突出パターンの一面は、前記埋め込みパターンと接する領域で段差を有する、素子内蔵型印刷回路基板。 - 前記埋め込みパターンは、前記素子の外周に形成された回路パターンを含む請求項１に記載の素子内蔵型印刷回路基板。
- 前記素子の電極部と第２回路層との間には、電気的接続のために前記絶縁層の少なくとも一部を貫通するマイクロビアが形成される請求項１または２に記載の素子内蔵型印刷回路基板。
- 前記第１回路層と第２回路層との間には、電気的接続のために前記絶縁層の少なくとも一部を貫通する貫通ビアが形成される請求項１から３のいずれか一項に記載の素子内蔵型印刷回路基板。
- 前記素子は、受動素子である請求項１から４のいずれか一項に記載の素子内蔵型印刷回路基板。
- 一面または両面に素子実装部と回路部とを有するキャリア部材を準備するステップと、
前記キャリア部材の回路部に第１回路パターンを形成するステップと、
前記キャリア部材の素子実装部に電極部を有する素子を実装するステップと、
前記素子が実装されたキャリア部材上に前記素子を埋め込む絶縁層を積層して積層体を形成するステップと、
前記キャリア部材から前記積層体を分離するステップと、
前記積層体の一面に、第２回路パターンを含む第１回路層を形成し、他面に第２回路層を形成するステップと、
を含み、
前記素子を実装するステップは、前記素子を実装する前に、前記キャリア部材上に前記素子が実装されて接触する領域に非伝導性接着剤層を形成するステップをさらに含み、
前記電極部の少なくとも一面の少なくとも一部が前記絶縁層の第１面を介して前記絶縁層から露出し、
前記第１回路パターンは前記絶縁層の内側に埋め込まれ、
前記第２回路パターンは前記絶縁層の外側に突出し、
前記第１回路パターン及び第２回路パターンのそれぞれの少なくとも一部は、前記絶縁層の前記第１面において互いに物理的に接し、
前記素子の前記電極部の少なくとも一面の少なくとも一部は前記第２回路パターンと連結され、前記第２回路パターンの一面は、前記第１回路パターンと物理的に接する領域で段差を有する、素子内蔵型印刷回路基板の製造方法。 - 前記素子が実装されたキャリア部材上に積層される絶縁層には、前記素子を収容するためのキャビティが形成されている請求項６に記載の素子内蔵型印刷回路基板の製造方法。
- 前記第１回路パターンは、前記素子の外周に形成された回路パターンを含む請求項６または７に記載の素子内蔵型印刷回路基板の製造方法。
- 前記第１回路層及び第２回路層を形成するステップは、前記素子の電極部と第２回路層との間に電気的接続のための前記絶縁層の少なくとも一部を貫通する複数のマイクロビアと、前記第１回路層と第２回路層との間に電気的接続のための前記絶縁層の少なくとも一部を貫通する複数の貫通ビアとを形成するステップをさらに含む請求項６から８のいずれか一項に記載の素子内蔵型印刷回路基板の製造方法。
- 前記素子は、受動素子である請求項６から９のいずれか一項に記載の素子内蔵型印刷回路基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140160570A KR102231101B1 (ko) | 2014-11-18 | 2014-11-18 | 소자 내장형 인쇄회로기판 및 그 제조방법 |
| KR10-2014-0160570 | 2014-11-18 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020087751A Division JP7074409B2 (ja) | 2014-11-18 | 2020-05-19 | 素子内蔵型印刷回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016100603A JP2016100603A (ja) | 2016-05-30 |
| JP6880429B2 true JP6880429B2 (ja) | 2021-06-02 |
Family
ID=55963032
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015225802A Active JP6880429B2 (ja) | 2014-11-18 | 2015-11-18 | 素子内蔵型印刷回路基板及びその製造方法 |
| JP2020087751A Active JP7074409B2 (ja) | 2014-11-18 | 2020-05-19 | 素子内蔵型印刷回路基板 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020087751A Active JP7074409B2 (ja) | 2014-11-18 | 2020-05-19 | 素子内蔵型印刷回路基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9578749B2 (ja) |
| JP (2) | JP6880429B2 (ja) |
| KR (1) | KR102231101B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101514518B1 (ko) * | 2013-05-24 | 2015-04-22 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 및 그 제조방법 |
| DE102014219126A1 (de) * | 2014-09-23 | 2016-03-24 | Continental Automotive Gmbh | Anordnung mit Schaltungsträger für ein elektronisches Gerät |
| JP6583570B2 (ja) * | 2016-12-27 | 2019-10-02 | 株式会社村田製作所 | 電子部品装置、高周波フロントエンド回路、及び通信装置 |
| KR102425754B1 (ko) * | 2017-05-24 | 2022-07-28 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 |
| KR102040171B1 (ko) * | 2017-09-29 | 2019-11-27 | 주식회사 네패스 | 인쇄회로기판을 이용한 반도체 패키지 |
| CN112103193B (zh) | 2020-08-21 | 2021-12-03 | 珠海越亚半导体股份有限公司 | 一种嵌埋结构及制备方法、基板 |
| KR20220144107A (ko) | 2021-04-19 | 2022-10-26 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10313161A (ja) * | 1997-05-12 | 1998-11-24 | Hitachi Chem Co Ltd | 配線基板 |
| JP2002076637A (ja) * | 2000-08-29 | 2002-03-15 | Matsushita Electric Ind Co Ltd | チップ部品内蔵基板及びその製造方法 |
| JP3910045B2 (ja) * | 2001-11-05 | 2007-04-25 | シャープ株式会社 | 電子部品内装配線板の製造方法 |
| JP4841806B2 (ja) * | 2004-02-02 | 2011-12-21 | 新光電気工業株式会社 | キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法 |
| FI20040592A (fi) * | 2004-04-27 | 2005-10-28 | Imbera Electronics Oy | Lämmön johtaminen upotetusta komponentista |
| WO2006134220A1 (en) | 2005-06-16 | 2006-12-21 | Imbera Electronics Oy | Method for manufacturing a circuit board structure, and a circuit board structure |
| KR100704936B1 (ko) * | 2005-06-22 | 2007-04-09 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 및 그 제작방법 |
| KR100836651B1 (ko) | 2007-01-16 | 2008-06-10 | 삼성전기주식회사 | 소자내장기판 및 그 제조방법 |
| JP5155616B2 (ja) * | 2007-07-25 | 2013-03-06 | 沖プリンテッドサーキット株式会社 | Ｒｆｉｄタグ、ｒｆｉｄシステムおよびｒｆｉｄタグの製造方法 |
| KR100867150B1 (ko) * | 2007-09-28 | 2008-11-06 | 삼성전기주식회사 | 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법 |
| JP2009176994A (ja) * | 2008-01-25 | 2009-08-06 | Nec Corp | 半導体内蔵基板およびその構成方法 |
| KR101015651B1 (ko) * | 2008-12-05 | 2011-02-22 | 삼성전기주식회사 | 칩 내장 인쇄회로기판 및 그 제조방법 |
| WO2010103695A1 (ja) * | 2009-03-09 | 2010-09-16 | 株式会社村田製作所 | 部品内蔵モジュールの製造方法及び部品内蔵モジュール |
| DE102009060480A1 (de) * | 2009-12-18 | 2011-06-22 | Schweizer Electronic AG, 78713 | Leiterstrukturelement und Verfahren zum Herstellen eines Leiterstrukturelements |
| KR101085733B1 (ko) * | 2010-05-28 | 2011-11-21 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
-
2014
- 2014-11-18 KR KR1020140160570A patent/KR102231101B1/ko active IP Right Grant
-
2015
- 2015-11-17 US US14/943,866 patent/US9578749B2/en active Active
- 2015-11-18 JP JP2015225802A patent/JP6880429B2/ja active Active
-
2020
- 2020-05-19 JP JP2020087751A patent/JP7074409B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9578749B2 (en) | 2017-02-21 |
| JP2020145462A (ja) | 2020-09-10 |
| KR20160059125A (ko) | 2016-05-26 |
| JP2016100603A (ja) | 2016-05-30 |
| KR102231101B1 (ko) | 2021-03-23 |
| US20160143142A1 (en) | 2016-05-19 |
| JP7074409B2 (ja) | 2022-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7074409B2 (ja) | 素子内蔵型印刷回路基板 | |
| JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
| JP5997260B2 (ja) | 印刷回路基板及びその製造方法 | |
| US20160351543A1 (en) | Printed circuit board, package substrate and production method for same | |
| JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
| JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| KR102186148B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| KR102194718B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| US20160143137A1 (en) | Printed circuit board and method of manufacturing the same, and electronic component module | |
| TW200945987A (en) | Multilayer flexible printed wiring board and the manufacturing method thereof | |
| US20160113110A1 (en) | Printed wiring board | |
| US20120152606A1 (en) | Printed wiring board | |
| JP6084283B2 (ja) | 部品内蔵基板及びその製造方法 | |
| JP6669330B2 (ja) | 電子部品内蔵型印刷回路基板及びその製造方法 | |
| KR102473416B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
| JP6798076B2 (ja) | エンベデッド基板及びエンベデッド基板の製造方法 | |
| KR101300318B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
| KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
| JP2013058775A (ja) | 半導体パッケージ基板の製造方法 | |
| KR101609268B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| KR102281458B1 (ko) | 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법 | |
| KR20150099072A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| KR102333097B1 (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
| JP2023179985A (ja) | 配線基板 | |
| KR20150093421A (ko) | 인쇄회로기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180828 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200310 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210208 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210208 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210216 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6880429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |