CN107645855B - 无导线电镀电路板及其制作方法 - Google Patents

无导线电镀电路板及其制作方法 Download PDF

Info

Publication number
CN107645855B
CN107645855B CN201610581690.3A CN201610581690A CN107645855B CN 107645855 B CN107645855 B CN 107645855B CN 201610581690 A CN201610581690 A CN 201610581690A CN 107645855 B CN107645855 B CN 107645855B
Authority
CN
China
Prior art keywords
layer
conductive
holes
circuit
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610581690.3A
Other languages
English (en)
Other versions
CN107645855A (zh
Inventor
李卫祥
李加龙
张立仁
洪匡圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Peng Ding Polytron Technologies Inc
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peng Ding Polytron Technologies Inc, Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Peng Ding Polytron Technologies Inc
Priority to CN201610581690.3A priority Critical patent/CN107645855B/zh
Publication of CN107645855A publication Critical patent/CN107645855A/zh
Application granted granted Critical
Publication of CN107645855B publication Critical patent/CN107645855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种无导线电镀电路板,包括:依次层叠的第一导电线路层、第一基材层、第二导电线路层与第三导电线路层;多个第一导电孔,每个该第一导电孔贯穿该第一导电线路层与该第二导电线路层;多个第三导电孔,该第三导电孔贯穿该第三导电线路层且电性连接至该第二导电线路层;与第一导电孔数量一致的第一填孔,以及与第一填孔连通但不导通的第二填孔,该第一填孔至少贯穿该第一导电线路层、该第一基材层、该第二导电线路层;该第二填孔至少贯穿该第三导电线路层;以及形成在该第一导电线路层表面的焊垫,该焊垫是通过无导线在该第一导电线路层表面电镀形成。

Description

无导线电镀电路板及其制作方法
技术领域
本发明涉及一种包括无导线电镀电路板及一种无导线电镀电路板的制作方法。
背景技术
消费性电子产品日趋朝向轻薄短小和智能化发展,作为重要组件的软性电路版(FPC)在其中被大量运用,对FPC的制作要求越来越高,对于电路板表面处理(镀金)通常制作方法在需镀金的焊垫(PAD)或金手指处拉引线连接至地形成回路进行电镀形成PAD,再采用冲型(laser)或二次蚀刻方式将电镀引线去除;但是用此种方法除去引线时,容易出现引线蚀刻不尽,或者过度蚀刻容易引起焊垫缺损。
发明内容
有鉴于此,有必要提供一种能够解决上述技术问题的无导线电镀电路板制作方法及由此方法制作而成的电路板。
一种无导线电镀电路板的制作方法,其步骤如下:
提供第一电路基板,该第一电路基板包括第一基材层以及位于第一基材层相背两个表面的第一铜箔层与第二铜箔层;
在该第一电路基板中形成多个第一通孔,对多个该第一通孔进行镀铜,将该多个第一通孔形成多个第一导电孔,并且图案化该第二铜箔层,以将第二铜箔层制作形成第二导电线路层;
提供一个第二电路基板,该第二电路基板至少包括一个第三铜箔层,将该第二电路基板压合在该第二导电线路层的表面形成一个多层板;
在该多层板中形成多个第二通孔,且在多个第二通孔中镀铜形成多个第二导电孔;将该第一铜箔层制作形成第一导电线路层,将第三铜箔层制作形成第三导电线路层,该第二导电孔用于使该第一导电线路层、该第二导电线路层、该第三导电线路层相互导通;
在第一导电线路层的表面贴第一干膜,该第一干膜包括多个第一开口及多个第二开口,该第一开口暴露该第一导电线路层表面上用于形成焊垫的多个预定位置,该第二开口暴露该第二导电孔,该第二导电孔、该第二导电线路层、该第一导电孔与该第一导电线路层的该预定位置形成了一个用于电镀的导电回路,在该预定位置电镀金属层形成焊垫,形成该无导线电镀电路板。
一种无导线电镀电路板,包括:依次层叠的第一导电线路层、第一基材层、第二导电线路层与第三导电线路层;多个第一导电孔,每个该第一导电孔贯穿该第一导电线路层与该第二导电线路层;多个第三导电孔,该第三导电孔贯穿该第三导电线路层且电性连接至该第二导电线路层;与第一导电孔数量一致的第一填孔,以及与第一填孔连通但不导通的第二填孔,该第一填孔至少贯穿该第一导电线路层、该第一基材层、该第二导电线路层;该第二填孔至少贯穿该第三导电线路层;以及形成在该第一导电线路层表面的焊垫,该焊垫是通过无导线在该第一导电线路层表面电镀形成。
与现有技术相比,本发明提供的无导线电镀电路板制作方法中,由于该第二导电孔与该第二导电线路层、该第一导电孔及该第一导电线路层形成一个导通回路,所以无需拉引线既可以在该第一导电线路层表面的该第一开口处电镀金层形成焊垫,电镀完毕,在该第二导电孔的位置形成第一孔与第二孔,第二孔与第一孔连通但不导通,即烧断了导通回路,利用此方法制作而成的无导线电镀电路板,由于用于电镀焊垫的引线是通过第一导电孔、第二导电孔,以及经第一导电孔与第二导电孔导通的该第二导电线路层形成,该引线是通过雷射烧蚀切断,从而不会引起焊垫的缺损,保证了焊垫的完整性。
附图说明
图1是本发明第一实施例提供的第一电路基板包括有第一铜箔层与第二铜箔层的剖视图。
图2是在第一电路基板中形成多个第一通孔的剖视图。
图3是对第一通孔进行电镀形成第一导电孔的剖视图。
图4是将第二铜箔层制作形成第二导电线路层的剖视图。
图5是提供一个第二电路基板包括有第三铜箔层的剖视图。
图6是将第二电路基板与第一电路基板进行压合形成一个多层板的剖面图。
图7是在多层板中形成多个第二通孔与多个盲孔的剖视图。
图8是将第二通孔形成第二导电孔,将盲孔形成第三导电孔的剖面图。
图9是将第一铜箔层制作形成第一导电线路层,将第三铜箔层制作形成第三导电线路层的剖面图。
图10是在第一导电线路层的表面形成第一干膜、在第三导电线路层的表面形成第二干膜的剖面图。
图11是在第一干膜的第一开口位置处无导线电镀金形成焊垫的剖面图。
图12是移除第一干膜与第二干膜的剖面图。
图13是在形成有焊垫的多层板中、该第二导电孔的位置形成第一孔与第二孔的剖面图。
图14是在该第一导电线路层与该第三导电线路层的表面形成防护层,该防护层暴露该焊垫的剖面图。
主要元件符号说明
Figure BDA0001055146490000031
Figure BDA0001055146490000041
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面结合将结合附图及实施例,对本发明提供的无导线电镀电路板及其制作方法作进一步的详细说明。
请参阅图1-14,为本发明第一实施例提供的一种无导线电镀电路板100的制作方法,所述电路板100可以用于柔性电路板、载板或者刚挠结合板。所述制作方法包括步骤:
第一步,请参考图1,提供一个第一电路基板10。该第一电路基板10包括第一基材层13以及位于第一基材层13相背两个表面的第一铜箔层11与第二铜箔层12。
该第一基材层13可以为硬性树脂层,如环氧树脂、玻纤布等,也可以柔性树脂层,如聚酰亚胺(Polyimide,PI)、聚乙烯对苯二甲酸乙二醇酯(Polyethylene Terephtalate,PET)、聚四氟乙烯(Teflon)、聚硫胺(Polyamide)、聚甲基丙烯酸甲酯(Polymethylmethacrylate)、聚碳酸酯(Polycarbonate)或聚酰亚胺-聚乙烯-对苯二甲酯共聚物(Polyamide polyethylene-terephthalate copolymer)等。
该第一铜箔层11与第二铜箔层12可以为压延铜箔,也可以为电解铜箔。
第二步,请参阅图2,在该第一电路基板10中形成多个第一通孔101。
请参阅图3,对多个该第一通孔101进行镀铜,从而将该多个第一通孔101形成多个第一导电孔103,由于只需将第一通孔101形成第一导电孔103,所以无需整面镀铜,所以,在将第一通孔101形成第一导电孔103之前,可以在第一铜箔层11与该第二铜箔层12表面分别形成一层防护层(图未示),该防护层仅暴露出该第一通孔101,对第一通孔101电镀完毕,再移除第一铜箔层11与该第二铜箔层12表面的防护层。该第一导电孔103后续用于使第一导电线路层110与第二导电线路层120相互导通。
请参阅图4,图案化该第二铜箔层12,以将该第二铜箔层12制作形成第二导电线路层120。该第二导电线路层120是通过曝光、显影、蚀刻的方式制作形成。
第三步,请参阅图5及图6,提供一个第二电路基板20,将该第二电路基板20压合在该第二导电线路层120的表面,从而形成一个多层板30。
该第二电路基板20包括依次层叠的第三铜箔层23,第二基材层22以及粘胶层21,该第三铜箔层23与该粘胶层21分别位于该第二基材层22的相背两个表面。该粘胶层21可以为半固化片。
将该第二电路基板20压合于该第二导电线路层120的表面,且使粘胶层21软化,使粘胶层21流动填充在第二导电线路层120之间的空隙以及充满该多个第一导电孔103。
第四步,请参阅图7,在该多层板30中形成多个第二通孔301及多个盲孔302,形成的第二通孔301的数量与第一通孔101的数量一致,该第二通孔301是贯穿该多层板30,该盲孔302贯穿该多层板30的该第三铜箔层23、该第二基材层22及该粘胶层21而暴露该第二导电线路层120。
请参阅图8,将多个第二通孔301中制作形成多个第二导电孔303,将该盲孔302制作形成第三导电孔304。制作形成该第二导电孔303的方法和制作形成该第一导电孔103的方法相同。将该盲孔302制作形成第三导电孔304的方法包括:对该盲孔302镀铜或者在该盲孔302中填充导电膏。
请参阅图9,将第一铜箔层11制作形成第一导电线路层110,将第三铜箔层23制作形成第三导电线路层230。
该第二导电孔303用于使第一导电线路层110、第二导电线路层120、第三导电线路层230相互导通。该第三导电孔304用于使该第二导电线路层120与该第三导电线路层230相互导通。
第五步,请参阅图10,在第一导电线路层110与该第三导电线路层230的表面分别压合第一干膜31与第二干膜32。该第一干膜31还包括多个第一开口33与多个第二开口36,该第一开口33暴露该第一导电线路层110表面的预定位置,该第二开口36暴露该第二导电孔303,第一开口33的数量与第二导电孔303的数量一致,该第一开口33暴露的该第一导电线路层110表面的预定位置为后续形成焊垫(Pad)35的位置。
第六步,请参阅图11,在该第一开口33处、该第一导电线路层110的表面无导线电镀金属层形成焊垫35。由于被第二开口36暴露的该第二导电孔303与该第二导电线路层120相导通,该第一导电孔103又使第一导电线路层110与第二导电线路层120相导通,从而该第二导电孔303与该第二导电线路层120、该第一导电孔103及该第一导电线路层110形成一个导通回路350,所以无需拉引线既可以在该第一导电线路层110表面的被该第一开口33暴露的该预定位置处电镀金属层形成焊垫35。焊垫35的材质可以为镍、金、或者镍、金的合金。
第七步,请参阅图12,剥去第一干膜31与该第二干膜32。
第八步,请参阅图13,自该第一导电线路层110的表面对每个该第二导电孔303进行扩孔,从而形成第一孔310。第二导电孔303未被扩孔的部分形成第二孔330。该第一孔310与该第二孔330相连通,该第一孔310为绝缘孔且贯穿该第一导电线路层110,该第一基材层13,该第二导电线路层120与该粘胶层21。该第二孔330为导电孔且贯穿该第三导电线路层230与该第二基材层22。形成的第一孔310将电镀金垫的导通回路350断开。在本实施方式中,该第一孔310是通过雷射烧蚀的方式形成。
第九步,请参阅图14,对该第一导电线路层110与该第三导电线路层230的表面进行处理,从而形成该无导线电镀电路板100。在本实施方式中,是在第一导电线路层110与该第三导电线路层230的表面分别形成防护层40。该第一导电线路层110表面的该防护层40形成有多个第三开口43,该第三开口43暴露焊垫35。该防护层40还填充该第一孔310与该第二孔330形成第一填孔410与第二填孔430。该第三导电线路层230表面的该防护层40覆盖40完全覆盖该第三导电线路层230。在本实施方式中,该防护层40为防焊绿漆。
请再次参与图14,本发明第二实施例为利用无导线电镀电路板制作方法制作形成的无导线电镀电路板100。该无导线电镀电路板100包括:依次层叠的第一导电线路层110、第一基材层12、第二导电线路层120、粘胶层21、第二基材层22与第三导电线路层230。该第一导电线路层110表面还形成有多个焊垫35。焊垫35的材质可以为镍、金、或者镍、金的合金。
该第一导电线路层110与该第二导电线路层120表面还形成防护层40。该第一导电线路层110表面的该防护层40包括多个第三开口43,该第三开口43暴露该焊垫35。
该无导线电镀电路板100还包括多个第一填孔410与第二填孔430,每个第一填孔410与一个第二填孔430相连通。
该第一填孔410为绝缘孔,由贯穿该第一导电线路层110、该第一基材层13、该第二导电线路层120与该粘胶层21的第一孔310内充填绝缘材料形成。
该第二填孔430为导电孔,是由贯穿该第三导电线路层230与该第二基材层22的第二孔330充填绝缘材料形成。
在本实施方式中,充填的该绝缘材料为防焊绿漆。
该无导线电镀电路板100还包括多个第二导电孔303。该第二导电孔303的数量与该焊垫35的数量一致。每个该第二导电孔303靠近一个焊垫35。该第二导电孔303贯穿该第一导电线路层110、该第一基材层13与该第二导电线路层120。
该无导线电镀电路板100还包括多个第三导电孔304。该第三导电孔304贯穿该第三导电线路层230、该第二基材层22与该粘胶层21且电性连接至该第二导电线路层120。
综上所述,本发明提供的无导线电镀电路板制作方法中,由于该第二导电孔303与该第二导电线路层120、该第一导电孔103及该第一导电线路层110形成一个导通回路350,所以无需拉引线既可以在该第一导电线路层110表面的该第一开口33处电镀金属层形成焊垫35,电镀完毕,在该第二导电孔303的位置形成第一孔310与第二孔330,第二孔330与第一孔310连通但不导通,即烧断了导通回路,利用此方法制作而成的无导线电镀电路板100,由于用于电镀镀金焊垫35的引线是通过第一导电孔103、第二导电孔303,以及使第一导电孔103与第二导电孔303导通的该第二导电线路层120形成,从而可以通过雷射烧蚀切断引线即可,由于未采用蚀刻的方法去掉与焊垫35相电连接的引线,从而不会引起焊垫35的缺损,保证了焊垫35的完整性。
可以理解的是,以上实施例仅用来说明本发明,并非用作对本发明的限定。对于本领域的普通技术人员来说,根据本发明的技术构思做出的其它各种相应的改变与变形,都落在本发明权利要求的保护范围之内。

Claims (10)

1.一种无导线电镀电路板的制作方法,其步骤如下:
提供第一电路基板,该第一电路基板包括第一基材层以及位于第一基材层相背两个表面的第一铜箔层与第二铜箔层;
在该第一电路基板中形成多个第一通孔,对多个该第一通孔进行镀铜,将该多个第一通孔形成多个第一导电孔,并且图案化该第二铜箔层,以将第二铜箔层制作形成第二导电线路层;
提供一个第二电路基板,该第二电路基板至少包括一个第三铜箔层,将该第二电路基板压合在该第二导电线路层的表面形成一个多层板;
在该多层板中形成多个第二通孔,该第二通孔贯穿该第二电路基板,且在多个第二通孔中镀铜形成多个第二导电孔;将该第一铜箔层制作形成第一导电线路层,将第三铜箔层制作形成第三导电线路层,该第二导电孔用于使该第一导电线路层、该第二导电线路层、该第三导电线路层相互导通;
在第一导电线路层的表面贴第一干膜,该第一干膜包括多个第一开口及多个第二开口,该第一开口暴露该第一导电线路层的表面上用于形成焊垫的多个预定位置,该第二开口暴露该第二导电孔,该第二导电孔、该第二导电线路层、该第一导电孔与该第一导电线路层的该预定位置形成了一个用于电镀的导电回路,在该预定位置电镀金属层形成焊垫,形成该无导线电镀电路板。
2.如权利要求1所述的无导线电镀电路板的制作方法,其特征在于,提供的第二电路基板还包括第二基材层与粘胶层,该第二基材层位于该粘胶层与该第三铜箔层之间,在将该第二电路基板压合至形成有第二导电线路层的该第一电路基板时,该粘胶层还填充该第一导电孔与该第二导电线路层的间隙。
3.如权利要求2所述的无导线电镀电路板的制作方法,其特征在于,在该预定位置电镀金属层形成该焊垫之后还包括剥去第一干膜,自该第一导电线路层的表面对该第二导电孔进行扩孔以形成第一孔的步骤,该第二导电孔未被扩孔的部分形成第二孔,该第一孔与该第二孔相连通但不导通,该第一孔为绝缘孔,且贯穿该第一导电线路层、该第一基材层、该第二导电线路层与该粘胶层,该第二孔为导电孔,且贯穿该第三导电线路层与该第二基材层。
4.如权利要求3所述的无导线电镀电路板的制作方法,其特征在于,形成该第一孔与该第二孔之后还包括步骤:对第一导电线路层与该第三导电线路层进行表面处理,该表面处理的方法包括:在第一导电线路层与该第三导电线路层的表面分别形成一层防护层,该防护层的材料填充于该第一孔及该第二孔内,该第一导电线路层表面的该防护层包括多个第三开口,该第三开口暴露该焊垫,该第三导电线路层表面的该防护层完全覆盖该第三导电线路层。
5.如权利要求4所述的无导线电镀电路板的制作方法,其特征在于,在该多层板中形成第二通孔之后,且对该第二通孔镀铜之前还包括在该多层板中形成多个贯穿该第三铜箔层、该第二基材层与该粘胶层、且连接至该第二导电线路层的盲孔以及对该盲孔进行镀铜或者填充导电膏将该盲孔形成电性连接该第三铜箔层与该第二导电线路层的第三导电孔的步骤。
6.一种无导线电镀电路板,包括:
依次层叠的第一导电线路层、第一基材层、第二导电线路层与第三导电线路层;
多个第一导电孔,每个该第一导电孔贯穿该第一导电线路层与该第二导电线路层;
多个第三导电孔,该第三导电孔贯穿该第三导电线路层且电性连接至该第二导电线路层;
与第一导电孔数量一致的第一填孔,该第一填孔与第二填孔相连接,该第一填孔为绝缘孔且至少贯穿该第一导电线路层、该第一基材层、及该第二导电线路层;该第二填孔至少贯穿该第三导电线路层;以及
形成在该第一导电线路层表面的焊垫,该焊垫通过该第一导电线路层、该第一导电孔与该第二导电线路层上该第一填孔穿过的部分导通。
7.如权利要求6所述的电路板,其特征在于,该第二导电线路层与该第三导电线路层之间还设置有粘胶层与第二基材层,该粘胶层还填充该第一导电孔与第二导电线路层之间的间隙。
8.如权利要求7所述的电路板,其特征在于,该第一导电线路层与该第三导电线路层的表面形成有防护层,该第一导电线路层表面的该防护层包括多个第三开口,该第三开口暴露该焊垫,该第三导电线路层表面的该防护层完全覆盖该第三导电线路层。
9.如权利要求8所述的电路板,其特征在于,该第一填孔由贯穿该第一导电线路层、该第一基材层、该第二导电线路层与该粘胶层的第一孔内充填绝缘材料形成,该第二填孔是由贯穿该第三导电线路层与该第二基材层的第二孔充填绝缘材料形成。
10.如权利要求9所述的电路板,其特征在于,该绝缘材料为防焊绿漆。
CN201610581690.3A 2016-07-20 2016-07-20 无导线电镀电路板及其制作方法 Active CN107645855B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610581690.3A CN107645855B (zh) 2016-07-20 2016-07-20 无导线电镀电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610581690.3A CN107645855B (zh) 2016-07-20 2016-07-20 无导线电镀电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN107645855A CN107645855A (zh) 2018-01-30
CN107645855B true CN107645855B (zh) 2020-01-07

Family

ID=61108917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610581690.3A Active CN107645855B (zh) 2016-07-20 2016-07-20 无导线电镀电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN107645855B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI729362B (zh) * 2019-03-13 2021-06-01 同泰電子科技股份有限公司 基板結構及其製作方法
CN112019991B (zh) * 2019-05-31 2022-04-01 鹏鼎控股(深圳)股份有限公司 音圈、音圈的制作方法及扬声器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891259A (en) * 1984-08-01 1990-01-02 Moran Peter L Multilayer systems and their method of production
JP2000196225A (ja) * 1998-12-28 2000-07-14 Ibiden Co Ltd プリント配線板およびその製造方法
CN101557683A (zh) * 2008-04-09 2009-10-14 旺矽科技股份有限公司 多层电路板
CN102421257A (zh) * 2011-11-28 2012-04-18 苏州群策科技有限公司 印刷电路板无电镀导线之表面处理并回蚀方法
CN103702526A (zh) * 2013-12-30 2014-04-02 景旺电子科技(龙川)有限公司 一种无引线电镀金手指的处理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891259A (en) * 1984-08-01 1990-01-02 Moran Peter L Multilayer systems and their method of production
JP2000196225A (ja) * 1998-12-28 2000-07-14 Ibiden Co Ltd プリント配線板およびその製造方法
CN101557683A (zh) * 2008-04-09 2009-10-14 旺矽科技股份有限公司 多层电路板
CN102421257A (zh) * 2011-11-28 2012-04-18 苏州群策科技有限公司 印刷电路板无电镀导线之表面处理并回蚀方法
CN103702526A (zh) * 2013-12-30 2014-04-02 景旺电子科技(龙川)有限公司 一种无引线电镀金手指的处理方法

Also Published As

Publication number Publication date
CN107645855A (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
US9295150B2 (en) Method for manufacturing a printed circuit board
EP1708552A2 (en) Method of production of circuit board utilizing electroplating
CN108966478B (zh) 柔性电路板及其制作方法
US10531569B2 (en) Printed circuit board and method of fabricating the same
CN109769344B (zh) 电路板及该电路板的制造方法
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
JP2008016817A (ja) 埋立パターン基板及びその製造方法
CN110972414B (zh) 复合电路板及其制造方法
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
TW200412205A (en) Double-sided printed circuit board without via holes and method of fabricating the same
CN107645853B (zh) 多层电路板的制作方法及多层电路板
CN107645855B (zh) 无导线电镀电路板及其制作方法
CN108811323B (zh) 印刷电路板及其制造方法
TWI700021B (zh) 同時具有貫孔及盲孔的多層電路板的製法
US20140146504A1 (en) Circuit board, package structure and method for manufacturing same
CN209861268U (zh) 同时具有贯孔及盲孔的多层电路板结构
JP2009147080A (ja) 半導体装置用パッケージおよびその製造方法
KR20210156005A (ko) 연성인쇄회로기판의 제조 방법
JP2005197648A (ja) 電解めっきを利用した配線基板の製造方法
JP2015204379A (ja) プリント配線板
KR20150136914A (ko) 인쇄회로기판의 제조방법
TWM579427U (zh) Multi-layer circuit board structure with through holes and blind holes at the same time
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
JP2004022713A (ja) 多層配線基板
JP6786372B2 (ja) 配線基板、配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190114

Address after: 223065 No. 11 Honghai North Road, Huaian Economic and Technological Development Zone, Jiangsu Province

Applicant after: Qing Ding precision electronic (Huaian) Co., Ltd.

Applicant after: Peng Ding Holdings (Shenzhen) Limited by Share Ltd

Applicant after: Peng Ding Polytron Technologies Inc

Address before: 518105 Yanchuan Yanluo Road, Songgang Street, Baoan District, Shenzhen City, Guangdong Province

Applicant before: Peng Ding Holdings (Shenzhen) Limited by Share Ltd

Applicant before: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd.

Applicant before: Peng Ding Polytron Technologies Inc

GR01 Patent grant
GR01 Patent grant