JP2013540368A - 印刷回路基板及びその製造方法 - Google Patents
印刷回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2013540368A JP2013540368A JP2013534796A JP2013534796A JP2013540368A JP 2013540368 A JP2013540368 A JP 2013540368A JP 2013534796 A JP2013534796 A JP 2013534796A JP 2013534796 A JP2013534796 A JP 2013534796A JP 2013540368 A JP2013540368 A JP 2013540368A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- layer
- insulating layer
- board according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0353—Making conductive layer thin, e.g. by etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本発明は印刷回路基板に対するものであって、この基板は複数の基底回路パターンが形成されている絶縁基板、前記基底回路パターンを露出するビアホールを含む絶縁層、前記ビアホールを埋め込む伝導性ビア、そして、前記絶縁層の上に形成される回路パターンを含み、前記回路パターンと前記絶縁層との間に前記絶縁層のラフネスに沿ってラフネスを有するめっき層が形成されている印刷回路基板を提供する。したがって、安い12μmの銅箔層を含むCCLを使用して印刷回路基板を形成しながらCO2レーザードリルの一回によりビアホールを形成することによって経済的である。
【選択図】図1
【選択図】図1
Description
本発明は、印刷回路基板及びその製造方法に関するものである。
印刷回路基板(PCB;Printed Circuit Board)は、電気絶縁性基板に銅のような伝導性材料で回路ラインパターンを印刷して形成したものであって、電子部品を搭載する直前の基板(Board)をいう。即ち、さまざまな種類の多い電子素子を平板の上に密集搭載するために、各部品の装着位置を確定し、部品を連結する回路パターンを平板表面に印刷して固定した回路基板を意味する。
一方、ビア(Via)とは、‘〜を経由して’の意味であって、ビアホールは層を貫通して加工されたホールであって、ビアホールを形成するためには層を貫通するホールを開けて、ホールの壁面を銅でめっきして配線を電気的に連結する。高仕様のFC−CSP製品の場合、ビアホールの個数が幾何級数的に増加して数百万ホールにまで至るが、ホールを加工するYAGドリル/CO2ドリル工程にかかる時間が長くなって、この工程がネック(neck)工程となっており、ホール加工費用も格段に増加しているので、問題となる。
本発明の目的は、新たな構造を有する印刷回路基板及びその製造方法を提供することにある。
本発明の他の目的は、CO2ドリルでビアを形成する印刷回路基板及びその製造方法を提供することにある。
本発明は、複数の基底回路パターンが形成されている絶縁基板、前記基底回路パターンを露出するビアホールを含む絶縁層、前記ビアホールを埋め込む伝導性ビア、そして前記絶縁層の上に形成される回路パターンを含み、前記回路パターンと前記絶縁層との間に前記絶縁層のラフネスに沿ってラフネスを有するめっき層が形成されている印刷回路基板を提供する。
一方、本発明は基底回路パターンが形成されている絶縁プレートの上に第1厚さを有する金属層と絶縁層の積層材を付着するステップ、前記金属層をフルエッチングし、第2厚さを有する無電解めっき層を形成するステップ、前記基底回路パターンのうちの一部を露出するようにCO2レーザードリルを用いて前記無電解めっき層及び前記絶縁層を同時に除去してビアホールを形成するステップ、前記ビアホールを埋め込み、前記無電解めっき層の上に電解めっき層を形成するステップ、そして前記無電解めっき層及び前記電解めっき層をエッチングして外部回路パターンを形成するステップを含む印刷回路基板の製造方法を提供する。
本発明によれば、安い12μmの銅箔層を含むCCLを使用して印刷回路基板を形成しながらCO2レーザードリルの一回によりビアホールを形成することによって経済的である。
また、ビアを形成するシード層をめっき層に形成してシード層の厚さを縮めることができる。
1以上の実施形態の詳細が、図面および以下の詳細な説明によって説明される。他の特徴は、詳細な説明、図面および特許請求の範囲の記載から明らかであろう。
以下、添付した図面を参考にして本発明の実施形態に対して本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。しかしながら、本発明は多様な相異する形態に具現されることができ、ここで説明する実施形態に限定されるものではない。
明細書の全体で、どの部分がどの構成要素を“含む”とする時、これは特別に反対になる記載がない限り、他の構成要素を除外するものでなく、他の構成要素をさらに含むことができることを意味する。
そして、図面において、本発明を明確に説明するために説明と関係ない部分は省略し、幾つの層及び領域を明確に表現するために厚さを拡大して表したし、明細書の全体を通じて類似の部分に対しては類似の図面符号を付けた。
層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“真上に”ある場合だけでなく、その中間に更に他の部分がある場合も含む。反対に、どの部分が他の部分の“真上に”あるとする時には中間に他の部分がないことを意味する。
本発明は安い12μmの銅箔層を用いて印刷回路基板を形成しながら、めっき層をシード層にビアを形成することによって、CO2ドリルによりビアホールを形成して製造費用を減らすことができる印刷回路基板を提示する。
以下、図1乃至図10を参考して本発明の印刷回路基板を説明する。
図1は本発明の第1実施形態に従う印刷回路基板の断面図であり、図2は図1の印刷回路基板のA領域の拡大図である。
図1及び図2を参考すると、本発明に従う印刷回路基板100は、絶縁プレート110、前記絶縁プレート110の上に形成されている基底回路パターン120を含む。
前記絶縁プレート110は単一回路パターンが形成される印刷回路基板100の支持基板であることがあるが、複数の積層構造を有する印刷回路基板のうち、1基底回路パターン120が形成されている絶縁層領域を意味することもできる。
前記絶縁プレート110が複数の積層構造のうちの1絶縁層を意味する場合、前記絶縁プレート110の上部または下部に複数の基底回路パターン120が連続的に形成できる。
前記絶縁プレート110は熱硬化性または熱可塑性高分子基板、セラミック基板、有−無機複合素材基板、またはガラス繊維含浸基板であることがあり、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。
前記絶縁プレート110の上には複数の基底回路パターン120が形成されている。
前記基底回路パターン120は伝導性物質で形成され、絶縁プレート110の上に形成される銅箔層をパターニングして回路パターン120を形成する場合、銅を含む合金で形成できる。
前記絶縁プレート110の上に前記基底回路パターン120を覆って絶縁層130が形成されている。
前記絶縁層130は、熱伝導度(約0.2〜0.4W/mk)の低いエポキシ系絶縁樹脂を含み、これとは異なり、熱伝導度が相対的に高いポリイミド系樹脂を含むこともできる。
前記絶縁層130は、強化繊維、ガラス繊維、またはフィラーなどの固形成分を前記樹脂に含浸させて形成するプリプレグを硬化して形成することができる。
前記絶縁層130は、前記基底回路パターン120を露出するビアホール131を含む。
前記ビアホール131は、下部の基底回路パターン120を絶縁層130の上部の回路パターンと連結する伝導性ビア151で埋め込まれている。
前記ビアホール131はレーザーにより形成されることができ、ビアホール131の断面は設計によって円形または四角形の形状を有することができる。
前記ビアホール131は、絶縁プレート110に対して所定角度に傾いて形成されることができ、これとは異なり、垂直に形成されることもできる。
前記絶縁層130の上に回路パターン150が形成されている。
前記回路パターン150は下部のめっき層140をシードに電解めっきして形成されるめっき層であって、銅、金、銀、白金、パラジウム、またはニッケルなどを含む合金で形成できる。
前記絶縁層130のビアホール131には、前記ビアホール131を埋め込み、伝導性ビア151が形成されている。
前記伝導性ビア151は、前記基底回路パターン120の上に前記ビアホール131を埋め込み、めっきされて、前記絶縁層130の上面に拡張されている。
この際、図2のように、絶縁層130の上面に拡張されている領域には下部のめっき層140を含む。
前記絶縁層130は、表面に所定のラフネス(roughness)を有する。これは、前記絶縁層130がCCL(copper clad laminate)から銅箔層を除去して形成された樹脂層であって、銅箔層を除去する工程または硬化する工程で表面にラフネスを有することができる。
前記下部めっき層140は、ラフネスを有する絶縁層130の表面に無電解めっきを遂行して形成されるものであって、銅、モリブデン、クロム、ニッケル、または銀のうち、少なくとも1つを含む合金で形成されることができ、好ましくは銅を含む合金で形成できる。
前記下部めっき層140は、絶縁層のラフネスに沿ってラフネスを有して稠密にめっきされて形成され、厚さ(h1)は0.5乃至2μmの厚さ、好ましくは1μmの厚さを有して形成される。
このように、ラフネスを有する絶縁層の上にCCL状態の銅箔層をエッチングして使用せず、別途の電解めっきを遂行してシード層を形成することによって、下部めっき層140が絶縁層130のラフネスに沿ってめっきされることによって、シード層の厚さが薄くなり、稠密になって微細パターンを具現することができる。
以下、図3乃至図10を参考して、図2の印刷回路基板100の製造方法を説明する。
まず、図3のように、絶縁プレート110の上に基底回路パターン120を形成する。
絶縁プレート110及び基底回路パターン120は、CCLの銅箔層をパターニングして形成することができ、CCLの上のプリプレグを硬化したものが絶縁プレート110を形成することができる。
前記基底回路パターン120が形成された絶縁プレート110の上にプリプレグと銅箔層135の積層構造であるCCLを積層し、熱圧着してプリプレグを硬化して絶縁層130を形成する。
この際、銅箔層135の厚さ(h2)は12μm位を満たす安いCCLを使用することができる。
次に、図5のように、前記銅箔層135をフルエッチング(full etching)する。図5のように、銅箔層135をフルエッチングした後の前記絶縁層130の表面は図2のようにラフネスを有する。
次に、図6のように、前記絶縁層130の上に無電解めっきを遂行して下部めっき層140を形成する。
この際、前記下部めっき層140の厚さ(h1)は前記銅箔層135の厚さ(h2)より小さく、0.5乃至2μmの厚さ、好ましくは1μmの厚さを有する。
前記下部めっき層140は、ラフネスを有する絶縁層130の上に無電解めっきされることによって、前記絶縁層130のラフネスに沿ってラフネスを有して形成される。
したがって、前記下部めっき層140は薄く、緻密な組織を有して形成される。
次に、図7のように、CO2レーザードリルを用いて、薄膜の下部めっき層140と絶縁層130とを同時に切断して絶縁層130にビアホール131を形成する。
このように、薄く、かつ均一に下部めっき層140を形成することによって、従来に絶縁層130の上の金属層を除去し、絶縁層130にホールを形成したこととは異なり、一回のレーザー工程、好ましくは安いCO2レーザードリルを用いて下部めっき層140と絶縁層130とを同時切断してビアホール131を形成することができる。
次に、前記ビアホール131を埋め込み、前記基底回路パターン120及び前記下部めっき層140をシードに電解めっきを遂行して電解めっき層155を形成する。
この際、ビアホール131の内壁に形成されたスミア除去のためのデスミア(Desmear)工程をさらに含むことによって、残余レジンを除去してホール信頼性を確保することができる。
次に、図9のように前記電解めっき層155の上にフォトマスクパターン160を形成し、エッチングして、図10の回路パターン150及びビア151を形成する。
前記ビア151は、図10のように前記ビアホール131の外部の絶縁層130の上面まで拡張して形成することができ、拡張された領域には下部に下部めっき層140が残存する。
このように、安いCCLから絶縁層130を得て、薄い無電解めっき層をシード層に電解めっきして回路パターン150及びビア151を形成することによって、一回のCO2レーザードリリングによりビアホール131を形成することができるので、経済的である。
以下、図11乃至図23を参考して、本発明の他の実施形態に従う印刷回路基板の製造方法を説明する。
まず、図11のように、図4の基底回路パターン220まで形成されている2つの絶縁プレート210の背面がリリーズフィルム200を挟んで互いに対向するように積層する。
この際、リリーズフィルム200は絶縁プレート210の縁部のダミー領域(DA)のみに接着剤を塗布して両絶縁プレート210を接着しており、アクティブ領域(AA)には接着されない。
両絶縁プレート210の上にプリプレグと銅箔層235との積層構造であるCCLを各々積層し、熱圧着してプリプレグを硬化して絶縁層230を形成する。
この際、銅箔層235の厚さは12μm位を満たす安いCCLを使用することができる。
次に、図13のように、両方の銅箔層235をフルエッチング(full etching)する。銅箔層235をフルエッチングした後の前記絶縁層230の表面は、図2のようにラフネスを有する。
次に、図14のように、前記絶縁層230の上に無電解めっきを遂行して下部めっき層245を形成する。前記下部めっき層245の厚さは前記銅箔層235の厚さより小さく、0.5乃至2μmの厚さ、好ましくは1μmの厚さを有する。
前記下部めっき層245は、ラフネスを有する絶縁層230の上に無電解めっきされることによって、前記絶縁層230のラフネスに沿ってラフネスを有して形成される。
次に、図15のように、CO2レーザードリルを用いて、両方の下部めっき層245と絶縁層230とを同時に切断して絶縁層230にビアホール231を形成する。
次に、前記ビアホール231を埋め込み、前記基底回路パターン220及び前記下部めっき層245をシードに電解めっきを遂行して、図16の電解めっき層255を形成する。
この際、ビアホール231の内壁に形成されたスミア除去のためのデスミア(Desmear)工程をさらに含むことによって、残余レジンを除去してホール信頼性を確保することができる。
次に、図17のように、前記電解めっき層255の上にフォトマスクパターンを形成し、エッチングして、回路パターン250及びビア251を形成する。
前記ビア251は、図18のように前記ビアホール231の外部の絶縁層230の上面まで拡張して形成することができ、拡張された領域には下部に下部めっき層245が残存する。
このように、安いCCLから絶縁層230を得て、薄い無電解めっき層255をシード層に電解めっきして回路パターン250及びビア251を形成することによって、一回のCO2レーザードリリングによりビアホール231を形成することができるので、経済的である。
次に、図18のように、12μmの銅箔層265を有するCCLを両回路パターンの上に積層し、熱圧着して上部絶縁層260を形成した後、ダミー領域(DA)をアクティブ領域(AA)から分離する。
したがって、ダミー領域(DA)で接着されていたリリーズフィルム200と両方の絶縁プレート210とが互いに分離されて2つの積層構造を形成する。
次に、図19のように、各々の積層構造で12μmの銅箔層265をフルエッチングして除去した後、図20のように1μm程度の薄膜の無電解銅めっきを遂行してシード層275を形成する。次に、CO2レーザードリリングを遂行してシード層275と上部絶縁層260とを同時に切断して絶縁層260に図21の上部ビアホール261を形成する。
上部ビアホール261は、絶縁層230に形成されている伝導性ビア251を露出するように形成され、その後、図22のように、前記伝導性ビア251及び上部絶縁層260の上のシード層275をシードに電解銅めっきを遂行してめっき層285を形成した後、図23のように上部ビア281及び上部回路パターン280を形成する。
図11乃至図23には、ビアを2段に形成するものと記載したが、同一な過程を繰り返すことによって、複数の段にビアを形成できることは自明である。
このように、2つの絶縁プレート210を付着して工程を進行することによって、歩留まりを向上することができ、CO2レーザードリリングによりビアホールを形成して経済的である。
本実施の形態によれば、安い12μmの銅箔層を含むCCLを使用して印刷回路基板を形成しながらCO2レーザードリルの一回によりビアホールを形成することによって経済的である。
また、ビアを形成するシード層をめっき層に形成してシード層の厚さを縮めることができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、本明細書で定義している本発明の基本概念を用いた当業者のさまざまな変形及び改良形態も本発明の権利範囲に属するものである。特に、詳細な説明、図面および特許請求の範囲の範囲内において、構成部材および/または主題の配合に関してさまざまな変形が可能である。構成部材および/または配合におけるさまざまな変形に加えて、代替使用も当業者に自明である。
Claims (20)
- 複数の基底回路パターンが形成されている絶縁基板と、
前記基底回路パターンを露出するビアホールを含む絶縁層と、
前記ビアホールを埋め込む伝導性ビアと、
前記絶縁層の上に形成される回路パターンと、を含み、
前記回路パターンと前記絶縁層との間に前記絶縁層のラフネスに沿ってラフネスを有するめっき層が形成されていることを特徴とする、印刷回路基板。 - 前記回路パターンは、前記めっき層をシードにめっきして形成される電解めっき層であることを特徴とする、請求項1に記載の印刷回路基板。
- 前記めっき層は、厚さが0.5乃至2μmを満たすことを特徴とする、請求項1に記載の印刷回路基板。
- 前記ビアは、前記絶縁層の上面に沿って拡張されている拡張部を含むことを特徴とする、請求項1に記載の印刷回路基板。
- 前記回路パターンは、銅、金、銀、白金、パラジウム、またはニッケルのうち、少なくとも1つを含む合金で形成されることを特徴とする、請求項1に記載の印刷回路基板。
- 前記めっき層は、銅、モリブデン、クロム、ニッケル、または銀のうち、少なくとも1つを含む合金で形成されることを特徴とする、請求項1に記載の印刷回路基板。
- 前記めっき層は、前記ビアの前記拡張部と前記絶縁層との間に形成されていることを特徴とする、請求項4に記載の印刷回路基板。
- 基底回路パターンが形成されている絶縁プレートの上に第1厚さを有する金属層と絶縁層の積層材を付着するステップと、
前記金属層をフルエッチングし、第2厚さを有する無電解めっき層を形成するステップと、
前記基底回路パターンのうちの一部を露出するようにCO2レーザードリルを用いて前記無電解めっき層及び前記絶縁層を同時に除去してビアホールを形成するステップと、
前記ビアホールを埋め込み、前記無電解めっき層の上に電解めっき層を形成するステップと、
前記無電解めっき層及び前記電解めっき層をエッチングして外部回路パターンを形成するステップと、
を含むことを特徴とする、印刷回路基板の製造方法。 - 前記積層材は、前記絶縁層を形成するプリプレグの上に12μm厚さの銅箔層が積層されいることを特徴とする、請求項8に記載の印刷回路基板の製造方法。
- 前記金属層をフルエッチングするステップは、
前記絶縁層の表面のラフネスが露出することを特徴とする、請求項9に記載の印刷回路基板の製造方法。 - 前記無電解めっき層は、1μmの厚さを有するように形成することを特徴とする、請求項8に記載の印刷回路基板の製造方法。
- 前記無電解めっき層は、前記絶縁層のラフネスに沿ってラフネスを有して形成することを特徴とする、請求項11に記載の印刷回路基板の製造方法。
- 前記電解めっき層を形成する前に、前記ビアホールのスミアを除去することを特徴とする、請求項8に記載の印刷回路基板の製造方法。
- 前記印刷回路基板は、
リリーズフィルムを挟んで互いに対向する2つの前記絶縁プレートから形成することを特徴とする、請求項8に記載の印刷回路基板の製造方法。 - 前記リリーズフィルムの縁部領域を前記2つの絶縁プレートと付着して前記2つの絶縁プレートに同時に工程を進行することを特徴とする、請求項14に記載の印刷回路基板の製造方法。
- 前記外部回路パターンが形成された後、
前記リリーズフィルムの縁部領域を切断して前記2つの絶縁プレートを分離するステップをさらに含むことを特徴とする、請求項15に記載の印刷回路基板の製造方法。 - 前記印刷回路基板の製造方法は、前記外部回路パターンを埋め込む上部絶縁層を形成するステップと、
前記絶縁層の上に上部外部回路パターンを形成するステップと、
をさらに含むことを特徴とする、請求項16に記載の印刷回路基板の製造方法。 - 前記上部絶縁層及び前記外部回路パターンを形成するステップは、前記絶縁層及び前記外部回路パターンを形成するステップと同一であることを特徴とする、請求項17に記載の印刷回路基板の製造方法。
- 前記電解めっき層は、銅、金、銀、白金、パラジウム、またはニッケルのうち、少なくとも1つを含む合金をめっきして形成することを特徴とする、請求項8に記載の印刷回路基板の製造方法。
- 前記無電解めっき層は、銅、モリブデン、クロム、ニッケル、または銀のうち、少なくとも1つを含む合金をめっきして形成することを特徴とする、請求項8に記載の印刷回路基板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100102395A KR20120040892A (ko) | 2010-10-20 | 2010-10-20 | 인쇄회로기판 및 그의 제조 방법 |
KR10-2010-0102395 | 2010-10-20 | ||
PCT/KR2011/004873 WO2012053729A1 (en) | 2010-10-20 | 2011-07-04 | Printed circuit board and method for manufacturing the sameprinted circuit board and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013540368A true JP2013540368A (ja) | 2013-10-31 |
Family
ID=45975412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013534796A Withdrawn JP2013540368A (ja) | 2010-10-20 | 2011-07-04 | 印刷回路基板及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2013540368A (ja) |
KR (1) | KR20120040892A (ja) |
TW (1) | TW201230901A (ja) |
WO (1) | WO2012053729A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104661449A (zh) * | 2015-02-16 | 2015-05-27 | 珠海元盛电子科技股份有限公司 | 一种基于激光活化技术的孔金属化方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104662692B (zh) | 2012-09-18 | 2018-07-06 | 应用材料公司 | 金属上方的sin层上的胶带辅助单步剥除 |
JP6322885B2 (ja) * | 2012-11-01 | 2018-05-16 | 味の素株式会社 | プリント配線板の製造方法 |
KR102326505B1 (ko) * | 2015-08-19 | 2021-11-16 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
KR20230048958A (ko) * | 2021-10-05 | 2023-04-12 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 패키지 기판 |
CN116013898A (zh) * | 2021-10-22 | 2023-04-25 | 群创光电股份有限公司 | 电子装置及电子装置的制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100674319B1 (ko) * | 2004-12-02 | 2007-01-24 | 삼성전기주식회사 | 얇은 코어층을 갖는 인쇄회로기판 제조방법 |
KR100701353B1 (ko) * | 2005-08-19 | 2007-03-29 | 주식회사 두산 | 다층 인쇄 회로 기판 및 그 제조 방법 |
KR20100028306A (ko) * | 2008-09-04 | 2010-03-12 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
-
2010
- 2010-10-20 KR KR1020100102395A patent/KR20120040892A/ko not_active Application Discontinuation
-
2011
- 2011-07-04 JP JP2013534796A patent/JP2013540368A/ja not_active Withdrawn
- 2011-07-04 WO PCT/KR2011/004873 patent/WO2012053729A1/en active Application Filing
- 2011-07-22 TW TW100125945A patent/TW201230901A/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104661449A (zh) * | 2015-02-16 | 2015-05-27 | 珠海元盛电子科技股份有限公司 | 一种基于激光活化技术的孔金属化方法 |
CN104661449B (zh) * | 2015-02-16 | 2019-01-01 | 珠海元盛电子科技股份有限公司 | 一种基于激光活化技术的孔金属化方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201230901A (en) | 2012-07-16 |
WO2012053729A1 (en) | 2012-04-26 |
KR20120040892A (ko) | 2012-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101241544B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US8945329B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
KR20150092881A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
KR101281410B1 (ko) | 다층 배선기판 | |
KR20160002069A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
JP2009088469A (ja) | 印刷回路基板及びその製造方法 | |
JP2015170770A (ja) | プリント配線板 | |
JP2013540368A (ja) | 印刷回路基板及びその製造方法 | |
JP2014086651A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP6084283B2 (ja) | 部品内蔵基板及びその製造方法 | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2019121766A (ja) | プリント配線板およびその製造方法 | |
JP2009010266A (ja) | プリント配線板の製造方法及びプリント配線板 | |
KR101154739B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2005072061A (ja) | 配線基板およびその製造方法 | |
KR101154605B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101134697B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20130046716A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101154567B1 (ko) | 인쇄회로기판의 제조 방법 | |
KR101231522B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20120137173A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101154742B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101189330B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101133219B1 (ko) | 인쇄회로기판의 제조방법 및 인쇄회로기판 | |
KR101199167B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20131210 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |