KR101154742B1 - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101154742B1
KR101154742B1 KR1020100134544A KR20100134544A KR101154742B1 KR 101154742 B1 KR101154742 B1 KR 101154742B1 KR 1020100134544 A KR1020100134544 A KR 1020100134544A KR 20100134544 A KR20100134544 A KR 20100134544A KR 101154742 B1 KR101154742 B1 KR 101154742B1
Authority
KR
South Korea
Prior art keywords
electronic device
pattern
solder
circuit board
printed circuit
Prior art date
Application number
KR1020100134544A
Other languages
English (en)
Inventor
윤혜선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100134544A priority Critical patent/KR101154742B1/ko
Application granted granted Critical
Publication of KR101154742B1 publication Critical patent/KR101154742B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법은 금속층이 형성된 절연 기판을 준비하는 단계와, 상기 절연 기판 위에 형성된 금속층을 식각하여 위치 패턴을 형성하는 단계와, 상기 형성된 위치 패턴 위에 솔더 크림을 도포하는 단계와, 상기 도포된 솔더 크림을 이용하여 상기 위치 패턴 위에 전자 소자를 실장하는 단계를 포함하여 이루어진다.

Description

인쇄회로기판 및 그의 제조 방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
최근 다층의 구조를 가지는 인쇄회로기판의 개발이 활발히 진행되고 있다. 다층의 구조를 가지는 기판은 그 내부에 능동소자, 수동 소자 등의 회로 소자 및 내부 회로 패턴이 매립되는 임베디드 회로 기판(embedded substrate)의 형식을 가진다.
도 1a 내지 도 1e는 종래 기술에 따른 임베디드 인쇄회로기판의 제조 방법을 나타낸 단면도이다.
먼저, 도 1a와 같이, 인쇄회로기판 제조에 기초가 될 절연 기판(1)을 준비한다. 이때, 상기 절연 기판(1)의 일면에는 제 1 금속층(2)이 형성된다. 상기 제 1 금속층(2)은 추후 제 1 회로 패턴(8)을 형성하기 위해 사용된다. 상기 제 1 금속층(2)은 상기 절연 기판(1)에 비전해 도금을 하여 형성할 수 있으며, 이와 달리 CCL(copper clad laminate)를 사용할 수 있다
다음으로, 도 1b와 같이 상기 절연 기판(1) 위에 형성된 제 1 금속층(2)을 씨드층으로 전해 도금하여, 상기 제 1 금속층(2) 위에 패드(3)를 형성한다.
다음으로, 도 1c와 같이 상기 형성된 패드(3) 위에 전자 소자(5)를 실장한다. 이를 위해, 먼저 상기 패드(3) 상면으로 솔더 크림을 도포한다. 상기 솔더 크림은 전자 소자를 부착하기 위한 전도성 페이스트로, 솔더 페이스트일 수 있으며, 금속 파우더를 포함하여 전도성을 확보할 수 있다.
다음으로, 도 1d와 같이 제 1 절연층(6)에 상기 전자 소자(5)를 매립한다. 예를 들어, 반경화 상태의 제 1 절연층(6)에 전자 소자(5)를 매립시키는 공정으로, 이후 경화 공정을 통해 반경화 상태의 제 1 절연층(6)을 경화시킬 수 있다.
상기 제 1 절연층(6) 위에는 제 2 금속층(7)이 형성되어 있다. 상기 제 2 금속층(7)은 상기 제 1 절연층(6)에 비전해 도금을 수행하여 형성할 수 있다.
다음으로, 도 1e와 같이 절연 기판(1)을 제거한다.
그러나, 이와 같은 종래 기술에 따른 임베디드 인쇄회로기판의 제조 방법은 상기와 같이 전자 소자를 실장하기 위해서는 니켈, 구리, 은, 금, 은, 로듐, 팔라듐, 카드뮴 및 이들의 합금으로 이루어진 군에서 선택된 금속을 이용하여 패드를 형성해야함으로 인해 추가 비용이 발생하며, 니켈 두께에 의해 형성되는 전자 소자와 베이스 기판 사이의 공간에 에폭시가 채워지지 않는 공간이 발생하는 문제가 있다.
본 발명에 따른 실시 예에서는 새로운 구조의 인쇄회로기판 및 그의 제조 방법을 제공한다.
또한, 본 발명에 따른 실시 예에서는 전체적인 제품 생산 비용을 절감하고, 전자 소자의 실장 정도를 용이하게 확인할 수 있는 인쇄회로기판 및 그의 제조 방법을 제공한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 인쇄회로기판은 회로 패턴과, 상기 회로 패턴 위에 실장되는 전자 소자와, 상기 회로 패턴과 전자 소자 사이에 형성되며, 상기 회로 패턴과 전자 소자를 전기적으로 연결하는 솔더를 포함한다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법은 금속층이 형성된 절연 기판을 준비하는 단계와, 상기 절연 기판 위에 형성된 금속층을 식각하여 위치 패턴을 형성하는 단계와, 상기 형성된 위치 패턴 위에 솔더 크림을 도포하는 단계와, 상기 도포된 솔더 크림을 이용하여 상기 위치 패턴 위에 전자 소자를 실장하는 단계를 포함하여 이루어진다.
본 발명에 따른 실시 예에 의하면, 전자 소자 실장을 위한 패드 형성 공정 및 에폭시 언더 도금 공정을 생략함으로써, 전체적인 제품 생산 단가를 낮출 수 있을 뿐 아니라, 신뢰성 높은 인쇄회로기판을 제공할 수 있다.
도 1a 내지 도 1e는 종래 기술에 따른 임베디드 인쇄회로기판의 제조 방법을 나타낸 단면도이다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 11은 도 1에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.
도 2를 참조하면, 인쇄회로기판(100)은 제 1 회로 패턴(180), 제 2 회로 패턴(190), 상기 제 2 회로 패턴(190) 위에 형성되는 솔더(140), 상기 솔더(140) 위에 장착되는 전자 소자(150), 상기 전자 소자(150)를 매립하는 절연층(160)을 포함한다.
상기 절연층(160)은 상기 인쇄회로기판(100)에 매립되어 있는 전자 소자(150)를 보호하는 절연층으로서, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
보다 바람직하게, 상기 절연층(160)은 상하면에 금속층이 형성된 절연 기판일 수 있다. 즉, 상기 절연 기판은 절연층을 중심으로 양면에 동이 입혀진 양면 동입힘 적층판일 수 있다.
상기 절연층(160)는 인쇄회로기판(100)의 기초 부재로서의 기능을 제공하고, 상기 절연층(160)의 양면에는 도전성 물질, 예를 들어, 구리(copper)로 형성되는 박막 형태의 필름이 형성될 수 있다.
상기 절연층(160)의 위에는 기저 회로 패턴으로써, 복수의 제 1 회로 패턴(180)이 형성되어 있다.
또한, 상기 절연층(160)의 아래에도 기저 회로 패턴으로써, 복수의 제 2 회로 패턴(190)이 형성되어 있다.
제 1 및 2 회로 패턴(180, 190)은 전기전도도가 높고, 저항이 낮은 물질로 형성되며, 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있는데, 예를 들어 하부에 씨드층인 금속층 위에 도금함으로써 형성할 수도 있다.
한편, 상기 절연층(160)에는 외부의 소자를 도통하기 위한 비아홀(175)이 형성될 수 있다. 또한, 상기 비아홀(175)의 측벽에는 상기와 같은 회로 패턴이 추가로 형성될 수 있다.
또한, 일반적으로 상기 인쇄회로기판(100)에는 전자 소자(150)를 장착하기 위한 패드가 형성된다.
그러나, 본 발명에 따른 실시 예에서는 상기 전자 소자(150)를 장착하기 위한 패드를 별도로 형성하지 않고, 상기 인쇄회로기판(100) 아래에 형성된 제 2 회로 패턴(190)을 상기 전자 소자(150)를 장착하기 위한 패드로 사용한다.
이를 위해, 상기 제 2 회로 패턴(190) 중 상기 전자 소자(150)가 실장되는 영역에는 위치 패턴(125)이 형성된다.
상기 위치 패턴(125)은 상기 전자 소자(150)가 실장되는 위치를 나타내는 패턴으로, 상기 제 2 회로 패턴(190)을 형성하기 위한 금속층(120)을 식각하여 형성된다.
이때, 상기 위치 패턴(125)은 상기 전자 소자(150)의 실장 위치에 대응하여 복수개 형성될 수 있다. 예를 들어, 상기 위치 패턴(125)은 상기 전자 소자(150)의 좌측 끝단이 위치할 영역에 대응되는 제 1 위치 패턴(도시하지 않음)과, 상기 전자 소자(150)의 우측 끝단이 위치할 영역에 대응되는 제 2 위치 패턴(도시하지 않음)을 포함할 수 있다.
즉, 상기 위치 패턴(125)은 상기 금속층(120)에 형성되는데, 상기 금속층(120) 중 실제 전자 소자(150)가 실장될 영역의 주변에 위치한다.
이때, 상기 위치 패턴(125)은 원형, 타원형, 삼각형, 사각형 및 다각형 형상 중 어느 하나의 형상을 가질 수 있다. 상기와 같은 위치 패턴(125)이 형성됨으로써, 상기 금속층(120)에서 상기 전자 소자(150)의 실장을 위한 솔더(140) 형성 영역과 그 이외의 영역은 분리 및 구분된다.
또한, 상기 위치 패턴(125) 내부는 상기 솔더(140)에 의해 매립된다.
이때, 상기 전자 소자(150)는 수동 소자일 수 있으며, 예를 들어 저항(Resistor), 인덕터(Inductor) 또는 커패시터(Capacitor) 일 수 있다.
한편, 상기 전자 소자(150)는 상기 솔더(140)에 의해 상기 제 2 회로 패턴(190) 위에 실장되며, 상기 전자 소자(150)가 실장됨에 따라 상기 솔더(140)는 상기 전자 소자(150)의 측면으로 확장되어 형성된다.
즉, 상기 솔더(140)는 저융점 솔더, 고융점 솔더, 합금 입자로 구성된 솔더, 수지가 포함된 솔더 및 이들의 조합에 의해 이루어진 군에서 선택되는 적어도 하나의 솔더 크림이 상기 제 2 회로 패턴(190) 위에 도포되고, 상기 도포된 솔더 크림 위에 상기 전자 소자(150)가 안착됨으로써, 상기 전자 소자(150)의 측면 방향으로 증착되어 형성된다.
또한, 상기 솔더(140)는 상기 전자 소자(150)를 실장시키기 위해 형성한 위치 패턴(125)을 매립한다.
이에 따라, 실질적으로, 상기 제 2 회로 패턴(190)은 상기 금속층(120)의 일부와, 상기 위치 패턴(125)을 매립한 솔더(140)를 포함한다.
다시 말해서, 일반적으로 전자 소자(150)를 실장시키기 위해서는 상기 제 2 회로 패턴(190)을 형성하기 위한 금속층(120) 위에 니켈, 구리, 은, 금, 로듐, 팔라듐, 카드뮴 및 이들의 합금으로 이루어진 군에서 선택된 금속을 도금하여 별도의 패드를 형성시켜야 한다.
그러나, 이와 같이 별도의 패드를 형성하기 위해서는 상기와 같은 도금 과정을 거쳐야 하며, 이로 인한 제조 단가가 상승하는 문제가 있다.
이에 따라, 본 발명에 따른 실시 예에서는 상기와 같은 패드를 별도로 형성하지 않고, 상기 제 2 회로 패턴(190)을 형성하기 위한 금속층(120) 위에 상기 전자 소자(150)를 실장시키고, 상기 전자 소자(150)가 실장된 금속층(120)을 식각하여 제 2 회로 패턴(190)을 형성한다.
이를 위해서는 상기 금속층(120) 중 상기 전자 소자(150)가 실장될 영역과, 그 이외의 영역을 구분해야 하는데, 이는 상기와 같은 위치 패턴(125)을 이용하여 구현한다.
결론적으로, 상기 제 2 회로 패턴(190)은 일반적인 배선 역할뿐만 아니라, 상기 전자 소자(150)의 실장을 위한 패드 역할도 수행하게 된다.
상기와 같이, 위치 패턴을 이용하여 전자 소자를 실장하고, 상기 전자 소자가 실장된 금속층을 식각하여 회로 패턴을 형성함으로써, 전자 소자 실장을 위한 패드 형성 공정 및 에폭시 언더 도금 공정을 생략할 수 있어, 전체적인 제품 생산 단가를 낮출 수 있을 뿐 아니라, 신뢰성 높은 인쇄회로기판을 제공할 수 있다.
이하에서는 도 3 내지 도 11을 참조하여, 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.
도 3 내지 도 11은 본 발명의 실시 예에 따른 인쇄회로기판을 제조 공정을 나타내는 단면도이다.
먼저, 도 3과 같이, 인쇄회로기판(100) 제조에 기초가 될 절연 기판(110)을 준비한다.
상기 절연 기판(110)은 캐리어이며, 추후 전자 소자(150)를 매립시키기 위해 형성된다.
상기 절연 기판(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 기판(110)의 일면에는 제 1 금속층(120)이 형성된다. 상기 제 1 금속층(120)은 추후 제 2 회로 패턴(190)을 형성하기 위해 사용되지만, 그 이전에 전자 소자(150)의 실장을 위해 사용된다.
상기 제 1 금속층(120)은 상기 절연 기판(110)에 비전해 도금을 하여 형성할 수 있으며, 이와 달리 CCL(copper clad laminate)를 사용할 수 있다
상기 제 1 금속층(120)을 비전해 도금하여 형성하는 경우, 상기 절연 기판(110)의 상면에 조도를 부여하여 도금이 원활이 수행되도록 할 수 있다.
또한, 상기 절연 기판(110)과 제 1 금속층(120) 사이에 발포 수지(도시하지 않음)를 개재하여 상기 절연 기판(110) 위에 제 1 금속층(120)을 형성할 수도 있다. 이는 이후 공정에서 상기 발포 수지를 이용하여 상기 절연 기판(110)을 보다 용이하게 제거할 수 있도록 하기 위함이다.
다음으로, 도 4와 같이 상기 절연 기판(110) 위에 형성된 제 1 금속층(120)을 식각하여 상기 제 1 금속층(120) 상에 위치 패턴(125)을 형성한다.
도 5는 본 발명의 실시 예에 의해 형성되는 위치 패턴을 설명하기 위한 도면이다.
도 5를 참조하면, 상기 제 1 금속층(120)에는 실장될 전자 소자(150)의 수에 대응되게 상기 위치 패턴(125)이 형성된다. 이때, 상기 위치 패턴(125)은 하나의 전자 소자(150)에 대응하여 복수 개 형성된다.
일반적으로, 상기 전자 소자(150) 장착은 전자 소자(150)의 우측 끝단과, 좌측 끝단에 솔더 크림을 도포하여 실장되기 때문에, 상기 솔더 크림이 도포될 우측 끝단과 좌측 끝단을 나타내는 한 쌍의 위치 패턴이 하나의 전자 소자(150) 장착을 위해 형성될 수 있다.
또한, 도 5에는 상기 위치 패턴(125)이 사각형 형상으로 형성된다고 도시하였지만, 이는 본 발명의 일 실시 예에 불과할 뿐, 상기 위치 패턴(125)은 다양한 형상으로 형성될 수 있다. 예를 들어, 상기 위치 패턴(125)은 삼각형, 사각형, 원형, 타원형 및 다각형 중 어느 하나의 형상으로 형성될 수 있다.
상기와 같은 위치 패턴(125)이 형성됨으로써, 상기 제 1 금속층(120)은 솔더(140)가 형성될 영역(a)과 그 이외의(b) 영역은 분리 및 구분되어 진다.
결론적으로, 상기 제 1 금속층(120)에서 상기 전자 소자(150)를 실장할 영역 주변을 식각하여 상기 위치 패턴(125)을 형성함으로써, 상기 제 1 금속층(120) 중 상기 전자 소자(150)가 장착될 영역을 표시한다.
다음으로, 도 6과 같이 상기 제 1 금속층(120) 위에 마스크(130)를 형성한다. 이때, 상기 마스크(130)에는 솔더(140) 형성 영역의 대응 위치에 개구부(135)가 형성되어 있다.
다시 말해서, 상기 제 1 금속층(120) 중 상기 도 5에 도시된 a 영역 위에는 상기 마스크(130)의 개구부(135)가 형성되어 있다.
상기 위치 패턴(125)은 상기 솔더(140) 형성 영역을 표시할 뿐 아니라, 이를 위한 상기 마스크(130)의 개구부(135) 위치를 표시한다.
다음으로, 도 7과 같이 상기 형성된 마스크(130)의 개구부(135)를 통해 상기 제 1 금속층(120) 위에 솔더(140)를 형성한다.
다시 말해서, 상기 마스크(130) 위에 솔더 크림을 도포하고, 상기 스퀴지를 이용하여 상기 도포된 솔더 크림이 상기 개구부(135) 내에 안착되도록 한다.
이때, 상기 솔더 크림은 전자 소자를 부착하기 위한 전도성 페이스트로, 솔더 페이스트일 수 있으며, 금속 파우더를 포함하여 전도성을 확보할 수 있다.
상기 솔더(140)는 저융점 솔더, 고융점 솔더, 합금 입자로 구성된 솔더, 수지가 포함된 솔더 및 이들의 조합에 의해 이루어진 군에서 선택되는 적어도 하나의 솔더 크림일 수 있다.
또한, 상기 솔더(140)는 상기 형성된 위치 패턴(125)에 의해 상기 제 2 금속층(120) 중 a 영역에만 선택적으로 형성될 수 있다.
즉, 상기 형성된 위치 패턴(125)에 의해 상기 솔더(140)가 형성될 영역을 제외한 나머지 영역은 하부에 형성된 절연 기판(110)이 노출되어 있기 때문에, 상기 솔더(140)는 상기 a 영역에만 형성되고, b 영역으로는 형성되지 않는다.
다음으로, 도 8과 같이 상기 형성된 솔더(14)를 이용하여 상기 제 1 금속층(120) 위에 전자 소자(150)를 실장한다.
이때, 상기 전자 소자(150)가 상기 솔더(140) 위에 안착됨으로써, 상기 솔더(140)는 상기 전자 소자(150)의 측벽으로부터 연장되어 상기 전자 소자(150)를 감싸는 형태가 된다.
또한, 상기 전자 소자(150)의 실장 위치를 나타내기 위해 형성된 위치 패턴(125)은 상기 전자 소자(150)가 안착됨에 상기 솔더(140)에 의해 매립된다.
또한, 상기 전자 소자(150)를 실장한 후 리플로우 처리를 한다. 이때, 상기 전자 소자(150) 주변 영역으로 리플로우를 하더라도 상기 위치 패턴(125)에 의해 상기 하부에 형성된 절연 기판(110)이 노출되어 있으므로, 상기 솔더(140)는 상기 a 영역을 제외한 다른 제 1 금속층(120)으로 넘어가지 않으면서, 상기 전자 소자(150)만을 선택적으로 감쌀 수 있게 된다.
상기 전자 소자(150)가 매립되면, 절연층(160)에 상기 전자 소자(150)를 매립한다. 예를 들어, 반경화 상태의 절연층(160)에 전자 소자(150)를 매립시키는 공정으로, 이후 경화 공정을 통해 반경화 상태의 절연층(160)을 경화시킬 수 있다.
보다 구체적으로, 상기 절연 기판(110) 위에 실장된 전자 소자(150)가 매립되도록 상기 제 1 금속층(120) 위에 상기 절연층(160)을 적층함으로써 수행될 수 있다. 즉, 상기 실장된 전자 소자(150)를 커버되도록 상기 절연층(160)을 상기 제 금속층(120) 위에 적층하는 것이다.
또한, 상기 절연층(160) 위에는 제 2 금속층(170)이 형성되어 있다. 상기 제 2 금속층(170)은 상기 절연층(160)에 비전해 도금을 수행하여 형성할 수 있다.
다음으로, 도 9와 같이 절연 기판(110)을 제거한다. 즉, 상기 제 1 금속층(120)이 형성된 상태에서 전술한 공정들이 수행되므로, 비아홀(175)을 형성하기 위해서는 상기 절연 기판(110)을 제거해야 한다.
이때, 상기 설명한 바와 같이 제 1 금속층(120)과 절연 기판(110) 사이에 발포 수지(도시하지 않음)를 개재함으로써, 상기 발포 수지를 이용하여 보다 용이하게 상기 절연 기판(110)을 제거할 수 있도록 한다.
다음으로, 도 10과 같이 상기 제 1 금속층(120)과 제 2 금속층(170)을 전기적으로 연결하는 비아홀(175)을 형성한다.
보다 구체적으로는, 추후 상기 제 1 금속층(120)에 의해 형성되는 하부 회로 패턴과, 상기 제2 금속층(170)에 의해 형성된 상부 회로 패턴을 전기적으로 연결하기 위한 비아홀(175)을 형성한다.
상기 비아홀(175)을 형성하는 공정은 물리적인 드릴 공정으로 수행할 수 있으며, 이와 달리 레이저를 사용하여 형성할 수 있다. 레이저를 사용하여 비아홀(175)을 형성하는 경우, YAG 레이저 또는 CO2 레이저를 사용하여 제 1 금속층, 제 2 금속층 및 절연층(160)을 각각 개방할 수 있다.
다음으로, 도 11과 같이 상기 형성된 비아홀(175)의 측벽에 도금층(실질적으로 제 1 금속층 및 제 2 금속층과 동일하여 별도의 부호를 부여하지 않았음)을 형성하여, 절연층(160) 위에 형성된 제 2 금속층(170)과 아래에 형성된 제 1 금속층(120) 사이를 전기적으로 연결한다.
상기 도금층은 상기 비아홀(175)의 측벽에까지 확장되어 형성되며, 상기 전해 도금을 원활히 수행하도록 상기 도금 전에 상기 절연층(160)의 스미어를 제거하기 위한 디스미어 공정을 수행할 수 있다.
다음으로, 도 12와 같이 상기 제 2 금속층(170)을 이용하여 제 1 회로 패턴(180)을 형성하고, 상기 제 1 금속층(120)을 이용하여 제 2 회로 패턴(190)을 형성한다.
상기 제 2 회로 패턴(180)은 상기 제 2 금속층(170) 및 제 1 금속층(120)의 일부를 식각하여 제거함으로써, 상기 형성되는 비아홀(175)과 전기적으로 연결되도록 형성할 수 있다.
또한, 일반적인 상기 제 2 회로 패턴(180)은 상기 제 1금속층(120)에 의해 형성되지만, 상기 전자 소자(150)가 실장된 위치에 존재하는 제 2 회로 패턴(180)은 상기 제 1 금속층(120) 이외에도 상기 위치 패턴(125)을 매립하는 솔더(140)에 의해 형성된다.
이와 같이 본 발명에 따른 실시 예에 의하면, 전자 소자 실장을 위한 패드 형성 공정 및 에폭시 언더 도금 공정을 생략함으로써, 전체적인 제품 생산 단가를 낮출 수 있을 뿐 아니라, 신뢰성 높은 인쇄회로기판을 제공할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 인쇄회로기판
140: 솔더
150: 전자소자
180: 제 1 회로 패턴
190: 제 2 회로 패턴

Claims (16)

  1. 회로 패턴;
    상기 회로 패턴 위에 실장되는 전자 소자;
    상기 회로 패턴과 전자 소자 사이에 형성되며, 상기 회로 패턴과 전자 소자를 전기적으로 연결하는 솔더; 및
    상기 실장된 전자 소자를 매립하는 절연층을 포함하며,
    상기 회로 패턴 내에는 상기 전자 소자의 실장 위치에 대응되는 영역에 형성된 위치 패턴을 포함하며,
    상기 솔더는 상기 회로 패턴 내에 포함된 위치 패턴 위에 형성되고, 상기 전자 소자의 부착에 의해 상기 위치 패턴을 매립하는 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 회로 패턴은 상기 전자 소자의 실장을 위한 패드로 사용되는 인쇄회로기판.
  3. 삭제
  4. 제 1항에 있어서,
    상기 위치 패턴은 상기 전자 소자의 양 끝단에 대응되어 복수 개 형성되는 인쇄회로기판.
  5. 삭제
  6. 제 1항에 있어서,
    상기 위치 패턴은 원형, 타원형, 삼각형, 사각형 및 다각형 형상 중 어느 하나의 형상을 갖는 인쇄회로기판.
  7. 삭제
  8. 제 1항에 있어서,
    상기 회로 패턴은 구리를 포함하는 합금으로 형성되는 인쇄회로기판.
  9. 금속층이 형성된 절연 기판을 준비하는 단계;
    상기 절연 기판 위에 형성된 금속층을 식각하여 위치 패턴을 형성하는 단계;
    상기 형성된 위치 패턴 위에 솔더 크림을 도포하는 단계;
    상기 도포된 솔더 크림을 이용하여 상기 위치 패턴 위에 전자 소자를 실장하는 단계;
    상기 절연 기판 위에 상기 전자 소자를 매립하는 절연층을 형성하는 단계; 및
    상기 금속층을 식각하여 회로 패턴을 형성하는 단계를 포함하며,
    상기 회로 패턴 내에는 상기 전자 소자의 실장 위치를 표시하기 위한 위치 패턴이 형성되고, 상기 위치 패턴은 상기 전자 소자의 실장에 의해 상기 솔더 크림으로 매립되는 인쇄회로기판의 제조 방법.
  10. 제 9항에 있어서,
    상기 위치 패턴을 형성하는 단계는
    상기 전자 소자의 실장 위치에 대응하여 복수 개의 위치 패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  11. 제 9항에 있어서,
    상기 위치 패턴은 원형, 타원형, 삼각형, 사각형 및 다각형 형상 중 어느 하나의 형상을 갖는 인쇄회로기판의 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 9항에 있어서,
    상기 실장되는 전자 소자는 수동 소자를 포함하는 인쇄회로기판의 제조 방법.
  16. 제 9항에 있어서,
    상기 솔더 크림을 도포하는 단계는
    저융점 솔더, 고융점 솔더, 합금 입자로 구성된 솔더, 수지가 포함된 솔더 및 이들의 조합에 의해 이루어진 군에서 선택된 어느 하나의 솔더 크림을 도포하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조 방법.
KR1020100134544A 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법 KR101154742B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100134544A KR101154742B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100134544A KR101154742B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR101154742B1 true KR101154742B1 (ko) 2012-06-08

Family

ID=46688844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100134544A KR101154742B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101154742B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156669A (ja) 2004-11-29 2006-06-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156669A (ja) 2004-11-29 2006-06-15 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法

Similar Documents

Publication Publication Date Title
KR101283821B1 (ko) 인쇄회로기판의 제조 방법
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20160002069A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20170037331A (ko) 인쇄회로기판 및 그 제조방법
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
KR101219905B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2013540368A (ja) 印刷回路基板及びその製造方法
KR101231286B1 (ko) 부품 내장형 인쇄회로기판 및 그 제조 방법
KR101300318B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101154739B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154742B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101305570B1 (ko) 인쇄회로기판의 제조 방법
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101199167B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231522B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101173416B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154588B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR102191573B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
US20220248530A1 (en) Wiring substrate
KR101189330B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101241699B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120034530A (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee