KR101154588B1

KR101154588B1 - 인쇄회로기판 및 이의 제조 방법

Info

Publication number: KR101154588B1
Application number: KR1020100108914A
Authority: KR
Inventors: 김지수
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-11-03
Filing date: 2010-11-03
Publication date: 2012-06-08
Also published as: KR20120047182A

Abstract

본 발명의 실시 예에 따른 인쇄회로기판은 제 1 절연층; 상기 제 1 절연층 위에 형성된 제 1 회로 패턴; 상기 제 1 절연층 위에 상기 제 1 회로 패턴을 가로지르며 형성되고, 상기 제 1 회로 패턴과 교차되는 지점이 단선된 제 2 회로 패턴; 상기 교차되는 지점의 제 1 및 2 회로 패턴과 접촉하는 제 2 절연층; 상기 제 2 절연층 위에 형성되는 도전층; 상기 제 2 회로 패턴 위에 형성되며, 상기 제 2 회로패턴이 양 단선 부분과 상기 도전층을 전기적으로 연결하는 전도성 접합부; 및 상기 제 1 절연층 위에 형성되며, 상기 제 1 회로 패턴, 제 2 회로 패턴, 제 2 절연층, 도전층 및 전도성 접합부를 매립하는 제 3 절연층을 포함한다.

Description

인쇄회로기판 및 이의 제조 방법{The printed circuit board and the method for manufacturing the same}

본 발명은 인쇄회로기판 및 이의 제조 방법에 관한 것이다.

최근, 경박 단소화 추세에 따라 인쇄회로기판은 점점 얇게 제작되고 있다.

상기 인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.

상기와 같은 인쇄회로기판의 회로 설계 시, 한 층에 두 개 이상의 회로가 교차하게 되면, 쇼트 등의 불량이 발생하므로, 동일한 층에서의 회로는 모두 절연되도록 설계된다.

도 1 및 도 2는 종래 기술에 따른 인쇄회로기판을 나타낸 단면도이다.

도 1 및 2에 도시된 바와 같이, 종래 기술에 따른 인쇄회로기판(1)은 유리 또는 합성 수지 등으로 형성된 절연 기판에 도전성 물질을 이용하여 회로 패턴(11a)(11b)를 형성하고, 상기 회로 패턴(11a)(11b) 위에 절연막(12)을 도포한 후 소자 등의 부품 실장 영역에는 레이저 등으로 상기 절연막(12)을 제거하여 동박이 드러난 솔더 랜드(13)를 형성한다.

이후, 인쇄회로기판(1)에 집적회로 소자 등의 부품을 부착한 다음 납땜 등의 방법을 이용하여 부품과 기판을 연결하면, 실장된 부품의 전기적 연결이 이루어진다.

이와 같은, 인쇄회로기판(1)은 한쪽 면만 도체 회로를 구성한 단면 인쇄회로기판(SINGLE-SIDE PRINTED CIRCUIT BOARD)과, 양쪽 면에 도체 회로를 구성한 양면 인쇄회로기판(DOUBLE(BOTH)-SIDE PRINTED CIRCUIT BOARD) 및 인쇄회로기판을 다수 층 적층시켜 연결한 다층 인쇄회로기판 등으로 대별된다.

단면 인쇄회로기판은 제작이 용이하고 그 제작 비용도 저렴하나, 집적회로 소자를 순차적으로 연결할 수 있도록 회로 패턴을 형성할 수 없는 경우 회로패턴이 서로 교차되는 영역이 발생하게 된다.

상기 회로 패턴이 서로 교차되는 영역에 있어서, 전기적 단선 없이 회로 패턴이 각각 형성되어야 하기 때문에 그 공정상의 문제로 인하여 인쇄회로기판을 양면으로 사용하거나 또는 다층으로 적층시켜 사용하기도 하지만, 단면 설계 시 전자기기의 구성이 점점 더 복잡해짐에 따라 회로패턴이 교차되는 영역이 발생될 수밖에 없다.

도 1과 같은 회로 패턴의 교차 영역은, 일 측 회로패턴(11a)을 가로지르는 타 측 회로패턴(11b)을 상기 일 측 회로패턴 양측에서 단선시켜, 그 선단의 동박을 노출시킴으로써 솔더 랜드(13)를 형성하고 상기 솔더 랜드 부분들 상에 절연 기판을 관통하는 점퍼 가이드 홈(14)을 각각 형성한다.

이 후, 상기 점퍼 가이드 홈(14)을 통해, 도 2와 같이, 점퍼(Jumper)(15)를 삽입한 후 그 단부들을 솔더 랜드상에 솔더링함으로써 타 측 회로패턴(11b)을 일 측 회로패턴과의 쇼트 없이 전기적으로 연결한다.

그러나, 상기와 같은 종래 기술에 따른 인쇄회로기판은 점퍼를 사용하여 교차되는 회로패턴을 연결하는 방법에 있어서, 각각의 점퍼를 ㄷ자형으로 포밍하여야 하기 때문에 작업 공수가 증가하며, 점퍼 와이어의 직경이 굵고 절곡된 선단의 길이가 길기 때문에 인쇄회로기판상의 솔더링부가 크게 형성되어 인쇄회로기판의 부피가 커지므로 이를 소형화된 전자제품에 적용할 수 없게 되며, 이러한 문제점을 개선하기 위하여 점퍼를 부품 설치 면에 설치하게 되면, 전자 부품이 설치되는 부품 설치 면의 설치 공간이 한정되어 있기 때문에 점퍼설치가 용이하지 않다.

실시 예는 인쇄회로기판 및 그 제조 방법을 제공한다.

실시 예는 동일한 층에 존재하는 교차 회로를 효율적으로 구현할 수 있도록 한 인쇄회로기판 및 그 제조 방법을 제공한다.

또한, 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법은 제 1 절연층 위에 제 1 회로 패턴을 형성하는 단계; 상기 제 1 절연층 위에 상기 제 1 회로 패턴과 교차되는 위치가 단선된 제 2 회로 패턴을 형성하는 단계; 상기 단선된 제 2 회로 패턴과 접촉하며, 상기 제 2 회로 패턴과 교차되는 지점의 제 1 회로 패턴과 접촉하는 제 2 절연층을 형성하는 단계; 상기 단선된 제 2 회로 패턴의 양 단에 전도성 접합 크림을 도포하는 단계; 상기 도포된 전도성 접합 크림 위에 제 2 절연층 및 도전층으로 구성되는 연결부를 형성하여 상기 단선된 제 2 회로 패턴을 연결하는 단계; 및 상기 제 1 절연층 위에 상기 제 1, 2 회로 패턴 및 연결부를 매립하는 제 3 절연층을 형성하는 단계를 포함하여 이루어진다.

본 발명에 따른 실시 예에 의하면, 동일한 층에서의 용이한 교차 회로 설계가 가능하기 때문에 보다 높은 밀도의 회로를 구현할 수 있으며, 기판의 면적 및 두께를 감소시킬 수 있기 때문에 기판의 소형화 및 슬림화를 구현할 수 있는 효과가 있다.

도 1은 종래 기술에 따른 인쇄회로기판의 교차된 회로 패턴을 나타내는 평면도이다.
도 2는 점퍼가 설치된 도 1의 단면도이다.
도 3은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 4는 도 3에 나타낸 연결부를 나타낸 단면도이다.
도 5 내지 도 13은 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

도 3은 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.

도 3을 참고하면, 본 발명에 따른 인쇄회로기판(100)은 제 1 절연층(101), 상기 제 1 절연층(101) 위에 형성된 제 1 회로 패턴(103) 및 제 2 회로 패턴(104), 상기 제 2 회로 패턴(104) 위에 형성된 전도성 접합부(107), 상기 제 2 회로 패턴(104) 위에 형성되며, 상기 전도성 접합부(107)에 의해 제 2 회로 패턴과 전기적으로 연결되는 연결부(108), 상기 형성된 제 1 회로 패턴(103), 제 2 회로 패턴(104) 및 연결부(108)를 매립하는 제 3 절연층(111) 및 상기 제 3 절연층(111) 위에 형성되는 도금층(112)을 포함한다.

상기 제 1 절연층(101)은 상기 인쇄회로기판(100) 위에 형성되는 회로 패턴을 보호하는 절연층으로써, 열경화성 또는 열 가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있고, 이와 달리 폴리 이미드계 수지를 포함할 수 있다.

보다 바람직하게, 상기 제 1 절연층(101)은 상하면에 금속층이 형성된 절연기판일 수 있다. 즉, 상기 절연 기판은 절연층을 중심으로 양면에 동이 입혀진 양면 동입힘 적층판일 수 있다. 또한, 상기 제 1 절연층(101)은 상/하면 중 어느 하나의 면에만 동이 입혀진 동입힘 적층판일 수도 있다.

상기 제 1 절연층(101)은 인쇄회로기판(100)의 기초부재로서의 기능을 제공하고, 상기 제 1 절연층(101)의 적어도 일면에는 도전성 물질, 예를 들어 구리(copper)로 형성되는 박막 형태의 필름이 형성될 수 있다.

상기 제 1 절연층(101)의 위에는 도전성 물질, 예를 들어 구리(copper)를 이용하여 형성한 복수의 회로 패턴이 형성되어 있다.

이때, 상기 복수의 회로 패턴은 제 1 회로 패턴(103) 및 제 2 회로 패턴(104)을 포함하며, 상기 각각의 회로 패턴(103)(104)은 동일한 층에 형성된다.

상기 제 1 회로 패턴(103) 및 제 2 회로 패턴(104)은 전기전도도가 높고, 저항이 낮은 물질로 형성되며, 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있는데, 예를 들어 씨드층인 금속 씨드층 위에 도금함으로써 형성할 수도 있다.

이때, 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104)은 서로 특정 지점에서 교차되는 교차 회로 패턴이다.

다시 말해서, 상기 제 1 회로 패턴(103)이 형성되고, 상기 제 2 회로패턴(104)은 상기 제 1 회로 패턴(103)을 가로지르고, 그 이웃한 위치에서 단선되어 있다. 즉, 상기 제 2 회로 패턴(104)은 상기 제 1 회로 패턴(103)을 가로지르기 때문에, 상기 제 1 회로 패턴(103)과의 접속에 의한 쇼트를 방지하기 위해 상기 제 1 회로 패턴(103)과 교차되는 지점에서 단선된다.

제 2 회로 패턴(104) 위에는 상기 단선 부분을 서로 전기적으로 연결해주는 기능을 수행하는 연결부(108)를 형성하기 위한 전도성 접합부(107)가 형성된다.

보다 바람직하게, 상기 전도성 접합부(107)는 상기 연결부(108)이 형성됨으로써, 상기 연결부(108)의 측면으로 확장되어 형성되는 솔더 필렛이다.

상기 전도성 접합부(107)는 전도성 페이스트로 솔더에 의해 형성될 수 있으며, 상기 솔더에는 저융점 솔더, 고융점 솔더, 합금 입자로 구성된 솔더, 수지가 포함된 솔더 및 이들의 조합에 의해 이루어진 군 중 어느 하나일 수 있다.

상기와 같은 전도성 접합부(107)가 상기 제 2 회로 패턴(104) 위에 도포되면, 상기 도포된 전도성 접합부(107) 위에 상기 연결부(108)가 안착됨으로써, 상기 연결부(108)의 측면방향으로 증착된 솔더 필렛이 형성되며, 상기 솔더 필렛은 상기 연결부(108)와 상기 제 2 회로 패턴(104)을 전기적으로 연결한다.

이때, 상기 전도성 접합부(107)는 상기 단선된 제 2 회로 패턴(104)의 양 끝단에 각각 형성되어, 상기 단선된 제 2 회로 패턴(104)이 상기 연결부(108)에 의해 전기적으로 연결되도록 한다.

연결부(108)는 상기 제 1 회로패턴(103) 또는 제 2 회로 패턴(104)의 교차 지점, 다시 말해서, 상기 제 2 회로 패턴(104)의 단선 위치에 형성되어, 상기 제 2 회로 패턴(104)의 단선 부분을 전기적으로 연결해주는 점퍼(jumper) 기능을 수행한다.

즉, 상기 연결부(108)는 상기 단선된 제 2 회로 패턴(104)의 좌측 끝단에 일단이 접속되고, 상기 단선된 제 2 회로 패턴(104)의 우측 끝단에 일단이 접속된다.

이때, 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104)은 동일 층에 형성되어 있기 때문에, 상기 연결부(108)가 상기 제 2 회로 패턴(104) 위에 형성되는 경우, 상기 연결부(108)는 상기 제 1 회로 패턴(103)과도 접속하게 된다. 또한, 상기 연결부(108)가 상기 제 1 회로 패턴(103)과 접속하게 되면, 쇼트가 발생하기 때문에, 상기 연결부(108)는 상기 제 1 회로패턴(103)과 전기적으로 연결되지 않음과 동시에 상기 제 2 회로 패턴(104)과 전기적으로 연결된다.

도 4는 본 발명의 실시 예에 따른 연결부를 나타낸 단면도이다.

도 4를 참조하면, 상기 연결부(108)는 상기 제 2 회로 패턴(104)의 단선 부분만을 전기적으로 연결하기 위하여, 제 2 절연층(109) 및 도전층(110)을 포함하여 구성된다.

상기 제 2 절연층(109)은 상기 제 1 회로 패턴(103) 또는 제 2 회로 패턴(104) 위에 형성되어, 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104) 사이를 절연한다.

상기 도전층(110)은 상기 제 2 절연층(109) 위에 형성되며, 상기 전도성 접합부(107)에 의해 상기 제 2 회로 패턴(104)의 단선 부분과 전기적으로 연결된다.

상기 도전층(110)은 니켈, 알루미늄, 구리, 금, 은, 로듐, 팔라듐, 카드뮴 또는 이들의 합금으로 이루어진 군에서 선택된 도전성 재질에 의해 형성된다.

즉, 상기 도전층(110)에 의해 상기 제 1 회로 패턴(103)과 교차되는 부분이 단선된 제 2 회로패턴(104)은 전기적으로 연결된다. 또한, 상기 도전층(110)은 상기 하면에 형성된 제 2 절연층(109)에 의해 상기 제 1 회로 패턴(103)과는 연결되지 않은 상태에서 상기 제 2 회로 패턴(104)과 연결되기 때문에, 상기 연결부(108) 형성에 의해 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104) 사이의 쇼트 발생을 방지할 수 있다.

이때, 상기 연결부(108)의 전체 두께는 추후 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104)을 매립하는 제 3 절연층(111)의 두께보다 작아야 한다.

일반적으로, 상기 제 3 절연층(111)은 20㎛의 두께를 갖고 형성되기 때문에, 상기 연결부(108)는 상기 제 3 절연층(111) 보다 작은 20㎛ 미만의 두께를 갖고 형성되도록 한다.

또한, 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104)이 효율적으로 절연되도록 하기 위하여 상기 제 2 절연층(109)은 10㎛ 정도의 두께를 갖도록 형성함이 바람직하다. 상기 제 2 절연층(109)이 10㎛ 두께로 형성되는 경우, 상기 전체 연결부(108)가 20㎛ 미만으로 형성되어야 하기 때문에, 상기 도전층(110)은 상기 제 2 절연층(109)보다 작은 두께로 형성되도록 한다.

결론적으로, 상기 연결부(108)는 20㎛ 미만의 두께를 갖도록 되도록 형성하고, 제 2 절연층(109)은 10㎛미만의 두께를 갖도록 형성하며, 상기 도전층(110)은 상기 제 2 절연층(109)보다 작은 두께를 갖도록 형성한다.

상기 연결부(108) 위에는 상기 제 1 회로 패턴(103), 제 2 회로 패턴(104) 및 연결부(108)를 매립하는 제 3 절연층(111)이 형성된다.

상기 제 3 절연층(111)은 유리 섬유(Glass Fiber) 또는 필러(Filler)를 포함하는 수지재로 형성될 수 있다. 예를 들어, 상기 수지재에는 에폭시 수지 및 페놀 수지 등이 포함될 수 있다.

또한, 상기 제 3 절연층(111)은 일정한 탄성도를 가지며, 상기 탄성도는 상기 제 3 절연층(111) 내에 포함된 유리 섬유 또는 필러의 함량, 수지 점도 및 수지 종류에 의해 결정된다. 이때, 상기 제 3 절연층(111)은 인쇄회로기판(100)의 휨 발생에 연동할 수 있는 정도의 탄성도로 형성되어, 상기 휨 발생에 의해 상기 제 2 회로 패턴(104) 위에 형성된 연결부(108)의 크랙 발생 등을 방지할 수 있도록 한다.

이와 같이, 본 발명의 실시 예에 따른 인쇄회로기판(100)은 제 1 회로 패턴(103), 상기 제 1 회로 패턴과 교차하며, 교차 지점이 단선된 제 2 회로 패턴(104)과, 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104)을 절연시키면서 상기 제 2 회로 패턴(104)의 단선 부분을 전기적으로 연결하는 연결부(108)를 이용하여 동일 층 내에서의 교차 회로를 구현한다.

이에 따라, 본 발명에 따른 인쇄회로기판은 동일한 층에서의 용이한 교차 회로 설계가 가능하기 때문에 보다 높은 밀도의 회로를 구현할 수 있으며, 기판의 면적 및 두께를 감소시킬 수 있기 때문에 기판의 소형화 및 슬림화를 구현할 수 있다.

도 5 내지 도 13은 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.

먼저, 도 5와 같이, 인쇄회로기판(100) 제조에 기초가 제 1 절연층(101)을 준비한다. 상기 제 1 절연층(101)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

이때, 상기 제 1 절연층(101)의 일면에는 동박층(102)이 형성된다. 상기 동박층(2)은 추후 제 1 회로 패턴(103) 및 제 2 회로 패턴(104)을 형성하기 위해 사용된다.

상기 동박층(102)은 상기 제 1 절연층(101)에 비전해 도금을 하여 형성한 도금층일 수 있으며, 이와 달리 CCL(copper clad laminate)를 사용할 수 있다

상기 동박층(102)을 비전해 도금하여 형성하는 경우, 상기 제 1 절연층(101)의 상면에 조도를 부여하여 도금이 원활이 수행되도록 할 수 있다.

또한, 상기 제 1 절연층(101)과 동박층(102) 사이에 발포 수지(도시하지 않음)를 개재하여 상기 제 1 절연층(101) 위에 상기 동박층(102)을 형성할 수도 있다. 이는 이후 공정에서 상기 발포 수지를 이용하여 상기 제 1 절연층(101)을 보다 용이하게 제거할 수 있도록 하기 위함이다.

다음으로, 도 6과 같이 상기 제 1 절연층(101) 위에 형성된 동박층(102)을 에칭하여 제 1 회로 패턴(103) 및 제 2 회로 패턴(104)을 형성한다.

상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104)은 드라이 필름 적층, 노광, 현상, 에칭(혹은 도금), 박리 순의 공정을 거쳐 형성할 수 있다.

이때, 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104)은 서로 교차되는 회로 패턴이며, 이에 따라 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104) 중 적어도 하나의 회로 패턴에 대해 상기 교차되는 지점을 단절시킨다.

즉, 도 7에 도시된 바와 같이, 상기 제 1 회로 패턴(103)은 단선된 부분 없이 모두 연결되어 있으며, 상기 제 2 회로 패턴(104)은 상기 1 회로 패턴(103)과의 교차 지점이 단선되었다. 이때, 도면상에는 상기 제 2 회로 패턴(104)이 단선되었지만, 이는 본 발명의 일 실시 예에 불과할 뿐, 상기 제 2 회로 패턴(104)은 단선된 부분 없이 모두 연결하고, 상기 제 1 회로 패턴(103)에 대해 상기 제 2 회로 패턴(104)과 교차되는 지점을 단선시킬 수도 있을 것이다.

다음으로, 도 8과 같이, 상기 단선된 제 2 회로 패턴(104) 위에 메탈 마스크(105)를 위치시킨다. 상기 메탈 마스크(105)는 상기 제 2 회로 패턴(104) 위에 전도성 접합 크림을 도포하기 위하여 복수의 개구부(106)를 가진다.

이때, 상기 개구부(106)는 상기 제 2 회로 패턴(104) 중 상기 전도성 접합 크림이 도포될 위치에 대응되게 형성된다. 즉, 상기 개구부(106)는 상기 단선된 제 2 회로 패턴(104)의 양 끝단에 각각 형성되는 것이 바람직하다.

다음으로, 도 9와 같이 상기 메탈 마스크(105)에 형성된 개구부(106)를 이용하여 제 2 회로 패턴(104)의 상면에 전도성 접합 크림(107)을 도포한다. 상기 전도성 접합 크림은 연결부(108)를 부착하기 위한 전도성 페이스트로, 솔더 페이스트일 수 있으며, 금속 파우더를 포함하여 전도성을 확보할 수 있다.

상기 전도성 접합 크림(107)은 저융점 솔더, 고융점 솔더, 합금 입자로 구성된 솔더, 수지가 포함된 솔더 및 이들의 조합에 의해 이루어진 군에서 선택되는 것이 바람직하다.

다음으로 도 10과 같이 상기 도포된 전도성 접합 크림(107) 위에 연결부(108)를 안착시킨다.

이때, 상기 연결부(108)는 제 2 절연층(109)과, 상기 제 2 절연층(109) 위에 형성된 도전층(110)을 포함한다.

상기 제 2 절연층(109)은 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104) 사이즐 절연시키기 위해 형성되며, 상기 도전층(110)은 상기 제 2 회로 패턴(104)의 단선 부분을 전기적으로 연결하기 위해 형성된다.

즉, 상기 제 2 절연층(109)이 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104) 위에 형성됨으로써, 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104)은 절연된다. 그리고, 상기 제 2 절연층(109) 위에 상기 도전층(110)이 형성됨으로써, 상기 제 2 회로 패턴(104)의 단선 부분이 전기적으로 연결될 수 있다.

즉 도 11과 같이, 상기 제 2 회로 패턴(104) 위에 도포된 전도성 접합 크림(107) 위에 상기 연결부(108)가 안착됨으로써, 상기 연결부(108)의 측벽으로부터 연장되어 상기 연결부(108)를 감싸는 형태로 솔더 필렛이 형성된다.

이때, 상기 솔더 필렛은 도전성 페이스트로 형성되기 때문에, 상기 형성된 솔더 필렛이 의하여 상기 제 2 회로 패턴(104)과 상기 도전층(110)이 서로 전기적으로 연결될 수 있다.

다음으로 도 12와 같이, 상기 제 1 회로 패턴(103), 제 2 회로 패턴(104) 및 연결부(108)를 매립하는 제 3 절연층(111)을 형성한다.

예를 들어, 반경화 상태의 제 3 절연층(111)에 상기 회로 패턴 및 연결부(108)를 매립시키는 공정으로, 이후 경화 공정을 통해 반경화 상태의 제 3 절연층을 경화시킬 수 있다.

보다 구체적으로, 상기 제 1 절연층(101) 위에 형성된 제 1 회로 패턴(103), 제 2 회로 패턴(104) 및 상기 장착된 연결부(108)가 매립되도록 상기 제 1 절연층(101) 위에 제 3 절연층(111)을 적층함으로써 수행될 수 있다. 즉, 상기 제 1 절연층(101) 상의 제 1 회로 패턴(103), 제 2 회로 패턴(104) 위에 상기 안착된 연결부(108)를 커버하도록 상기 제 3 절연층(111)을 적층하는 것이다.

이후, 도 13과 같이 상기 형성된 제 3 절연층(111) 위에 도금층(112)을 적층한다. 상기 도금층(112)은 상기 제 3 절연층(111)에 비전해 도금을 수행하여 형성될 수 있다.

상기와 같이 본 실시 예는 제 1 회로 패턴(103), 상기 제 1 회로 패턴과 교차하며, 교차 지점이 단선된 제 2 회로 패턴(104)과, 상기 제 1 회로 패턴(103)과 제 2 회로 패턴(104)을 절연시키면서 상기 제 2 회로 패턴(104)의 단선 부분을 전기적으로 연결하는 연결부(108)를 이용하여 동일 층 내에서의 교차 회로가 형성된 인쇄회로기판(100)을 구현한다.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

100: 인쇄회로기판
101: 제 1 절연층
103: 제 1 회로 패턴
104: 제 2 회로 패턴
107: 전도성 접합부
108: 연결부
111: 제 3 절연층
112: 도금층

Claims

제 1 절연층;
상기 제 1 절연층 위에 형성된 제 1 회로 패턴;
상기 제 1 절연층 위에 상기 제 1 회로 패턴을 가로지르며 형성되고, 상기 제 1 회로 패턴과 교차되는 지점이 단선된 제 2 회로 패턴;
상기 교차되는 지점의 제 1 및 2 회로 패턴과 접촉하는 제 2 절연층;
상기 제 2 절연층 위에 형성되는 도전층;
상기 제 2 회로 패턴 위에 형성되며, 상기 제 2 회로패턴이 양 단선 부분과 상기 도전층을 전기적으로 연결하는 전도성 접합부; 및
상기 제 1 절연층 위에 형성되며, 상기 제 1 회로 패턴, 제 2 회로 패턴, 제 2 절연층, 도전층 및 전도성 접합부를 매립하는 제 3 절연층을 포함하는 인쇄회로기판.
삭제
제 1항에 있어서,
상기 제 2 절연층은 상기 제 1 회로 패턴 및 제 2 회로 패턴 위에 형성되어, 상기 도전층과 제 1 회로 패턴 사이를 절연하는 인쇄회로기판.
제 1항에 있어서,
상기 도전층은 니켈, 알루미늄, 구리, 금, 은, 로듐, 팔라듐, 카드뮴 또는 이들의 합금으로 이루어진 군에서 선택된 금속으로 형성되는 것을 특징으로 하는 인쇄회로기판.
제 1항에 있어서,
상기 제 2 절연층 및 도전층의 총 두께는 20㎛ 미만을 충족하는 인쇄회로기판.
제 1항에 있어서,
상기 도전층은 상기 제 2 절연층보다 작은 두께로 형성되는 것을 특징으로 하는 인쇄회로기판.
삭제
제 1항에 있어서,
상기 전도성 접합부는 저융점 솔더, 고융점 솔더, 합금 입자로 구성된 솔더, 수지가 포함된 솔더 및 이들의 조합에 의해 이루어진 군에서 선택된 것을 특징으로 하는 인쇄회로기판.
제 1 절연층 위에 제 1 회로 패턴을 형성하는 단계;
상기 제 1 절연층 위에 상기 제 1 회로 패턴과 교차되는 위치가 단선된 제 2 회로 패턴을 형성하는 단계;
상기 단선된 제 2 회로 패턴과 접촉하며, 상기 제 2 회로 패턴과 교차되는 지점의 제 1 회로 패턴과 접촉하는 제 2 절연층을 형성하는 단계;
상기 단선된 제 2 회로 패턴의 양 단에 전도성 접합 크림을 도포하는 단계;
상기 도포된 전도성 접합 크림 위에 제 2 절연층 및 도전층으로 구성되는 연결부를 형성하여 상기 단선된 제 2 회로 패턴을 연결하는 단계; 및
상기 제 1 절연층 위에 상기 제 1, 2 회로 패턴 및 연결부를 매립하는 제 3 절연층을 형성하는 단계를 포함하여 이루어지는 인쇄회로기판의 제조 방법.
제 9항에 있어서,
상기 제 2 회로 패턴을 연결하는 단계는,
상기 교차되는 지점의 제 1 및 2 회로 패턴과 접촉하는 제 2 절연층, 상기 제 2 절연층 위에 형성되는 도전층 및 상기 도포된 전도성 접합 크림에 의해 형성되며, 상기 제 2 회로패턴의 양 단선 부분과 상기 도전층을 전기적으로 연결하는 전도성 접합부를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
제 10항에 있어서,
상기 도전층은 상기 제 1 절연층 위에 니켈, 알루미늄, 구리, 금, 은, 로듐, 팔라듐, 카드뮴 또는 이들의 합금으로 이루어진 군에서 선택된 금속을 도금하여 형성되는 인쇄회로기판의 제조 방법.
제 10항에 있어서,
상기 제 2 절연층과 도전층의 총 두께는 20㎛ 미만을 충족하는 인쇄회로기판의 제조 방법.
제 12항에 있어서,
상기 제 2 절연층은 10㎛미만을 충족하는 두께를 갖도록 형성되며,
상기 도전층은 상기 형성된 제 2 절연층보다 작은 두께를 갖도록 형성되는 인쇄회로기판의 제조 방법.
삭제
제 9항에 있어서,
상기 전도성 접합부는 저융점 솔더, 고융점 솔더, 합금 입자로 구성된 솔더, 수지가 포함된 솔더 및 이들의 조합에 의해 이루어진 군에서 선택되어 형성되는 인쇄회로기판의 제조 방법.