KR102191573B1 - 인쇄회로기판 및 이의 제조 방법 - Google Patents

Abstract

실시 예에 따른 인쇄회로기판의 제조 방법은 적어도 일면에 제 1 금속층이 형성된 지지 기판을 준비하는 단계; 상기 준비된 지지 기판의 제 1 금속층 위에 접착층을 형성하는 단계; 상기 접착층 위에 전자 소자를 부착하는 단계; 상기 접착층 위에 상기 전자 소자를 매립하는 절연층을 형성하는 단계; 및 상기 지지 기판을 제거하는 단계를 포함하며, 상기 접착층은, 비전도성 폴리머 필름으로 형성된다.
또한, 상기 접착층 형성 이전에, 상기 제 1 금속층을 선택적으로 제거하여 적어도 하나의 가이드 홈을 형성하는 단계가 더 포함된다.

Description

인쇄회로기판 및 이의 제조 방법{The method for manufacturing the printed circuit board}

실시 예는, 인쇄회로기판 및 이의 제조 방법에 관한 것이다.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.

최근에는 각 부품을 인쇄회로기판 내에 매립하여 실장하는 임베디드(embedded) 인쇄회로기판이 제공되고 있다.

도 1은 종래 기술에 따른 인쇄회로기판을 도시한 것이다.

도 1을 참조하면, 인쇄회로기판은 전자 소자(5)를 매립하는 제 1 절연층(1), 상기 제 1 절연층(1) 내에 매립되며 상기 전자 소자(5)와 연결되는 접착층(4), 상기 제 1 절연층(1)의 상부 및 하부에 각각 형성되는 제 2 절연층(2)과 제 3 절연층(3), 제 2 절연층(2) 위에 형성되는 제 1 회로 패턴(6), 제 3 절연층(3) 아래에 형성되는 제 2 회로 패턴(7), 상기 제 2 절연층(2) 위에 형성되는 제 1 보호층(8), 제 3 절연층(3) 아래에 형성되는 제 2 보호층(9), 그리고, 상기 제 3 절연층(3)을 관통하여 일면이 상기 전자 소자(5)의 연결 단자(11)와 연결되고 타면이 제 2 회로 패턴(7)과 연결되는 도전성 비아(10)를 포함한다.

상기와 같이 종래 기술에서는, 접착층(4)을 이용하여 전자 소자(5)를 부착시키고, 그에 따라 제 1 절연층(1) 내에 상기 접측층(4)에 부착된 전자 소자(5)를 매립하였다.

도 2 내지 5는 도 1에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 단면도이고, 도 6은 도 2 내지 5를 통해 제조된 인쇄회로기판에 발생하는 보이드 현상을 보여준다.

도 2를 참조하면, 먼저 지지 기판(14)을 준비한다. 지지 기판(14)은 절연 기판(12) 및 상기 절연 기판(12) 위에 형성된 금속층(13)을 포함한다.

그리고, 도 3을 참조하면 상기 준비된 지지 기판(14) 위에 접착층(4)을 형성한다. 이어서, 도 4 및 5를 참조하면, 상기 형성된 접착층(4) 위에 전자 소자(5)를 위치시키고, 그에 따라 상기 전자 소자(5)의 이동을 막기 휘애 상기 접착층(4)을 열경화 시킨다.

이때, 상기 접착층(4)은 비전도성 폴리머 레진이 이용된다. 그러나, 상기와 같은 비전도성 폴리머 레진은 상기와 같은 열경화 과정에서, 폴리머 레진의 유기 용매들이 기화되면서 레진 내부에 보이드(void)를 형성하고, 이는 인쇄회로기판의 신뢰성을 저하시키는 문제로 발생한다.

도 6을 참조하면, 상기와 같이 비전도성 폴리머 레진을 이용하여 전자 소자를 매립하게 되면, (a)도면의 A부분, 그리고 (b) 도면의 B 도면과 같은 보이드 영역이 존재하게 된다.

실시 예에서는 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공한다.

또한, 실시 예에서는, 전자 소자의 고정을 위해 비전도성 폴리머 필름을 사용하고, 상기 전자 소자의 고정에 사용된 비전도성 폴리머 필름이 하나의 절연층을 이루도록 한 인쇄회로기판 및 이의 제조 방법을 제공한다.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

실시 예에 따른 인쇄회로기판의 제조 방법은 적어도 일면에 제 1 금속층이 형성된 지지 기판을 준비하는 단계; 상기 준비된 지지 기판의 제 1 금속층 위에 접착층을 형성하는 단계; 상기 접착층 위에 전자 소자를 부착하는 단계; 상기 접착층 위에 상기 전자 소자를 매립하는 절연층을 형성하는 단계; 및 상기 지지 기판을 제거하는 단계를 포함하며, 상기 접착층은, 비전도성 폴리머 필름으로 형성된다.

또한, 상기 접착층 형성 이전에, 상기 제 1 금속층을 선택적으로 제거하여 적어도 하나의 가이드 홈을 형성하는 단계가 더 포함된다.

또한, 상기 절연층을 형성하는 단계는, 상기 전자 소자를 매립하는 제 1 절연층을 형성하는 단계를 포함하며, 상기 접착층은, 상기 제 1 절연층의 하부에 위치하여, 상기 제 1 절연층의 하부를 덮는 제 2 절연층이다.

또한, 상기 접착층은, 상기 제 1 금속층의 상면의 전 영역에 걸쳐 형성된다.

또한, 상기 접착층을 관통하는 관통 홀을 형성하고, 상기 형성된 관통 홀을 매립하는 도전성 비아와, 상기 가이드 홈을 매립하는 가이드 패턴을 형성하는 단계가 더 포함된다.

또한, 상기 제 1 금속층을 선택적으로 제거하여 제 1 회로 패턴을 형성하는 단계가 더 포함되며, 상기 제 1 회로 패턴의 일부는, 상기 가이드 패턴으로 형성된다.

또한, 상기 전자 소자를 부착하는 단계는, 상기 전자 소자에 형성된 연결 단자가 상기 접착층의 상면과 접촉하도록 상기 접착층 위에 상기 전자 소자를 부착하는 단계를 포함한다.

또한, 상기 전자 소자를 부착하는 단계는, 상기 전자 소자에 형성된 연결 단자가 상기 접착층 내에 매립되도록 상기 전자 소자를 부착하는 단계를 포함한다.

한편, 실시 예에 따른 인쇄회로기판은 제 1 절연층; 연결 단자가 형성되며, 상기 제 1 절연층 내에 매립되는 전자 소자; 상기 제 1 절연층 상부에 형성된 제 2 절연층; 및 상기 제 1 절연층 하부에 형성된 제 3 절연층을 포함하며, 상기 제 2 절연층 및 제 3 절연층 중 상기 전자 소자의 연결 단자와 접촉하는 절연층은, 비전도성 폴리머 필름으로 형성된다.

또한, 상기 전자 소자의 연결 단자와 접촉하는 절연층은, 상기 전자 소자의 부착 및 고정을 위한 접착층이다.

또한, 상기 전자 소자의 연결 단자와 접촉하는 절연층의 표면에 형성된 회로 패턴을 포함하며, 상기 회로 패턴의 일부는, 상기 전자 소자의 연결 단자 위치를 인식하기 위해 형성된 가이드 홈을 매립한 가이드 패턴으로 형성된다.

또한, 상기 전자 소자의 연결 단자와 접촉하는 절연층을 관통하며 형성되고, 일단이 상기 연결 단자와 접촉하고 타단이 상기 회로 패턴과 접촉하는 도전성 비아를 더 포함한다.

또한, 상기 전자 소자의 연결 단자는, 상기 전자 소자의 연결 단자와 접촉하는 절연층 내에 매립된다.

본 발명에 따른 실시 예에 의하면, 비전도성 폴리머 필름을 이용하여 전자 소자를 부착함으로써, 두께 제어가 용이하면서 기존의 레진 보이드 문제를 개선하여 인쇄회로기판의 신뢰성을 향상시킬 수 있다.

또한, 본 발명에 따른 실시 예에 의하면, 비전도성 폴리머 필름을 형성하기 이전에 가이드 패턴 홈을 미리 형성함으로써, 도전성 비아 형성을 위한 관통 홀을원하는 위치에 정확하게 형성할 수 있다.

또한, 본 발명에 따른 실시 예에 의하면, 복수의 적층 구조 중 어느 한 회로 패턴이 형성되는 절연층을 전자 소자의 접착층으로 이용함으로써 상기 접착층을 추가로 형성하지 않아도 되기 때문에, 제품 단가를 낮출 수 있을 뿐 아니라 제조 공정을 단순화할 수 있다.

도 1은 종래 기술에 따른 인쇄회로기판을 도시한 것이다.
도 2 내지 5는 도 1에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 설명하기 위한 단면도이다.
도 6은 도 2 내지 5를 통해 제조된 인쇄회로기판에 발생하는 보이드 현상을 보여준다.
도 7은 본 발명의 제 1 실시 예에 따른 인쇄회로기판을 보여주는 단면도이다.
도 8 내지 18은 도 7에 도시된 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정순으로 나타낸 단면도이다.
도 19는 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 보여주는 단면도이다.

첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.　 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

도 7은 본 발명의 제 1 실시 예에 따른 인쇄회로기판을 보여주는 단면도이다.

도 7을 참조하면, 인쇄회로기판은 제 1 절연층(110), 제 2 절연층(105), 제 3 절연층(111), 전자소자(106), 가이드 패턴(115)을 포함하는 제 1 회로 패턴(116), 제 2 회로 패턴(117), 도전성 비아(114), 제 1 보호층(118) 및 제 2 보호층(119)을 포함한다.

제 1 절연층(110), 제 2 절연층(105) 및 제 3 절연층(111)은 절연 플레이트를 형성하며, 열 경화성 또는 열 가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

이때, 상기 제 1 절연층(110), 제 2 절연층(105) 및 제 3 절연층(111)은 서로 다른 물질로 형성될 수 있으며, 일 예로 제 1 절연층(110)은 유리 섬유를 포함하는 함침 기판이고, 제 2 절연층(105)는 유리 섬유가 포함되지 않은 필름으로 형성될 수 있다.

바람직하게, 상기 제 2 절연층(105)는 비전도성 폴리머 필름으로 형성된다. 이때, 상기 제 2 절연층(105)은 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(제 1 회로 패턴)이 형성되어 있는 절연층 영역을 의미한다.

이때, 상기 제 2 절연층(105)은 상기 전자소자(106)의 부착 및 고정을 위해 형성되는 접착층이다.

즉, 본 발명에서는, 전자소자(106)의 부착을 위해 형성되는 접착층을 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로패턴이 형성되어 있는 절연층으로 사용한다.

또한, 상기 접착층은 기존과 같이 에폭시 레진 사이에 유리 섬유가 포함되어 있는 비전도성 폴리머 레진에 의해 형성되지 않고, 유리섬유가 없는 비전도성 폴리머 필름을 사용한다.

상기와 같이 접착층을 비전도성 폴리머 필름으로 사용하는 경우, 상기 에폭시 레진 사이에 유리 섬유가 없기 때문에 작은 레이저 홀 가공이 용이하며, 추후 열경화 과정에서 발생하는 레진 보이드 현상을 개선할 수 있게 된다.

또한, 상기와 같이 본 발명에서는 복수의 적층 구조를 이루는 인쇄회로기판 중 한 회로 패턴이 형성되어 있는 절연층 자체를 상기 전자소자(106)의 부착을 위한 접착층으로 사용하기 때문에, 상기 접착층 형성을 위한 추가적인 공정이 불필요하게 된다.

제 1 절연층(110) 내에는 전자 소자(106)가 매립된다. 상기 전자 소자(106)의 일면에는 전기적 연결을 위한 복수의 연결 단자(107)가 형성되어 있다.

이때, 상기 전자 소자(106)에는 상기 복수의 연결 단자(107) 사이의 절연을 위한 절연부재(120)를 포함한다.

즉, 상기 전자 소자(106)는 상기 절연부재(120)에 의해 상기 복수의 연결단자(107) 사이의 절연이 이루어진 상태에서 상기 제 2 절연층(105)에 부착된다. 그리고, 상기 제 2 절연층(105)에 의해 부착 및 고정된 전자 소자(106)는 제 1 절연층(110)에 의해 매립된다.

제 2 절연층(105) 아래에는 제 1 회로 패턴(116)이 형성되고, 제 3 절연층(111) 위에는 제 2 회로 패턴(117)이 형성된다.

한편, 상기 제 1 회로 패턴(116) 및 제 2 회로 패턴(117)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.

이때, 상기 제 1 회로 패턴(116)은 상기 제 2 절연층(105) 아래에 일정 간격을 두고 복수 개로 형성될 수 있다. 또한, 상기 제 2 회로 패턴(117)은 상기 제 3 절연층(111) 위에 일정 간격을 두고 복수 개로 형성될 수 있다.

한편, 상기 복수 개의 제 1 회로 패턴(116) 중 적어도 하나는 가이드 패턴(115)을 포함한다.

상기 가이드 패턴(115)는 가이드 홈(114)을 금속 물질로 매립하여 형성된다. 상기 가이드 홈(114)은 상기 제 1 절연층(110) 내에 매립된 전자 소자(106)와 상기 제 1 회로 패턴(116)을 전기적으로 연결하기 위한 도전성 비아(114)의 형성 위치를 가이드하기 위한 홈이다.

일반적으로, 상기 도전성 비아(114)는 상기 제 1 절연층(110) 내에 전자 소자(106)가 매립되고, 그에 따라 상기 제 1 절연층(110)의 상부 및 하부가 상기 제 2 절연층(105) 및 제 3 절연층(111)에 의해 덮인 상태에서 형성된다.

이때, 상기 제 2 절연층(105) 아래에는 금속층(추후 설명)이 형성되어 있으며, 이에 따라 상기 금속층에 의해 상기 제 1 절연층(110) 내부에 매립된 전자 소자(106)의 위치를 파악하기가 용이치 않다.

따라서, 본 발명에서는 전자 소자(106)의 매립 전에, 상기 전자 소자(106)가 형성될 위치를 표시할 뿐 아니라, 정확한 전자 소자(106)의 연결 단자(107) 위치를 가이드하기 위한 가이드 홈(114)을 형성한다.

상기 가이드 홈(114)에 의해, 추후 상기 제 2 절연층(105)이 형성된 상태에서, 엑스레이로 상기 전자 소자(106)의 위치를 인식할 수 있느 가이드를 넣을 수 있기 때문에, 프레스 공정 이후에 상기 전자 소자(106)의 연결 단자(107)를 노출시키는 관통 홀을 용이하게 형성할 수 있다.

한편, 상기 가이드 홈(114)은 상기 도전성 비아(114)를 위해 형성된 관통 홀(추후 설명)의 매립 시에 함께 매립되어 상기 가이드 패턴(115)을 형성한다.

이에 따라, 상기 복수의 제 1 회로 패턴(115) 중 적어도 하나는 상기 가이드 패턴(115)을 포함하여 구성된다.

상기 제 2 절연층(105) 내에는 상면 및 하면을 관통하며 도전성 비아(114)가 형성된다. 상기 도전성 비아(114)는 상기 설명한 관통 홀 내부를 금속 물질로 충진함에 의해 형성될 수 있다.

이때, 상기 도전성 비아(114)는 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질에 의하여, 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 상기 관통 홀 내부를 충진함으로써 형성할 수 있다.

이때, 상기 도전성 비아(114)는 일면이 상기 전자 소자(106)의 연결 단자(107)와 연결되고, 타면이 상기 제 2 절연층(105)의 일면에 형성된 제 2 회로 패턴(114)과 연결된다.

즉, 도전성 비아(114)는 상기 전자 소자(106)의 연결 단자(107)와 상기 제 2 회로 패턴(114) 사이를 전기적으로 연결한다.

또한, 상기 제 2 절연층(105)과 제 3 절연층(111)의 표면은 제 1 보호층(118) 및 제 2 보호층(119)에 의해 덮인다.

상기 제 1 보호층(118) 및 제 2 보호층(119)은 상기 제 2 절연층(105), 제 2 절연층(111), 제 1 회로 패턴(116) 및 제 2 회로 패턴(117)의 표면을 보호하기 위한 것으로, 솔더 레지스트, 산화물 및 Au 중 적어도 하나를 이용하여 하나 이상의 층으로 형성될 수 있다.

한편, 도면상에서 상기 전자 소자(106)는 연결 단자가 하부 면에 형성되어 있는 능동 소자인 것을 도시되었지만, 본 발명은 이에 한정되지 않고 상기 전자 소자(106)는 연결 단자가 상기 전자 소자의 측면을 둘러싸는 구조로 형성되는 수동 소자일 수도 있을 것이다.

본 발명에 따른 실시 예에 의하면, 비전도성 폴리머 필름을 이용하여 전자 소자를 부착함으로써, 두께 제어가 용이하면서 기존의 레진 보이드 문제를 개선하여 인쇄회로기판의 신뢰성을 향상시킬 수 있다.

또한, 본 발명에 따른 실시 예에 의하면, 비전도성 폴리머 필름을 형성하기 이전에 가이드 패턴 홈을 미리 형성함으로써, 도전성 비아 형성을 위한 관통 홀을원하는 위치에 정확하게 형성할 수 있다.

또한, 본 발명에 따른 실시 예에 의하면, 복수의 적층 구조 중 어느 한 회로 패턴이 형성되는 절연층을 전자 소자의 접착층으로 이용함으로써 상기 접착층을 추가로 형성하지 않아도 되기 때문에, 제품 단가를 낮출 수 있을 뿐 아니라 제조 공정을 단순화할 수 있다.

도 8 내지 18은 도 7에 도시된 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정순으로 나타낸 단면도이다.

먼저, 도 8을 참조하면 인쇄회로기판의 제조에 기초가 되는 캐리어 기판을 준비한다.

상기 캐리어 기판은 도 8에 도시된 바와 같이, 지지 기판(101)을 중심으로 양면에 제 1 금속층(102, 103)이 형성되어 있다.

상기 캐리어 기판은 일반적인 지지 기판으로서, CCL(Copper Claded Laminate)를 이용할 수 있다.

다음으로, 도 9를 참조하면, 상기 지지 기판(101)의 상면에 형성된 제 1 금속층(102)을 가공하여 가이드 홈(104)을 형성한다.

상기 가이드 홈(104)은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다.

상기 가이드 홈이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 제 1 금속층(102)을 개방할 수 있다.

한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.

또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.

상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.

한편, 상기 가이드 홈(104)은 복수 개 형성될 수 있다. 이때, 상기 복수 개의 가이드 홈(104)의 형성 위치는 전자 소자(106)의 부착 위치에 대응할 수 있다. 예를 들어, 상기 가이드 홈(104)은 추후 부착되는 상기 전자 소자(106)의 좌측단 위치를 가이드하기 위한 홈과, 상기 전자 소자(106)의 우측단 위치를 가이드하기 위한 홈을 포함할 수 있다.

이어서, 도 10을 참조하면, 상기 가이드 홈(104)이 형성된 제 1 금속층(102) 위에 접착층(105)을 형성한다. 이때, 상기 접착층(105)은 유리 섬유가 포함되지 않은 비전도성 폴리머 필름으로 형성된다.

그리고, 상기 접착층(105)은 상기 제 1 금속층(102)의 상면 중 상기 전자 소자(106)가 부착될 영역에만 형성되는 것이 아니라, 상기 제 1 금속층(102)의 전 영역에 걸쳐 형성된다.

이때, 상기 접착층(105)은 상기 전자 소자(106)를 부착하기 위한 용도로 사용되지만, 이 이외에도 추후 복수의 적층 구조를 이루는 절연층들 중 어느 한 절연층을 형성하게 된다.

즉, 상기 접착층(105)(제 2 절연층임)은 전자 소자(106)가 매립된 제 1 절연층(110)의 하부를 덮는 제 2 절연층(105)으로 기능한다.

다음으로, 도 11을 참조하면, 상기 형성된 접착층(105) 위에 전자 소자(106)를 위치시킨다.

이때, 상기 전자 소자(106)는 하부에 복수의 연결 단자(107)가 일정 간격을 두고 배치되어 있으며, 상기 복수의 연결 단자(107) 사이는 절연 부재(120)에 의해 절연된다.

상기 접착층(105) 위에 상기 전자 소자(106)가 위치하면, 상기 캐리어 기판 아래에 열판(H)을 배치하고, 그에 따라 상기 캐리어 기판 아래에서 상기 전자 소자(106)가 위치한 방향으로 열을 발생시킨다.

이때, 도 12에 도시된 바와 같이, 상기 발생하는 열에 의해 상기 접착층(105)을 이루는 비전도성 폴리머 필름에 열이 전달되며, 상기 비전도성 폴리머 필름에 열이 전달됨에 따라 상기 접착층(105)과 전자 소자(106) 사이의 밀착력이 향상되어, 상기 접착층(105) 상에 상기 전자 소자(106)가 고정된다.

다음으로, 도 13을 참조하면, 상기 접착층(제 2 절연층, 105) 위에 상기 전자 소자(106)를 덮는 복수의 절연층(110, 111)을 형성한다.

이때, 상기 복수의 절연층은 제 1 절연층(110) 및 제 3 절연층(111)을 포함한다.

상기 제 1 절연층(110)은 상기 접착층(105) 위에 부착된 전자 소자(106)를 개방하는 캐비티를 갖는 캐비티 절연층(108)과 상기 캐비티 절연층(108) 위에 형성되어, 상기 전자 소자(106)를 덮는 코어 절연층(109)을 포함할 수 있다.

또한, 상기 제 1 절연층(110) 위에는 상기 제 1 절연층(110)의 상부를 덮는 제 3 절연층(111)이 위치하며, 상기 제 3 절연층(111) 위에는 제 2 금속층(112)이 형성된다.

다음으로, 도 14를 참조하면, 상기와 같은 제 1 절연층(110), 제 3 절연층(111) 및 제 2 금속층(112)을 상기 접착층(105) 위에 배치하고, 그에 따라 프레스 과정을 진행한다.

그리고, 상기 프레스 과정이 진행됨에 따라 상기 제 1 절연층(110), 제 3 절연층(111) 및 제 2 금속층(112)이 고정되면, 상기 캐리어 기판을 제거한다.

이때, 상기 캐리어 기판이 제거되면, 상기 제 1 금속층(102)에 형성된 가이드 홈(104)에 의해 상기 접착층(105)의 일부 표면이 외부로 노출되게 된다.

이후, 도 15를 참조하면, 상기 가이드 홈(104)을 통해 통해 노출된 접착층(105)의 표면을 이용하여, 상기 제 1 절연층(110) 내에 매립된 전자 소자(106)의 연결 단자(107) 위치를 파악한다.

즉, 상기 캐리어 기판이 제거되면, 상기 가이드 홈(104)을 통해 엑스레이로 인식 가능한 가이드의 삽입이 가능하며, 이에 따라 상기와 같은 프레스 공정 이후에 엑스레이 설비를 이용하여 상기 연결 단자(107)의 위치를 용이하게 파악할 수 있다.

이후, 상기 파악한 연결 단자(107)의 위치에 관통 홀(113)을 형성하여, 상기 전자 소자(106)의 연결 단자(107)를 외부로 노출시킨다.

다음으로, 도 16을 참조하면, 상기 형성된 관통 홀(113)과 가이드 홈(104) 내부를 금속 물질로 충진하여, 상기 관통 홀(113)을 매립하는 도전성 비아(114)와, 상기 가이드 홈(104)을 매립하는 가이드 패턴(115)을 형성한다.

이후, 도 17을 참조하면, 상기 제 1 금속층(102) 및 상기 가이드 패턴(115)을 선택적으로 제거하여, 제 1 회로 패턴(116)을 형성한다.

상기 제 1 회로 패턴(116)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.

이때, 상기 제 1 회로 패턴(116)은 복수 개로 형성되며, 이때 상기 복수 개의 제 1 회로 패턴(116) 중 적어도 어느 하나는 상기 가이드 홈(104)을 매립한 가이드 패턴(115)을 포함한다.

또한, 상기 제 3 절연층(111) 위에 형성된 제 2 금속층을 선택적으로 제거하여, 제 2 회로 패턴(117)을 형성한다.

다음으로, 도 18을 참조하면, 상기 제 3 절연층(111) 위에 상기 제 3 절연층(111)의 표면을 덮는 제 1 보호층(118)을 형성하고, 상기 접착층(105)(제 2 절연층) 아래에 상기 접착층(105)의 표면을 덮는 제 2 보호층(119)을 형성한다.

이때, 상기 제 2 보호층(119)은 노출되어야 하는 제 1 회로 패턴(116)의 표면을 노출하는 개구부를 가질 수 있다.

본 발명에 따른 실시 예에 의하면, 비전도성 폴리머 필름을 이용하여 전자 소자를 부착함으로써, 두께 제어가 용이하면서 기존의 레진 보이드 문제를 개선하여 인쇄회로기판의 신뢰성을 향상시킬 수 있다.

또한, 본 발명에 따른 실시 예에 의하면, 비전도성 폴리머 필름을 형성하기 이전에 가이드 패턴 홈을 미리 형성함으로써, 도전성 비아 형성을 위한 관통 홀을원하는 위치에 정확하게 형성할 수 있다.

또한, 본 발명에 따른 실시 예에 의하면, 복수의 적층 구조 중 어느 한 회로 패턴이 형성되는 절연층을 전자 소자의 접착층으로 이용함으로써 상기 접착층을 추가로 형성하지 않아도 되기 때문에, 제품 단가를 낮출 수 있을 뿐 아니라 제조 공정을 단순화할 수 있다.

도 19는 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 보여주는 단면도이다.

도 19를 참조하면, 인쇄회로기판은 제 1 절연층(210), 제 2 절연층(205), 제 3 절연층(211), 전자소자(206), 가이드 패턴(215)을 포함하는 제 1 회로 패턴(216), 제 2 회로 패턴(217), 도전성 비아(214), 제 1 보호층(218) 및 제 2 보호층(219)을 포함한다.

제 1 절연층(210), 제 2 절연층(205) 및 제 3 절연층(211)은 절연 플레이트를 형성하며, 열 경화성 또는 열 가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

이때, 상기 제 1 절연층(210), 제 2 절연층(205) 및 제 3 절연층(211)은 서로 다른 물질로 형성될 수 있으며, 일 예로 제 1 절연층(210)은 유리 섬유를 포함하는 함침 기판이고, 제 2 절연층(205)는 유리 섬유가 포함되지 않은 필름으로 형성될 수 있다.

바람직하게, 상기 제 2 절연층(205)는 비전도성 폴리머 필름으로 형성된다. 이때, 상기 제 2 절연층(205)은 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(제 1 회로 패턴)이 형성되어 있는 절연층 영역을 의미한다.

이때, 상기 제 2 절연층(205)은 상기 전자소자(206)의 부착 및 고정을 위해 형성되는 접착층이다.

즉, 본 발명에서는, 전자소자(206)의 부착을 위해 형성되는 접착층을 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로패턴이 형성되어 있는 절연층으로 사용한다.

또한, 상기 접착층은 기존과 같이 에폭시 레진 사이에 유리 섬유가 포함되어 있는 비전도성 폴리머 레진에 의해 형성되지 않고, 유리섬유가 없는 비전도성 폴리머 필름을 사용한다.

상기와 같이 접착층을 비전도성 폴리머 필름으로 사용하는 경우, 상기 에폭시 레진 사이에 유리 섬유가 없기 때문에 작은 레이저 홀 가공이 용이하며, 추후 열경화 과정에서 발생하는 레진 보이드 현상을 개선할 수 있게 된다.

또한, 상기와 같이 본 발명에서는 복수의 적층 구조를 이루는 인쇄회로기판 중 한 회로 패턴이 형성되어 있는 절연층 자체를 상기 전자소자(106)의 부착을 위한 접착층으로 사용하기 때문에, 상기 접착층 형성을 위한 추가적인 공정이 불필요하게 된다.

제 1 절연층(210) 내에는 전자 소자(206)가 매립된다. 상기 전자 소자(206)의 일면에는 전기적 연결을 위한 복수의 연결 단자(207)가 형성되어 있다.

이때, 도 7에서는 상기 전자 소자(106)에 상기 복수의 연결 단자(107) 사이의 절연을 위한 절연부재(120)가 포함되어 있었지만, 제 2 실시 예에서는 상기 절연 부재가 생략되었다.

이에 따라, 상기 복수의 연결 단자(207)는 상기 제 1 절연층(210) 내에 매립되지 않고, 상기 제 2 절연층(205) 내에 매립된다.

제 2 절연층(205) 아래에는 제 1 회로 패턴(216)이 형성되고, 제 3 절연층(211) 위에는 제 2 회로 패턴(217)이 형성된다.

한편, 상기 제 1 회로 패턴(216) 및 제 2 회로 패턴(217)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.

이때, 상기 제 1 회로 패턴(216)은 상기 제 2 절연층(205) 아래에 일정 간격을 두고 복수 개로 형성될 수 있다. 또한, 상기 제 2 회로 패턴(217)은 상기 제 3 절연층(211) 위에 일정 간격을 두고 복수 개로 형성될 수 있다.

한편, 상기 복수 개의 제 1 회로 패턴(216) 중 적어도 하나는 가이드 패턴(215)을 포함한다.

상기 가이드 패턴(215)는 가이드 홈(214)을 금속 물질로 매립하여 형성된다. 상기 가이드 홈(214)은 상기 제 1 절연층(210) 내에 매립된 전자 소자(206)와 상기 제 1 회로 패턴(216)을 전기적으로 연결하기 위한 도전성 비아(214)의 형성 위치를 가이드하기 위한 홈이다.

상기 가이드 홈(214)에 의해, 추후 상기 제 2 절연층(205)이 형성된 상태에서, 엑스레이로 상기 전자 소자(206)의 위치를 인식할 수 있느 가이드를 넣을 수 있기 때문에, 프레스 공정 이후에 상기 전자 소자(206)의 연결 단자(207)를 노출시키는 관통 홀을 용이하게 형성할 수 있다.

한편, 상기 가이드 홈(214)은 상기 도전성 비아(214)를 위해 형성된 관통 홀(추후 설명)의 매립 시에 함께 매립되어 상기 가이드 패턴(215)을 형성한다.

이에 따라, 상기 복수의 제 1 회로 패턴(215) 중 적어도 하나는 상기 가이드 패턴(215)을 포함하여 구성된다.

상기 제 2 절연층(205) 내에는 상면 및 하면을 관통하며 도전성 비아(214)가 형성된다. 상기 도전성 비아(214)는 상기 설명한 관통 홀 내부를 금속 물질로 충진함에 의해 형성될 수 있다.

이때, 상기 도전성 비아(214)는 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질에 의하여, 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용하여 상기 관통 홀 내부를 충진함으로써 형성할 수 있다.

이때, 상기 도전성 비아(214)는 일면이 상기 전자 소자(206)의 연결 단자(207)와 연결되고, 타면이 상기 제 2 절연층(205)의 일면에 형성된 제 2 회로 패턴(214)과 연결된다.

즉, 도전성 비아(214)는 상기 전자 소자(206)의 연결 단자(207)와 상기 제 2 회로 패턴(214) 사이를 전기적으로 연결한다.

또한, 상기 제 2 절연층(205)과 제 3 절연층(211)의 표면은 제 1 보호층(218) 및 제 2 보호층(219)에 의해 덮인다.

상기 제 1 보호층(218) 및 제 2 보호층(219)은 상기 제 2 절연층(205), 제 2 절연층(211), 제 1 회로 패턴(216) 및 제 2 회로 패턴(217)의 표면을 보호하기 위한 것으로, 솔더 레지스트, 산화물 및 Au 중 적어도 하나를 이용하여 하나 이상의 층으로 형성될 수 있다.

본 발명에 따른 실시 예에 의하면, 비전도성 폴리머 필름을 이용하여 전자 소자를 부착함으로써, 두께 제어가 용이하면서 기존의 레진 보이드 문제를 개선하여 인쇄회로기판의 신뢰성을 향상시킬 수 있다.

또한, 본 발명에 따른 실시 예에 의하면, 비전도성 폴리머 필름을 형성하기 이전에 가이드 패턴 홈을 미리 형성함으로써, 도전성 비아 형성을 위한 관통 홀을원하는 위치에 정확하게 형성할 수 있다.

또한, 본 발명에 따른 실시 예에 의하면, 복수의 적층 구조 중 어느 한 회로 패턴이 형성되는 절연층을 전자 소자의 접착층으로 이용함으로써 상기 접착층을 추가로 형성하지 않아도 되기 때문에, 제품 단가를 낮출 수 있을 뿐 아니라 제조 공정을 단순화할 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

제 1 절연층: 110, 210
제 2 절연층: 105, 205
제 3 절연층: 111, 211
전자소자: 106, 206
가이드 패턴: 115, 215
제 1 회로 패턴: 116, 216
제 2 회로 패턴: 117, 217
도전성 비아: 114, 214
제 1 보호층: 118, 218
제 2 보호층: 119, 219

Claims (13)

1. 제 1 절연층;
   상기 제1 절연층의 일면 상에 배치된 제2 절연층;
   상기 제1 절연층의 타면 상에 배치된 제3 절연층;
   연결 단자를 포함하며, 상기 제 1 절연층 내에 매립되는 전자 소자;
   상기 제2 절연층에 배치되고, 상기 연결 단자와 연결되는 도전성 비아;
   상기 제2 절연층의 일면 상에 배치되는 회로 패턴을 포함하고,
   상기 회로 패턴은,
   상기 도전성 비아와 연결되는 제1 패턴과,
   상기 제1 패턴에 인접하게 배치되는 제2 패턴을 포함하고,
   상기 제1 패턴과 상기 제2 패턴은 수평 방향으로 서로 다른 층 구조를 가지며,
   상기 제2 패턴은,
   상기 전자 소자의 연결 단자의 위치인식을 위해 형성된 가이드 홈 내를 채우는 제1 부분과,
   상기 제1 부분의 주위를 둘러싸며 배치되는 제2 부분을 포함하는
   인쇄회로기판.
2. 제 1항에 있어서,
   상기 연결 단자의 하면은 상기 제2 절연층의 상면과 접촉하고,
   상기 전자 소자의 하면에는 상기 연결단자들 사이에 배치되고, 상기 연결 단자의 하면과 동일 평면 상에 위치하며, 상기 제2 절연층의 상면과 접촉하는 절연부재를 포함하는
   인쇄회로기판.
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제

Images