JP2007150059A - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP2007150059A JP2007150059A JP2005343810A JP2005343810A JP2007150059A JP 2007150059 A JP2007150059 A JP 2007150059A JP 2005343810 A JP2005343810 A JP 2005343810A JP 2005343810 A JP2005343810 A JP 2005343810A JP 2007150059 A JP2007150059 A JP 2007150059A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- conductor pattern
- circuit board
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】絶縁基板2上に導体層11を形成し、導体層11上にメッキ用マスク12を形成するメッキ用マスク形成工程と、導体層11上のメッキ用マスク12の非形成領域に第1及び第2被覆層4a、4bを電解メッキ処理により形成する電解メッキ工程と、メッキ用マスク12を除去した後、導体層11及び第1及び第2被覆層4a、4b上に導体パターン用マスク13を形成する導体パターン用マスク形成工程と、導体層11のうち導体パターン用マスク13の非形成領域をエッチングにより除去し、導体パターン3を形成するエッチング工程とを備える。
【選択図】図2
Description
このような被覆層は、導体パターン上に無電解メッキ処理やペースト印刷、電解メッキ処理を施すことによって形成される。しかし、無電解メッキ処理やペースト印刷によって被覆層を形成する場合には、被覆層内に樹脂やリンなどの不純物が多く含まれることから、電解メッキ処理で被覆層を形成する場合と比較して、ワイヤボンディング時における接着性のようなワイヤボンディング特性などが劣化する。また、電解メッキ処理によって被覆層を形成する場合には、導体パターンの上面のうち被覆層を形成する領域に電解メッキ処理時における給電を行うために、給電用パターンを絶縁層の側方まで引き回すように形成する必要がある。このため、パターン設計が複雑になり、回路基板の縮小化や狭ピッチ化が困難となる。
さらに、被覆層を形成した後で導体層をエッチングして導体パターンを形成しているので、導体パターンの設計誤差を小さくすることができる。
この発明では、エッチング工程において導体パターンの幅方向でサイドエッチングされることで導体パターンの幅が被覆層の幅よりも狭くなることを抑制し、被覆層の導体パターンに対する密着強度を確実に確保することができる。
この発明では、被覆層を複数積層することで、複数の被覆層のうち最上層の被覆層と導体パターンとの密着強度を向上させることができる。
この発明では、導体層と異なる導電材料によって被覆層を形成することで、例えば導体層よりも酸化への耐性を有する導電材料を用いたときに導体パターンの酸化を抑制することができる。
本実施形態における回路基板1は、いわゆるプリント基板であって、絶縁基板(絶縁層)2と、絶縁基板2の一面に形成された導体パターン3と、導体パターン3上の一部に形成された第1及び第2被覆層4a、4bと、絶縁基板2及び導体パターン3を被覆するソルダレジスト層5とを備えている。
導体パターン3は、例えば銅(Cu)によって構成されており、絶縁基板2の一面に形成された後述する導体層11をエッチングすることによって形成される。ここで、この導体パターン3の層厚は、例えば15μmとなっている。
また、第2被覆層4bは、ワイヤボンディング時におけるワイヤボンディング特性を向上させる機能を有しており、例えば金(Au)によって構成されている。ここで、第2被覆層4bの層厚は、例えば0.5μmとなっている。
まず、絶縁基板2の一面に銅箔を高温下で貼り合せることによって導体層11を形成する(図2(a))。
そして、メッキ用マスク形成工程を行う。これは、導体層11上にドライフィルムレジストを貼り合わせ、フォトリソグラフィ技術により、第1及び第2被覆層4a、4bの形成領域に開口を有するメッキ用マスク12を形成する(図2(b))。
続いて、導体パターン用マスク形成工程を行う。これは、上述したメッキ用マスク12と同様に、導体層11及び第1及び第2被覆層4a、4b上にドライフィルムレジストを貼り合わせ、フォトリソグラフィ技術を用いることにより、導体パターン3と同様の形状の開口を有する導体パターン用マスク13を形成する(図2(e))。ここで、導体パターン用マスク13は第1及び第2被覆層4a、4bよりも大きく形成されている。したがって、第1及び第2被覆層4a、4bの輪郭線が導体パターン用マスク13の輪郭線よりも内側に形成されており、第2被覆層4bが導体パターン用マスク13によって被覆されている。なお、ドライフィルムレジストは、ポジ型でもネガ型でもよい。
最後に、絶縁基板2、導体パターン3及び第2被覆層4b上にソルダレジストを塗布し、フォトリソグラフィ技術により絶縁基板2及び導体パターン3の側面を被覆するソルダレジスト層5を形成する(図2(g))。
以上のようにして、回路基板1を製造する。
また、第1及び第2被覆層4a、4bの形成後に導体パターン3を形成するので、導体パターン3の設計誤差を小さくすることができる。
ここで、第1被覆層4aをニッケルによって構成することで、銅で構成された導体パターン3の酸化を防止することができる。また、第2被覆層4bを金によって構成することで、ワイヤボンディング時の接着強度を向上させることができる。
そして、導体パターン用マスク13を第1及び第2被覆層4a、4bよりも大きく形成することで、エッチング工程において導体パターン3の幅方向でサイドエッチングされることで導体パターン3の幅が第1及び第2被覆層4a、4bの幅よりも狭くなることを抑制し、第1被覆層4aの導体パターン3に対する密着強度を維持できる。
第2の実施形態と第1の実施形態との異なる点は、第1の実施形態の回路基板1が絶縁基板2の一面にのみ導体パターン3が形成されているが、第2の実施形態における回路基板20は、いわゆる一括積層法によって積層された複数の導体パターン24、25、32、33を備える点である。
絶縁基板31は、例えばガラスエポキシ基板によって構成されており、その層厚が例えば500μmとなっている。
導体パターン32、33は、例えば銅によって構成されており、絶縁基板31の両面にそれぞれ形成された後述する導体層41、42をエッチングすることによって形成される。ここで、この導体パターン32、33の層厚は、例えば15μmとなっている。
また、導体パターン24、25は、例えば銅によって構成されており、絶縁層22、23の一面に形成された後述する導体層51、52をエッチングすることによって形成される。ここで、この導体パターン24、25の層厚は、例えば15μmとなっている。
また、第2被覆層26b、26bは、例えば金(Au)によって構成されており、層厚が例えば0.5μmとなっている。
まず、サブトラクティブ法を用いて主回路基板21を形成する。これは、最初に絶縁基板31の両面にそれぞれ銅箔を高温下で貼り合わせることで導体層41、42を形成する(図4(a))。
そして、導体層41、42間の導通を確保する。これは、ドリルやレーザ照射などの方法によって導体層41、絶縁基板31及び導体層42を貫通する貫通孔43を形成し、過マンガン酸カリウムなどを用いた化学的なクリーニングによって貫通孔43内のクリーニング処理を行う(図4(b))。その後、無電解メッキ処理によって導体層41、42及び絶縁基板31の貫通孔43における内壁に銅メッキ膜を形成し、さらに電解メッキ処理を施すことで導体層41、42を電気的に接続する(図4(c))。
以上のようにして、主回路基板21を形成する。
まず、導体パターン32、33の表面に、絶縁層22、23をプレスを用いた加圧などの方法によってそれぞれ貼り合せる。そして、絶縁層22、23の表面に銅箔を高温下でそれぞれ貼り合わせて導体層51、52を形成する(図5(a))。
続いて、導体層51、52間の導通を確保する。これは、上述した導体層41、42間の導通の確保と同様に、導体層51、主回路基板21及び導体層52を貫通する貫通孔53を形成し、クリーニング処理を行った後(図5(b))、無電解メッキ処理及び電解メッキ処理を施すことで導体層51、52を電気的に接続する(図5(c))。
次に、電解メッキ工程を行う。これは、導体層51、52を通電層として使用してメッキ用マスク54、55の開口領域に電解メッキ処理によって第1被覆層26a、27aを形成する。さらに、第1被覆層26a、27aと同様に、導体層51、52を通電層として使用し、電解メッキ処理によって第2被覆層26b、27bを形成する(図6(a))。そして、第1及び第2被覆層26a、26b、27a、27bの形成後、メッキ用マスク54、55を除去する。
最後に、絶縁層22、23及び導体パターン24、25の側面をソルダレジストによって被覆して、ソルダレジスト層5を形成する(図6(d))。以上のようにして、回路基板20を製造する。
例えば、上記実施形態において、回路基板をプリント基板としているが、半導体パッケージ基板としてもよい。
また、絶縁基板または絶縁層に銅箔を貼り合わせることで導体層を形成しているが、絶縁基板または絶縁層上に無電解メッキ処理やスパッタ法など、他の手法を施すことによって形成してもよい。また、導体層としては、導電性を有していれば銅に限られない。
また、絶縁基板や絶縁層としてガラスエポキシ樹脂を用いているが、BTレジンやポリイミドなど、他の絶縁性材料を用いてもよい。
また、導体パターン用マスク形成工程において、導体パターン用マスクの輪郭線を第1及び第2被覆層の輪郭線よりも外側となるように形成しているが、エッチング工程において導体パターンの幅方向でサイドエッチングされて導体パターンの幅が被覆層の幅よりも狭くなった場合でも被覆層の導体パターンに対する密着強度が確保されれば、これに限らない。
また、メッキ用マスク及び導体パターン用マスクがドライフィルムレジストを貼り合わせた後フォトリソグラフィ技術を用いることで形成されているが、液状レジストを塗布した後フォトリソグラフィ技術を用いることによって形成されてもよい。ここで、液状レジストの塗布方法としては、ディップ法やコーター法を用いることができる。
また、フォトリソグラフィ技術を用いてソルダレジスト層を形成しているが、スクリーン印刷法によってパターン形成する方法やソルダレジストを前面に塗布した後で所望の位置にレーザ照射により開口を形成する方法など、他の方法によって形成してもよい。
また、絶縁基板や絶縁層、導体パターンをソルダレジストによって被覆しているが、目的に応じてカバーレイを用いてもよい。
また、主回路基板21の導体パターン32、33をサブトラクティブ法により形成しているが、セミアディティブ法により形成してもよい。セミアディティブ法によって形成する場合には、まず、絶縁基板31の表面に銅で構成された0.1μm〜5μm程度の通電層を形成する。そして、この通電層上にレジストを用いて導体パターン32、33の形成領域に開口を有するマスクを形成する。次に、通電層に給電しながら電解メッキ処理によって導体パターン32、33の形成領域に導体層を形成し、マスクを除去する。その後、導体層の非形成領域における通電層をウエットエッチング法などで除去する。このようにして、セミアディティブ法によって導体パターン32、33を形成する。
また、一括積層法を用いて導体パターンを多層化した回路基板20を形成しているが、逐次積層法や一括積層法及び逐次積層法を組み合わせた方法など、他の方法を用いて導体パターンの多層化を行ってもよい。
2 絶縁基板(絶縁層)
3、24、25 導体パターン
4a、26a、27a 第1被覆層
4b、26b、27b 第2被覆層
11、51、52 導体層
12、54、55 メッキ用マスク
13、56、57 導体パターン用マスク
22、23 絶縁層
Claims (4)
- 絶縁層上に導体パターンを形成する回路基板の製造方法において、
前記絶縁層上に形成された導体層上にメッキ用マスクを形成するメッキ用マスク形成工程と、
前記導体層上の前記メッキ用マスクの非形成領域に電解メッキ処理により被覆層を形成する電解メッキ工程と、
前記メッキ用マスクを除去した後、前記導体層及び前記被覆層上に導体パターン用マスクを形成する導体パターン用マスク形成工程と、
前記導体層のうち前記導体パターン用マスクの非形成領域をエッチングにより除去し、前記導体パターンを形成するエッチング工程とを備えることを特徴とする回路基板の製造方法。 - 前記導体パターン用マスク形成工程で、前記導体パターン用マスクを前記被覆層の上面よりも大きく形成することを特徴とする請求項1に記載の回路基板の製造方法。
- 前記電解メッキ工程で、前記導体層上に前記被覆層を複数積層することを特徴とする請求項1または2に記載の回路基板の製造方法。
- 前記導体層と前記被覆層とが異なる金属材料によって構成されていることを特徴とする請求項1から3のいずれか1項に記載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005343810A JP4730072B2 (ja) | 2005-11-29 | 2005-11-29 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005343810A JP4730072B2 (ja) | 2005-11-29 | 2005-11-29 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150059A true JP2007150059A (ja) | 2007-06-14 |
JP4730072B2 JP4730072B2 (ja) | 2011-07-20 |
Family
ID=38211083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005343810A Expired - Fee Related JP4730072B2 (ja) | 2005-11-29 | 2005-11-29 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4730072B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101396621B1 (ko) * | 2012-10-15 | 2014-05-16 | 삼성전기주식회사 | 드라이 필름 및 이를 이용한 회로 기판 제조 방법 |
JP6022110B1 (ja) * | 2015-05-21 | 2016-11-09 | 株式会社メイコー | プリント配線基板及びプリント配線基板の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513933A (ja) * | 1991-07-02 | 1993-01-22 | Fujitsu Ltd | プリント配線板の導体パターン及びその形成方法 |
JPH08204312A (ja) * | 1995-01-31 | 1996-08-09 | Matsushita Electric Works Ltd | チップオンボード基板の製造方法 |
JP2003332745A (ja) * | 2002-05-14 | 2003-11-21 | Cmk Corp | 多層プリント配線板とその製造方法 |
JP2004281608A (ja) * | 2003-03-14 | 2004-10-07 | Nippon Mektron Ltd | 回路基板の製造法 |
JP2004349414A (ja) * | 2003-05-21 | 2004-12-09 | Nagase & Co Ltd | 回路基板とその製造方法 |
JP2005045173A (ja) * | 2003-07-25 | 2005-02-17 | Canon Electronics Inc | 配線形成方法 |
-
2005
- 2005-11-29 JP JP2005343810A patent/JP4730072B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513933A (ja) * | 1991-07-02 | 1993-01-22 | Fujitsu Ltd | プリント配線板の導体パターン及びその形成方法 |
JPH08204312A (ja) * | 1995-01-31 | 1996-08-09 | Matsushita Electric Works Ltd | チップオンボード基板の製造方法 |
JP2003332745A (ja) * | 2002-05-14 | 2003-11-21 | Cmk Corp | 多層プリント配線板とその製造方法 |
JP2004281608A (ja) * | 2003-03-14 | 2004-10-07 | Nippon Mektron Ltd | 回路基板の製造法 |
JP2004349414A (ja) * | 2003-05-21 | 2004-12-09 | Nagase & Co Ltd | 回路基板とその製造方法 |
JP2005045173A (ja) * | 2003-07-25 | 2005-02-17 | Canon Electronics Inc | 配線形成方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101396621B1 (ko) * | 2012-10-15 | 2014-05-16 | 삼성전기주식회사 | 드라이 필름 및 이를 이용한 회로 기판 제조 방법 |
JP6022110B1 (ja) * | 2015-05-21 | 2016-11-09 | 株式会社メイコー | プリント配線基板及びプリント配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4730072B2 (ja) | 2011-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5012896B2 (ja) | 部品内蔵基板の製造方法 | |
JP2006278774A (ja) | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 | |
JP2016066705A (ja) | プリント配線板およびその製造方法 | |
US10811348B2 (en) | Method of manufacturing wiring substrate | |
JP2009253294A (ja) | 配線基板及び配線基板の製造方法 | |
JP2010062517A (ja) | ニッケル−金メッキ方法及び印刷回路基板 | |
TWI459879B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
JP4730072B2 (ja) | 回路基板の製造方法 | |
US20180096926A1 (en) | Interconnection substrate and semiconductor package | |
JP5317491B2 (ja) | プリント配線板の製造方法 | |
CN111343802B (zh) | 电路板及其制作方法 | |
JP5315447B2 (ja) | 配線基板及びその製造方法 | |
JP4730071B2 (ja) | 回路基板の製造方法 | |
JP2010067888A (ja) | 配線基板及びその製造方法 | |
JP2011100792A (ja) | 配線基板の製造方法 | |
JP4730220B2 (ja) | 回路基板の製造方法 | |
JP4238242B2 (ja) | 配線基板 | |
JP4347143B2 (ja) | 回路基板およびその製造方法 | |
JP4611075B2 (ja) | 配線回路基板 | |
JP2015204379A (ja) | プリント配線板 | |
JP4238235B2 (ja) | 配線基板 | |
JPH0353796B2 (ja) | ||
JP4755454B2 (ja) | プリント基板の製造方法 | |
JP2013219144A (ja) | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4730072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |