JPH0353796B2 - - Google Patents
Info
- Publication number
- JPH0353796B2 JPH0353796B2 JP26839585A JP26839585A JPH0353796B2 JP H0353796 B2 JPH0353796 B2 JP H0353796B2 JP 26839585 A JP26839585 A JP 26839585A JP 26839585 A JP26839585 A JP 26839585A JP H0353796 B2 JPH0353796 B2 JP H0353796B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- foil
- double
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011888 foil Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000004033 plastic Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、電子部品を搭載するプリント回路基
板に係り、特に経済的に優れると共に高密度面実
装を可能としたリジツド型多層プリント回路基板
の製造方法に関する。
板に係り、特に経済的に優れると共に高密度面実
装を可能としたリジツド型多層プリント回路基板
の製造方法に関する。
(従来の技術)
従来、プリント回路基板として紙フエノールや
ガラスエポキシ板上にCu箔を強固に貼着し、こ
れにエツチング処理を施して所定の回路を形成し
たものや、或いはこれらを多層に積層して高密度
化したものが使用されている。このようなプリン
ト回路基板は、量産できるので比較的経済性に優
れている面を有しているが、他面では樹脂を基板
材料とするため伝熱性、放熱性に乏しいという欠
点を持つている。このため、高密度な両面実装に
よつて部品を搭載したプリント回路基板では、熱
管理上の許容限界に達している場合が多く、なか
でも比較的大きい電力を使用する電源回路やパワ
ーエレクトロニクス回路においては早急に解決を
要する問題となつている。即ち、電子部品が高密
度に小型化されると同時に面実装型へ移行する場
合、基板の放熱性に関する問題は普遍的重要性を
有していると言える。
ガラスエポキシ板上にCu箔を強固に貼着し、こ
れにエツチング処理を施して所定の回路を形成し
たものや、或いはこれらを多層に積層して高密度
化したものが使用されている。このようなプリン
ト回路基板は、量産できるので比較的経済性に優
れている面を有しているが、他面では樹脂を基板
材料とするため伝熱性、放熱性に乏しいという欠
点を持つている。このため、高密度な両面実装に
よつて部品を搭載したプリント回路基板では、熱
管理上の許容限界に達している場合が多く、なか
でも比較的大きい電力を使用する電源回路やパワ
ーエレクトロニクス回路においては早急に解決を
要する問題となつている。即ち、電子部品が高密
度に小型化されると同時に面実装型へ移行する場
合、基板の放熱性に関する問題は普遍的重要性を
有していると言える。
(発明が解決しようとする問題点)
上記問題の対応策として、伝熱性の大きいアル
ミナ等のセラミツクを基板に採用したプリント回
路基板が使用されている。しかし、このようなセ
ラミツク回路基板には、上述の樹脂を用いたプリ
ント回路基板に比べて2〜3倍の高い製造コスト
になり、しかも特殊な製造工程を必要とする問題
がある。またセラミツク回路基板の場合、加熱焼
成時に寸法変化が起きると共にその際の変形を回
避することができないため、基板の形状について
の制約が大きい。
ミナ等のセラミツクを基板に採用したプリント回
路基板が使用されている。しかし、このようなセ
ラミツク回路基板には、上述の樹脂を用いたプリ
ント回路基板に比べて2〜3倍の高い製造コスト
になり、しかも特殊な製造工程を必要とする問題
がある。またセラミツク回路基板の場合、加熱焼
成時に寸法変化が起きると共にその際の変形を回
避することができないため、基板の形状について
の制約が大きい。
そこで、アルミニウム板にCu箔を貼着し、こ
れにエツチング処理を施してプリント回路基板と
したものが開発されている。しかしこの種のプリ
ント回路基板の場合、片面プリントであるため、
高密度実装を十分には達成できないという問題が
残される。
れにエツチング処理を施してプリント回路基板と
したものが開発されている。しかしこの種のプリ
ント回路基板の場合、片面プリントであるため、
高密度実装を十分には達成できないという問題が
残される。
本発明は、かかる点に鑑みて為されたものであ
り、伝熱特性を向上させると共に高密度面実装を
可能にし、かつ量産を可能にして製造コストの低
減を達成したリジツド型多層プリント回路基板の
製造方法を提供するものである。
り、伝熱特性を向上させると共に高密度面実装を
可能にし、かつ量産を可能にして製造コストの低
減を達成したリジツド型多層プリント回路基板の
製造方法を提供するものである。
(問題点を解決するための手段)
本発明方法を2層回路基板を例にとり、図面に
基づいて説明する。
基づいて説明する。
第1図aは出発素材の両面導体箔体を示してお
り、1はポリイミド、ポリアミド、ポリエーテル
等の耐熱性プラスチツクの箔体で、厚さは25〜
100μm程度である。2a及び2bはCu箔等の金属
導体箔で、一般には35μm、18μm、12μm等の厚
さのものが用いられる。前記プラスチツク1及び
金属導体箔2は接着剤を介するか、又は直接熱圧
着で接合される。ここでフレキシブルとは、薄い
絶縁性箔体の使用に起因する素材の柔軟さを意味
し、この薄い絶縁性箔体使用が後述する通り回路
基板の放熱性に対する不可欠の条件となつてい
る。
り、1はポリイミド、ポリアミド、ポリエーテル
等の耐熱性プラスチツクの箔体で、厚さは25〜
100μm程度である。2a及び2bはCu箔等の金属
導体箔で、一般には35μm、18μm、12μm等の厚
さのものが用いられる。前記プラスチツク1及び
金属導体箔2は接着剤を介するか、又は直接熱圧
着で接合される。ここでフレキシブルとは、薄い
絶縁性箔体の使用に起因する素材の柔軟さを意味
し、この薄い絶縁性箔体使用が後述する通り回路
基板の放熱性に対する不可欠の条件となつてい
る。
第1図bはドリリングやパンチングにより、ス
ルーホール3を形成した状態を示している。次に
第1図cのごとく、常法によりPd触媒でプラス
チツク1表面を活性化してから、Cu化学メツキ
により導電化し、引き続き電気メツキにより所望
厚さのCuメツキ層4を形成する。
ルーホール3を形成した状態を示している。次に
第1図cのごとく、常法によりPd触媒でプラス
チツク1表面を活性化してから、Cu化学メツキ
により導電化し、引き続き電気メツキにより所望
厚さのCuメツキ層4を形成する。
次に、常法によりエツチングレジストあるいは
感光性ドラフトフイルムを用いてマスク層を形成
し、続いてエツチングを施し片面に第1層回路5
a,5b,5cをパターニングする。第1図dは
マスク層剥離後の状態を示す。
感光性ドラフトフイルムを用いてマスク層を形成
し、続いてエツチングを施し片面に第1層回路5
a,5b,5cをパターニングする。第1図dは
マスク層剥離後の状態を示す。
次に、上記工程を経た両面導体箔体は、接着剤
としての作用も兼ねる絶縁層6を介して、金属板
7に接合される。該金属基板7にはCu板、Al板
あるいはFe板等が用いられ、予め絶縁処理を施
されたものを用いてもよい。第1図eはこの様子
を示す。
としての作用も兼ねる絶縁層6を介して、金属板
7に接合される。該金属基板7にはCu板、Al板
あるいはFe板等が用いられ、予め絶縁処理を施
されたものを用いてもよい。第1図eはこの様子
を示す。
しかる後、第1図fのごとく第2層回路8a,
8bが、前記第1層回路のときと同様に形成され
る。この第2層回路8a,8bには半田レジスト
やフラツクス、又は必要に応じてAu、Ag、Sn、
Sn−Pb等のメツキ等が施されて仕上げられる。
8bが、前記第1層回路のときと同様に形成され
る。この第2層回路8a,8bには半田レジスト
やフラツクス、又は必要に応じてAu、Ag、Sn、
Sn−Pb等のメツキ等が施されて仕上げられる。
以上の操作は、基本的には通常のプリント回路
基板の場合と同様である。また、Cuメツキ層4
を形成する際に上記のごとくパネルメツキ法を採
用したが、パターンメツキ法あるいはパーシヤリ
ーアデイテイブ法等によつても効率的に回路形成
することができることは言うまでもない。
基板の場合と同様である。また、Cuメツキ層4
を形成する際に上記のごとくパネルメツキ法を採
用したが、パターンメツキ法あるいはパーシヤリ
ーアデイテイブ法等によつても効率的に回路形成
することができることは言うまでもない。
更に、3層以上の多層回路では、最外層面を除
いて両面に回路形成された両面導体箔体を積層
し、スルーホールを形成してから金属基板に接合
し、しかる後に最外層回路を形成する方法が採ら
れる。
いて両面に回路形成された両面導体箔体を積層
し、スルーホールを形成してから金属基板に接合
し、しかる後に最外層回路を形成する方法が採ら
れる。
(作用)
本発明者は、両面導体箔体を用いたリジツト型
多層プリント回路基板について、既に特願昭60−
2173号にて提案しているが、本発明はその製造方
法の改良に関するものである。
多層プリント回路基板について、既に特願昭60−
2173号にて提案しているが、本発明はその製造方
法の改良に関するものである。
2層回路基板について説明すると、第2層回路
8a,8bとして加工される金属導体箔2bが未
加工のまま、金属基板7との張合わせ工程に入る
ため、前記金属導体箔2bが補強材として作用し
てプレス等の圧力に耐えて、スルーホール3や細
い第1層回路5a,5b,5cに悪影響を生ずる
ことなく張合わせ工程を完了することができる。
即ち、張合わせ工程時の圧力及び熱によつてプラ
スチツク1は伸び易く、特にスルーホール3のエ
ツジ部分等でクラツクを発性し易いのであるが、
これらに対し前記金属導体箔2bは補強材として
有効に働く。ここでプラスチツク1の厚さは放熱
性の見地から可及的に薄くしてあるため、前記金
属導体箱2bの厚さでも充分にその伸び変形を抑
止することができる。
8a,8bとして加工される金属導体箔2bが未
加工のまま、金属基板7との張合わせ工程に入る
ため、前記金属導体箔2bが補強材として作用し
てプレス等の圧力に耐えて、スルーホール3や細
い第1層回路5a,5b,5cに悪影響を生ずる
ことなく張合わせ工程を完了することができる。
即ち、張合わせ工程時の圧力及び熱によつてプラ
スチツク1は伸び易く、特にスルーホール3のエ
ツジ部分等でクラツクを発性し易いのであるが、
これらに対し前記金属導体箔2bは補強材として
有効に働く。ここでプラスチツク1の厚さは放熱
性の見地から可及的に薄くしてあるため、前記金
属導体箱2bの厚さでも充分にその伸び変形を抑
止することができる。
また本発明方法によつて得られたプリント回路
基板は、金属基板の少なくとも片面に部品を面実
装することができるため、高密度な電子回路にお
いても大きな伝熱性、放熱性を有し、回路の信頼
性を大巾に向上することができる。
基板は、金属基板の少なくとも片面に部品を面実
装することができるため、高密度な電子回路にお
いても大きな伝熱性、放熱性を有し、回路の信頼
性を大巾に向上することができる。
(実施例)
以下、本発明の一実施例について説明する。
ポリイミドの25μm厚箔体の両面に、厚さ35μ
mの電解Cu箔を貼着し両面導体箔体を得た。本
品にはパンチングで孔径0.5〜2mmφの各種のス
ルーホールが穿設された。次に、本品を脱脂、酸
洗してから、1%PbCl2のHCl水溶液に浸漬し、
続いてエンプレートCu406(ジヤパンメタルフイ
ニツシング社製)のCu化学メツキ浴に60℃×20
分浸漬して厚さ0.5μm程度のメツキを施してか
ら、更にCuSO4120g/、H2SO430g/、ト
ツプルチナ(奥野製薬社製)5ppmのCuSO4浴
(30℃、5A/dm2)で厚さ18μmのCuを全面に電
気メツキした。
mの電解Cu箔を貼着し両面導体箔体を得た。本
品にはパンチングで孔径0.5〜2mmφの各種のス
ルーホールが穿設された。次に、本品を脱脂、酸
洗してから、1%PbCl2のHCl水溶液に浸漬し、
続いてエンプレートCu406(ジヤパンメタルフイ
ニツシング社製)のCu化学メツキ浴に60℃×20
分浸漬して厚さ0.5μm程度のメツキを施してか
ら、更にCuSO4120g/、H2SO430g/、ト
ツプルチナ(奥野製薬社製)5ppmのCuSO4浴
(30℃、5A/dm2)で厚さ18μmのCuを全面に電
気メツキした。
次に、本品の片面に感光性ドライフイルム
(DFR、旭化成社製)を圧着して露光、現像の
後、FeCl3液でエツチングして第1層回路を形成
した。その後残された前記ドライフイルムを剥離
後、本品をアルマイト処理されたAl板(450mm×
450mm×1.2mmt)にBNを15%含むエポキシ系接
着剤を用いてプレス圧着した(160℃、15Kg/cm2、
0.5hr)。
(DFR、旭化成社製)を圧着して露光、現像の
後、FeCl3液でエツチングして第1層回路を形成
した。その後残された前記ドライフイルムを剥離
後、本品をアルマイト処理されたAl板(450mm×
450mm×1.2mmt)にBNを15%含むエポキシ系接
着剤を用いてプレス圧着した(160℃、15Kg/cm2、
0.5hr)。
続いて、本品の回路未形成面に第1最層回路の
ときと同様の工程を施し、第2層回路を形成し
た。しかる後、本品の部品搭載用パツド部を除く
部分に半田レジスト(HR16、太陽インキ社製)
及びフラツクスを塗布して仕上げを行つた。
ときと同様の工程を施し、第2層回路を形成し
た。しかる後、本品の部品搭載用パツド部を除く
部分に半田レジスト(HR16、太陽インキ社製)
及びフラツクスを塗布して仕上げを行つた。
本品には、初期において断線故障はみられず、
又一部の回路を切断検鏡した際にも割れは全く認
められなかつた。更に、250℃のオイルと冷水を
用いた交互浸漬を50回くり返したが、電気抵抗の
変化は初期値の5%以内に留まつた。比較のた
め、第1層及び第2層回路を予め形成してから
Al板に張合わせた回路基板について、前記同様
の交互浸漬を行つたところ、10回で電気抵抗の変
化が初期値の10%を超え、50回では回路の一部に
断線が生じた。断線等の故障は0.3mmライン及び
スルーホール近傍に多く見られた。
又一部の回路を切断検鏡した際にも割れは全く認
められなかつた。更に、250℃のオイルと冷水を
用いた交互浸漬を50回くり返したが、電気抵抗の
変化は初期値の5%以内に留まつた。比較のた
め、第1層及び第2層回路を予め形成してから
Al板に張合わせた回路基板について、前記同様
の交互浸漬を行つたところ、10回で電気抵抗の変
化が初期値の10%を超え、50回では回路の一部に
断線が生じた。断線等の故障は0.3mmライン及び
スルーホール近傍に多く見られた。
本発明方法によるリジツド型多層プリント回路
基板の製造は極めて容易であり、得られた回路基
板は放熱性、伝熱特性に優れていることが実験的
に確認された。また、実装密度については従来の
セラミツク基板に匹敵し、製造コストも約50%低
減できることが判つた。
基板の製造は極めて容易であり、得られた回路基
板は放熱性、伝熱特性に優れていることが実験的
に確認された。また、実装密度については従来の
セラミツク基板に匹敵し、製造コストも約50%低
減できることが判つた。
(発明の効果)
本発明は、金属基板と絶縁性箔体を採用して、
多層プリント回路基板の放熱性及び伝熱特性を向
上させると共に、信頼性の高い高密度面実装を可
能にし、かつ簡略化された製造工程で量産を容易
にし、製造コストを低減させることができるもの
である。
多層プリント回路基板の放熱性及び伝熱特性を向
上させると共に、信頼性の高い高密度面実装を可
能にし、かつ簡略化された製造工程で量産を容易
にし、製造コストを低減させることができるもの
である。
第1図aないしfは本発明を工程順に説明する
断面図である。 1……プラスチツク、2a,2b……金属導体
箔、3……スルーホール、4……Cuメツキ層、
5a,5b,5c……第1層回路、6……絶縁
層、7……金属基板、8a,8b……第2層回
路。
断面図である。 1……プラスチツク、2a,2b……金属導体
箔、3……スルーホール、4……Cuメツキ層、
5a,5b,5c……第1層回路、6……絶縁
層、7……金属基板、8a,8b……第2層回
路。
Claims (1)
- 【特許請求の範囲】 1 リジツド型多層プリント回路基板を製造する
に際して、 (イ) 絶縁性箔体の両面に金属導体箔を貼着して得
た両面導体箔体に、所望のスルーホールを形成
する工程と、 (ロ) 前記スルーホール内を含む前記両面導体箔体
にCuメツキ層を形成する工程と、 (ハ) 前記両面導体箔体の片面に第1層回路を形成
する工程と、 (ニ) 前記第1層回路形成面を接合面として、前記
両面導体箔体と金属基板を、絶縁層を介して接
合する工程と、 (ホ) 前記両面導体箔体の非接合面に第2層回路を
形成する工程と、 を順次施すことを特徴とするリジツド型多層プリ
ント回路基板の製造方法。 2 最外層を残して積層回路を形成したのち、絶
縁層を介して金属板上に、これを接合し、しかる
のち最外層回路を形成することを特徴とする第1
項記載のリジツド型多層プリント回路基板の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26839585A JPS62128596A (ja) | 1985-11-30 | 1985-11-30 | リジッド型多層プリント回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26839585A JPS62128596A (ja) | 1985-11-30 | 1985-11-30 | リジッド型多層プリント回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62128596A JPS62128596A (ja) | 1987-06-10 |
JPH0353796B2 true JPH0353796B2 (ja) | 1991-08-16 |
Family
ID=17457877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26839585A Granted JPS62128596A (ja) | 1985-11-30 | 1985-11-30 | リジッド型多層プリント回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62128596A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4933045A (en) * | 1989-06-02 | 1990-06-12 | International Business Machines Corporation | Thin film multilayer laminate interconnection board assembly method |
JP2608980B2 (ja) * | 1990-09-11 | 1997-05-14 | 電気化学工業株式会社 | 金属板ベース多層回路基板 |
JP6639890B2 (ja) * | 2015-12-11 | 2020-02-05 | 株式会社ダイワ工業 | 配線基板積層体及びその製造方法 |
-
1985
- 1985-11-30 JP JP26839585A patent/JPS62128596A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS62128596A (ja) | 1987-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960001356B1 (ko) | 리지드형 다층 프린트 배선판의 제조방법 | |
US7681310B2 (en) | Method for fabricating double-sided wiring board | |
JP3067021B2 (ja) | 両面配線基板の製造方法 | |
JP5256747B2 (ja) | セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム | |
WO2014125567A1 (ja) | 部品内蔵基板及びその製造方法 | |
JPH0353796B2 (ja) | ||
JP4508141B2 (ja) | ステンレス転写基材、メッキ回路層付きステンレス転写基材 | |
JP3071722B2 (ja) | 多層印刷配線板の製造方法 | |
JP4730072B2 (ja) | 回路基板の製造方法 | |
JPS63280496A (ja) | 多層回路板の製造方法 | |
JPS60263494A (ja) | 記録電極板の製造法 | |
JP2004072125A (ja) | 印刷配線板の製造方法および印刷配線板 | |
JP2005175114A (ja) | 多層プリント配線板とその製造方法 | |
JP6098118B2 (ja) | 多層プリント配線板およびその製造方法 | |
KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 | |
JPH0555750A (ja) | 多層プリント配線板とその製造方法 | |
JPS63153894A (ja) | 多層プリント配線板 | |
JP2001189536A (ja) | 配線基板 | |
JP2001352155A (ja) | フレキシブル配線板および電子部品の実装方法 | |
JPS61105895A (ja) | 印刷配線板の製造法 | |
JPH0239113B2 (ja) | Tasohaisenbannoseizohoho | |
JPH02164094A (ja) | 印刷配線板の製造方法 | |
JPH1051098A (ja) | 抵抗内蔵回路基板 | |
JPH07226584A (ja) | 絶縁接着材料付き銅箔を用いた多層配線板の製造法 | |
JPH07336045A (ja) | 基板の接続方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |