JP4730071B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP4730071B2 JP4730071B2 JP2005343809A JP2005343809A JP4730071B2 JP 4730071 B2 JP4730071 B2 JP 4730071B2 JP 2005343809 A JP2005343809 A JP 2005343809A JP 2005343809 A JP2005343809 A JP 2005343809A JP 4730071 B2 JP4730071 B2 JP 4730071B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- mask
- circuit board
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
このような被覆層は、導体パターン上に無電解メッキ処理やペースト印刷、電解メッキ処理を施すことによって形成される。しかし、無電解メッキ処理やペースト印刷によって導体パターンを形成する場合には、被覆層内に樹脂やリンなどの不純物が多く含まれることから、ワイヤボンディング特性などが劣化する。また、電解メッキ処理によって導体パターンを形成する場合には、電解メッキ処理を行う際に用いる電気供給用の配線パターンを形成する必要があるため、パターン設計が複雑になり、回路基板の縮小化や狭ピッチ化が困難となる。
さらに、被覆層を形成した後で通電層をエッチングして導体パターンを形成することによって、導体パターンの設計誤差を小さくすることができる。
また、導体層上に被覆層用マスクを形成し、この被覆層用マスクの非形成領域にのみ被覆層を形成するので、必要な領域にのみ被覆層を形成することができ、導体層への実装形態に応じて変更することが可能となると共に製造コストの削減が図れる。
また、導体パターン用マスクと被覆層用マスクとを同時に除去するので、製造工程を簡略化できる。
この発明では、通電層の層厚を0.5μm以上とすることで電解メッキ処理時に通電層全域にわたって確実に給電を行うことができる。また、通電層の層厚を3μm以下とすることで、通電層のうち導体層が形成されていない非形成領域をエッチングなどによって除去するときに、導体層が過度にエッチングされて設計誤差が大きくなることを抑制できる。
本実施形態における回路基板1は、いわゆるプリント基板であって、絶縁基板(絶縁層)2と、絶縁基板2の一面に形成された導体パターン3と、導体パターン3上に形成された被覆層4と、絶縁基板2、導体パターン3及び被覆層4を被覆するソルダレジスト層5とを備えている。
導体パターン3は、通電層6と、通電層6上に形成された導体層7とによって構成されている。
通電層6は、例えば銅(Cu)によって構成されており、絶縁基板2の一面に例えば無電解メッキ処理を施すことによって形成されている。ここで、この通電層6の層厚は、例えば0.5μmとなっている。
導体層7は、通電層6と同様に、例えば銅によって構成されており、通電層6上に電解メッキ処理を施すことによって形成されている。ここで、この導体層7の層厚は、例えば15μmとなっている。
ソルダレジスト層5は、導体パターン3の酸化防止や不要部分へのハンダの付着防止などの機能を有しており、絶縁基板2や導体パターン3、被覆層4の周縁部を覆っている。
まず、通電層形成工程を行う。これは、絶縁基板2の一面に無電解メッキ処理によって通電層6を形成する(図2(a))。
次に、導体パターン用マスク形成工程を行う。これは、通電層6上にドライフィルムレジストを貼り合わせ、フォトリソグラフィ技術により、導体層7の形成領域に開口を有する導体パターン用マスク11を形成する(図2(b))。
そして、導体層形成工程を行う。これは、電解メッキ処理によって通電層6に給電しながら、導体パターン用マスク11の開口領域に導体層7を形成する(図2(c))。
そして、マスク除去工程を行う。これは、水酸化ナトリウム水溶液などのアルカリ性水溶液を用いて導体パターン用マスク11を除去する(図3(a))。
最後に、絶縁基板2、導体パターン3及び被覆層4上にソルダレジストを塗布し、フォトリソグラフィ技術により絶縁基板2及び導体パターン3の側面を被覆するソルダレジスト層5を形成する(図3(c))。
以上のようにして、回路基板1を製造する。
また、被覆層4の形成後に通電層6をエッチングして導体パターン3を形成しているので、導体パターン3の設計誤差を小さくすることができる。
また、通電層6の層厚を0.5μmとしているので、電解メッキ処理時に通電層6全域にわたって確実に給電を行うことができると共に、通電層6のうち導体層7が形成されていない非形成領域を除去するときに導体層7が過度にエッチングされることを抑制できる。
第2の実施形態と第1の実施形態との異なる点は、本実施形態の回路基板20では導体層7の一部にのみ被覆層4が形成されている点である。
本実施形態における回路基板の製造方法は、第1の実施形態と同様に導体層形成工程において通電層6上に導体層7を形成した後(図5(a))、被覆層用マスク形成工程を行う。これは、上述した導体パターン用マスク11と同様に、導体層7及び導体パターン用マスク11上に導体パターン用マスク11を構成するドライフィルムレジストとは異なるドライフィルムレジストを貼り合わせ、フォトリソグラフィ技術により、被覆層4の形成領域に開口を有する被覆層用マスク21を形成する(図5(b))。
次に、被覆層形成工程を行う。これは、第1の実施形態と同様に、電解メッキ処理によって通電層6に給電しながら被覆層用マスク21の開口領域に被覆層4を形成する(図5(c))。
そして、マスク除去工程を行う。これは、第1の実施形態と同様に、アルカリ性水溶液を用いて導体パターン用マスク11及び被覆層用マスク21を除去する(図5(d))。
この後、ウエットエッチング法によって通電層6のうち導体層7の非形成領域を除去し、導体パターン3を形成する(図6(a))。そして、ソルダレジスト層5を形成する(図6(b))。
以上のようにして回路基板20を形成する。
厚さ500μmのガラスエポキシ基板を絶縁基板2として用意し、この両面に無電解メッキ処理によって銅からなる通電層6を厚さ0.5μmとなるようにそれぞれ形成した。
そして、両通電層6上に感光性のドライフィルムレジストを積層してパターン露光(露光量:80mJ/cm2)、現像(炭酸ナトリウム、40℃、1分)を行うことで導体パターン用マスク11を形成した。
そして、導体パターン用マスク11の開口領域に、電解メッキ処理(2ASD(A/dm2)、34分)によって銅からなる導体層7を厚さ15μmとなるように形成した。
次に、導体パターン用マスク11及び導体層7の上面に導体パターン用マスク11を構成するドライフィルムレジストとは異なるドライフィルムレジストを貼り合わせ、パターン露光、現像を行うことで被覆層用マスク21を形成した。
そして、被覆層用マスク21の開口領域に、電解メッキ処理によって金からなる被覆層4を厚さ0.5μmとなるように形成した。
その後、水酸化ナトリウム水溶液を用いて導体パターン用マスク11及び被覆層用マスク21を除去し、硫酸化水系エッチング液を用いたウエットエッチング法によって通電層6のうち導体層7の非形成領域を除去した。さらに、ハンダ接合部となる銅パッド部分である導体層7及びワイヤボンディングパッドとなる金パッド部分である被覆層4を残してソルダレジスト層5を形成した。
このようにして、本発明の回路基板が得られた。
例えば、上記実施形態において、回路基板1、20をプリント基板としているが、半導体パッケージ基板としてもよい。
また、回路基板1、20には絶縁基板2の一面にのみ導体パターン3を形成しているが、絶縁基板2の他面にも同様に導体パターン3を形成し、絶縁基板2に貫通孔を形成して導電材料を充填することで双方の導体パターン3を接続する構成としてもよい。
また、複数の回路基板1、20を接着して積層する構成としてもよい。ここで、導体パターンの積層方法としては一括積層法や逐次積層法、一括積層法及び逐次積層法を組み合わせた方法などを用いることができる。
また、回路基板1、20は、絶縁基板2上に導体パターン3を形成した構成となっているが、導体パターン3が形成される表層に絶縁層が形成されていれば、絶縁基板2に代えて内部で導体パターンが積層されて表層に絶縁層が形成された基板を用い、この基板の絶縁層上に導体パターン3を形成する構成としてもよい。
また、絶縁基板2に無電解メッキ処理を施すことで通電層6を形成しているが、スパッタ法など、他の手法を施すことによって形成してもよい。
また、通電層6や導体層7としては、導電性を有していれば銅に限られない。
また、通電層6の層厚を0.5μmとしているが、0.5μm以上3μm以下であればよい。さらに、電解メッキ処理時に通電層6全域に給電を行うことができれば0.5μm未満であってもよく、通電層6のうち導体層7の非形成領域を除去するときに導体層7が過度にエッチングされなければ3μm以上であってもよい。
また、導体パターン用マスク11及び被覆層用マスク21が共にドライフィルムレジストを貼り合せた後でフォトリソグラフィ技術を用いることで形成されているが、液状レジストを塗布した後フォトリソグラフィ技術を用いることによって形成されてもよい。ここで、液状レジストの塗布方法としては、ディップ法やコーター法を用いることができる。
また、フォトリソグラフィ技術を用いてソルダレジスト層5を形成しているが、スクリーン印刷法によってパターン形成する方法やソルダレジストを前面に塗布した後で所望の位置にレーザ照射により開口を形成する方法など、他の方法によって形成してもよい。
また、絶縁基板2、導体パターン3をソルダレジスト層5によって被覆しているが、目的に応じてカバーレイを用いてもよい。
2 絶縁基板(絶縁層)
3 導体パターン
4 被覆層
6 通電層
7 導体層
11 導体パターン用マスク
21 被覆層用マスク
Claims (3)
- 絶縁層上に導体パターンを形成する回路基板の製造方法において、
前記絶縁層上に通電層を形成する通電層形成工程と、
前記通電層上に導体パターン用マスクを形成する導体パターン用マスク形成工程と、
前記通電層上のうち前記導体パターン用マスクの非形成領域に電解メッキ処理により導体層を形成する導体層形成工程と、
該導体層形成工程の後、前記導体層上に被覆層用マスクを形成する被覆層用マスク形成工程と、
前記導体層上のうち前記被覆層用マスクの非形成領域に電解メッキ処理により被覆層を形成する被覆層形成工程と、
前記被覆層の形成後に前記導体パターン用マスクと共に前記被覆層用マスクを除去するマスク除去工程と、
前記通電層のうち前記導体層の非形成領域を除去するパターン形成工程と、
該パターン形成工程の後に、前記絶縁層、前記導体層の側面を被覆するソルダレジスト層を形成するソルダレジスト形成工程とを備え、
前記被覆層が表面に露出した回路基板を製造することを特徴とする回路基板の製造方法。 - 前記被覆層は金からなることを特徴とする請求項1に記載の回路基板の製造方法。
- 前記通電層の層厚が、0.5μm以上3μm以下であることを特徴とする請求項1または2に記載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005343809A JP4730071B2 (ja) | 2005-11-29 | 2005-11-29 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005343809A JP4730071B2 (ja) | 2005-11-29 | 2005-11-29 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150058A JP2007150058A (ja) | 2007-06-14 |
JP4730071B2 true JP4730071B2 (ja) | 2011-07-20 |
Family
ID=38211082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005343809A Expired - Fee Related JP4730071B2 (ja) | 2005-11-29 | 2005-11-29 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4730071B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101209473B1 (ko) * | 2011-04-13 | 2012-12-07 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 기판 및 그 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0469992A (ja) * | 1990-07-11 | 1992-03-05 | Hitachi Ltd | 配線基板の製造方法 |
JP2001345538A (ja) * | 2000-06-01 | 2001-12-14 | Matsushita Electric Ind Co Ltd | プリント配線板の製造方法 |
WO2002079877A1 (fr) * | 2001-03-29 | 2002-10-10 | Hitachi Chemical Co., Ltd. | Procede de fabrication de carte a circuit imprime et composition de resine photosensible associee |
JP2004281914A (ja) * | 2003-03-18 | 2004-10-07 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
-
2005
- 2005-11-29 JP JP2005343809A patent/JP4730071B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0469992A (ja) * | 1990-07-11 | 1992-03-05 | Hitachi Ltd | 配線基板の製造方法 |
JP2001345538A (ja) * | 2000-06-01 | 2001-12-14 | Matsushita Electric Ind Co Ltd | プリント配線板の製造方法 |
WO2002079877A1 (fr) * | 2001-03-29 | 2002-10-10 | Hitachi Chemical Co., Ltd. | Procede de fabrication de carte a circuit imprime et composition de resine photosensible associee |
JP2004281914A (ja) * | 2003-03-18 | 2004-10-07 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007150058A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9024207B2 (en) | Method of manufacturing a wiring board having pads highly resistant to peeling | |
JP4178077B2 (ja) | 配線回路基板 | |
CN104576596B (zh) | 半导体基板及其制造方法 | |
US6555209B1 (en) | Method of manufacturing multilayer wiring board | |
JP2009253294A (ja) | 配線基板及び配線基板の製造方法 | |
JP2011014644A (ja) | 配線基板およびその製造方法 | |
JP4730071B2 (ja) | 回路基板の製造方法 | |
US9935043B1 (en) | Interconnection substrate and semiconductor package | |
JP4730072B2 (ja) | 回路基板の製造方法 | |
JP4730220B2 (ja) | 回路基板の製造方法 | |
CN111343802B (zh) | 电路板及其制作方法 | |
JP5315447B2 (ja) | 配線基板及びその製造方法 | |
KR101926565B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP4705972B2 (ja) | プリント配線板及びその製造方法 | |
JP2010067888A (ja) | 配線基板及びその製造方法 | |
WO2003002786A1 (fr) | Procede d'electrodeposition et procede de fabrication de carte imprimee | |
JP4238242B2 (ja) | 配線基板 | |
JP2700259B2 (ja) | プリント配線板における凹所を有する半田層の形成方法 | |
JPH1079568A (ja) | プリント配線板の製造方法 | |
JP6087061B2 (ja) | バンプ及びバンプ形成方法 | |
JP3178677B2 (ja) | 多層配線基板の製造方法 | |
JP4238235B2 (ja) | 配線基板 | |
JP2003318534A (ja) | 層間接続構造及びその形成方法 | |
JP4755454B2 (ja) | プリント基板の製造方法 | |
JP2005011918A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |