JP2007150058A

JP2007150058A - 回路基板の製造方法

Info

Publication number: JP2007150058A
Application number: JP2005343809A
Authority: JP
Inventors: Tomoaki Taniguchi; 智昭谷口
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2005-11-29
Filing date: 2005-11-29
Publication date: 2007-06-14
Anticipated expiration: 2025-11-29
Also published as: JP4730071B2

Abstract

【課題】導体パターン形状の変化を抑制した回路基板の製造方法を提供すること。
【解決手段】絶縁基板上に通電層６を形成する通電層形成工程と、通電層６上に導体パターン用マスクを形成する導体パターン用マスク形成工程と、通電層６上のうち導体パターン用マスクの非形成領域に電解メッキ処理により導体層７を形成する導体層形成工程と、導体層７上に電解メッキ処理により被覆層４を形成する被覆層形成工程と、被覆層４の形成後に導体パターン用マスクを除去するマスク除去工程と、通電層６のうち導体層７の非形成領域を除去するパターン形成工程とを備える。
【選択図】図１

Description

本発明は、例えばプリント基板や半導体パッケージ基板などの回路基板の製造方法に関する。

プリント基板や半導体パッケージ基板における導体パターンは、一般的に絶縁層の表面に形成された銅パターンによって構成されている。また、この導体パターンの表面の酸化防止やワイヤボンディング時の接着性の向上などを目的として、ニッケルや金、錫、銀など銅と異なる異種金属によって構成された被覆層で導体パターンの表面を被覆している。
このような被覆層は、導体パターン上に無電解メッキ処理やペースト印刷、電解メッキ処理を施すことによって形成される。しかし、無電解メッキ処理やペースト印刷によって導体パターンを形成する場合には、被覆層内に樹脂やリンなどの不純物が多く含まれることから、ワイヤボンディング特性などが劣化する。また、電解メッキ処理によって導体パターンを形成する場合には、電解メッキ処理を行う際に用いる電気供給用の配線パターンを形成する必要があるため、パターン設計が複雑になり、回路基板の縮小化や狭ピッチ化が困難となる。

そこで、給電用パターンを引き回すことを行うことなく、被覆層の形成予定領域における給電を確保し、電解メッキ処理を施すことで被覆層を形成する方法が提案されている（例えば、特許文献１参照）。この方法は、サブトラクティブ法を用いて電気的に独立した導体パターンを形成した後、無電解メッキなどによって電解メッキ処理用の通電層を形成し、被覆層を形成しない領域をレジストなどのマスクで覆ってから電解メッキ処理によって被覆層を形成するものである。
特開２００４−３４９４１４号公報

しかしながら、上記従来の回路基板の製造方法には、以下の課題が残されている。すなわち、上記従来の回路基板の製造方法では、導体パターンを形成した後で通電層を形成し、被覆層を形成した後に通電層をエッチング処理などによって除去する必要があり、工程数が増加してしまう。また、通電層のエッチング時に導体パターンもエッチングされることでパターン形状が変化する場合があるという問題がある。

本発明は、前述の課題に鑑みてなされたもので、導体パターン形状の変化を抑制した回路基板の製造方法を提供することを目的とする。

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の回路基板の製造方法は、絶縁層上に導体パターンを形成する回路基板の製造方法において、前記絶縁層上に通電層を形成する通電層形成工程と、前記通電層上に導体パターン用マスクを形成する導体パターン用マスク形成工程と、前記通電層上のうち前記導体パターン用マスクの非形成領域に電解メッキ処理により導体層を形成する導体層形成工程と、前記導体層上に電解メッキ処理により被覆層を形成する被覆層形成工程と、前記被覆層の形成後に前記導体パターン用マスクを除去するマスク除去工程と、前記通電層のうち前記導体層の非形成領域を除去するパターン形成工程とを備えることを特徴とする。

この発明では、導体層形成工程において、絶縁層上に形成された通電層に給電して電解メッキ処理を行うので、導体パターン上に被覆層を形成する際に給電用パターンを別途形成する必要がなくなる。したがって、パターン設計が容易となると共に製造工程の簡略化が図れる。また、導体パターンの狭ピッチ化や回路基板の縮小化が可能となる。
さらに、被覆層を形成した後で通電層をエッチングして導体パターンを形成することによって、導体パターンの設計誤差を小さくすることができる。

また、本発明の回路基板の製造方法は、前記導体層形成工程の後、前記導体層上に被覆層用マスクを形成する被覆層用マスク形成工程を備え、前記被覆層形成工程で、前記導体層上のうち前記被覆層用マスクの非形成領域に被覆層を形成し、前記マスク除去工程で、前記導体パターン用マスクと共に前記被覆層用マスクを除去することが好ましい。
この発明では、導体層上に被覆層用マスクを形成し、この被覆層用マスクの非形成領域にのみ被覆層を形成するので、必要な領域にのみ被覆層を形成することができ、導体層への実装形態に応じて変更することが可能となると共に製造コストの削減が図れる。
また、導体パターン用マスクと被覆層用マスクとを同時に除去するので、製造工程を簡略化できる。

また、本発明の回路基板の製造方法は、前記通電層の層厚が、０．５μｍ以上３μｍ以下であることが好ましい。
この発明では、通電層の層厚を０．５μｍ以上とすることで電解メッキ処理時に通電層全域にわたって確実に給電を行うことができる。また、通電層の層厚を３μｍ以下とすることで、通電層のうち導体層が形成されていない非形成領域をエッチングなどによって除去するときに、導体層が過度にエッチングされて設計誤差が大きくなることを抑制できる。

本発明の回路基板の製造方法によれば、導体パターン上に被覆層を形成する際に給電用パターンを別途形成することなく電解メッキ処理を施すことによって被覆層を形成することができるので、製造工程の簡略化が図れる。また、導体パターンの狭ピッチ化や回路基板の縮小化が図れる。さらに、被覆層の形成後にエッチングによって導体パターンを形成することで、導体パターンの設計誤差を小さくすることができる。

以下、本発明にかかる回路基板の第１の実施形態を、図１を参照しながら説明する。
本実施形態における回路基板１は、いわゆるプリント基板であって、絶縁基板（絶縁層）２と、絶縁基板２の一面に形成された導体パターン３と、導体パターン３上に形成された被覆層４と、絶縁基板２、導体パターン３及び被覆層４を被覆するソルダレジスト層５とを備えている。

絶縁基板２は、例えばガラスエポキシ樹脂のような絶縁性材料によって形成された基板であり、その層厚が例えば５００μｍとなっている。
導体パターン３は、通電層６と、通電層６上に形成された導体層７とによって構成されている。
通電層６は、例えば銅（Ｃｕ）によって構成されており、絶縁基板２の一面に例えば無電解メッキ処理を施すことによって形成されている。ここで、この通電層６の層厚は、例えば０．５μｍとなっている。
導体層７は、通電層６と同様に、例えば銅によって構成されており、通電層６上に電解メッキ処理を施すことによって形成されている。ここで、この導体層７の層厚は、例えば１５μｍとなっている。

被覆層４は、例えばワイヤボンディング時におけるワイヤボンディング特性を向上させる機能を有しており、例えば金（Ａｕ）によって構成されている。ここで、被覆層４の層厚は、例えば０．５μｍとなっている。
ソルダレジスト層５は、導体パターン３の酸化防止や不要部分へのハンダの付着防止などの機能を有しており、絶縁基板２や導体パターン３、被覆層４の周縁部を覆っている。

次に、以上のような構成の回路基板１の製造方法を、図２及び図３を用いて説明する。
まず、通電層形成工程を行う。これは、絶縁基板２の一面に無電解メッキ処理によって通電層６を形成する（図２（ａ））。
次に、導体パターン用マスク形成工程を行う。これは、通電層６上にドライフィルムレジストを貼り合わせ、フォトリソグラフィ技術により、導体層７の形成領域に開口を有する導体パターン用マスク１１を形成する（図２（ｂ））。
そして、導体層形成工程を行う。これは、電解メッキ処理によって通電層６に給電しながら、導体パターン用マスク１１の開口領域に導体層７を形成する（図２（ｃ））。

続いて、被覆層形成工程を行う。これは、上述した導体層７と同様に、電解メッキ処理によって通電層６に給電しながら、導体パターン用マスク１１の開口領域に被覆層４を形成して導体層７上に積層する（図２（ｄ））。
そして、マスク除去工程を行う。これは、水酸化ナトリウム水溶液などのアルカリ性水溶液を用いて導体パターン用マスク１１を除去する（図３（ａ））。

次に、塩化第２鉄溶液や塩化第２銅溶液、過酸化水素水−硫酸系、過硫酸系水溶液などのエッチング液を用いたウエットエッチング法によって、通電層６のうち導体層７が形成されていない非形成領域を除去する。これにより、導体パターン３が形成される（図３（ｂ））。
最後に、絶縁基板２、導体パターン３及び被覆層４上にソルダレジストを塗布し、フォトリソグラフィ技術により絶縁基板２及び導体パターン３の側面を被覆するソルダレジスト層５を形成する（図３（ｃ））。
以上のようにして、回路基板１を製造する。

このように構成された回路基板の製造方法によれば、導体パターン３上に被覆層４を形成する際に給電用パターンを別途形成することなく電解メッキ処理を施すことによって被覆層４を形成することができるので、製造工程の簡略化が図れる。また、導体パターン３の狭ピッチ化や回路基板の縮小化が図れる。
また、被覆層４の形成後に通電層６をエッチングして導体パターン３を形成しているので、導体パターン３の設計誤差を小さくすることができる。
また、通電層６の層厚を０．５μｍとしているので、電解メッキ処理時に通電層６全域にわたって確実に給電を行うことができると共に、通電層６のうち導体層７が形成されていない非形成領域を除去するときに導体層７が過度にエッチングされることを抑制できる。

次に、第２の実施形態について、図４を参照しながら説明する。なお、以下の説明において、上記実施形態で説明した構成要素には同一符号を付し、その説明を省略する。
第２の実施形態と第１の実施形態との異なる点は、本実施形態の回路基板２０では導体層７の一部にのみ被覆層４が形成されている点である。

次に、以上のような構成の回路基板２０の製造方法を、図５及び図６を用いて説明する。
本実施形態における回路基板の製造方法は、第１の実施形態と同様に導体層形成工程において通電層６上に導体層７を形成した後（図５（ａ））、被覆層用マスク形成工程を行う。これは、上述した導体パターン用マスク１１と同様に、導体層７及び導体パターン用マスク１１上に導体パターン用マスク１１を構成するドライフィルムレジストとは異なるドライフィルムレジストを貼り合わせ、フォトリソグラフィ技術により、被覆層４の形成領域に開口を有する被覆層用マスク２１を形成する（図５（ｂ））。
次に、被覆層形成工程を行う。これは、第１の実施形態と同様に、電解メッキ処理によって通電層６に給電しながら被覆層用マスク２１の開口領域に被覆層４を形成する（図５（ｃ））。
そして、マスク除去工程を行う。これは、第１の実施形態と同様に、アルカリ性水溶液を用いて導体パターン用マスク１１及び被覆層用マスク２１を除去する（図５（ｄ））。
この後、ウエットエッチング法によって通電層６のうち導体層７の非形成領域を除去し、導体パターン３を形成する（図６（ａ））。そして、ソルダレジスト層５を形成する（図６（ｂ））。
以上のようにして回路基板２０を形成する。

以上のように構成された回路基板の製造方法においても、上述した第１の実施形態と同様の作用、効果を奏するが、被覆層用マスク２１の非形成領域にのみ被覆層４を形成するので、導体層７への実装形態に応じて変更することが可能となると共に製造コストの削減が図れる。また、導体パターン用マスク１１と被覆層用マスク２１とを同時に除去するので、製造工程を簡略化できる。

次に、本発明にかかる回路基板を実施例により具体的に説明する。
厚さ５００μｍのガラスエポキシ基板を絶縁基板２として用意し、この両面に無電解メッキ処理によって銅からなる通電層６を厚さ０．５μｍとなるようにそれぞれ形成した。
そして、両通電層６上に感光性のドライフィルムレジストを積層してパターン露光（露光量：８０ｍＪ／ｃｍ^２）、現像（炭酸ナトリウム、４０℃、１分）を行うことで導体パターン用マスク１１を形成した。
そして、導体パターン用マスク１１の開口領域に、電解メッキ処理（２ＡＳＤ（Ａ／ｄｍ^２）、３４分）によって銅からなる導体層７を厚さ１５μｍとなるように形成した。
次に、導体パターン用マスク１１及び導体層７の上面に導体パターン用マスク１１を構成するドライフィルムレジストとは異なるドライフィルムレジストを貼り合わせ、パターン露光、現像を行うことで被覆層用マスク２１を形成した。
そして、被覆層用マスク２１の開口領域に、電解メッキ処理によって金からなる被覆層４を厚さ０．５μｍとなるように形成した。
その後、水酸化ナトリウム水溶液を用いて導体パターン用マスク１１及び被覆層用マスク２１を除去し、硫酸化水系エッチング液を用いたウエットエッチング法によって通電層６のうち導体層７の非形成領域を除去した。さらに、ハンダ接合部となる銅パッド部分である導体層７及びワイヤボンディングパッドとなる金パッド部分である被覆層４を残してソルダレジスト層５を形成した。
このようにして、本発明の回路基板が得られた。

なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態において、回路基板１、２０をプリント基板としているが、半導体パッケージ基板としてもよい。
また、回路基板１、２０には絶縁基板２の一面にのみ導体パターン３を形成しているが、絶縁基板２の他面にも同様に導体パターン３を形成し、絶縁基板２に貫通孔を形成して導電材料を充填することで双方の導体パターン３を接続する構成としてもよい。
また、複数の回路基板１、２０を接着して積層する構成としてもよい。ここで、導体パターンの積層方法としては一括積層法や逐次積層法、一括積層法及び逐次積層法を組み合わせた方法などを用いることができる。
また、回路基板１、２０は、絶縁基板２上に導体パターン３を形成した構成となっているが、導体パターン３が形成される表層に絶縁層が形成されていれば、絶縁基板２に代えて内部で導体パターンが積層されて表層に絶縁層が形成された基板を用い、この基板の絶縁層上に導体パターン３を形成する構成としてもよい。

また、絶縁基板２としてガラスエポキシ樹脂を用いているが、ＢＴレジンやポリイミドなど、他の絶縁性材料を用いてもよい。
また、絶縁基板２に無電解メッキ処理を施すことで通電層６を形成しているが、スパッタ法など、他の手法を施すことによって形成してもよい。
また、通電層６や導体層７としては、導電性を有していれば銅に限られない。
また、通電層６の層厚を０．５μｍとしているが、０．５μｍ以上３μｍ以下であればよい。さらに、電解メッキ処理時に通電層６全域に給電を行うことができれば０．５μｍ未満であってもよく、通電層６のうち導体層７の非形成領域を除去するときに導体層７が過度にエッチングされなければ３μｍ以上であってもよい。

また、被覆層４としては、金のほかに、ニッケル（Ｎｉ）やパラジウム（Ｐｄ）、錫（Ｓｎ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、あるいはこれらにニッケルや金を含めたうちの２以上を含む金属を用いてもよい。また、導体パターン３上に被覆層を１層形成しているが、被覆層を２層以上積層してもよい。
また、導体パターン用マスク１１及び被覆層用マスク２１が共にドライフィルムレジストを貼り合せた後でフォトリソグラフィ技術を用いることで形成されているが、液状レジストを塗布した後フォトリソグラフィ技術を用いることによって形成されてもよい。ここで、液状レジストの塗布方法としては、ディップ法やコーター法を用いることができる。
また、フォトリソグラフィ技術を用いてソルダレジスト層５を形成しているが、スクリーン印刷法によってパターン形成する方法やソルダレジストを前面に塗布した後で所望の位置にレーザ照射により開口を形成する方法など、他の方法によって形成してもよい。
また、絶縁基板２、導体パターン３をソルダレジスト層５によって被覆しているが、目的に応じてカバーレイを用いてもよい。

本発明の活用例としては、プリント基板や半導体パッケージ基板などの導体パターンの形成に用い、特に給電用のパターンの引き回しが困難な小型回路基板の製造に効果が期待できる。

本発明の第１の実施形態における回路基板を示す断面図である。本発明の第１の実施形態における回路基板の製造工程を示す断面図である。同様に、回路基板の製造工程を示す断面図である。本発明の第２の実施形態における回路基板を示す断面図である。本発明の第２の実施形態における回路基板の製造工程を示す断面図である。同様に、回路基板の製造工程を示す断面図である。

符号の説明

１、２０回路基板
２絶縁基板（絶縁層）
３導体パターン
４被覆層
６通電層
７導体層
１１導体パターン用マスク
２１被覆層用マスク

Claims

絶縁層上に導体パターンを形成する回路基板の製造方法において、
前記絶縁層上に通電層を形成する通電層形成工程と、
前記通電層上に導体パターン用マスクを形成する導体パターン用マスク形成工程と、
前記通電層上のうち前記導体パターン用マスクの非形成領域に電解メッキ処理により導体層を形成する導体層形成工程と、
前記導体層上に電解メッキ処理により被覆層を形成する被覆層形成工程と、
前記被覆層の形成後に前記導体パターン用マスクを除去するマスク除去工程と、
前記通電層のうち前記導体層の非形成領域を除去するパターン形成工程とを備えることを特徴とする回路基板の製造方法。
前記導体層形成工程の後、前記導体層上に被覆層用マスクを形成する被覆層用マスク形成工程を備え、
前記被覆層形成工程で、前記導体層上のうち前記被覆層用マスクの非形成領域に前記被覆層を形成し、
前記マスク除去工程で、前記導体パターン用マスクと共に前記被覆層用マスクを除去することを特徴とする請求項１に記載の回路基板の製造方法。
前記通電層の層厚が、０．５μｍ以上３μｍ以下であることを特徴とする請求項１または２に記載の回路基板の製造方法。