JP2004281914A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004281914A JP2004281914A JP2003074131A JP2003074131A JP2004281914A JP 2004281914 A JP2004281914 A JP 2004281914A JP 2003074131 A JP2003074131 A JP 2003074131A JP 2003074131 A JP2003074131 A JP 2003074131A JP 2004281914 A JP2004281914 A JP 2004281914A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- layer
- metal terminal
- electrolytic
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】線路導体および板状コアに形成された信号用スルーホール導体や、ビアを介して、基板の表裏にまたがるパッド−パッド間の信号伝送経路全体のインピーダンス整合を、所望の信号周波数において容易に実現できる配線基板を提供する。
【解決手段】配線基板1において、金属端子パッド10,110,17,117は、第一主表面CP側からCuメッキ層52、Niメッキ層53及びAuメッキ層54がこの順序で積層されるとともに、Niメッキ層53が電解Niメッキ層53とされる。そして、パッド形成面をなす誘電体層6の第一主表面CPには、金属端子パッド10,110,17,117に一端が結合される金属配線が配置されないか、又は、配置されていても、該金属配線77の他端側が内層導体層7にビア34を介して接続されてなる。
【選択図】 図3
【解決手段】配線基板1において、金属端子パッド10,110,17,117は、第一主表面CP側からCuメッキ層52、Niメッキ層53及びAuメッキ層54がこの順序で積層されるとともに、Niメッキ層53が電解Niメッキ層53とされる。そして、パッド形成面をなす誘電体層6の第一主表面CPには、金属端子パッド10,110,17,117に一端が結合される金属配線が配置されないか、又は、配置されていても、該金属配線77の他端側が内層導体層7にビア34を介して接続されてなる。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
この発明は配線基板とその製造方法に関する。
【0002】
【従来の技術】
ICあるいはLSI等のチップ接続用として使用される多層配線基板のうち、オーガニックパッケージ基板と称されるものは、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部を有し、該配線積層部の誘電体層にて形成された第一主表面上に、フリップチップ接続用あるいはマザーボード接続用(例えばBGAあるいはPGAによる)の複数の金属端子パッドが配置される。これら金属端子パッドは、配線積層部内に位置する内層導体層にビアを介して導通する。内層導体層及びビアは導電率の良好なCu系金属で構成されるのが一般的であり、金属端子パッドも、これらと接続する本体部分がCuメッキ層として形成される。しかし、金属端子パッドにはチップやマザーボードと接続するための半田が接触するので、半田との結合力及びぬれ性を向上させるため、Auメッキが施される。
【0003】
ところで、金属端子パッドの本体部分をなすCuメッキ層は、リフロー工程やその他の組立工程における加熱により、Cuメッキ層からAuメッキ層表面にCuが拡散により湧き上がり、Auメッキ層表面がCuの酸化層で覆われて半田ぬれ性や半田接合性が損なわれる可能性がある。そこで、Cuメッキ層を形成した後、Auメッキ層への拡散が少なくかつ半田接合性も良好なNiメッキ層を形成し、そのNiメッキ層上にAuメッキ層を形成するパッド構造が広く採用されている。このNiメッキ層の形成方法には電解Niメッキを用いる方法と、無電解Niメッキ(特許文献1参照)を用いる方法との2種類がある。
【0004】
【特許文献1】
特開2002−4098号公報
【0005】
【発明が解決しようとする課題】
無電解Niメッキを用いる方法によると、誘電体層上に互いに絶縁された複数のパッドに対しても、メッキ液への浸漬により簡単にNiメッキ層を形成できる。しかしながら、一般に使用されている無電解Niメッキ浴は、還元剤として次亜リン酸ソーダなどのリン酸化合物が使用されるため、得られるNiメッキ層に4〜8質量%もの比較的多量のリンが必然的に含有されたものしか得られない問題がある。Auメッキ層上にSn−Pb合金からなる半田を接触させると、Auメッキ層を溶かし込んだ半田が、下地のNiメッキ層と接触することがある。このとき、Niメッキ層中にリンが多量に含まれていると、Niとともに共析出したリンが半田とのぬれ性を阻害し、接続不良を生ずる惧れがある。
【0006】
また、無電解Niメッキ浴には、還元剤として水素化ホウ素化合物を用いる非リン酸系浴も知られている。該浴を用いると、Niメッキ層のリン濃度は大幅に低減できるが、Ni析出の還元反応時に多量の水素ガスが発生し、この水素ガスがNiメッキ層中に取り込まれて気泡や膨れといった不良を生じやすい問題がある。結局のところ、現状では無電解Niメッキ浴でを用いた場合、上記の理由により配線基板のパッド形成用として好適な性状のNiメッキ層が得られていないのが実情である。
【0007】
他方、電解Niメッキを用いる場合は、浴がリンや水素混入源となる還元剤が使用されないので、半田に対するぬれ性や密着性の良好なNiメッキ層が得られる利点がある。しかし、従来の電解Niメッキを用いたパッド形成工程では、パッドが形成される誘電体層面(パッド形成面)上に、パッドに接続するメッキ用の導通路(タイバー)を複雑に入り組んだ形で形成する必要がある。この方式では、パッド間にメッキタイバー挿入用のスペースを確保しなければならないので、パッドの配列間隔を一定以上には縮小できなくなり、基板面積の増大を引き起こしやすくなるとともに、設計上の制約も非常に大きくなる問題がある。また、メッキタイバーは、末端が電気的に開放した不要な導通路として、最終的にはパッドに付随した形で基板上に残留する。すると、該部分がノイズ収拾源となって、基板の耐ノイズ性が悪化したり、あるいはパッドを含んだ伝送経路のインピーダンス不整合を招く原因となることも、大きな欠点の一つである。
【0008】
本発明の課題は、電解Niメッキ層を有した金属端子パッドが設けられているにもかかわらず、基板の耐ノイズ性の悪化やパッドを含んだ伝送経路のインピーダンス不整合が生じにくく、また、金属端子パッドの間隔を容易に縮小することができ、ひいてはコンパクト化に有利な構造を有した配線基板と、その製造方法とを提供することにある。
【0009】
【課題を解決するための手段及び作用・発明の効果】
上記の課題を解決するために、本発明の配線基板は、
第一主表面が誘電体層にて形成されるように、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部と、該配線積層部の前記誘電体層にて形成された前記第一主表面上に配置される複数の金属端子パッドとを有し、それら金属端子パッドの少なくとも一部のものが、前記配線積層部内に位置する内層導体層にビアを介して導通するとともに、
前記金属端子パッドは、前記第一主表面側からCuメッキ層、Niメッキ層及びAuメッキ層がこの順序で積層されるとともに、前記Niメッキ層が電解Niメッキ層とされ、かつ、前記誘電体層の前記第一主表面には、前記金属端子パッドに一端が結合され他端が開放したメッキ用金属配線が形成されておらず、且つ、
前記金属端子パッドにおいて、前記Cuメッキ層の側面が前記電解Niメッキ層にて覆われていないことを特徴とする。
【0010】
上記本発明の配線基板によると、金属端子パッドは、第一主表面側からCuメッキ層、Niメッキ層及びAuメッキ層がこの順序で積層されるとともに、Niメッキ層が電解Niメッキ層とされ、かつ、誘電体層の第一主表面には、金属端子パッドに一端が結合され他端が開放したメッキ用金属配線が形成されていない。つまり、誘電体層の第一主表面(パッド形成面)には、金属端子パッドに一端が結合される金属配線が配置されないか、又は、配置されていても、該金属配線の他端側が内層配線層にビアを介して接続される。また、金属端子パッドにビアを介して接続される内層配線層にも、末端が開放したメッキ用金属配線は含まれない構造となる。つまり、本発明の配線基板は、末端が電気的に開放した不要な導通路が排除された構造となっている。その結果、該不要な導通路による基板の耐ノイズ性の悪化や、パッドを含んだ伝送経路のインピーダンス不整合を効果的に防止できる。そして、不要な導通路が設けられない分、パッド間スペースも節約でき、基板のコンパクト化に寄与できる他、配線レイアウトの複雑化も生じにくいので、設計上の制約も少なくなる。そして、無電解Niメッキ層を用いた従来技術では両立できなかった課題解決、すなわち金属端子パッドを構成するNiメッキ層が、リンや水素の含有率を低くできる電解メッキ層として構成されているから、半田に対するぬれ性や密着性の向上も同時に達成できる。
【0011】
また、上記金属端子パッドは、Cuメッキ層の側面が電解Niメッキ層にて覆われていない構造とされている。この構造によると、電解Niメッキ層の周縁部がCuメッキ層の側面よりも外側に張り出すことがないため、金属端子パッド間の絶縁間隔を設計通り正確に保つことができ、金属端子パッド間の短絡等の不具合が生じにくくなる利点を有する。
【0012】
上記本発明の配線基板の構造は、以下の本発明の配線基板の製造方法を採用することによりはじめて実現可能となるものである。すなわち、本発明の方法は、
第一主表面が誘電体層にて形成されるように、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部と、該配線積層部の前記誘電体層にて形成された前記第一主表面上に配置される複数の金属端子パッドとを有し、それら金属端子パッドの少なくとも一部のものが、前記配線積層部内に位置する内層導体層にビアを介して導通する配線基板の製造方法であって、
前記金属端子パッドを、前記配線積層部の前記第一主表面側からCuメッキ層、Niメッキ層及びAuメッキ層がこの順序で積層されたものとして形成するために、
前記配線積層部の前記第一主表面に、複数の金属端子パッド形成予定領域を互いに連結する形でメッキ用下地導電層を形成するメッキ用下地導電層形成工程と、
前記メッキ用下地導電層の前記金属端子パッド形成予定領域にCuメッキ層を選択的に形成するCuメッキ工程と、
該Cuメッキ工程終了後に、複数の前記金属端子パッド形成予定領域に形成された各前記Cuメッキ層上に、前記メッキ用下地導電層を電流供給路としてそれぞれ電解Niメッキ層を形成する電解Niメッキ工程と、
該電解Niメッキ層上にAuメッキ層を形成するAuメッキ工程と、
前記電解Niメッキ工程が終了した後、前記配線積層部の前記第一主表面の、前記金属端子パッド形成予定領域以外の領域に形成された不要なメッキ用下地導電層を除去するメッキ用下地導電層除去工程と、
を含み、且つ、
前記Cuメッキ工程において、前記金属端子パッド形成予定領域が露出するように前記メッキ用下地導電層をマスク材にて覆い、その状態で前記Cuメッキを行って前記Cuメッキ層を形成し、引き続き、前記電解Niメッキ工程において、その状態で前記電解Niメッキを行って前記電解Niメッキ層を形成した後、前記マスク材を除去することを特徴とする。
【0013】
上記本発明の方法によると、配線積層部の第一主表面、すなわちパッド形成面上に、複数の金属端子パッドのCuメッキ層同士を互いに連結するための、メッキ用下地導電層を形成する(このメッキ用下地導電層もCuメッキ層として形成できるが、これに限られるものではない)。これにより、最終的には電気的に分離されるべき各金属端子パッドのCuメッキ層同士が電気的に連結することができる。そして、上記のメッキ用下地導電層をメッキ導通経路として、全ての金属端子パッドのCuメッキ層上に電解Niメッキ層を一括して形成できる。そして、該電解Niメッキの終了後に、不要なメッキ用下地導電層をエッチング等により除去すれば、電解Niメッキ層を有した金属端子パッドを簡単に分離できる。つまり、本発明の配線基板の構造を簡単に得ることができる。
【0014】
また、Cuメッキ層及び電解Niメッキ層は、上記のごとく、Cuメッキ工程において、金属端子パッド形成予定領域が露出するようにメッキ用下地導電層をマスク材にて覆い、その状態でCuメッキを行ってCuメッキ層を形成し、引き続き、電解Niメッキ工程において、その状態(メッキ用下地導電層がマスク材にて覆われ、且つ、マスク材の金属端子パッド形成予定領域にはCuメッキ層が形成された状態)で電解Niメッキを行って電解Niメッキ層を形成した後、マスク材を除去することにより形成される。これにより、Cuメッキ層の側面に電解Niメッキ層を被覆することなく、Cuメッキ層の主表面のみに電解Niメッキ層を形成することが容易に可能となる。またこの場合、Cuメッキ工程後に上記マスク材を除去し、そして新たに電解Niメッキ用のマスク材を用いて、電解Niメッキを施すといった作業を行う必要がないため、電解Niメッキ層の形成工程を大幅に簡略化できる。
【0015】
なお、参考技術としては、金属端子パッドがビアを介して内層導体層と導通している場合、該内層導体層をメッキ導通経路として金属端子パッドに電解Niメッキ層を形成することも可能である。しかし、この方法を採用した場合、複数の金属端子パッドの一部のものが、内層導体層に導通しない、電気的に孤立したフローティングパッドとして構成されているとき、該フローティングパッドにはメッキ電流の供給は不能であるから、電解Niメッキ層を形成できない欠点がある。しかし、本発明の方法によると、複数の金属端子パッドの一部のものを、内層導体層に導通しない、電気的に孤立したフローティングパッドとして構成する場合においても、該フローティングパッドにもメッキ用下地導電層を用いて電解Niメッキ層を簡単に形成することができる。
【0016】
次に、本発明の配線基板においては、配線積層部として、板状コアの第一主表面に形成される第一配線積層部と、同じく第二主表面に形成される第二配線積層部とを設けることができ、それぞれ上記本発明特有の構造を有する金属端子パッドを形成することができる。この態様は、第一配線積層部側の金属端子パッドを、集積回路チップなどをフリップチップ接続するためのパッドとして利用し、第二配線積層部側の金属端子パッドを、配線基板自体をマザーボード等にピングリッドアレイ(PGA)あるいはボールグリッドアレイ(BGA)により接続するためのパッドとして利用する基板態様に好適に採用できる。
【0017】
金属端子パッドをなす電解Niメッキ層のリンの含有率は、3質量%以下となっていることが望ましい。これにより、金属端子パッドに対する半田(特にSn−Pb系半田)ぬれ性を良好に確保することができる。このためには、使用する電解Niメッキ浴にリン化合物を添加しないことが望ましい。なお、電解Niメッキ層のリンの含有率は、望ましくは1質量%以下となっているのがよく、さらに望ましくは検出限界以下となっているのがよい。
【0018】
また、金属端子パッドをなす電解Niメッキ層は、コバルトの含有率が2質量%以下でとなっていることが、Auメッキ層との密着性を向上させる観点において望ましい。電解Niメッキにおいては、得られるメッキ膜の硬度を高めるためにコバルトが添加されることがあるが、本発明においては金属端子パッド用のNiメッキ層としてそれほど硬度が要求されることがなく、また、Auメッキ層との密着性を考慮すれば、メッキ浴にコバルトはなるべく含有させないことが望ましいといえる。
【0019】
次に、本発明の配線基板は、配線積層部の第一主表面はソルダーレジスト層にて覆われてなり、かつ、該ソルダーレジスト層は金属端子パッドを個別に露出させるための開口を有するとともに、該開口の内周縁が金属端子パッドの主表面外周縁よりも内側に張り出して位置するものとして構成できる。この場合、金属端子パッドのCuメッキ層の主表面の全面が電解Niメッキ層にて覆われてなり、該電解Niメッキ層の主表面の外周縁部がソルダーレジスト層にて覆われてなるものとすることができる。これにより、Cuメッキ層の主表面全面を覆う電解Niメッキ層の外周縁部が、ソルダーレジスト層の開口内周縁部により押さえ込まれるので、電解Niメッキ層のCuメッキ層からの剥離等を生じにくくすることができる。該構造は、本発明の配線基板において、電解Niメッキ工程終了後に、配線積層部の第一主表面を、金属端子パッドを個別に露出させるための開口を有するソルダーレジスト層により、該開口の内周縁が金属端子パッドの主表面外周縁よりも内側に張り出して位置するように覆うことにより、簡単に製造することができる。
【0020】
次に、Auメッキ層の形成は、メッキ用下地導電層除去工程の前に実施することもできるし、後で実施することもできる。前者の場合、電解Niメッキ工程の実施後に、電解Auメッキによりソルダーレジスト層の形成前にAuメッキ層を形成することになる。しかし、この工程では、Auメッキ層の形成後に、ソルダーレジスト層を感光性樹脂の露光現像を行なう際に、Auメッキ層上への樹脂分のコンタミが懸念される場合がある。
【0021】
そこで、本発明の配線基板は、金属端子パッドの電解Niメッキ層に対し、ソルダーレジスト層の開口の内側に位置する領域のみAuメッキ層にて覆った構造とすることができる。該構造は、ソルダーレジスト層を形成した後、電解Niメッキ層の、該ソルダーレジスト層の開口の内側に露出する領域に無電解Auメッキを施すことにより形成できる(無電解Auメッキを用いるのは、メッキ用下地導電層が除去されて各パッドが電気的に分離され、電解メッキが既に不能となっているからである)。Auメッキ層の形成後は、ソルダーレジスト層の露光現像工程が介在しないので、Auメッキ層上への樹脂分のコンタミ付着を効果的に抑制できる。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
図3は本発明の一実施形態に係る配線基板1の断面構造を模式的に示すものである。該配線基板は、耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)等で構成された板状コア2の両表面に、所定のパターンに配線金属層をなすコア導体層M1、M11がそれぞれ形成される。これらコア導体層M1、M11は板状コア2の表面の大部分を被覆する面導体パターンとして形成され、電源層又は接地層として用いられるものである。他方、板状コア2には、ドリル等により穿設されたスルーホール12が形成され、その内壁面にはコア導体層M1、M11を互いに導通させるスルーホール導体30が形成されている。また、スルーホール12は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
【0023】
また、コア導体層M1、M11の上層には、感光性樹脂組成物6にて構成された第一ビア層(ビルドアップ層:誘電体層)V1、V11がそれぞれ形成されている。さらに、その表面にはそれぞれ金属配線7を有する第一導体層M2、M12がCuメッキにより形成されている。なお、コア導体層M1、M11と第一導体層M2、M12とは、それぞれビア34により層間接続がなされている。同様に、第一導体層M2、M12の上層には、感光性樹脂組成物6を用いた第二ビア層(ビルドアップ層:誘電体層)V2、V12がそれぞれ形成されている。その表面には、金属端子パッド8、18を有する第二導体層M3、M13が形成されている。これら第一導体層M2、M12と第二導体層M3、M13とは、それぞれビア34により層間接続がなされている。ビア34は、ビアホール34hとその内周面に設けられたビア導体34sと、底面側にてビア導体34sと導通するように設けられたビアパッド34pと、ビアパッド34pと反対側にてビア導体34hの開口周縁から外向きに張り出すビアランド34lとを有している。
【0024】
板状コア2の第一主表面MP1においては、コア導体層M1、第一ビア層V1、第一導体層M2及び第二ビア層V2が第一の配線積層部L1を形成している。また、板状コア2の第二主表面MP2においては、コア導体層M11、第一ビア層V11、第一導体層M12及び第二ビア層V12が第二の配線積層部L2を形成している。いずれも、第一主表面CPが誘電体層6にて形成されるように、誘電体層と導体層とが交互に積層されたものであり、該第一主表面CP上には、複数の金属端子パッド10、110ないし17、117がそれぞれ形成されている。第一配線積層部L1側の金属端子パッド10、110は、集積回路チップなどをフリップチップ接続するためのパッドである半田ランドを構成する。また、第二配線積層部L2側の金属端子パッド17、117は、配線基板自体をマザーボード等にピングリッドアレイ(PGA)あるいはボールグリッドアレイ(BGA)により接続するための裏面ランド(パッド)として利用されるものである。
【0025】
図1に示すように、半田ランド10は配線基板1の第一主表面の略中央部分に格子状に配列し、各々その上に形成された半田バンプ11(図3)とともにチップ搭載部40を形成している。また、図2に示すように、第二導体層M13内の裏面ランド17も、格子状に配列形成されている。そして、各第二導体層M3、M13上には、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層8、18(SR1、SR11)が形成されている。いずれも半田ランド10、110あるいは裏面ランド17、117を露出させるために、各ランドに一対一に対応する形で開口部8a、18aが形成されている。
【0026】
ビア層V1、V11、V2、V12、及びソルダーレジスト層8、18は例えば以下のようにして製造されたものである。すなわち、感光性樹脂組成物ワニスをフィルム化した感光性接着フィルムをラミネート(貼り合わせ)し、ビアホール34hに対応したパターンを有する透明マスク(例えばガラスマスクである)を重ねて露光する。ビアホール34h以外のフィルム部分は、この露光により硬化する一方、ビアホール34h部分は未硬化のまま残留するので、これを溶剤に溶かして除去すれば、所期のパターンにてビアホール34hを簡単に形成することができる(いわゆるフォトビアプロセス)。
【0027】
図4に示すように、金属端子パッド10、110、17、117は、各配線積層部L1、L2の第一主表面CP側から、Cuメッキ層52、Niメッキ層53及びAuメッキ層54がこの順序で積層されるとともに、Niメッキ層53が電解Niメッキ層53とされた構造を有する。なお、Cuメッキ層52の下部(第一主表面CP側)に存在するメッキ用下地導電層51(後述)の一部についても、ここではCuメッキ層52に含まれるものとする。
【0028】
そして、第二配線積層部L2においては、誘電体層6の第一主表面CPに、金属端子パッド17、117に一端が結合される金属配線が全く配置されていない。他方、図3に示すよう、第一配線積層部L1の第一主表面CPには、金属端子パッド10に一端が結合される金属配線77が設けられているが、その他端側は内層導体層7にビア34を介して接続されている。つまり、いずれの配線積層部L1、L2においても、金属端子パッド10、110、17、117の形成面をなす誘電体層6の第一主表面CP(及び内層された金属層)から、メッキタイバー(メッキ用金属配線)などの末端が電気的に開放した不要な導通路が排除された構造となっており、かつ、いずれのパッドにおいても、Cuメッキ層52上のNiメッキ層が、リンや水素の含有率が低い電解メッキ層として構成されている。
【0029】
電解Niメッキ層53のリンの含有率は3質量%以下であり、コバルトの含有率が2質量%以下である。本実施形態では、金属端子パッド10、110、17、117において、いずれもCuメッキ層52の側面が電解Niメッキ層53にて覆われていない。
【0030】
前述の通り、各配線積層部L1、L2の第一主表面CPはソルダーレジスト層8、18にて覆われてなり、それらソルダーレジスト層8、18の開口8a、18aの内周縁が、金属端子パッド10、110、17、117の主表面外周縁よりも内側に張り出して位置している。そして、金属端子パッド10、110、17、117は、Cuメッキ層52の主表面の全面が電解Niメッキ層53にて覆われており、該電解Niメッキ層53の主表面の外周縁部がソルダーレジスト層8、18にて覆われている。また、金属端子パッド10、110、17、117の電解Niメッキ層53は、ソルダーレジスト層8、18の開口8a、18aの内側に位置する領域のみAuメッキ層54にて覆われている。
【0031】
なお、複数の金属端子パッド10、110、17、117は、一部のものが、内層導体層7に導通しない、電気的に孤立したフローティングパッド110、117として構成されている。そして、該フローティングパッド110、117にも電解Niメッキ層53が形成されている。回路設計上は、内層導体層7に導通する金属端子パッド10、17(以下、非フローティングパッドという)のみが重要であるが、これらのパッドだけでは、フリップチップ接続やBGA(あるいはPGA)接続に適した格子状配列を完備するのに十分な個数や配列が実現できない場合があり、例えば基板の一部領域にパッドが偏って配置されることもありえる。この場合、集積回路チップをフリップチップ接続した場合や、基板1自体をマザーボードにBGA(あるいはPGA)接続したとき、荷重分布が不均一となって接続不良等の原因となる場合がある。そこで、非フローティングパッドだけでは完備できないパッドの格子状配列を、上記のごときフローティングパッド110、117で補うことが、安定な接続状態を実現する上で望ましいといえる。本実施形態では、これらフローティングパッド110、117も電解Niメッキ層で覆われるので、半田ぬれ性が良好であり、非フローティングパッド10、17ともども、良好な半田接続状態を形成できる。
【0032】
以下、配線基板1の製造工程について説明する。
まず、既に説明した周知のビルドアップ法等により、板状コア2の両主表面に、配線積層部L1、L2をそれぞれ形成する。その後、各配線積層部L1、L2についてパッド形成工程を実施するが、その基本工程は第一の配線積層部L1と第二の配線積層部L2とで略同じであるので、ここでは第一の配線積層部L1側で代表させて説明する。まず、図6の工程1に示すように、第一の配線積層部L1の第一主表面CPに、複数の金属端子パッド10、110の形成予定領域を互いに連結する形で、メッキ導通路をなすメッキ用下地導電層51を形成する。本実施形態では、メッキ用下地導電層51を無電解Cuメッキ(厚さ:例えば0.4μm以上2μm以下)により、第一主表面CPの全面に形成する。
【0033】
そして、メッキ用下地導電層51の金属端子パッド10、110の形成予定領域にCuメッキ層52(厚さ:例えば10μm以上30μm以下)を選択的に形成する。具体的には、メッキ用下地導電層51を、フォトレジスト等からなるマスク材61にて、周知のフォトリソグラフィー工程により、金属端子パッド10、110の形成予定領域が露出するように覆い、その後Cuメッキを行う。このCuメッキは、本実施形態ではメッキ用下地導電層51を電流供給路として用いる電解Cuメッキにより行っているが、無電解Cuメッキにより行うことも可能である。(以上までが工程1)
【0034】
図5に示すように、配線基板1は、中間製品1’の段階では複数個のものが縦横に一体化された大判200の状態で製造され、各メッキ層の形成も全ての中間製品1’について一括して行われる。また、後述の電解Niメッキ用の給電部60を、中間製品1’の大判の集合体の外周縁に沿って同様のCuメッキ層により形成してある。図5からも明らかなように、第一の配線積層部L1の第一主表面CPに形成されるメッキ用の導通路が、メッキタイバーではなくベタのメッキ用下地導電層51で形成される点が重要である。
【0035】
Cuメッキ工程(工程1)が終了したら、複数の金属端子パッド10、110の形成予定領域に形成された各Cuメッキ層52上に、メッキ用下地導電層51を電流供給路としてそれぞれ電解Niメッキ層53を形成する。本実施形態では、工程1に示すように、Cuメッキ工程において、金属端子パッド10、110の形成予定領域が露出するようにメッキ用下地導電層51をマスク材61にて覆い、その状態でCuメッキ層52を形成した後、引き続き、工程2に示すように、その状態で電解Niメッキを行い、電解Niメッキ層53を形成する。
【0036】
電解Niメッキは、給電部60を介して通電用端子63から電流供給することにより行う。使用する電解Niメッキ浴としては、周知のスルファミン酸浴やワット浴を使用できるが、Ni金属源となる原料(スルファミン酸浴ではスルファミン酸Ni、ワット浴では硫酸Ni)として、コバルトをなるべく含有しないもの(例えば3質量%未満:望ましくは検出限界以下)を用い、リン化合物系の添加物は使用しないようにする。
【0037】
電解Niメッキが終了すれば、工程3に進み、マスク材61を除去する。そして、配線積層部L1の第一主表面CPの、金属端子パッド10、110の形成予定領域以外の領域に形成された不要なメッキ用下地導電層51を、過硫酸ナトリウム溶液や過酸化水素/硫酸混合液等のエッチング液を用いて、化学エッチングにより除去する。このようにして、各パッドとなるCuメッキ層52には、電解Niメッキ層が側面には形成されずに、主表面にのみ形成される。これにより各パッド間の絶縁距離が正確に保たれる。
【0038】
次に、図7の工程4に示すように、配線積層部L1、L2の第一主表面CPをソルダーレジスト層8により覆う。具体的には、感光性樹脂からなるソルダーレジストフィルムを用いたフォトリソグラフィー工程により、金属端子パッド10、110を個別に露出させるための開口8aを有し、かつ該開口8aの内周縁が金属端子パッド10、110の主表面外周縁よりも内側に張り出して位置するように、ソルダーレジスト層8のパターニングを行う。
【0039】
そして、ソルダーレジスト層8の形成が終了した後、工程5に示すように、開口8a内に露出している電解Niメッキ層53上に、Auメッキ層54を無電解Auメッキにより形成する。その後、工程6に示すように、図5のように大判状態で一体化された中間製品1’を、カッターを用いてストリッピングし、余分な給電部60等を除去すれば、完成状態の配線基板1が得られる。
【0040】
従来、電解Niメッキを用いたパッド形成工程では、図8に示すように、パッド形成面上に、各パッド10に接続するメッキタイバー202を複雑に入り組んだ形で形成する必要があった。この方式では、パッド10間にメッキタイバー202を挿入するためのスペースを確保しなければならないので、パッド10の配列間隔を一定以上には縮小できなくなり、基板面積の増大を引き起こしやすくなるとともに、設計上の制約も非常に大きくなる問題があった。また、メッキタイバー202は、末端が電気的に開放した不要な導通路として、最終的にはパッド10に付随した形で基板上に残留し、基板の耐ノイズ性が悪化したり、パッド10を含んだ伝送経路のインピーダンス不整合を将来するもととなっていた。しかし、上記の工程によると、図5に示すように、パッド10が電解Niメッキ層を含んでいるにも拘らず、配線積層部L1の第一主表面CPからは、メッキタイバーなどの、末端が電気的に開放した不要な導通路が完全に排除できる。その結果、該不要な導通路による基板の耐ノイズ性の悪化や、パッド10を含んだ伝送経路のインピーダンス不整合を効果的に防止できる。そして、不要な導通路が設けられない分、パッド間のスペースも節約でき、基板のコンパクト化に寄与できる。また、図8のように、配線レイアウトの複雑化も生じにくいので、設計上の制約も少なくなる。そして、金属端子パッド10を構成するNiメッキ層が、リンや水素の含有率を低くできる電解メッキ層として構成されているから、半田に対するぬれ性や密着性の向上も同時に達成できる。
【図面の簡単な説明】
【図1】本発明の配線基板の一実施形態を示す平面図。
【図2】同じく裏面図。
【図3】本発明の配線基板の断面構造の一例を示す図。
【図4】その要部を示す断面模式図。
【図5】メッキ用下地導電層の形成形態を示す平面模式図。
【図6】本発明の配線基板の製造方法の一例を示す工程説明図。
【図7】図6に続く工程説明図。
【図8】従来の配線基板の製造方法の問題点を示す図。
【符号の説明】
1 配線基板
6 誘電体層
7 内層導体層
8、18 ソルダーレジスト層
8a、18a 開口
L1、L2 配線積層部
CP 第一主表面
10、110、17、117 金属端子パッド
34 ビア
51 メッキ用下地導電層
52 Cuメッキ層
53 Niメッキ層(電解Niメッキ層)
54 Auメッキ層
61 マスク材
110、117 フローティングパッド
【発明の属する技術分野】
この発明は配線基板とその製造方法に関する。
【0002】
【従来の技術】
ICあるいはLSI等のチップ接続用として使用される多層配線基板のうち、オーガニックパッケージ基板と称されるものは、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部を有し、該配線積層部の誘電体層にて形成された第一主表面上に、フリップチップ接続用あるいはマザーボード接続用(例えばBGAあるいはPGAによる)の複数の金属端子パッドが配置される。これら金属端子パッドは、配線積層部内に位置する内層導体層にビアを介して導通する。内層導体層及びビアは導電率の良好なCu系金属で構成されるのが一般的であり、金属端子パッドも、これらと接続する本体部分がCuメッキ層として形成される。しかし、金属端子パッドにはチップやマザーボードと接続するための半田が接触するので、半田との結合力及びぬれ性を向上させるため、Auメッキが施される。
【0003】
ところで、金属端子パッドの本体部分をなすCuメッキ層は、リフロー工程やその他の組立工程における加熱により、Cuメッキ層からAuメッキ層表面にCuが拡散により湧き上がり、Auメッキ層表面がCuの酸化層で覆われて半田ぬれ性や半田接合性が損なわれる可能性がある。そこで、Cuメッキ層を形成した後、Auメッキ層への拡散が少なくかつ半田接合性も良好なNiメッキ層を形成し、そのNiメッキ層上にAuメッキ層を形成するパッド構造が広く採用されている。このNiメッキ層の形成方法には電解Niメッキを用いる方法と、無電解Niメッキ(特許文献1参照)を用いる方法との2種類がある。
【0004】
【特許文献1】
特開2002−4098号公報
【0005】
【発明が解決しようとする課題】
無電解Niメッキを用いる方法によると、誘電体層上に互いに絶縁された複数のパッドに対しても、メッキ液への浸漬により簡単にNiメッキ層を形成できる。しかしながら、一般に使用されている無電解Niメッキ浴は、還元剤として次亜リン酸ソーダなどのリン酸化合物が使用されるため、得られるNiメッキ層に4〜8質量%もの比較的多量のリンが必然的に含有されたものしか得られない問題がある。Auメッキ層上にSn−Pb合金からなる半田を接触させると、Auメッキ層を溶かし込んだ半田が、下地のNiメッキ層と接触することがある。このとき、Niメッキ層中にリンが多量に含まれていると、Niとともに共析出したリンが半田とのぬれ性を阻害し、接続不良を生ずる惧れがある。
【0006】
また、無電解Niメッキ浴には、還元剤として水素化ホウ素化合物を用いる非リン酸系浴も知られている。該浴を用いると、Niメッキ層のリン濃度は大幅に低減できるが、Ni析出の還元反応時に多量の水素ガスが発生し、この水素ガスがNiメッキ層中に取り込まれて気泡や膨れといった不良を生じやすい問題がある。結局のところ、現状では無電解Niメッキ浴でを用いた場合、上記の理由により配線基板のパッド形成用として好適な性状のNiメッキ層が得られていないのが実情である。
【0007】
他方、電解Niメッキを用いる場合は、浴がリンや水素混入源となる還元剤が使用されないので、半田に対するぬれ性や密着性の良好なNiメッキ層が得られる利点がある。しかし、従来の電解Niメッキを用いたパッド形成工程では、パッドが形成される誘電体層面(パッド形成面)上に、パッドに接続するメッキ用の導通路(タイバー)を複雑に入り組んだ形で形成する必要がある。この方式では、パッド間にメッキタイバー挿入用のスペースを確保しなければならないので、パッドの配列間隔を一定以上には縮小できなくなり、基板面積の増大を引き起こしやすくなるとともに、設計上の制約も非常に大きくなる問題がある。また、メッキタイバーは、末端が電気的に開放した不要な導通路として、最終的にはパッドに付随した形で基板上に残留する。すると、該部分がノイズ収拾源となって、基板の耐ノイズ性が悪化したり、あるいはパッドを含んだ伝送経路のインピーダンス不整合を招く原因となることも、大きな欠点の一つである。
【0008】
本発明の課題は、電解Niメッキ層を有した金属端子パッドが設けられているにもかかわらず、基板の耐ノイズ性の悪化やパッドを含んだ伝送経路のインピーダンス不整合が生じにくく、また、金属端子パッドの間隔を容易に縮小することができ、ひいてはコンパクト化に有利な構造を有した配線基板と、その製造方法とを提供することにある。
【0009】
【課題を解決するための手段及び作用・発明の効果】
上記の課題を解決するために、本発明の配線基板は、
第一主表面が誘電体層にて形成されるように、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部と、該配線積層部の前記誘電体層にて形成された前記第一主表面上に配置される複数の金属端子パッドとを有し、それら金属端子パッドの少なくとも一部のものが、前記配線積層部内に位置する内層導体層にビアを介して導通するとともに、
前記金属端子パッドは、前記第一主表面側からCuメッキ層、Niメッキ層及びAuメッキ層がこの順序で積層されるとともに、前記Niメッキ層が電解Niメッキ層とされ、かつ、前記誘電体層の前記第一主表面には、前記金属端子パッドに一端が結合され他端が開放したメッキ用金属配線が形成されておらず、且つ、
前記金属端子パッドにおいて、前記Cuメッキ層の側面が前記電解Niメッキ層にて覆われていないことを特徴とする。
【0010】
上記本発明の配線基板によると、金属端子パッドは、第一主表面側からCuメッキ層、Niメッキ層及びAuメッキ層がこの順序で積層されるとともに、Niメッキ層が電解Niメッキ層とされ、かつ、誘電体層の第一主表面には、金属端子パッドに一端が結合され他端が開放したメッキ用金属配線が形成されていない。つまり、誘電体層の第一主表面(パッド形成面)には、金属端子パッドに一端が結合される金属配線が配置されないか、又は、配置されていても、該金属配線の他端側が内層配線層にビアを介して接続される。また、金属端子パッドにビアを介して接続される内層配線層にも、末端が開放したメッキ用金属配線は含まれない構造となる。つまり、本発明の配線基板は、末端が電気的に開放した不要な導通路が排除された構造となっている。その結果、該不要な導通路による基板の耐ノイズ性の悪化や、パッドを含んだ伝送経路のインピーダンス不整合を効果的に防止できる。そして、不要な導通路が設けられない分、パッド間スペースも節約でき、基板のコンパクト化に寄与できる他、配線レイアウトの複雑化も生じにくいので、設計上の制約も少なくなる。そして、無電解Niメッキ層を用いた従来技術では両立できなかった課題解決、すなわち金属端子パッドを構成するNiメッキ層が、リンや水素の含有率を低くできる電解メッキ層として構成されているから、半田に対するぬれ性や密着性の向上も同時に達成できる。
【0011】
また、上記金属端子パッドは、Cuメッキ層の側面が電解Niメッキ層にて覆われていない構造とされている。この構造によると、電解Niメッキ層の周縁部がCuメッキ層の側面よりも外側に張り出すことがないため、金属端子パッド間の絶縁間隔を設計通り正確に保つことができ、金属端子パッド間の短絡等の不具合が生じにくくなる利点を有する。
【0012】
上記本発明の配線基板の構造は、以下の本発明の配線基板の製造方法を採用することによりはじめて実現可能となるものである。すなわち、本発明の方法は、
第一主表面が誘電体層にて形成されるように、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部と、該配線積層部の前記誘電体層にて形成された前記第一主表面上に配置される複数の金属端子パッドとを有し、それら金属端子パッドの少なくとも一部のものが、前記配線積層部内に位置する内層導体層にビアを介して導通する配線基板の製造方法であって、
前記金属端子パッドを、前記配線積層部の前記第一主表面側からCuメッキ層、Niメッキ層及びAuメッキ層がこの順序で積層されたものとして形成するために、
前記配線積層部の前記第一主表面に、複数の金属端子パッド形成予定領域を互いに連結する形でメッキ用下地導電層を形成するメッキ用下地導電層形成工程と、
前記メッキ用下地導電層の前記金属端子パッド形成予定領域にCuメッキ層を選択的に形成するCuメッキ工程と、
該Cuメッキ工程終了後に、複数の前記金属端子パッド形成予定領域に形成された各前記Cuメッキ層上に、前記メッキ用下地導電層を電流供給路としてそれぞれ電解Niメッキ層を形成する電解Niメッキ工程と、
該電解Niメッキ層上にAuメッキ層を形成するAuメッキ工程と、
前記電解Niメッキ工程が終了した後、前記配線積層部の前記第一主表面の、前記金属端子パッド形成予定領域以外の領域に形成された不要なメッキ用下地導電層を除去するメッキ用下地導電層除去工程と、
を含み、且つ、
前記Cuメッキ工程において、前記金属端子パッド形成予定領域が露出するように前記メッキ用下地導電層をマスク材にて覆い、その状態で前記Cuメッキを行って前記Cuメッキ層を形成し、引き続き、前記電解Niメッキ工程において、その状態で前記電解Niメッキを行って前記電解Niメッキ層を形成した後、前記マスク材を除去することを特徴とする。
【0013】
上記本発明の方法によると、配線積層部の第一主表面、すなわちパッド形成面上に、複数の金属端子パッドのCuメッキ層同士を互いに連結するための、メッキ用下地導電層を形成する(このメッキ用下地導電層もCuメッキ層として形成できるが、これに限られるものではない)。これにより、最終的には電気的に分離されるべき各金属端子パッドのCuメッキ層同士が電気的に連結することができる。そして、上記のメッキ用下地導電層をメッキ導通経路として、全ての金属端子パッドのCuメッキ層上に電解Niメッキ層を一括して形成できる。そして、該電解Niメッキの終了後に、不要なメッキ用下地導電層をエッチング等により除去すれば、電解Niメッキ層を有した金属端子パッドを簡単に分離できる。つまり、本発明の配線基板の構造を簡単に得ることができる。
【0014】
また、Cuメッキ層及び電解Niメッキ層は、上記のごとく、Cuメッキ工程において、金属端子パッド形成予定領域が露出するようにメッキ用下地導電層をマスク材にて覆い、その状態でCuメッキを行ってCuメッキ層を形成し、引き続き、電解Niメッキ工程において、その状態(メッキ用下地導電層がマスク材にて覆われ、且つ、マスク材の金属端子パッド形成予定領域にはCuメッキ層が形成された状態)で電解Niメッキを行って電解Niメッキ層を形成した後、マスク材を除去することにより形成される。これにより、Cuメッキ層の側面に電解Niメッキ層を被覆することなく、Cuメッキ層の主表面のみに電解Niメッキ層を形成することが容易に可能となる。またこの場合、Cuメッキ工程後に上記マスク材を除去し、そして新たに電解Niメッキ用のマスク材を用いて、電解Niメッキを施すといった作業を行う必要がないため、電解Niメッキ層の形成工程を大幅に簡略化できる。
【0015】
なお、参考技術としては、金属端子パッドがビアを介して内層導体層と導通している場合、該内層導体層をメッキ導通経路として金属端子パッドに電解Niメッキ層を形成することも可能である。しかし、この方法を採用した場合、複数の金属端子パッドの一部のものが、内層導体層に導通しない、電気的に孤立したフローティングパッドとして構成されているとき、該フローティングパッドにはメッキ電流の供給は不能であるから、電解Niメッキ層を形成できない欠点がある。しかし、本発明の方法によると、複数の金属端子パッドの一部のものを、内層導体層に導通しない、電気的に孤立したフローティングパッドとして構成する場合においても、該フローティングパッドにもメッキ用下地導電層を用いて電解Niメッキ層を簡単に形成することができる。
【0016】
次に、本発明の配線基板においては、配線積層部として、板状コアの第一主表面に形成される第一配線積層部と、同じく第二主表面に形成される第二配線積層部とを設けることができ、それぞれ上記本発明特有の構造を有する金属端子パッドを形成することができる。この態様は、第一配線積層部側の金属端子パッドを、集積回路チップなどをフリップチップ接続するためのパッドとして利用し、第二配線積層部側の金属端子パッドを、配線基板自体をマザーボード等にピングリッドアレイ(PGA)あるいはボールグリッドアレイ(BGA)により接続するためのパッドとして利用する基板態様に好適に採用できる。
【0017】
金属端子パッドをなす電解Niメッキ層のリンの含有率は、3質量%以下となっていることが望ましい。これにより、金属端子パッドに対する半田(特にSn−Pb系半田)ぬれ性を良好に確保することができる。このためには、使用する電解Niメッキ浴にリン化合物を添加しないことが望ましい。なお、電解Niメッキ層のリンの含有率は、望ましくは1質量%以下となっているのがよく、さらに望ましくは検出限界以下となっているのがよい。
【0018】
また、金属端子パッドをなす電解Niメッキ層は、コバルトの含有率が2質量%以下でとなっていることが、Auメッキ層との密着性を向上させる観点において望ましい。電解Niメッキにおいては、得られるメッキ膜の硬度を高めるためにコバルトが添加されることがあるが、本発明においては金属端子パッド用のNiメッキ層としてそれほど硬度が要求されることがなく、また、Auメッキ層との密着性を考慮すれば、メッキ浴にコバルトはなるべく含有させないことが望ましいといえる。
【0019】
次に、本発明の配線基板は、配線積層部の第一主表面はソルダーレジスト層にて覆われてなり、かつ、該ソルダーレジスト層は金属端子パッドを個別に露出させるための開口を有するとともに、該開口の内周縁が金属端子パッドの主表面外周縁よりも内側に張り出して位置するものとして構成できる。この場合、金属端子パッドのCuメッキ層の主表面の全面が電解Niメッキ層にて覆われてなり、該電解Niメッキ層の主表面の外周縁部がソルダーレジスト層にて覆われてなるものとすることができる。これにより、Cuメッキ層の主表面全面を覆う電解Niメッキ層の外周縁部が、ソルダーレジスト層の開口内周縁部により押さえ込まれるので、電解Niメッキ層のCuメッキ層からの剥離等を生じにくくすることができる。該構造は、本発明の配線基板において、電解Niメッキ工程終了後に、配線積層部の第一主表面を、金属端子パッドを個別に露出させるための開口を有するソルダーレジスト層により、該開口の内周縁が金属端子パッドの主表面外周縁よりも内側に張り出して位置するように覆うことにより、簡単に製造することができる。
【0020】
次に、Auメッキ層の形成は、メッキ用下地導電層除去工程の前に実施することもできるし、後で実施することもできる。前者の場合、電解Niメッキ工程の実施後に、電解Auメッキによりソルダーレジスト層の形成前にAuメッキ層を形成することになる。しかし、この工程では、Auメッキ層の形成後に、ソルダーレジスト層を感光性樹脂の露光現像を行なう際に、Auメッキ層上への樹脂分のコンタミが懸念される場合がある。
【0021】
そこで、本発明の配線基板は、金属端子パッドの電解Niメッキ層に対し、ソルダーレジスト層の開口の内側に位置する領域のみAuメッキ層にて覆った構造とすることができる。該構造は、ソルダーレジスト層を形成した後、電解Niメッキ層の、該ソルダーレジスト層の開口の内側に露出する領域に無電解Auメッキを施すことにより形成できる(無電解Auメッキを用いるのは、メッキ用下地導電層が除去されて各パッドが電気的に分離され、電解メッキが既に不能となっているからである)。Auメッキ層の形成後は、ソルダーレジスト層の露光現像工程が介在しないので、Auメッキ層上への樹脂分のコンタミ付着を効果的に抑制できる。
【0022】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
図3は本発明の一実施形態に係る配線基板1の断面構造を模式的に示すものである。該配線基板は、耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)等で構成された板状コア2の両表面に、所定のパターンに配線金属層をなすコア導体層M1、M11がそれぞれ形成される。これらコア導体層M1、M11は板状コア2の表面の大部分を被覆する面導体パターンとして形成され、電源層又は接地層として用いられるものである。他方、板状コア2には、ドリル等により穿設されたスルーホール12が形成され、その内壁面にはコア導体層M1、M11を互いに導通させるスルーホール導体30が形成されている。また、スルーホール12は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
【0023】
また、コア導体層M1、M11の上層には、感光性樹脂組成物6にて構成された第一ビア層(ビルドアップ層:誘電体層)V1、V11がそれぞれ形成されている。さらに、その表面にはそれぞれ金属配線7を有する第一導体層M2、M12がCuメッキにより形成されている。なお、コア導体層M1、M11と第一導体層M2、M12とは、それぞれビア34により層間接続がなされている。同様に、第一導体層M2、M12の上層には、感光性樹脂組成物6を用いた第二ビア層(ビルドアップ層:誘電体層)V2、V12がそれぞれ形成されている。その表面には、金属端子パッド8、18を有する第二導体層M3、M13が形成されている。これら第一導体層M2、M12と第二導体層M3、M13とは、それぞれビア34により層間接続がなされている。ビア34は、ビアホール34hとその内周面に設けられたビア導体34sと、底面側にてビア導体34sと導通するように設けられたビアパッド34pと、ビアパッド34pと反対側にてビア導体34hの開口周縁から外向きに張り出すビアランド34lとを有している。
【0024】
板状コア2の第一主表面MP1においては、コア導体層M1、第一ビア層V1、第一導体層M2及び第二ビア層V2が第一の配線積層部L1を形成している。また、板状コア2の第二主表面MP2においては、コア導体層M11、第一ビア層V11、第一導体層M12及び第二ビア層V12が第二の配線積層部L2を形成している。いずれも、第一主表面CPが誘電体層6にて形成されるように、誘電体層と導体層とが交互に積層されたものであり、該第一主表面CP上には、複数の金属端子パッド10、110ないし17、117がそれぞれ形成されている。第一配線積層部L1側の金属端子パッド10、110は、集積回路チップなどをフリップチップ接続するためのパッドである半田ランドを構成する。また、第二配線積層部L2側の金属端子パッド17、117は、配線基板自体をマザーボード等にピングリッドアレイ(PGA)あるいはボールグリッドアレイ(BGA)により接続するための裏面ランド(パッド)として利用されるものである。
【0025】
図1に示すように、半田ランド10は配線基板1の第一主表面の略中央部分に格子状に配列し、各々その上に形成された半田バンプ11(図3)とともにチップ搭載部40を形成している。また、図2に示すように、第二導体層M13内の裏面ランド17も、格子状に配列形成されている。そして、各第二導体層M3、M13上には、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層8、18(SR1、SR11)が形成されている。いずれも半田ランド10、110あるいは裏面ランド17、117を露出させるために、各ランドに一対一に対応する形で開口部8a、18aが形成されている。
【0026】
ビア層V1、V11、V2、V12、及びソルダーレジスト層8、18は例えば以下のようにして製造されたものである。すなわち、感光性樹脂組成物ワニスをフィルム化した感光性接着フィルムをラミネート(貼り合わせ)し、ビアホール34hに対応したパターンを有する透明マスク(例えばガラスマスクである)を重ねて露光する。ビアホール34h以外のフィルム部分は、この露光により硬化する一方、ビアホール34h部分は未硬化のまま残留するので、これを溶剤に溶かして除去すれば、所期のパターンにてビアホール34hを簡単に形成することができる(いわゆるフォトビアプロセス)。
【0027】
図4に示すように、金属端子パッド10、110、17、117は、各配線積層部L1、L2の第一主表面CP側から、Cuメッキ層52、Niメッキ層53及びAuメッキ層54がこの順序で積層されるとともに、Niメッキ層53が電解Niメッキ層53とされた構造を有する。なお、Cuメッキ層52の下部(第一主表面CP側)に存在するメッキ用下地導電層51(後述)の一部についても、ここではCuメッキ層52に含まれるものとする。
【0028】
そして、第二配線積層部L2においては、誘電体層6の第一主表面CPに、金属端子パッド17、117に一端が結合される金属配線が全く配置されていない。他方、図3に示すよう、第一配線積層部L1の第一主表面CPには、金属端子パッド10に一端が結合される金属配線77が設けられているが、その他端側は内層導体層7にビア34を介して接続されている。つまり、いずれの配線積層部L1、L2においても、金属端子パッド10、110、17、117の形成面をなす誘電体層6の第一主表面CP(及び内層された金属層)から、メッキタイバー(メッキ用金属配線)などの末端が電気的に開放した不要な導通路が排除された構造となっており、かつ、いずれのパッドにおいても、Cuメッキ層52上のNiメッキ層が、リンや水素の含有率が低い電解メッキ層として構成されている。
【0029】
電解Niメッキ層53のリンの含有率は3質量%以下であり、コバルトの含有率が2質量%以下である。本実施形態では、金属端子パッド10、110、17、117において、いずれもCuメッキ層52の側面が電解Niメッキ層53にて覆われていない。
【0030】
前述の通り、各配線積層部L1、L2の第一主表面CPはソルダーレジスト層8、18にて覆われてなり、それらソルダーレジスト層8、18の開口8a、18aの内周縁が、金属端子パッド10、110、17、117の主表面外周縁よりも内側に張り出して位置している。そして、金属端子パッド10、110、17、117は、Cuメッキ層52の主表面の全面が電解Niメッキ層53にて覆われており、該電解Niメッキ層53の主表面の外周縁部がソルダーレジスト層8、18にて覆われている。また、金属端子パッド10、110、17、117の電解Niメッキ層53は、ソルダーレジスト層8、18の開口8a、18aの内側に位置する領域のみAuメッキ層54にて覆われている。
【0031】
なお、複数の金属端子パッド10、110、17、117は、一部のものが、内層導体層7に導通しない、電気的に孤立したフローティングパッド110、117として構成されている。そして、該フローティングパッド110、117にも電解Niメッキ層53が形成されている。回路設計上は、内層導体層7に導通する金属端子パッド10、17(以下、非フローティングパッドという)のみが重要であるが、これらのパッドだけでは、フリップチップ接続やBGA(あるいはPGA)接続に適した格子状配列を完備するのに十分な個数や配列が実現できない場合があり、例えば基板の一部領域にパッドが偏って配置されることもありえる。この場合、集積回路チップをフリップチップ接続した場合や、基板1自体をマザーボードにBGA(あるいはPGA)接続したとき、荷重分布が不均一となって接続不良等の原因となる場合がある。そこで、非フローティングパッドだけでは完備できないパッドの格子状配列を、上記のごときフローティングパッド110、117で補うことが、安定な接続状態を実現する上で望ましいといえる。本実施形態では、これらフローティングパッド110、117も電解Niメッキ層で覆われるので、半田ぬれ性が良好であり、非フローティングパッド10、17ともども、良好な半田接続状態を形成できる。
【0032】
以下、配線基板1の製造工程について説明する。
まず、既に説明した周知のビルドアップ法等により、板状コア2の両主表面に、配線積層部L1、L2をそれぞれ形成する。その後、各配線積層部L1、L2についてパッド形成工程を実施するが、その基本工程は第一の配線積層部L1と第二の配線積層部L2とで略同じであるので、ここでは第一の配線積層部L1側で代表させて説明する。まず、図6の工程1に示すように、第一の配線積層部L1の第一主表面CPに、複数の金属端子パッド10、110の形成予定領域を互いに連結する形で、メッキ導通路をなすメッキ用下地導電層51を形成する。本実施形態では、メッキ用下地導電層51を無電解Cuメッキ(厚さ:例えば0.4μm以上2μm以下)により、第一主表面CPの全面に形成する。
【0033】
そして、メッキ用下地導電層51の金属端子パッド10、110の形成予定領域にCuメッキ層52(厚さ:例えば10μm以上30μm以下)を選択的に形成する。具体的には、メッキ用下地導電層51を、フォトレジスト等からなるマスク材61にて、周知のフォトリソグラフィー工程により、金属端子パッド10、110の形成予定領域が露出するように覆い、その後Cuメッキを行う。このCuメッキは、本実施形態ではメッキ用下地導電層51を電流供給路として用いる電解Cuメッキにより行っているが、無電解Cuメッキにより行うことも可能である。(以上までが工程1)
【0034】
図5に示すように、配線基板1は、中間製品1’の段階では複数個のものが縦横に一体化された大判200の状態で製造され、各メッキ層の形成も全ての中間製品1’について一括して行われる。また、後述の電解Niメッキ用の給電部60を、中間製品1’の大判の集合体の外周縁に沿って同様のCuメッキ層により形成してある。図5からも明らかなように、第一の配線積層部L1の第一主表面CPに形成されるメッキ用の導通路が、メッキタイバーではなくベタのメッキ用下地導電層51で形成される点が重要である。
【0035】
Cuメッキ工程(工程1)が終了したら、複数の金属端子パッド10、110の形成予定領域に形成された各Cuメッキ層52上に、メッキ用下地導電層51を電流供給路としてそれぞれ電解Niメッキ層53を形成する。本実施形態では、工程1に示すように、Cuメッキ工程において、金属端子パッド10、110の形成予定領域が露出するようにメッキ用下地導電層51をマスク材61にて覆い、その状態でCuメッキ層52を形成した後、引き続き、工程2に示すように、その状態で電解Niメッキを行い、電解Niメッキ層53を形成する。
【0036】
電解Niメッキは、給電部60を介して通電用端子63から電流供給することにより行う。使用する電解Niメッキ浴としては、周知のスルファミン酸浴やワット浴を使用できるが、Ni金属源となる原料(スルファミン酸浴ではスルファミン酸Ni、ワット浴では硫酸Ni)として、コバルトをなるべく含有しないもの(例えば3質量%未満:望ましくは検出限界以下)を用い、リン化合物系の添加物は使用しないようにする。
【0037】
電解Niメッキが終了すれば、工程3に進み、マスク材61を除去する。そして、配線積層部L1の第一主表面CPの、金属端子パッド10、110の形成予定領域以外の領域に形成された不要なメッキ用下地導電層51を、過硫酸ナトリウム溶液や過酸化水素/硫酸混合液等のエッチング液を用いて、化学エッチングにより除去する。このようにして、各パッドとなるCuメッキ層52には、電解Niメッキ層が側面には形成されずに、主表面にのみ形成される。これにより各パッド間の絶縁距離が正確に保たれる。
【0038】
次に、図7の工程4に示すように、配線積層部L1、L2の第一主表面CPをソルダーレジスト層8により覆う。具体的には、感光性樹脂からなるソルダーレジストフィルムを用いたフォトリソグラフィー工程により、金属端子パッド10、110を個別に露出させるための開口8aを有し、かつ該開口8aの内周縁が金属端子パッド10、110の主表面外周縁よりも内側に張り出して位置するように、ソルダーレジスト層8のパターニングを行う。
【0039】
そして、ソルダーレジスト層8の形成が終了した後、工程5に示すように、開口8a内に露出している電解Niメッキ層53上に、Auメッキ層54を無電解Auメッキにより形成する。その後、工程6に示すように、図5のように大判状態で一体化された中間製品1’を、カッターを用いてストリッピングし、余分な給電部60等を除去すれば、完成状態の配線基板1が得られる。
【0040】
従来、電解Niメッキを用いたパッド形成工程では、図8に示すように、パッド形成面上に、各パッド10に接続するメッキタイバー202を複雑に入り組んだ形で形成する必要があった。この方式では、パッド10間にメッキタイバー202を挿入するためのスペースを確保しなければならないので、パッド10の配列間隔を一定以上には縮小できなくなり、基板面積の増大を引き起こしやすくなるとともに、設計上の制約も非常に大きくなる問題があった。また、メッキタイバー202は、末端が電気的に開放した不要な導通路として、最終的にはパッド10に付随した形で基板上に残留し、基板の耐ノイズ性が悪化したり、パッド10を含んだ伝送経路のインピーダンス不整合を将来するもととなっていた。しかし、上記の工程によると、図5に示すように、パッド10が電解Niメッキ層を含んでいるにも拘らず、配線積層部L1の第一主表面CPからは、メッキタイバーなどの、末端が電気的に開放した不要な導通路が完全に排除できる。その結果、該不要な導通路による基板の耐ノイズ性の悪化や、パッド10を含んだ伝送経路のインピーダンス不整合を効果的に防止できる。そして、不要な導通路が設けられない分、パッド間のスペースも節約でき、基板のコンパクト化に寄与できる。また、図8のように、配線レイアウトの複雑化も生じにくいので、設計上の制約も少なくなる。そして、金属端子パッド10を構成するNiメッキ層が、リンや水素の含有率を低くできる電解メッキ層として構成されているから、半田に対するぬれ性や密着性の向上も同時に達成できる。
【図面の簡単な説明】
【図1】本発明の配線基板の一実施形態を示す平面図。
【図2】同じく裏面図。
【図3】本発明の配線基板の断面構造の一例を示す図。
【図4】その要部を示す断面模式図。
【図5】メッキ用下地導電層の形成形態を示す平面模式図。
【図6】本発明の配線基板の製造方法の一例を示す工程説明図。
【図7】図6に続く工程説明図。
【図8】従来の配線基板の製造方法の問題点を示す図。
【符号の説明】
1 配線基板
6 誘電体層
7 内層導体層
8、18 ソルダーレジスト層
8a、18a 開口
L1、L2 配線積層部
CP 第一主表面
10、110、17、117 金属端子パッド
34 ビア
51 メッキ用下地導電層
52 Cuメッキ層
53 Niメッキ層(電解Niメッキ層)
54 Auメッキ層
61 マスク材
110、117 フローティングパッド
Claims (11)
- 第一主表面が誘電体層にて形成されるように、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部と、該配線積層部の前記誘電体層にて形成された前記第一主表面上に配置される複数の金属端子パッドとを有し、それら金属端子パッドの少なくとも一部のものが、前記配線積層部内に位置する内層導体層にビアを介して導通するとともに、
前記金属端子パッドは、前記第一主表面側からCuメッキ層、Niメッキ層及びAuメッキ層がこの順序で積層されるとともに、前記Niメッキ層が電解Niメッキ層とされ、かつ、前記誘電体層の前記第一主表面には、前記金属端子パッドに一端が結合され他端が開放したメッキ用金属配線が形成されておらず、且つ、
前記金属端子パッドにおいて、前記Cuメッキ層の側面が前記電解Niメッキ層にて覆われていないことを特徴とする配線基板。 - 前記複数の金属端子パッドの一部のものが、前記内層導体層に導通しない、電気的に孤立したフローティングパッドとして構成され、該フローティングパッドにも前記電解Niメッキ層が形成されてなる請求項1に記載の配線基板。
- 前記配線積層部として、板状コアの第一主表面に形成される第一配線積層部と、同じく第二主表面に形成される第二配線積層部とが設けられ、それぞれ請求項1に記載の構造を有する前記金属端子パッドが設けられてなる請求項1または2に記載の配線基板。
- 前記金属端子パッドをなす前記電解Niメッキ層のリンの含有率が3質量%以下である請求項1ないし3のいずれか1項に記載の配線基板。
- 前記金属端子パッドをなす前記電解Niメッキ層のコバルトの含有率が2質量%以下である請求項1ないし4のいずれか1項に記載の配線基板。
- 前記配線積層部の前記第一主表面はソルダーレジスト層にて覆われてなり、かつ、該ソルダーレジスト層は前記金属端子パッドを個別に露出させるための開口を有するとともに、該開口の内周縁が前記金属端子パッドの主表面外周縁よりも内側に張り出して位置し、
前記金属端子パッドの前記Cuメッキ層の主表面の全面が前記電解Niメッキ層にて覆われてなり、該電解Niメッキ層の主表面の外周縁部が前記ソルダーレジスト層にて覆われてなる請求項1ないし5のいずれか1項に記載の配線基板。 - 前記金属端子パッドの前記電解Niメッキ層は、前記ソルダーレジスト層の前記開口の内側に位置する領域のみ前記Auメッキ層にて覆われてなる請求項6に記載の配線基板。
- 第一主表面が誘電体層にて形成されるように、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部と、該配線積層部の前記誘電体層にて形成された前記第一主表面上に配置される複数の金属端子パッドとを有し、それら金属端子パッドの少なくとも一部のものが、前記配線積層部内に位置する内層導体層にビアを介して導通する配線基板の製造方法であって、
前記金属端子パッドを、前記配線積層部の前記第一主表面側からCuメッキ層、Niメッキ層及びAuメッキ層がこの順序で積層されたものとして形成するために、
前記配線積層部の前記第一主表面に、複数の金属端子パッド形成予定領域を互いに連結する形でメッキ用下地導電層を形成するメッキ用下地導電層形成工程と、
前記メッキ用下地導電層の前記金属端子パッド形成予定領域にCuメッキ層を選択的に形成するCuメッキ工程と、
該Cuメッキ工程終了後に、複数の前記金属端子パッド形成予定領域に形成された各前記Cuメッキ層上に、前記メッキ用下地導電層を電流供給路としてそれぞれ電解Niメッキ層を形成する電解Niメッキ工程と、
該電解Niメッキ層上にAuメッキ層を形成するAuメッキ工程と、
前記電解Niメッキ工程が終了した後、前記配線積層部の前記第一主表面の、前記金属端子パッド形成予定領域以外の領域に形成された不要なメッキ用下地導電層を除去するメッキ用下地導電層除去工程と、
を含み、且つ、
前記Cuメッキ工程において、前記金属端子パッド形成予定領域が露出するように前記メッキ用下地導電層をマスク材にて覆い、その状態で前記Cuメッキを行い、前記Cuメッキ層を形成し、引き続き、前記電解Niメッキ工程において、その状態で前記電解Niメッキを行い、前記電解Niメッキ層を形成した後、前記マスク材を除去することを特徴とする配線基板の製造方法。 - 前記複数の金属端子パッドの一部のものを、前記内層導体層に導通しない、電気的に孤立したフローティングパッドとして構成するとともに、該フローティングパッドにも前記メッキ用下地導電層を用いて前記電解Niメッキ層を形成する請求項8に記載の配線基板の製造方法。
- 前記電解Niメッキ工程終了後に、前記配線積層部の前記第一主表面を、前記金属端子パッドを個別に露出させるための開口を有するソルダーレジスト層により、該開口の内周縁が前記金属端子パッドの主表面外周縁よりも内側に張り出して位置するように覆う請求項8または9に記載の配線基板の製造方法。
- 前記ソルダーレジスト層を形成した後、前記Auメッキ工程において、前記電解Niメッキ層の、該ソルダーレジスト層の前記開口の内側に露出する領域に無電解Auメッキを施す請求項10に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003074131A JP2004281914A (ja) | 2003-03-18 | 2003-03-18 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003074131A JP2004281914A (ja) | 2003-03-18 | 2003-03-18 | 配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004281914A true JP2004281914A (ja) | 2004-10-07 |
Family
ID=33289857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003074131A Pending JP2004281914A (ja) | 2003-03-18 | 2003-03-18 | 配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004281914A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150058A (ja) * | 2005-11-29 | 2007-06-14 | Toppan Printing Co Ltd | 回路基板の製造方法 |
JP2011243714A (ja) * | 2010-05-18 | 2011-12-01 | Ngk Spark Plug Co Ltd | 多層配線基板 |
-
2003
- 2003-03-18 JP JP2003074131A patent/JP2004281914A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150058A (ja) * | 2005-11-29 | 2007-06-14 | Toppan Printing Co Ltd | 回路基板の製造方法 |
JP4730071B2 (ja) * | 2005-11-29 | 2011-07-20 | 凸版印刷株式会社 | 回路基板の製造方法 |
JP2011243714A (ja) * | 2010-05-18 | 2011-12-01 | Ngk Spark Plug Co Ltd | 多層配線基板 |
US8847082B2 (en) | 2010-05-18 | 2014-09-30 | Ngk Spark Plug Co., Ltd. | Multilayer wiring substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8227711B2 (en) | Coreless packaging substrate and method for fabricating the same | |
KR20040076164A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
JP2008131037A (ja) | 印刷回路基板の製造方法 | |
US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
US8043514B2 (en) | Method of manufacturing a wiring board by utilizing electro plating | |
JP3934104B2 (ja) | ボールグリッドアレイ基板の作製方法 | |
JP2001320150A (ja) | スタンパを使った配線基板の製造方法及び配線基板 | |
KR101489798B1 (ko) | 배선 기판 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
JP2004281937A (ja) | 配線基板及びその製造方法 | |
US6740222B2 (en) | Method of manufacturing a printed wiring board having a discontinuous plating layer | |
JP2004281914A (ja) | 配線基板及びその製造方法 | |
US9484276B2 (en) | Semiconductor mounting device and method for manufacturing semiconductor mounting device | |
JP4219266B2 (ja) | 配線基板の製造方法 | |
JP2004281943A (ja) | 配線基板の製造方法 | |
JP2004281906A (ja) | 配線基板及びその製造方法 | |
JP2002299341A (ja) | 配線パターンの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004281940A (ja) | 配線基板及びその製造方法 | |
JP2004281903A (ja) | 配線基板及びその製造方法 | |
KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
JP2003152311A (ja) | 配線基板の製造方法 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ |