JP4305199B2 - 半導体装置用基板の製造方法 - Google Patents

Description

本発明は、各種電子機器用半導体装置を作製するための微細配線を有する半導体装置用基板に関する。

従来の半導体装置用基板のリード及び半導体素子接続端子は、主に銅箔等の導体層をフォトエッチング加工にて形成されるため、半導体素子接続端子の先端が細くなる傾向にあり、先端から数十μｍは半導体素子接続位置とすることが難しかった。そのため、露光用マスクパターンにダミーパターンやセリフと呼ばれる角状などのパターンを付加して先端の細りを小さく抑えていたが、導体層厚に対応する先端部の丸みと細りの発生は避けられなかった。

一方、半導体素子接続端子を絶縁基材の無い部分に形成したテープベースの半導体装置用基板では、該半導体素子接続端子と連結部とを一緒に形成し、表面を金、銀、錫などの金属で被覆した後、半導体素子を搭載し、連結部を金型で打抜くことによってカットするものがある（例えば、特許文献１参照。）。

上記ＴＡＢ用テープキャリアでは、インナーリードの変形を防止するため、該インナーリードを延長して隣接するインナーリード同士を切断部と固定部からなる連結部で固定したもので、半導体素子搭載後に連結部を切断するものである。そのため、使用時にはインナーリード先端部の切断面から下地の金属が露出した状態となる。このようなタイプの半導体装置用基板では、半導体素子接続端子の先端切断面では半導体素子接続端子の素材金属が露出してしまうという問題がある。
特開平１１−３０７５９３号公報

上記半導体装置用基板の半導体素子接続端子の先端切断面で素材金属が露出した状態で長時間使用すると、異なる金属の境界部で腐食が進行する現象が発生し易いなど、半導体素子の接続信頼性と耐久性に悪影響を及ぼす。

そして、半導体素子接続端子をデバイスホール（絶縁基材の無い部分）に形成したテープベースの半導体装置用基板では、半導体素子接続端子に直接半導体素子を接続するため、半導体素子との接続部とリード先端部が１００μｍ以下の極めて近い位置にあり、先端部の腐食は半導体素子との接続に密接に影響するばかりでなく、使用条件によっては腐食によるストレスが半導体素子の破壊を招くことになるため、絶対に避けなければならない。

また、リードフレームを使用した半導体装置と比べ、テープベースの半導体装置は、表面を被覆する樹脂を厚くできないという構造上の制約から吸湿しやすい点や、半導体素子と接続端子との接続面積がリードフレームを使用する場合の１／１０程度で、半導体素子接続端子先端から半導体素子との接続部までの距離が短いという点も、半導体素子との接続端子先端部を腐食させないことを重要な要素としている。

また、絶縁基材上に半導体素子接続端子が形成されたテープベースの半導体装置用基板では、半導体素子接続端子の先端が細くなる傾向にあるため、先端部付近のリード幅のバ
ラツキによりボンディングが安定し難いという問題を有している。

本発明は上記問題点に鑑み考案されたもので、半導体素子接続端子の先端部の細りをなくし、半導体素子接続端子の先端部表面を金、ニッケル、白金、パラジウム、ロジウム、銀及び錫等の金属層で被覆した半導体装置用基板及びその製造方法を提供することを目的とする。

本発明は、上記課題を達成するために、片面に接着剤層を有する絶縁性樹脂フィルムにはんだボール形成用貫通孔を形成する工程と、前記絶縁性樹脂の前記接着剤層に銅箔をラミネートする工程と、前記金属箔表面に、先端部に延伸部を見込んだパターン長さのイン
ナーリードパターンと前記貫通孔上に形成するはんだボール用パッドのレジストパターンを形成する工程と、次に、エッチング液をスプレーで吹き付けることにより前記レジストパターンから露出した前記金属箔をエッチングし次に前記レジストパターンを剥離することで、先端に延伸部を有するインナーリードと前記貫通孔上のはんだボール用パッドとを形成する工程と、次に、前記延伸部を除去するための第２のレジストパターンを形成する工程と、次に、エッチング液をスプレーで吹き付けることにより前記第２のレジストパターンから露出した前記延伸部をエッチングし次に前記第２のレジストパターンを剥離することで、前記延伸部を除去するとともに、端の半導体素子接続端子の幅をリード幅と同一幅で形成し、前記半導体素子接続端子の先端部の２つの角を直角に形成したインナーリードを形成する工程と、次に、前記インナーリード上に前記半導体素子接続端子を除く領域にソルダーレジストパターンを形成する工程と、前記ソルダーレジストパターンをめっきマスクにしてめっきを施すことで、金、ニッケル、白金、パラジウム、ロジウム、銀及び錫からなる群から選ばれる少なくとも１種の金属層で前記半導体素子接続端子と、前記貫通孔の下から露出する前記はんだボール用パッドの面を覆う工程と、を有することを特徴とする半導体装置用基板の製造方法としたものである。

本発明の半導体装置用基板は、半導体素子接続端子の先端細りがなく、半導体素子との接続位置をその先端付近まで近づけることが可能で、安定したボンディングが可能となる。

また、配線距離を少しでも短くできるので、高速演算回路への悪影響を低減できる。

また、半導体素子接続端子の先端部表面が素材金属である銅以外の金属層で完全に被覆されているため、半導体素子接続端子の先端部からの吸湿及び腐食作用を防止でき、信頼性に優れた長期使用に耐えうる半導体装置用基板を提供できる。

図１及び図３に、本発明の半導体装置用基板の一実施例の模式平面図及び模式構成断面図をそれぞれ示す。

図１の半導体装置用基板１００は、半導体装置用基板の一実施例を示すもので、絶縁性樹脂フィルムからなる絶縁基材１１の一方の面に、インナーリード２２ａの先端に金属層５１で覆われた半導体素子接続端子２２ｂ’を、他方の面にはんだボール用パッド２３ａ’を設けたものである。

図３の半導体装置用基板２００は、半導体装置用基板の一実施例を示すもので、絶縁性樹脂フィルムからなる絶縁基材１１のデバイスホール１５領域に金属層５１に覆われた半導体素子接続端子２２ｂ’’を、絶縁基材１１の所定位置にはんだボール用パッド２３ａ’を設けたものである。

上記半導体装置用基板１００及び半導体装置用基板２００の半導体接続端子２２ｂ’及び２２ｂ’’の端子幅は、インナーリード２２ａのリード幅と同一の幅で形成されており、半導体素子接続端子２２ｂ’及び２２ｂ’’の端子表面が金、ニッケル、白金、パラジウム、ロジウム、銀及び錫からなる群から選ばれる少なくとも１種の金属層で覆われている。そのため、半導体素子接続端子の先端部からの吸湿及び腐食作用を防止でき、信頼性に優れた長期使用に耐えうる半導体装置用基板を提供できる。

また、本発明の半導体装置用基板の製造方法は、インナーリードを形成する際、あらかじめインナーリードの先端に延伸部を形成しておき、前記延伸部をフォトエッチングもしくは金型の打ち抜きで除去することによりインナーリードの先端に半導体素子接続端子を形成するもので、半導体素子接続端子の端子幅をインナーリードのリード幅と同じ幅で形成でき、半導体素子との接続位置をその先端付近まで近づけることが可能で、安定したボンディングが可能となる。

さらに、ソルダーレジストパターンをめっきマスクにして半導体素子接続端子の表面に錫、金等の金属層を形成するので、半導体素子接続端子表面が完全に金属層で覆われ、半導体素子接続端子の先端部からの吸湿及び腐食作用を防止でき、信頼性に優れた長期使用に耐えうる半導体装置用基板を提供できる。

以下、実施例により本発明の半導体装置用基板の製造方法について説明する。図２及び図４には半導体装置用基板の途中工程の模式平面図及び模式構成断面図をそれぞれ示す。

図５（ａ）〜（ｆ）及び図６（ｇ）〜（ｉ）に本発明の請求項１に係る半導体装置用基板の製造方法の一実施例を工程順に示す。

まず、２５μｍのポリイミドフィルム（ユーピレックスＳ（商品名）：宇部興産株式会社製）からなる絶縁基材１１の片面に接着剤（タイプＸ（商品名）、株式会社巴川製紙所製）をラミネートして１２μｍ厚の接着剤層１２を形成した（図５（ａ）参照）。

次に、絶縁基材１１の所定位置を金型で打抜いてスプロケットホール１３と貫通孔１４を形成した（図５（ｂ）参照）。

次に、ラミネーターを用いて、設定温度１２０℃、ラミネートローラー圧０．２ＭＰａ、ラミネート速度１．５ｍ／分で１８μｍ厚の銅箔２１を接着剤層１２にラミネートした（図５（ｃ）参照）。

次に、銅箔２１表面を洗浄後、ポジ型液状レジスト（ＰＭＥＲ−Ｐ（商品名）：東京応化工業株式会社製）を塗布、乾燥し２〜３μｍ厚の感光層を形成した。投影型露光装置を用いて、パターン露光し、専用の現像液で現像してレジストパターン３１を形成した（図５（ｄ）参照）。ここで、インナーリードパターンは、先端部に延伸部を見込んだパターン長さにしてある。

次に、５０℃に加熱した塩化第２鉄溶液をスプレーで吹き付けて、露出した銅箔２１をエッチングし、５０℃の３％水酸化ナトリウム溶液をスプレーし、レジストパターン３１を剥離し、貫通孔１４上にはんだボール用パッド２３、配線パターン２４及び先端部に延
伸部２５を有するインナーリード２２を形成した（図５（ｅ）参照）。

ここで、インナーリード２２のピッチは３０μｍで、延伸部２５の先端には半径８μｍ程度の丸みがついていた。

次に、２５μｍ厚のドライフィルムレジスト（ＳＵＮＦＯＲＴ（商品名）：旭化成株式会社製）をロール温度１０５℃、圧力０．４ＭＰａ、ラミネート速度１．２ｍ／分でラミネートし、感光層を形成した。投影型露光装置にて所定のパターン露光を行い、３０℃、１％の炭酸ナトリウム溶液を約３０秒間スプレー現像して、延伸部２５を除去するためのレジストパターン３２を形成した（図５（ｆ）参照）。

次に、５０℃の塩化第２鉄溶液をスプレーで吹き付けることにより、露出した部分をエッチングし、５０℃の３％水酸化ナトリウム溶液をスプレーで吹き付けてレジストパターン３２を剥離し、先端部に半導体素子接続端子２２ｂが形成されたインナーリード２２ａを形成した（図６（ｇ）及び図２（ａ）参照）。

この状態で、半導体素子接続端子２２ｂの端子幅は、インナーリード２２ａのリード幅と同一幅で形成され、半導体素子接続端子２２ｂの先端部の２つの角は直角の形状が再現されていた。

次に、ソルダーレジストを印刷し、半導体素子接続端子２２ｂを除く領域にソルダーレジストパターン４１を形成し、絶縁基材１１の他方の面にはんだボール用パッド２３ａを形成した（図６（ｈ）参照）。

さらに、ソルダーレジストパターン４１をめっきマスクにして錫めっきを施して金属層５１を形成し、絶縁基材１１の一方の面に金属層５１で覆われた半導体素子接続端子２２ｂ’を、他方の面に金属層５１で覆われたはんだボール用パッド２３ａ’を形成し、絶縁性の良好な微細配線と接続信頼性を確保した半導体素子接続端子を含むチップ・オン・フィルム（ＣＯＦ）用の半導体装置用基板１００を得た（図６（ｉ）及び図１（ａ）参照）。

図７（ａ）〜（ｆ）及び図８（ｇ）〜（ｈ）に本発明の半導体装置用基板の製造方法の一実施例を工程順に示す。

まず、２５μｍのポリイミドフィルム（ユーピレックスＳ（商品名）：宇部興産株式会社製）からなる絶縁基材１１の片面に接着剤（タイプＸ（商品名）、株式会社巴川製紙所製）をラミネートして１２μｍ厚の接着剤層１２を形成した（図７（ａ）参照）。

次に、絶縁基材１１の所定位置を金型で打抜いてスプロケットホール１３とデバイスホール１５を形成した（図７（ｂ）参照）。

次に、ラミネーターを用いて、設定温度１２０℃、ラミネートローラー圧０．２ＭＰａ、ラミネート速度１．５ｍ／分で１８μｍ厚の銅箔２１を接着剤層１２にラミネートした（図７（ｃ）参照）。

次に、銅箔２１表面を洗浄後、ポジ型液状レジスト（ＰＭＥＲ−Ｐ（商品名）：東京応化工業株式会社製）を塗布、乾燥し２〜３μｍ厚の感光層を形成した。投影型露光装置を用いて、パターン露光し、専用の現像液で現像し、レジストパターン３１を形成した（図７（ｄ）参照）。ここで、インナーリードパターンは、先端部に延伸部を見込んだパター
ン長さにしてある。

次に、５０℃に加熱した塩化第２鉄溶液をスプレーで吹き付けて、露出した銅箔２１をエッチングし、５０℃の３％水酸化ナトリウム溶液をスプレーし、レジストパターン３１を剥離し、はんだボール用パッド２３、配線パターン２４及び先端部に延伸部２５を有するインナーリード２２を形成した（図７（ｅ）参照）。

ここで、インナーリード２２のピッチは３０μｍで、延伸部２５の先端には半径８μｍ程度の丸みがついていた。

次に、インナーリード２２の延伸部２５を金型でカットし、先端部に半導体素子接続端子２２ｂが形成されたインナーリード２２ａを形成した（図７（ｆ）及び図４（ａ）参照）。

この状態で、半導体素子接続端子２２ｂの端子幅は、インナーリード２２ａのリード幅と同一幅で形成され、半導体素子接続端子２２ｂの先端部の２つの角は直角の形状が再現されていた。

次に、ソルダーレジストを印刷し、半導体素子接続端子２２ｂを除く領域にソルダーレジストパターン４１を形成し、はんだボール用パッド２３ａを形成した（図８（ｇ）参照）。

さらに、ソルダーレジストパターン４１をめっきマスクにして錫めっきを施して金属層５１を形成し、金属層５１で覆われた半導体素子接続端子２２ｂ’’及び金属層５１で覆われたはんだボール用パッド２３ａ’を形成し、絶縁性の良好な微細配線と接続信頼性を確保した半導体素子接続端子を含むチップ・オン・フィルム（ＣＯＦ）用の半導体装置用基板２００を得た（図８（ｈ）及び図３（ａ）参照）。

（ａ）は、本発明の半導体装置用基板１００の模式平面図である。

（ｂ）は、（ａ）をＡ−Ａ’線で切断した半導体装置用基板の模式構成断面図である。
（ａ）は、本発明の半導体装置用基板１００の途中工程の模式平面図である。

（ｂ）は、（ａ）をＡ−Ａ’線で切断した半導体装置用基板の途中工程の模式構成断面図である。
（ａ）は、本発明の半導体装置用基板２００の模式平面図である。

（ｂ）は、（ａ）をＡ−Ａ’線で切断した半導体装置用基板の模式構成断面図である。
（ａ）は、本発明の半導体装置用基板２００の途中工程の模式平面図である。

（ｂ）は、（ａ）をＡ−Ａ’線で切断した半導体装置用基板の途中工程の模式構成断面図である。
（ａ）〜（ｆ）は、本発明の半導体装置用基板１００の製造方法における工程の一部を模式的に示す構成断面図である。 （ｇ）〜（ｉ）は、本発明の半導体装置用基板１００の製造方法における工程の一部を模式的に示す構成断面図である。 （ａ）〜（ｆ）は、本発明の半導体装置用基板２００の製造方法における工程の一部を模式的に示す構成断面図である。 （ｇ）〜（ｉ）は、本発明の半導体装置用基板２００の製造方法における工程の一部を模式的に示す構成断面図である。

符号の説明

１１……絶縁基材
１２……接着剤層
１３……スプロケットホール
１４……貫通孔
１５……デバイスホール
２１……銅箔
２２、２２ａ……インナーリード
２２ｂ……半導体素子接続端子
２２ｂ’、２２ｂ’’……金属層で覆われた半導体素子接続端子
２３、２３ａ……半田ボール用パッド
２３ａ’……金属層で覆われた半田ボール用パッド
２４……配線パターン
２５……延伸部
３１、３２……レジストパターン
４１……ソルダーレジストパターン
５１……金属層
１００、２００……半導体装置用基板

Claims (1)

1. 片面に接着剤層を有する絶縁性樹脂フィルムにはんだボール形成用貫通孔を形成する工程と、前記絶縁性樹脂の前記接着剤層に銅箔をラミネートする工程と、前記金属箔表面に、先端部に延伸部を見込んだパターン長さのインナーリードパターンと前記貫通孔上に形成するはんだボール用パッドのレジストパターンを形成する工程と、次に、エッチング液をスプレーで吹き付けることにより前記レジストパターンから露出した前記金属箔をエッチングし次に前記レジストパターンを剥離することで、先端に延伸部を有するインナーリードと前記貫通孔上のはんだボール用パッドとを形成する工程と、次に、前記延伸部を除去するための第２のレジストパターンを形成する工程と、次に、エッチング液をスプレーで吹き付けることにより前記第２のレジストパターンから露出した前記延伸部をエッチングし次に前記第２のレジストパターンを剥離することで、前記延伸部を除去するとともに、端の半導体素子接続端子の幅をリード幅と同一幅で形成し、前記半導体素子接続端子の先端部の２つの角を直角に形成したインナーリードを形成する工程と、次に、前記インナーリード上に前記半導体素子接続端子を除く領域にソルダーレジストパターンを形成する工程と、前記ソルダーレジストパターンをめっきマスクにしてめっきを施すことで、金、ニッケル、白金、パラジウム、ロジウム、銀及び錫からなる群から選ばれる少なくとも１種の金属層で前記半導体素子接続端子と、前記貫通孔の下から露出する前記はんだボール用パッドの面を覆う工程と、を有することを特徴とする半導体装置用基板の製造方法。

Images