JP2005026645A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP2005026645A
JP2005026645A JP2003355350A JP2003355350A JP2005026645A JP 2005026645 A JP2005026645 A JP 2005026645A JP 2003355350 A JP2003355350 A JP 2003355350A JP 2003355350 A JP2003355350 A JP 2003355350A JP 2005026645 A JP2005026645 A JP 2005026645A
Authority
JP
Japan
Prior art keywords
resist
masking
metal layer
etching
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003355350A
Other languages
English (en)
Inventor
Katsuya Fukase
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003355350A priority Critical patent/JP2005026645A/ja
Priority to US10/822,825 priority patent/US7005241B2/en
Priority to US10/978,521 priority patent/US20050124091A1/en
Publication of JP2005026645A publication Critical patent/JP2005026645A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 回路基板を製造する場合において、安価で簡便なサブトラクティブ法を用い、導体パターンの微細化を達成することを課題とする。
【解決手段】 絶縁基材(1)の表面に第1金属層(2)と薄い第2金属層(20)を形成した基材の第2金属層上に第1レジスト(4)をパターニングし、第1レジストの開口部を介して第2金属層のみ選択的にエッチングし、第1レジスト及びその直下の第2金属層から成る第1マスキングを介して第1金属層をハーフエッチングし、ハーフエッチングを施した面にポジ型液状の第2レジスト(12)を塗布し、第1マスキングの上部から露光・現像して、第1マスキング下部の第2レジストを保護し、第1マスキング及び保護した第2レジストよりなる第2マスキングを介して前記第1金属層に再度エッチングを施し、第1レジスト及び第2レジストを除去することを特徴とする。
【選択図】 図3

Description

本発明は回路基板又はリードフレームの製造方法、及びこれらの方法により製造された回路基板又はリードフレームに関する。更に詳しくは、本発明は、サブトラクティブ法によって絶縁基材上に導体パターンを形成する回路基板の製造方法及びその方法によって製造した回路基板、或いはパターニング技術及びエッチング技術を利用して金属板からリードフレームを製造する方法又は微細パターンを形成する方法及びこの方法により製造されたリードフレーム又は金属板に関する。
回路基板を製造する場合において、サブトラクティブ法は安価で簡便な方法であり、従来から最も広く使用されている。その半面、近年における半導体装置や各種の電子機器の高密度化、微細化に伴って、回路基板におけるより微細な導体パターンを得るという点では、不利な面もある。
図1(a)〜(d)は従来のサブトラクティブ法により回路基板を製造する工程を示す断面図で、エッチングにより樹脂基材の上に導体パターンを形成する工程を示す。まず、図1(a)に示すように、樹脂基材1に銅箔2を貼り付けた基板素材3を準備し、次に図1(b)に示すように、銅箔2にマスキング用として、ドライ・フィルム・レジスト(DFR)を形成し又は液状レジストを塗布することにより、レジスト4を形成し、周知の方法でこのレジスト4の露光、現像を行って、レジストパターン4bを形成する。次に、図1(c)に示すように、エッチング液を吹き付けて銅箔2のレジストパターン形成部分以外の部分4aを溶解させて銅パターン部分を残す。そして、図1(d)に示すように、レジストパターン4bを除去することにより、残された銅箔の部分が導体パターン5となる。
特開昭62−115891号公報 特開平2−175825号公報
しかしながら、上述した従来の回路基板の製造方法によると、図1(c)に示すように、導体パターン5が、樹脂基材1と銅箔2との界面6の側のパターン幅(b)に対して、レジストを形成した上部側の幅(a)が小さい略台形の形状となる傾向にある。これは、エッチングの進行過程において、エッチング液がマスキング4の直下の部分にまで適用され銅箔2に対してサイドエッチングが行なわれてしまうからである。特に、樹脂基材1と銅箔2との間の界面6は、一般には図示のように微小な凹凸があり、この凹凸の界面6にまで十分にエッチング液を適用するのに時間を要することもあり、その間に上述のようにエッチング液がマスキング4の直下の部分にまで適用されてしまうからである。
このため、パターン5の幅そのもの、或いは隣接するパターン間のピッチ(c)を縮小しようとすると、パターン5の特に樹脂基材1から離れた上部の側において十分な幅を確保することが困難となり、結局、微細化を達成することが困難となっていた。
そこで、本発明では、回路基板又はリードフレームを製造する場合において、安価で簡便なサブトラクティブ法、またはパターニング技術及びエッチング技術を用い、その場合であっても、導体パターンの微細化を達成することのできる回路基板又はリードフレームの製造方法、及びこのような方法によって製造された回路基板又はリードフレームを得ることを課題とする。
上記の課題を達成するために、本発明によれば、絶縁基材の表面に形成した金属層に第1マスキングを介してハーフエッチングを施す工程と、前記第1マスキング上からハーフエッチングを施した面にポジ型レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部のポジ型液状レジストを保護する工程と、前記第1マスキング及び保護したポジ型レジストよりなる第2マスキングを介して前記金属層に再度エッチングを施す工程と、前記第1マスキング及び第2マスキングを除去する工程と、からなることを特徴とする回路基板の製造方法が提供される。
この場合において、ハーフエッチングは、金属箔のエッチングにより溶解される領域が、金属層により形成されている導体パターンの上部側に所望の幅を残す程度とするのが好ましい。
本発明では、このようにマスキング工程及びエッチング工程をそれぞれ2回に分けて行うことにより、2度目のレジストであるポジ型レジストの非感光部分を新たなマスキング(第2マスキング)として使用でき、これにより従来から広範に用いられているサブトラクティブ法によっても、導体パターンの微細化を達成することができる。
前記第1マスキングの上部からのポジ型レジストへの露光は、該回路基板の第1マスキング面に対して直交する方向の平行光にて行うことを特徴とする。
また、本発明によると、絶縁基材の表面に形成した金属箔に第1マスキングを介してハーフエッチングを施し、前記第1マスキング上からハーフエッチングを施した面にポジ型液状レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部のポジ型レジストを保護し、前記第1マスキング及び保護したポジ型液状レジストよりなる第2マスキングを介して再度エッチングを施し、更に、前記第1マスキング及び第2マスキングを除去してなる絶縁基材上に金属パターンを有する回路基板が提供される。主に、絶縁基材として可撓性のものを供用することでTABテープとして構成することもできる。
また、本発明によると、絶縁基材の表面に第1金属層を形成するとともに、該第1金属層の上に該第1金属層よりも薄い第2金属層を形成した基材の前記第2金属層上に第1レジストをパターニングする工程と、パターニングされた第1レジストの開口部を介して前記第2金属層のみ選択的にエッチングする工程と、
前記第1レジスト及びその直下の前記第2金属層から成る第1マスキングを介して前記第1金属層をハーフエッチングする工程と、前記第1マスキング上からハーフエッチングを施した面にポジ型の第2レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部の第2レジストを保護する工程と、前記第1マスキング及び保護した前記第2レジストよりなる第2マスキングを介して前記第1金属層に再度エッチングを施す工程と、前記第1レジスト及び第2レジストを除去する工程と、からなることを特徴とする回路基板の製造方法が提供される。この場合においても、前記第1マスキングの上部からのポジ型レジストへの露光は、該回路基板の第1マスキング面に対して直角な方向の平行光にて行うことを特徴とする。
また、この場合において、前記第1レジスト及び第2レジストを除去した後、更に、前記第2金属層をエッチングにより除去することを特徴とする。或いは、前記第1レジスト及び第2レジストを除去する工程は、最初前記第2レジストのみ剥離し、次に、前記第2金属層をエッチングにより除去して、第1レジストも除去することを特徴とする。
また、本発明によると、絶縁基材の表面に第1金属層を形成するとともに、該第1金属層の上に該第1金属層よりも薄い第2金属層を形成した基材の前記第2金属層上に第1レジストをパターニングし、パターニングされた第1レジストの開口部を介して前記第2金属層のみ選択的にエッチングし、前記第1レジスト及びその直下の前記第2金属層から成る第1マスキングを介して前記第1金属層をハーフエッチングし、前記第1マスキング上からハーフエッチングを施した面にポジ型の第2レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部の第2レジストを保護し、前記第1マスキング及び保護した前記第2レジストよりなる第2マスキングを介して前記第1金属層に再度エッチングを施し、前記第1レジスト及び第2レジストを除去してなる、前記絶縁基材の表面に金属パターンを有する回路基板が提供される。この場合においても、前記絶縁基材は可撓性のもので、TABテープとして構成されることを特徴とする。
第2マスキング、第2レジストを形成するポジ型レジストは、ポジ型感光性永久レジストであり、該ポジ型感光性永久レジストは、前記第1マスキング、第1レジスト及び第2マスキング、第2レジストを除去する工程で、除去されずに残存することを特徴とする。
この場合において、前記第1マスキング、第1レジスト及び第2マスキング、第2レジストを除去する工程で、前記第1マスキング、第1レジストには反応し、前記ポジ型感光性永久レジストには反応しない剥離液を用いられることを特徴とする。
更に、本発明によると、金属板の両面に第1マスキングを介してハーフエッチングを施す工程と、前記第1マスキング上からハーフエッチングを施した前記金属板の両面にポジ型液状レジストを塗布し、前記第1マスキングを介して前記金属板の両面から露光し且つ現像して、該第1マスキングの内側のポジ型液状レジストを保護する工程と、前記第1マスキング及び保護した前記ポジ型液状レジストよりなる第2マスキングを介して前記金属板の両面より再度エッチングを施す工程と、前記第1マスキング及び第2マスキングを除去する工程と、
からなることを特徴とするリードフレームの製造方法が提供される。
この場合においても、前記ポジ型レジストへの露光は、前記第1マスキングの面に対して直角な方向の平行光にて行うことを特徴とする。
また、本発明によると、金属板の両面に第1マスキングを介してハーフエッチングを施し、前記第1マスキング上からハーフエッチングを施した前記金属板の両面にポジ型レジストを塗布し、前記第1マスキングを介して前記金属板の両面から露光し且つ現像して、該第1マスキングの内側のポジ型液状レジストを保護し、前記第1マスキング及び保護した前記ポジ型レジストよりなる第2マスキングを介して前記金属板の両面より再度エッチングを施し、前記第1マスキング及び第2マスキングを除去してなることを特徴とするリードフレームが提供される。
更に、本発明によると、金属板の両面に薄い第2金属層を形成し、該第2金属層上に第1レジストを塗布し、パターニングする工程と、パターニングされた第1レジストの開口部を介して前記第2金属層のみ選択的にエッチングする工程と、前記第1レジスト及びその直下の前記第2金属層から成る第1マスキングを介して前記金属板の両面からハーフエッチングする工程と、前記第1マスキング上からハーフエッチングを施した面にポジ型の第2レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部の第2レジストを保護する工程と、前記第1マスキング及び保護した前記第2レジストよりなる第2マスキングを介して前記金属板の両面から再度エッチングを施す工程と、前記第1レジスト及び第2レジストを除去する工程と、からなることを特徴とするリードフレームの製造方法が提供される。
この場合において、前記第1レジスト及び第2レジストを除去した後、更に、前記第2金属層をエッチングにより除去することを特徴とする。或いは、前記第1レジスト及び第2レジストを除去する工程は、最初前記第2レジストのみ剥離し、次に、前記第2金属層をエッチングにより除去して、第1レジストも除去することを特徴とする。
更にまた、本発明によると、金属板の両面に薄い第2金属層を形成し、該第2金属層上に第1レジストを塗布し、パターニングし、パターニングされた第1レジストの開口部を介して前記第2金属層のみ選択的にエッチングし、前記第1レジスト及びその直下の前記第2金属層から成る第1マスキングを介して前記金属板の両面からハーフエッチングし、前記第1マスキング上からハーフエッチングを施した面にポジ型液状の第2レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部の第2レジストを保護し、前記第1マスキング及び保護した前記第2レジストよりなる第2マスキングを介して前記金属板の両面から再度エッチングを施し、前記第1レジスト及び第2レジストを除去して成ることを特徴とするリードフレームが提供される。
更にまた、本発明によると、金属板の両面又は片面に第1マスキングを介してハーフエッチングを施し、前記第1マスキング上からハーフエッチングを施した前記金属板の両面又は片面にポジ型液状レジストを塗布し、前記第1マスキングを介して前記金属板の両面又は片面から露光し且つ現像して、該第1マスキングの内側のポジ型レジストを保護し、前記第1マスキング及び保護した前記ポジ型液状レジストよりなる第2マスキングを介して前記金属板の両面又は片面より再度エッチングを施し、前記第1マスキング及び第2マスキングを除去してなることを特徴とする金属板、或いは金属板に微細パターンを形成する方法が提供される。
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
図2(a)〜(f)はサブトラクティブ法を用いた本発明の第1実施形態に係る回路基板の製造工程を断面図で示したものである。
図2(a)において、樹脂基材1に周知の方法にて金属層として銅箔2を形成して基板素材3とした状態を示す。樹脂基材1としては、一般的にエポキシ系樹脂或いはガラス・エポキシ系樹脂が使用される。
次に、図2(b)において、銅箔2の上面に、第1マスキング4として、遮光性を有するドライフィルムレジスト(DFR)を形成し、周知の方法で露光、現像を行って、レジストパターン4bを形成する。
次に、図2(c)において、開口部4a及びレジストパターン4bの第1マスキング4に向けてエッチング液を吹き付けてハーフエッチングを施す。このハーフエッチングにより、銅箔2の第1マスキング4のエッチング液通過部分4aの下側の銅箔2の周辺領域を溶解させる。そして、銅箔2の溶解する部分11がパターン17(図2(f))上部に所望の幅を残すことになるように、ハーフエッチングの条件(エッチング時間等)を調整する。
これにより、図示のように、銅箔2の第1マスキングパターン4bのレジストに近接する上部においては、銅箔2の溶解した部分11がレジストパターンのエッチング液通過部分4aの幅(d)より銅箔2の内側へ若干食い込んで、いわゆるサイドエッチングが行なわれ、溶解された部分11の幅(e)がレジストパターン幅(d)より大きく、半面、銅箔2の上部と樹脂基材1に接触する界面6との間の中間領域では、丸みを帯びていて、断面形状が全体として略U字形状の溝11が形成される。
次に、図2(d)において、前工程でハーフエッチングを施した部分の全面にポジ型液状レジスト12を塗布する。この状態で、ポジ型液状レジスト12を塗布した部分の全面に平行光13で露光する。このように露光に使用する光13は、この回路基板の第1マスキング4の面に対して直交する方向に第1マスキングパターン4bに向けて照射する平行光であることが望ましいが、ポジ型液状レジスト12内への光線の届く範囲が深い場合は、必ずしも平行光である必要はない。
この露光工程により、ポジ型液状レジスト12の光に露光された部分、即ち、ポジ型液状レジスト12の第1マスキングパターン4bの上部にある領域部分12a及びこの第1マスキングパターン4bの開口部4a及びその直下にある領域部分12bが露光される。換言すると、第1マスキングパターンの非透過部分4bの下側の領域であって、前工程であるハーフエッチングの際に、レジストパターンの幅(d)より銅箔2の内側へ若干食い込んで溶解された領域12cは、露光されないまま残ることとなる。なお、第2マスキング12のレジスト形成方法としては、金属の存在している部分のみにポジ型レジストを付着させる電着(Electro Deposition)によってもよい。
なお、この第1実施形態において、第1マスキング及び第2マスキングを構成する2つの感光レジスト、即ちドライ・フィルム・レジスト4とポジ型液状レジスト又はポジ型電着レジスト12を使用しているが、これらの感光レジストの感光波長と使用する露光波長との間を適宜組み合わせることが必要である。このため、例えば、ポジ型液状レジスト又はポジ型電着レジスト12を露光する平行光13の波長は、ポジ型液状レジスト又はポジ型電着レジスト12に対しては吸収されるが、ドライ・フィルム・レジスト4に対しては透過しないような波長のものを選定する。
次に、図2(e)において、ポジ型液状レジスト12の露光された部分12a、12bを現像することにより、感光したポジ型液状レジストの部分12a、12bのみ溶解する。したがって、ポジ型液状レジスト12の溶解した部分12a、12bを除去することが可能となる。ポジ型液状レジスト12の溶解していない部分12cは、そのまま残り、前述の略U字形状の溝11は両側の内壁が平行な溝14となり、このポジ型液状レジスト12の溶解されていない部分12cがマスクパターン(第2マスキング)として次の工程で使用できるようになる。
次に、そのまま残してある銅箔2の表面のドライフィルムレジスト(第1マスキング)4及びポジ型液状レジストの残存した部分12c(第2マスキング)をマスクパターンとして、第二次エッチングを施す。これにより、平行溝14の下側の銅箔の部分15が溶解され、溶解部分は、銅箔2と樹脂基材1とが接触する界面6にまで達する。
次に、ドライフィルムレジスト4及び残存しているポジ型液状レジスト12cを剥離する。
これにより、図2(f)に示すように、深さ方向に中央部で幅が狭く上部及び下部で断面が円形に膨らんだダルマ形状の溝16が形成される。即ち、導体パターン17としては、その断面形状において幅の最も小さい部分の幅(g)と最も大きい部分の幅(h)との差が、図1に示す従来例のように導体パターンの断面形状が台形である場合の幅の差(b−a)に比べてはるかに小さくなり、したがって、隣接するパターン間のピッチ(c)をより狭くすることができ、回路基板の微細化を達成することができる。
図3(a)〜(f)はサブトラクティブ法を用いた本発明の第2実施形態に係る回路基板の製造工程を断面図で示したものである。第1実施形態においては、第1レジストとして、遮光性のあるレジスト(即ち、平行光13が通過しないレジスト)を使用する必要があったが、この第2実施形態では、第1レジスト4が遮光性であることを必要としない。以下、第1実施形態と異なる点についてのみ説明する。
まず、図3(a)において、この第2実施形態では、樹脂基材1に第1金属層である銅箔2が形成された、基板素材3の銅箔2上に、薄い第2金属層20を形成する。薄い第2金属層20としては、例えば後述のように銀めっき等を用いることができる。
次に、図3(b)において、第2金属層20の上面に第1レジスト4として、第1実施形態と同様、ドライフィルムレジスト(DFR)を形成し、周知の方法でパターニング、露光、現像を行って、レジストパターン4bを形成する。
図3(c)において、第2金属層20の上面に形成したパターニングされた第1レジスト4の開口部4aを介して薄い第2金属20のみ選択的にクイックエッチングする。これにより、第2金属層20の第1レジスト4の開口部4aに対応する部分のみが除去される。第2金属層20として、例えば銀を用いる場合、特許文献1に示されるような、下地の銅もしくは銅合金材料を傷めることなく銀を剥離し得る、特許文献2に示されるような剥離液を使用してもよい。
次に、第1レジスト4及び第2金属層20を第1マスキングとして、エッチング液を吹き付けて第1金属層2である銅箔2に対してハーフエッチングを施す。このハーフエッチングにより、銅箔2の第1マスキング4のエッチング液通過開口部4aの下側の銅箔2の周辺領域が溶解される。この場合のハーフエッチングの条件は第1実施形態の場合と同様である。
次に、図3(d)において、第1実施形態の場合と同様、前工程でハーフエッチングを施した部分を含む全面にポジ型液状の第2レジスト12を塗布し、露光する。この場合において、第1レジスト4自体に遮光性がなくても、第2金属層20が遮光性を有するので、これらの第1レジスト4と第2金属層20の両者を第2マスキングとして使用することにより、露光の際のマスキング機能を十分果たすことができる。
次に、図3(e)において、第2レジスト12の露光された部分12a、12bを現像することにより、感光した第2レジストの部分12a、12bのみ溶解する。この第2レジスト12の溶解されていない部分12cがマスクパターン(第2マスキング)として次の工程で使用できるようになる。
次に、そのまま残してある銅箔2の表面の第1レジスト4及び第2金属層20(第1マスキング)及びポジ型液状の第2レジストの残存した部分12c(第2マスキング)をマスクパターンとして、第1実施形態と同様、第二次エッチングを施す。
次に、ドライフィルムレジスト(第1レジスト4)及び残存しているポジ型液状レジスト(第2レジスト)12cを剥離する。更に、第2金属層20を必要に応じてクイックエッチング等により除去する。銅パターン17上に形成された第2金属層20をそのまま導体パターンの一部として使用する場合は、第2レジスト12cを剥離した後、第2金属層20の露出した部分のみをクイックエッチング等により除去し、更に第1レジスト4を剥離する。
これにより、第1実施形態と同様、図3(f)に示すような回路基板の微細化を達成することができる導体パターン17が得られる。また、この第2実施形態では、第1レジスト4として前述のように遮光性のないレジストも使用可能である。
図4(a)〜(f)は、図3で示した第2実施形態を変形したもので、第2金属層20の一部を、ワイヤボンディングパットやフリップチップパッド等のように貴金属めっきを必要とする電極部などに利用することを意図したものである。図4(a)の工程は、めっきマスク等を用い第2金属層20の一部を更に厚く形成したものである。図4(b)の工程は図3(b)の工程と同様、第2金属層20の上面に第1レジスト4を形成し、パターニング、露光、現像を行う。そして、第2金属層20の上面に形成したパターニングされた第1レジスト4の開口部4aを介して第2金属層20のみ選択的にクイックエッチングすることにより、第1レジスト4の開口部4aに対応する第2金属層20の部分20aのみを除去する。次に、第1金属層2に対してハーフエッチング11を施こす。図4(c)に示すように、第2金属層20の一部の厚い部分21はそのまま厚い状態で残る。
図4(d)、(e)の工程は、第2金属層20の一部21が厚く形成されている点を除き、図3(d)、(e)の工程と同様である。ただし、第2金属層20を必要に応じてクイックエッチング等により剥離する際において、他の第2金属層20は薄く形成されているので、クイックエッチング等によりほぼ完全に剥離されるが、一部の第2金属層21は表面が部分的にはエッチングで除去されるものの、図4(f)に示すように、当該第2金属層21については厚く形成した分だけ金属が部分的に残り、この残りの部分21aをワイヤボンディングパットやフリップチップパッド等の電極部として使用することができる。
図5(a)〜(f)はリードフレームの製造工程を断面図で示すもので、サブトラクティブ法を用いた本発明の第3実施形態に係る。リードフレームに対して適用する点を除き、基本的には、第2実施形態と同様である。以下、第2実施形態と異なる点についてのみ説明する。
まず、図5(a)において、リードフレームの基材となる銅板2を準備し、その両面に、部分めっき等が可能な薄い第2金属層20を形成する。
次に、図5(b)において、上下両面の第2金属層20上に第1レジスト4として、第1実施形態と同様、ドライフィルムレジスト(DFR)を形成し、周知の方法でパターニング、露光、現像を行って、レジストパターン4bを形成する。次いで、第2金属層20を上面に形成したパターニングされた第1レジスト4の開口部4aを介して薄い第2金属20のみ選択的にクイックエッチングする。これにより、第2金属層20の第1レジスト4の開口部4aに対応する部分20aのみが除去される。第2金属層20として、例えば銀を用いる場合、特許文献1に示されるような、下地の銅もしくは銅合金材料を傷めることなく銀を剥離し得る、特許文献2に示されるような剥離液を好適に使用することができる。
次に、図5(c)において、第1レジスト4及び第2金属層20を第1マスキングとして、エッチング液を吹き付けて銅板2の両面からハーフエッチングを施す。このハーフエッチングにより、銅板2の第1マスキング4のエッチング液通過部分4a、20aの下側の銅箔2の周辺領域11が溶解される。このハーフエッチングの深さは、所望の導体パターン幅が得られるように適宜設定する。
次に、図5(d)において、第1実施形態の場合と同様、前工程でハーフエッチングを施した部分11を含む全面にポジ型液状の第2レジスト12を塗布し、露光する。この場合において、第1レジスト4は遮光性がなくても、第2金属層20が遮光性をカバーすることができるので、これらの第1レジスト4と第2金属層20の両者を第2マスキングとして使用することにより、露光の際にマスキングとして機能を十分はたすことができる。
次に、図5(e)において、第2レジスト12の露光された部分12a、12bを現像することにより、感光した第2レジストの部分12a、12bのみ溶解する。この第2レジスト12の溶解されていない部分12cがマスクパターン(第2マスキング)として次の工程で使用できるようになる。
次に、図5(f)に示すように、そのまま残してある銅板2の表面の第1レジスト4及び第2金属層20(第1マスキング)及びポジ型液状の第2レジストの残存した部分12c(第2マスキング)をマスクパターンとして、第1実施形態と同様、第二次エッチングを施す。
次に、図示していないが、ドライフィルムレジスト(第1レジスト4)及び残存しているポジ型液状レジスト(第2レジスト)12cを剥離する。更に、第2金属層20を必要に応じてクイックエッチング等により剥離する。銅パターン上に形成された第2金属層20をそのまま導体パターンの一部して使用する場合は、あえて第2金属層20を剥離する必要がない。
図6(a)〜(f)は図3(a)〜(f)で説明した本発明の第2実施形態の変形例である。第2実施形態においては、第2レジストとして、ポジ型液状の第2レジスト12を使用したが、この変形例では、ポジ型感光性永久レジスト24を用いる。このポジ型感光性永久レジスト24は、後の第1レジストの除去工程において、除去されずに残存して回路パターンの一部として残ることとなる。以下、第2実施形態と異なる点についてのみ説明する。ポジ型感光性永久レジスト24としては、耐薬品性の高いポリイミド系樹脂が使用される。
図6(a)において基板素材3の銅箔2上に薄い第2金属層20を形成する工程、図6(b)において第2金属層20の上面に第1レジスト4としてドライフィルムレジスト(DFR)を形成し、パターニング、露光、現像を行って、レジストパターン4bを形成する工程、図6(c)において、第1レジスト4の開口部4a及び薄い第2金属20の開口部20aを第1マスキングとして、第1金属層2である銅箔2に対してハーフエッチングを施す工程は、図3(a)、(b)、(c)の工程とそれぞれ同様である。
次に、図6(d)において、この変形例では、第2実施形態における通常のポジ型液状レジスト12に代えて、ポジ型感光性永久レジスト24を用いる。このポジ型感光性永久レジスト24は、前工程でハーフエッチングを施した部分を含む全面に塗布される。なお、第1レジスト4自体は、第2実施形態と同様、遮光性がなくても、第2金属層20が遮光性を有するので、これらの第1レジスト4と第2金属層20の両者を第2マスキングとして使用することにより、露光の際のマスキング機能を十分果たすことができる。この状態で、ポジ型感光性永久レジスト24を塗布した部分の全面に平行光13で露光する。
次に、図6(e)において、ポジ型感光性永久レジストである第2レジスト24の露光された部分24a、24bを現像することにより、感光した第2レジストの部分24a、24bのみ溶解する。溶解されていない部分24cがマスクパターン(第2マスキング)として次の工程で使用できるようになる。そして、そのまま残してある銅箔2の表面の第1レジスト4及び第2金属層20(第1マスキング)及びポジ型感光性永久レジスト24の残存した部分24c(第2マスキング)をマスクパターンとして、前記実施形態と同様、第二次エッチングを施す。
次に、図6(f)において、水酸化ナトリウム水溶液などの強アルカリ液を用いてドライフィルムレジスト(第1レジスト4)のみを剥離する。残存しているポジ型感光性の永久レジストの部分24cは耐薬品性が高いため除去されずに、そのまま残って回路パターン17の一部を形成することとなる。
次に、必要に応じて、銅の回路パターン17上に形成された薄い第2金属層20をクイックエッチング等により除去する。
図7(a)〜(f)は、図4(a)〜(f)に対応する変形例であり、第2金属層20の一部を、ワイヤボンディングパットやフリップチップパッド等のように貴金属めっきを必要とする電極部などに利用することを意図したものである。また、第2レジストとして、ポジ型感光性永久レジスト24を用いたものである。このポジ型感光性永久レジスト24は、後の第1レジストの除去工程において、除去されずに残存し、回路パターンの一部として残ることとなる。以下、図4(a)〜(f)の実施形態と異なる点についてのみ説明する。
図7(a)、図7(b)、図7(c)の工程は、それぞれ図4(a)、図4(b)、図4(c)の工程と同様である。
図7(d)において、図6(d)の場合と同様、通常のポジ型液状レジスト12に代えて、ポジ型感光性永久レジスト24を用いる。このポジ型感光性永久レジスト24は、前工程でハーフエッチングを施した部分を含む全面に塗布され、露光される。
図7(e)において、図6(e)の場合と同様、ポジ型感光性永久レジストである第2レジスト24の露光された部分24a、24bを現像することにより、感光した第2レジストの部分24a、24bのみ溶解する。そして、そのまま残してある銅箔2の表面の第1レジスト4及び第2金属層20(第1マスキング)及びポジ型感光性の永久レジスト24の残存した部分24c(第2マスキング)をマスクパターンとして、第二次エッチングを施す。
次に、図7(f)において、図6(f)の場合と同様、ドライフィルムレジスト(第1レジスト4)のみを剥離する。残存しているポジ型感光性の永久レジストの部分24cは除去されずに、そのまま残って回路パターン17の一部を形成することとなる。そして、必要に応じて、銅の回路パターン17上に形成された薄い第2金属層20をクイックエッチング等により除去する。
図8は、前述のように、第2レジストとしてポジ型感光性永久レジスト24を塗布する場合において、ドライフィルムレジスト(第1レジスト4)の上面及びその側面、銅箔2のサイドエッチング部11a、及びハーフエッチング部11に沿って、ポジ型感光性永久レジスト24を塗布した状態を示す。この場合においても、露光されない第1レジスト4の下部に存在するポジ型感光性永久レジスト24の部分のみが保持される。
以上添付図面を参照して本発明の実施の形態について説明したが、本発明は上記の実施の形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
例えば、上述の実施形態においては、樹脂基材1の表面に導体パターンを形成する場合について説明したが、本発明は、例えば、樹脂基材として可撓性のあるものを使用することによりタブテープ(TAB−TAPE)を製造することができる。このように、本発明はサブトラクティブ法により製造するあらゆる回路基板の製品について適用可能である。
なお、上記の各実施形態では、被エッチング材としての第1金属層2が銅である場合について説明したが、その他、銅合金、鉄−ニッケル合金/42アロイ、SUS等を使用することができる。また、第2金属層20としては、銀めっき(例えば厚さ1〜5μm)を用い、その下地として銅ストライクめっき(0.1〜0.3μm程度の薄いめっき)が施される。また、ニッケルめっきも用いられる。或いは、第2金属層20として、鉄、ニッケル、クローム等の薄膜をスパッタリングで形成することもできる。
また、エッチング溶液としては、通常使用されている塩化第二鉄水溶液、塩化第二銅水溶液を使用することができる。また、液状ポジ型レジストの塗布方法としては、バーコーターを用いる方式、ディッブ式等による。レジスト(ドライフィルムレジスト又は液状ポジ型レジスト)の剥離には、水酸化ナトリウム等のアルカリ水溶液を使用することができる。また、アルカリ性フェリシアン化カリウム溶液を用いることで、レジストの剥離とクロームの選択的な除去を同時に行うことができる。また本発明は、リードフレームに限らず、金属板に微細なパターンを形成したものに適用することが可能である。
以上説明したように、本発明によれば、回路基板又はリードフレームにおいて導体パターン又はリードのピッチを狭くすることができる。また、導体パターン又はリードの上部の幅を確保することができ、上部付近のパターン(リード)幅と下部付近のパターン(リード)幅との差を小さくすることができる。更にまた、厚い導体パターンの回路基板或いは厚いリードのリードフレームに対して安価で簡便なサブトラクティブ法又はパターニング技術及びエッチング技術を適用することが可能となる。また、精密なめっきを、導体パターン及びリードの表面に同時に形成することが可能となる。
従来のサブトラクティブ法により製造された回路基板の断面図である。 サブトラクティブ法による本発明の回路基板の製造工程を示す断面図である。 本発明の第2実施形態に係る回路基板の製造工程を示す断面図である。 図3に示す製造工程の変形例を示す。 本発明の第3実施形態に係るリードフレームの製造工程を示す断面図である。 本発明の第2実施形態の変形例を示す製造工程を示す断面図である。 図4に示す変形例を更に変形した製造工程を示す断面図である。 ポジ型感光性の永久レジストを塗布した部分を示す部分断面図である。
符号の説明
1…樹脂基材
2…銅箔(金属層、第1金属層)
3…基板素材
4…レジストパターン(第1レジスト)
4b…第1マスキングパターン
11…U字形溝
12…第2マスキング(ポジ型液状第2レジスト)
12c…第2マスキング
13…平行光
14…平行溝
15…第二次エッチング
16…銅パターン
17…導体パターン
20…第2金属層
21…第2金属層の一部(厚くした部分)
24…ポジ型感光性永久レジスト

Claims (22)

  1. 絶縁基材の表面に形成した金属層に第1マスキングを介してハーフエッチングを施す工程と、
    前記第1マスキング上からハーフエッチングを施した面にポジ型液状レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部のポジ型液状レジストを保護する工程と、
    前記第1マスキング及び保護した前記ポジ型レジストよりなる第2マスキングを介して前記金属層に再度エッチングを施す工程と、
    前記第1マスキング及び第2マスキングを除去する工程と、
    からなることを特徴とする回路基板の製造方法。
  2. 前記第1マスキングの上部からのポジ型液状レジストへの露光は、該回路基板の第1マスキング面に対して直角な方向の平行光にて行うことを特徴とする請求項1に記載の回路基板の製造方法。
  3. 絶縁基材の表面に形成した金属層に第1マスキングを介してハーフエッチングを施し、前記第1マスキング上からハーフエッチングを施した面にポジ型液状レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部のポジ型レジストを保護し、前記第1マスキング及び保護したポジ型液状レジストよりなる第2マスキングを介して前記金属層に再度エッチングを施し、更に、前記第1マスキング及び第2マスキングを除去してなる、前記絶縁基材の表面に金属パターンを有する回路基板。
  4. 前記絶縁基材は可撓性のもので、TABテープとして構成されることを特徴とする請求項3に記載の回路基板。
  5. 絶縁基材の表面に第1金属層を形成するとともに、該第1金属層の上に該第1金属層よりも薄い第2金属層を形成した基材の前記第2金属層上に第1レジストをパターニングする工程と、
    パターニングされた第1レジストの開口部を介して前記第2金属層のみ選択的にエッチングする工程と、
    前記第1レジスト及びその直下の前記第2金属層から成る第1マスキングを介して前記第1金属層をハーフエッチングする工程と、
    前記第1マスキング上からハーフエッチングを施した面にポジ型の第2レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部の第2レジストを保護する工程と、
    前記第1マスキング及び保護した前記第2レジストよりなる第2マスキングを介して前記第1金属層に再度エッチングを施す工程と、
    前記第1レジスト及び第2レジストを除去する工程と、
    からなることを特徴とする回路基板の製造方法。
  6. 前記第1マスキングの上部からのポジ型液状レジストへの露光は、該回路基板の第1マスキング面に対して直角な方向の平行光にて行うことを特徴とする請求項5に記載の回路基板の製造方法。
  7. 前記第1レジスト及び第2レジストを除去した後、更に、前記第2金属層をエッチングにより除去することを特徴とする請求項5に記載の回路基板の製造方法。
  8. 前記第1レジスト及び第2レジストを除去する工程は、最初前記第2レジストのみ剥離し、次に、前記第2金属層をエッチングにより除去して、第1レジストも除去することを特徴とする請求項5に記載の回路基板の製造方法。
  9. 絶縁基材の表面に第1金属層を形成するとともに、該第1金属層の上に該第1金属層よりも薄い第2金属層を形成した基材の前記第2金属層上に第1レジストをパターニングし、パターニングされた第1レジストの開口部を介して前記第2金属層のみ選択的にエッチングし、前記第1レジスト及びその直下の前記第2金属層から成る第1マスキングを介して前記第1金属層をハーフエッチングし、前記第1マスキング上からハーフエッチングを施した面にポジ型の第2レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部の第2レジストを保護し、前記第1マスキング及び保護した前記第2レジストよりなる第2マスキングを介して前記第1金属層に再度エッチングを施し、前記第1レジスト及び第2レジストを除去してなる、前記絶縁基材の表面に金属パターンを有する回路基板。
  10. 前記絶縁基材は可撓性のもので、TABテープとして構成されることを特徴とする請求項9に記載の回路基板。
  11. 第2マスキング、第2レジストを形成するポジ型レジストは、ポジ型感光性永久レジストであり、該ポジ型感光性永久レジストは、前記第1マスキング、第1レジスト及び第2マスキング、第2レジストを除去する工程で、除去されずに残存することを特徴とする請求項1〜10に記載の回路基板、又は回路基板の製造方法。
  12. 前記第1マスキング、第1レジスト及び第2マスキング、第2レジストを除去する工程で、前記第1マスキング、第1レジストには反応し、前記ポジ型感光性永久レジストには反応しない剥離液を用いられることを特徴とする請求項11に記載の回路基板、又は回路基板の製造方法。
  13. 金属板の両面に第1マスキングを介してハーフエッチングを施す工程と、
    前記第1マスキング上からハーフエッチングを施した前記金属板の両面にポジ型液状レジストを塗布し、前記第1マスキングを介して前記金属板の両面から露光し且つ現像して、該第1マスキングの内側のポジ型レジストを保護する工程と、
    前記第1マスキング及び保護した前記ポジ型液状レジストよりなる第2マスキングを介して前記金属板の両面より再度エッチングを施す工程と、
    前記第1マスキング及び第2マスキングを除去する工程と、
    からなることを特徴とするリードフレームの製造方法。
  14. 前記ポジ型レジストへの露光は、前記第1マスキングの面に対して直角な方向の平行光にて行うことを特徴とする請求項13に記載の回路基板の製造方法。
  15. 金属板の両面に第1マスキングを介してハーフエッチングを施し、前記第1マスキング上からハーフエッチングを施した前記金属板の両面にポジ型液状レジストを塗布し、前記第1マスキングを介して前記金属板の両面から露光し且つ現像して、該第1マスキングの内側のポジ型レジストを保護し、前記第1マスキング及び保護した前記ポジ型液状レジストよりなる第2マスキングを介して前記金属板の両面より再度エッチングを施し、前記第1マスキング及び第2マスキングを除去してなることを特徴とするリードフレーム。
  16. 金属板の両面に薄い第2金属層を形成し、該第2金属層上に第1レジストを塗布し、パターニングする工程と、
    パターニングされた第1レジストの開口部を介して前記第2金属層のみ選択的にエッチングする工程と、
    前記第1レジスト及びその直下の前記第2金属層から成る第1マスキングを介して前記金属板の両面からハーフエッチングする工程と、
    前記第1マスキング上からハーフエッチングを施した面にポジ型の第2レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部の第2レジストを保護する工程と、
    前記第1マスキング及び保護した前記第2レジストよりなる第2マスキングを介して前記金属板の両面から再度エッチングを施す工程と、
    前記第1レジスト及び第2レジストを除去する工程と、
    からなることを特徴とするリードフレームの製造方法。
  17. 前記第1マスキングの上部からのポジ型レジストへの露光は、前記第1マスキング面に対して直角な方向の平行光にて行うことを特徴とする請求項16に記載のリードフレームの製造方法。
  18. 前記第1レジスト及び第2レジストを除去した後、更に、前記第2金属層をエッチングにより除去することを特徴とする請求項16に記載のリードフレームの製造方法。
  19. 前記第1レジスト及び第2レジストを除去する工程は、最初前記第2レジストのみ剥離し、次に、前記第2金属層をエッチングにより除去して、第1レジストも除去することを特徴とする請求項16に記載のリードフレームの製造方法。
  20. 金属板の両面に薄い第2金属層を形成し、該第2金属層上に第1レジストを塗布し、パターニングし、パターニングされた第1レジストの開口部を介して前記第2金属層のみ選択的にエッチングし、前記第1レジスト及びその直下の前記第2金属層から成る第1マスキングを介して前記金属板の両面からハーフエッチングし、前記第1マスキング上からハーフエッチングを施した面にポジ型液状の第2レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部の第2レジストを保護し、前記第1マスキング及び保護した前記第2レジストよりなる第2マスキングを介して前記金属板の両面から再度エッチングを施し、前記第1レジスト及び第2レジストを除去して成ることを特徴とするリードフレーム。
  21. 金属板の両面又は片面に第1マスキングを介してハーフエッチングを施す工程と、
    前記第1マスキング上からハーフエッチングを施した前記金属板の両面又は片面にポジ型液状レジストを塗布し、前記第1マスキングを介して前記金属板の両面又は片面から露光し且つ現像して、該第1マスキングの内側のポジ型レジストを保護する工程と、
    前記第1マスキング及び保護した前記ポジ型液状レジストよりなる第2マスキングを介して前記金属板の両面又は片面より再度エッチングを施す工程と、
    前記第1マスキング及び第2マスキングを除去する工程と、
    からなることを特徴とする金属板の微細パターン形成方法。
  22. 金属板の両面又は片面に第1マスキングを介してハーフエッチングを施し、前記第1マスキング上からハーフエッチングを施した前記金属板の両面又は片面にポジ型液状レジストを塗布し、前記第1マスキングを介して前記金属板の両面又は片面から露光し且つ現像して、該第1マスキングの内側のポジ型レジストを保護し、前記第1マスキング及び保護した前記ポジ型液状レジストよりなる第2マスキングを介して前記金属板の両面又は片面より再度エッチングを施し、前記第1マスキング及び第2マスキングを除去してなることを特徴とする金属板。
JP2003355350A 2002-10-15 2003-10-15 回路基板及びその製造方法 Pending JP2005026645A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003355350A JP2005026645A (ja) 2002-10-15 2003-10-15 回路基板及びその製造方法
US10/822,825 US7005241B2 (en) 2003-06-09 2004-04-13 Process for making circuit board or lead frame
US10/978,521 US20050124091A1 (en) 2003-06-09 2004-11-02 Process for making circuit board or lead frame

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002300545 2002-10-15
JP2003163972 2003-06-09
JP2003355350A JP2005026645A (ja) 2002-10-15 2003-10-15 回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005026645A true JP2005026645A (ja) 2005-01-27

Family

ID=34198692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003355350A Pending JP2005026645A (ja) 2002-10-15 2003-10-15 回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005026645A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010506385A (ja) * 2006-09-30 2010-02-25 エルジーマイクロン リミテッド 等方性エッチングを用いた微細パターン形成方法
JP2010521587A (ja) * 2007-03-13 2010-06-24 テッセラ,インコーポレイテッド 微細ピッチのマイクロ接点及びその成形方法
JP2012500494A (ja) * 2008-08-21 2012-01-05 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 接合層を用いて基板に接続された金属ポストを有する超小型電子基板
JP2013534060A (ja) * 2010-07-08 2013-08-29 テッセラ,インコーポレイテッド 2重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
US8531039B2 (en) 2003-12-30 2013-09-10 Tessera, Inc. Micro pin grid array with pin motion isolation
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8604348B2 (en) 2003-10-06 2013-12-10 Tessera, Inc. Method of making a connection component with posts and pads
JP2014501449A (ja) * 2010-12-24 2014-01-20 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8884448B2 (en) 2007-09-28 2014-11-11 Tessera, Inc. Flip chip interconnection with double post
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
JP2018054794A (ja) * 2016-09-28 2018-04-05 Hoya株式会社 マスクブランク用ガラス基板の再生方法、マスクブランクの製造方法及び転写用マスクの製造方法
WO2019066351A1 (ko) * 2017-09-29 2019-04-04 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조방법
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles
US11988940B2 (en) 2008-07-11 2024-05-21 Nkt Photonics A/S Lifetime extending and performance improvements of optical fibers via loading
US12027487B2 (en) 2022-12-22 2024-07-02 Adeia Semiconductor Technologies Llc Structures for low temperature bonding using nanoparticles

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604348B2 (en) 2003-10-06 2013-12-10 Tessera, Inc. Method of making a connection component with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US8531039B2 (en) 2003-12-30 2013-09-10 Tessera, Inc. Micro pin grid array with pin motion isolation
JP2010506385A (ja) * 2006-09-30 2010-02-25 エルジーマイクロン リミテッド 等方性エッチングを用いた微細パターン形成方法
JP2010521587A (ja) * 2007-03-13 2010-06-24 テッセラ,インコーポレイテッド 微細ピッチのマイクロ接点及びその成形方法
US8884448B2 (en) 2007-09-28 2014-11-11 Tessera, Inc. Flip chip interconnection with double post
US11988940B2 (en) 2008-07-11 2024-05-21 Nkt Photonics A/S Lifetime extending and performance improvements of optical fibers via loading
JP2012500494A (ja) * 2008-08-21 2012-01-05 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 接合層を用いて基板に接続された金属ポストを有する超小型電子基板
US8723318B2 (en) 2010-07-08 2014-05-13 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
JP2013534060A (ja) * 2010-07-08 2013-08-29 テッセラ,インコーポレイテッド 2重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
JP2017022408A (ja) * 2010-07-08 2017-01-26 テッセラ,インコーポレイテッド 2重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9030001B2 (en) 2010-07-27 2015-05-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9397063B2 (en) 2010-07-27 2016-07-19 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US9496236B2 (en) 2010-12-10 2016-11-15 Tessera, Inc. Interconnect structure
JP2014501449A (ja) * 2010-12-24 2014-01-20 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
US9907164B2 (en) 2010-12-24 2018-02-27 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
US9818713B2 (en) 2015-07-10 2017-11-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10892246B2 (en) 2015-07-10 2021-01-12 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11710718B2 (en) 2015-07-10 2023-07-25 Adeia Semiconductor Technologies Llc Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
JP2018054794A (ja) * 2016-09-28 2018-04-05 Hoya株式会社 マスクブランク用ガラス基板の再生方法、マスクブランクの製造方法及び転写用マスクの製造方法
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles
WO2019066351A1 (ko) * 2017-09-29 2019-04-04 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조방법
US11464117B2 (en) 2017-09-29 2022-10-04 Lg Innotek Co., Ltd. Printed circuit board and manufacturing method therefor
US12027487B2 (en) 2022-12-22 2024-07-02 Adeia Semiconductor Technologies Llc Structures for low temperature bonding using nanoparticles

Similar Documents

Publication Publication Date Title
US7005241B2 (en) Process for making circuit board or lead frame
US7454832B2 (en) Method of forming metal plate pattern and circuit board
US20070017090A1 (en) Method of forming metal plate pattern and circuit board
JP2005026645A (ja) 回路基板及びその製造方法
JP4799902B2 (ja) 配線回路基板および配線回路基板の製造方法
US20050124091A1 (en) Process for making circuit board or lead frame
JP2005167066A (ja) 回路付サスペンション基板
JP2006179606A (ja) 配線回路基板
KR20060034613A (ko) 프린트 기판 제조 방법 및 프린트 기판
JP6366034B2 (ja) 半導体装置用リードフレーム及びその製造方法
KR20110097322A (ko) 미세 피치의 인쇄회로기판 제조방법
JP2003017645A (ja) リードフレーム及びその製造方法
JP2005026646A (ja) 回路基板及びその製造方法
JPH07142841A (ja) プリント配線板の製造方法
JP2004095983A (ja) プリント配線板の製造方法
JP2003183811A (ja) メタルマスク、及び、その製造方法
JP2004140085A (ja) 回路基板及びその製造方法
JP2004266230A (ja) 回路基板及びその製造方法
JP2005236188A (ja) 導体パターンの製造方法
JP4386827B2 (ja) 配線回路基板の製造方法
KR102096083B1 (ko) 보강판 패널 및 이의 제조 방법
KR100858055B1 (ko) 박판 인쇄 회로 기판을 위한 동박 하프 에칭 방법
WO2014080745A1 (ja) 半導体素子搭載用基板及びその製造方法
JP2006060054A (ja) 金属板パターン及び回路基板の形成方法
JPH07231061A (ja) リードフレームの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060815

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20090417

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091006