JP4386827B2 - 配線回路基板の製造方法 - Google Patents
配線回路基板の製造方法 Download PDFInfo
- Publication number
- JP4386827B2 JP4386827B2 JP2004344358A JP2004344358A JP4386827B2 JP 4386827 B2 JP4386827 B2 JP 4386827B2 JP 2004344358 A JP2004344358 A JP 2004344358A JP 2004344358 A JP2004344358 A JP 2004344358A JP 4386827 B2 JP4386827 B2 JP 4386827B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- forming
- base insulating
- base
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
このような配線回路基板では、半導体素子を搭載するための端子部が、カバー絶縁層を開口させて導体パターンを露出させることにより、形成されている。
そして、半導体素子を配線回路基板に実装するには、配線回路基板の端子部に半導体素子を接続した後、端子部における半導体素子の接続部分を、封止材によって封止するようにしており、封止材によって封止することで、絶縁性を高めて、信頼性を確保している。
そのため、例えば、半導体素子の接続部分の近傍のカバー絶縁層に、研磨により段差を形成したり、カバー絶縁層の形成において、フォト加工により溝を形成したり、さらには、カバー絶縁層の上に、突起を形成することにより、封止材の広がりを抑制することが提案されている(例えば、特許文献1参照。)。
本発明の目的は、配線回路基板の軽薄化に十分に対応することができながら、半導体素子を封止する封止材の、端子部の周囲のカバー絶縁層に対する流出を防止することのできる、配線回路基板の製造方法を提供することにある。
また、凹部を、凹部におけるベース絶縁層の厚みが、凹部の周囲におけるベース絶縁層の厚みに対して薄くなるように形成するので、配線回路基板のさらなる薄層化を図ることができる。
図1(a)に示すように、この配線回路基板1は、ベース絶縁層2と、ベース絶縁層2の上に形成された導体パターン3と、導体パターン3を被覆するように、ベース絶縁層2の上に形成されたカバー絶縁層4とを備えている。
実装部6は、その中央部に、半導体素子Sを搭載するための平面視略正方形状の搭載部7が設けられている。また、実装部6において、開口部5から露出する導体パターン3が、半導体素子Sと接続される端子部8とされている。
なお、端子部8は、各辺(四辺)の内側から開口部5の周端縁に向かって平面視十字に延びる4つの部分のそれぞれにおいて、互いに間隔を隔てて並列配置される4本の配線9からなり、各配線9の幅W1が、10〜300μmに設定され、各配線9間の間隔W2が、10〜300μmに設定されている。また、開口部5内における各配線9の平面視における長さLは、50〜2000μmに設定されている。
この凹部10は、図1(b)に示すように、開口部5と各層の積層方向において対向する部分に、平面視略正方形状に形成されている。また、この凹部10は、図1(a)に示すように、ベース絶縁層2の裏面を面一としたままで、ベース絶縁層2の表面のみを裏面に向かって窪ませることにより、形成されている。
なお、凹部10を除くベース絶縁層2の厚み(凹部10の周囲におけるベース絶縁層2の厚みを含む。)は、5〜50μmであり、凹部10におけるベース絶縁層2の厚みは、1〜15μmであり、凹部10の深さは、5〜30μmである。
また、端子部8には、ニッケルや金などからなるめっき層12が形成されている。めっき層12は、例えば、厚み1〜5μmのニッケルめっき層と、厚み0.1〜3μmの金めっき層とが順次積層されることにより、形成されている。
次に、この配線回路基板1の製造方法を、図2〜図7を参照して説明する。
この方法では、まず、図2(a)に示すように、支持基板13の上にベース絶縁層2を形成した後、図2(b)に示すように、ベース絶縁層2に凹部10を形成する。
支持基板13は、例えば、ステンレス、42アロイ、アルミニウム、銅−ベリリウム、りん青銅などからなる金属箔または金属薄板が用いられる。剛性、耐食性および加工性の観点から、好ましくは、ステンレス箔が用いられる。
また、ベース絶縁層2は、後述する第1ベース絶縁層14および第2ベース絶縁層15(図3参照)や、第1ベース絶縁層19および第2ベース絶縁層20(図5参照)からなる場合には、例えば、ポリイミド樹脂、アクリル樹脂、ウレタン樹脂、エポキシ樹脂などの合成樹脂のフィルムが用いられる。また、上記以外のベース絶縁層2(図4参照)としては、例えば、ポリイミド樹脂フィルムが用いられる。
また、ベース絶縁層2に凹部10を形成するには、例えば、ベース絶縁層2における凹部10の形成部分を、所定の深さまでエッチングする。より具体的には、エッチングレジストで、凹部10の形成部分以外のベース絶縁層2を被覆して、ドライエッチングやウエットエッチングなどの公知のエッチング法により、エッチングした後、エッチングレジストを除去する。
より具体的には、まず、図3(a)に示すように、まず、支持基板13の上に、エッチングされにくい第1ベース絶縁層14を形成する。第1ベース絶縁層14としては、例えば、ポリイミド樹脂などのエッチング速度の遅い樹脂が用いられる。支持基板13の上に第1ベース絶縁層14を形成するには、例えば、エッチング速度の遅い樹脂からなるドライフィルムを支持基板13の上に貼着するか、あるいは、エッチング速度の遅い樹脂のワニスを支持基板13の上に塗布後、乾燥および硬化させる。
次いで、図3(b)に示すように、第1ベース絶縁層14の上に、エッチングされやすい第2ベース絶縁層15を形成する。第2ベース絶縁層15としては、例えば、エポキシ樹脂、アクリル樹脂、ウレタン樹脂などのエッチング速度の速い樹脂が用いられる。第1ベース絶縁層14の上に第2ベース絶縁層15を形成するには、例えば、エッチング速度の速い樹脂からなるドライフィルムを第1ベース絶縁層14の上に貼着するか、あるいは、エッチング速度の速い樹脂のワニスを第1ベース絶縁層14の上に塗布後、乾燥および硬化させる。なお、第2ベース絶縁層15の厚みは、例えば、4〜35μmである。
その後、図3(d)に示すように、エッチングレジスト16から露出する第2ベース絶縁層15を、エッチングする。エッチングには、ドライエッチングやウエットエッチングなどの公知のエッチング法が用いられる。このエッチングでは、エッチングされにくい第1ベース絶縁層14が露出するまで、エッチングされやすい第2ベース絶縁層15がエッチングされる。
また、例えば、図4に示すように、感光性樹脂のワニス17を階調露光後、硬化させることにより、ベース絶縁層2および凹部10を同時に形成することもできる。
そして、図4(b)に示すように、ワニス17を、フォトマスク18を介して露光し、その後、図4(c)に示すように、現像することにより、凹部10が形成されるように、パターニングする。露光は、フォトマスク18を用いる公知の露光方法が用いられる。また、現像は、現像液を用いる浸漬法やスプレー法などの公知の現像方法が用いられる。
また、この露光および現像において、凹部10が形成されるようにパターンニングするには、例えば、フォトマスク18において、凹部10の形成部分に対向する部分の光の透過率を、全透過から全遮光までの間の半透過に調整して、階調露光し、次いで、現像時に、凹部10の形成部分のワニス17を、厚さ方向途中で残存させる。
また、例えば、図5に示すように、非感光性樹脂からなる第1ベース絶縁層19を形成した後、感光性樹脂からなる第2ベース絶縁層20および凹部10を同時に形成することもできる。
そして、図5(c)に示すように、ワニス21を、フォトマスク22を介して露光し、その後、図5(d)に示すように、現像することにより、ワニス21の開口部として凹部10が形成されるように、パターニングする。露光は、フォトマスク22を用いる公知の露光方法が用いられる。また、現像は、現像液を用いる浸漬法やスプレー法などの公知の現像方法が用いられる。
また、この露光および現像において、ワニス21の開口部として凹部10が形成されるようにパターンニングするには、例えば、フォトマスク22において、凹部10の形成部分に対向する部分の光の透過を遮光して、現像時に、凹部10の形成部分のワニス21を、第1ベース絶縁層19が露出するまで溶解する。
そして、この方法では、次いで、図2(c)に示すように、ベース絶縁層2の上に導体パターン3を形成する。なお、導体パターン3の形成時には、凹部10内に端子部8が形成される。
また、導体パターン3を形成するには、例えば、サブトラクティブ法やアディティブ法などの公知のパターンニング法が用いられる。
次いで、図6(b)に示すように、金属薄膜23の表面に、導体パターン4の反転パターンで、めっきレジスト24を形成する。めっきレジスト24は、ドライフィルムレジストなどから、露光および現像する公知の方法により形成する。
次いで、この方法では、図2(d)に示すように、導体パターン3を被覆するように、ベース絶縁層2の上に、カバー絶縁層4を形成する。
カバー絶縁層4は、ベース絶縁層2と同様の合成樹脂が用いられる。カバー絶縁層4の形成は、図7に示すように、感光性樹脂のワニス25を塗布して、露光後現像し、硬化させることにより、開口部5が形成されるように、形成することができる。
なお、図7(c)では、ネガ画像によるパターンニングが例示されているが、ネガ画像かポジ画像かは、ワニス25の種類により選択される。
そして、図7(d)に示すように、ワニス25を乾燥後、加熱により硬化させれば、カバー絶縁層4と、開口部5とが同時に形成される。
その結果、この配線回路基板1は、軽薄化に十分に対応することができながら、半導体素子Sを封止する封止材27が、実装部6からその周囲のカバー絶縁層4へ漏れることを、有効に防止することができる。
図8(a)に示すように、この配線回路基板1は、金属支持層としての支持基板13と、支持基板13の上に形成されたベース絶縁層2と、ベース絶縁層2の上に形成された導体パターン3と、導体パターン3を被覆するように、ベース絶縁層2の上に形成されたカバー絶縁層4とを備えている。
実装部6は、上記と同様に、搭載部7が設けられ、開口部5から露出する導体パターン3が、上記と同様に、半導体素子Sと接続される端子部8とされている。
この凹部28は、開口部5と各層の積層方向において対向する部分に、平面視略正方形状に形成されている。また、この凹部28は、支持基板13の裏面を面一としたままで、支持基板13の表面のみを裏面に向かって窪ませることにより、形成されている。
なお、凹部28を除く支持基板13の厚み(凹部28の周囲における支持基板13の厚みを含む。)は、例えば、10〜50μmであり、凹部28における支持基板13の厚みは、例えば、5〜20μmであり、凹部28の深さは、例えば、5〜45μmである。
また、導体パターン3の端子部8は、凹部10に対応して、上記と同様に、凹部10の周囲におけるベース絶縁層2の上に形成されている導体パターン3から、ベース絶縁層2の裏面に向かう段差11を介して、搭載部7に向かって延びるように形成されている。
次に、図8に示す配線回路基板1の製造方法を、図9を参照して説明する。
この方法では、まず、図9(a)に示すように、支持基板13を用意する。支持基板13は、上記と同様のものが用いられる。そして、図9(b)に示すように、エッチングレジスト29で、凹部28の形成部分以外の支持基板13を被覆し、図9(c)に示すように、ドライエッチングやウエットエッチングなどの公知のエッチング法により、エッチングする。その後、図9(d)に示すように、エッチングレジスト29をエッチングまたは剥離により除去して、支持基板13に凹部28を形成する。
その後、図9(f)に示すように、上記と同様に、ベース絶縁層2の上に、端子部8を含む導体パターン3を形成した後、図9(g)に示すように、上記と同様に、開口部5が形成されるカバー絶縁層4を形成する。そして、図9(h)に示すように、端子部8の表面にめっき層12を形成することにより、配線回路基板1を得る。
そして、図8に示す配線回路基板1でも、半導体素子Sの実装部6に対する実装において、端子部8に半導体素子Sの端子S1を接続した後、端子部8における半導体素子Sの端子S1との接続部分を、封止材27によって封止するときには、端子部8が凹部10内に形成されているために、封止材27が流動しても、その凹部10から、流動した封止材27が外側に流出することを防止することができる。
実施例1
厚み20μmのステンレス箔からなる支持基板を用意して、その支持基板の全面に、感光性ポリアミック酸樹脂のワニスを塗布した後(図4(a)参照)、光半透過部分を有するフォトマスクを介して階調露光し(図4(b)参照)、現像することにより、凹部を形成した(図4(c)参照)。その後、ワニスを硬化させることにより、深さ10μmの凹部を有する厚み20μmのポリイミド樹脂からなるベース絶縁層を形成した(図4(d)参照)。
実施例2
厚み20μmのステンレス箔からなる支持基板を用意して、その支持基板の上に、ポリアミック酸樹脂のワニスを塗布した後、硬化させることにより、厚み10μmのポリイミド樹脂からなる第1ベース絶縁層を形成した(図5(a)参照)。
参考実施例1
厚み20μmのステンレス箔からなる支持基板を用意して(図9(a)参照)、その支持基板の上に、エッチングレジストで、凹部の形成部分以外の支持基板を被覆した後(図9(b)参照)、ウエットエッチングし(図9(c)参照)、その後、エッチングレジストを剥離して、支持基板に深さ10μmの凹部を形成した(図9(d)参照)。
その後、実施例1と同様に、導体パターンおよびカバー絶縁層を順次形成し、開口部から露出する端子部に、めっき層を形成することにより、配線回路基板を得た。得られた配線回路基板の総厚みは、35μmであった。
2 ベース絶縁層
3 導体パターン
8 端子部
10 凹部
13 支持基板
28 凹部
S 半導体素子
Claims (3)
- ベース絶縁層を形成する工程、
導体パターンを前記ベース絶縁層の上に形成する工程、および、
前記導体パターンに含まれ、半導体素子と接続するための端子部を形成する工程を備え、
前記ベース絶縁層を形成する工程では、前記ベース絶縁層を、前記導体パターンが形成されている表面が反対側の裏面に向かって窪むことにより、深さ5〜30μm、厚み1〜15μmの凹部が形成されるように、かつ、前記凹部を除く部分の厚みが5〜50μmとなるように、形成し、
前記端子部を形成する工程では、前記端子部を前記凹部に配置させ、
前記ベース絶縁層を形成する工程は、
エッチングされにくい第1ベース絶縁層を、エッチング速度の遅いポリイミド樹脂を用いて形成する工程、
エッチングされやすい第2ベース絶縁層を、前記第1ベース絶縁層の上に、エッチング速度の速い樹脂を用いて形成することにより、前記第1ベース絶縁層および前記第2ベース絶縁層からなる前記ベース絶縁層を形成する工程、
前記凹部の形成部分以外の前記第2ベース絶縁層をエッチングレジストで被覆する工程、
前記エッチングレジストから露出する前記第2ベース絶縁層を、前記第1ベース絶縁層が露出するまで、エッチングすることにより、前記凹部を形成する工程、および、
前記エッチングレジストを除去する工程を備えることを特徴とする、配線回路基板の製造方法。 - ベース絶縁層を支持基板の上に形成する工程、
導体パターンを前記ベース絶縁層の上に形成する工程、
前記導体パターンに含まれ、半導体素子と接続するための端子部を形成する工程、および、
前記支持基板を除去する工程を備え、
前記ベース絶縁層を形成する工程では、前記ベース絶縁層を、前記導体パターンが形成されている表面が反対側の裏面に向かって窪むことにより、深さ5〜30μm、厚み1〜15μmの凹部が形成されるように、かつ、前記凹部を除く部分の厚みが5〜50μmとなるように、形成し、
前記端子部を形成する工程では、前記端子部を前記凹部に配置させ、
前記ベース絶縁層を形成する工程は、
感光性ポリアミック酸樹脂のワニスを、前記支持基板の上に塗布して乾燥することにより、感光性の皮膜を形成する工程、
前記皮膜を、前記凹部の形成部分に対向する部分の光の透過率を全透過から全遮光までの間の半透過に調整したフォトマスクを介して、階調露光する工程、
前記凹部の形成部分の前記皮膜を厚さ方向途中で残存させるように、露光後の前記皮膜を現像して、パターンニングする工程、および、
前記皮膜を硬化させることにより、前記ベース絶縁層と前記凹部とを同時に形成する工程を備えることを特徴とする、配線回路基板の製造方法。 - ベース絶縁層を形成する工程、
導体パターンを前記ベース絶縁層の上に形成する工程、および、
前記導体パターンに含まれ、半導体素子と接続するための端子部を形成する工程を備え、
前記ベース絶縁層を形成する工程では、前記ベース絶縁層を、前記導体パターンが形成されている表面が反対側の裏面に向かって窪むことにより、深さ5〜30μm、厚み1〜15μmの凹部が形成されるように、かつ、前記凹部を除く部分の厚みが5〜50μmとなるように、形成し、
前記端子部を形成する工程では、前記端子部を前記凹部に配置させ、
前記ベース絶縁層を形成する工程は、
非感光性のポリイミド樹脂からなる第1ベース絶縁層を形成する工程、
感光性ポリアミック酸樹脂のワニスを、前記第1ベース絶縁層の上に塗布して乾燥することにより、感光性の皮膜を形成する工程、
前記皮膜を、前記凹部の形成部分に対向する部分の光の透過を遮光できるフォトマスクを介して、露光する工程、
前記第1ベース絶縁層が露出するまで前記凹部の形成部分における前記皮膜が溶解するように、露光後の前記皮膜を現像して、前記皮膜における前記凹部の形成部分が開口されるようにパターンニングする工程、および、
前記皮膜を硬化させることにより、前記第1ベース絶縁層および第2ベース絶縁層からなる前記ベース絶縁層と、前記凹部とを同時に形成する工程を備えることを特徴とする、配線回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004344358A JP4386827B2 (ja) | 2004-11-29 | 2004-11-29 | 配線回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004344358A JP4386827B2 (ja) | 2004-11-29 | 2004-11-29 | 配線回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006156659A JP2006156659A (ja) | 2006-06-15 |
JP4386827B2 true JP4386827B2 (ja) | 2009-12-16 |
Family
ID=36634564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004344358A Expired - Fee Related JP4386827B2 (ja) | 2004-11-29 | 2004-11-29 | 配線回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4386827B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4934101B2 (ja) * | 2008-06-03 | 2012-05-16 | 日東電工株式会社 | 配線回路基板の製造方法 |
KR101095179B1 (ko) | 2010-10-06 | 2011-12-16 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
-
2004
- 2004-11-29 JP JP2004344358A patent/JP4386827B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006156659A (ja) | 2006-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4799902B2 (ja) | 配線回路基板および配線回路基板の製造方法 | |
US20060070978A1 (en) | Method for manufacturing a bump-attached wiring circuit board | |
JP2007019261A (ja) | 配線回路基板 | |
JP2006287034A (ja) | 電解めっきを利用した配線基板の製造方法 | |
JP4187687B2 (ja) | 回路付サスペンション基板の製造方法 | |
JP2006179606A (ja) | 配線回路基板 | |
US6562250B1 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
JP2009032731A (ja) | 配線回路基板の製造方法 | |
JP2011003246A (ja) | サスペンション用基板 | |
JP4386827B2 (ja) | 配線回路基板の製造方法 | |
JP2010108537A (ja) | サスペンション基板の製造方法 | |
JP2003045917A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
JP4622308B2 (ja) | フレキシブルプリント配線板 | |
JP2002111185A (ja) | バンプ付き配線回路基板及びその製造方法 | |
JPH10270630A (ja) | 半導体装置用基板及びその製造方法 | |
JP2006165269A (ja) | 配線回路基板 | |
JP3061767B2 (ja) | テープキャリアとその製造方法 | |
US11854830B2 (en) | Method of manufacturing circuit board | |
JP2004072027A (ja) | 突起電極付き配線基板の製造方法 | |
JP4359990B2 (ja) | フィルムキャリアの製造方法 | |
JP2790124B2 (ja) | 配線基板のパッド構造 | |
JP4079099B2 (ja) | 両面配線フィルムキャリアおよびその製造方法 | |
JP4359992B2 (ja) | フィルムキャリアの製造方法 | |
JP4359991B2 (ja) | フィルムキャリアの製造方法 | |
JP2006019321A (ja) | 回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4386827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151009 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |