JP2009032731A - 配線回路基板の製造方法 - Google Patents

配線回路基板の製造方法 Download PDF

Info

Publication number
JP2009032731A
JP2009032731A JP2007192215A JP2007192215A JP2009032731A JP 2009032731 A JP2009032731 A JP 2009032731A JP 2007192215 A JP2007192215 A JP 2007192215A JP 2007192215 A JP2007192215 A JP 2007192215A JP 2009032731 A JP2009032731 A JP 2009032731A
Authority
JP
Japan
Prior art keywords
insulating layer
metal
metal foil
manufacturing
base insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007192215A
Other languages
English (en)
Other versions
JP4887232B2 (ja
Inventor
Katsutoshi Kamei
勝利 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2007192215A priority Critical patent/JP4887232B2/ja
Priority to CN200810144061.XA priority patent/CN101355853B/zh
Priority to US12/219,599 priority patent/US7895741B2/en
Publication of JP2009032731A publication Critical patent/JP2009032731A/ja
Application granted granted Critical
Publication of JP4887232B2 publication Critical patent/JP4887232B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49181—Assembling terminal to elongated conductor by deforming
    • Y10T29/49185—Assembling terminal to elongated conductor by deforming of terminal
    • Y10T29/49188—Assembling terminal to elongated conductor by deforming of terminal with penetrating portion
    • Y10T29/4919—Through insulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】絶縁層に気泡溜まりが生じることを防止しつつ、絶縁層を薄く形成することができ、さらには、工数の低減を図ることにより、製造効率および製造コストの低減を図ることのできる、配線回路基板の製造方法を提供すること。
【解決手段】回路付サスペンション基板１の製造方法において、金属支持基板２を用意する工程、金属支持基板２の上に、金属箔４を形成する工程、金属箔４の不要部分９が露出するように、金属箔４の上にベース絶縁層５を形成する工程、ベース絶縁層５をエッチングレジストとして、不要部分９をエッチングする工程、および、ベース絶縁層５の上に、複数の配線８を形成する工程を備える。
【選択図】図２

Description

本発明は、配線回路基板の製造方法に関し、詳しくは、回路付サスペンション基板などの配線回路基板の製造方法に関する。
ハードディスクドライブには、磁気ヘッドが実装される回路付サスペンション基板が装備されている。回路付サスペンション基板は、通常、ステンレスからなる金属支持基板の上に、樹脂からなる絶縁層と、銅からなる導体パターンとが順次形成されている。
このような回路付サスペンション基板では、金属支持基板がステンレスから形成されていることから、導体パターンでの伝送損失が大きくなる。
そこで、伝送損失を低減させるために、ステンレスからなるサスペンションの上に、絶縁層を形成し、その絶縁層の上に、銅または銅合金からなる下部導体を形成し、その下部導体の上に、絶縁層、記録側導体および再生側導体を、順次形成することが提案されている（例えば、特許文献１参照。）。
さらに、金属支持基板と、金属支持基板の上に形成される金属薄膜と、金属薄膜の上に形成される金属箔と、金属箔の上に形成されるベース絶縁層と、ベース絶縁層の上に形成される導体パターンとを備える回路付サスペンション基板が提案されている（例えば、特許文献２参照。）。
この回路付サスペンション基板は、次のように製造されている。すなわち、まず、金属支持基板を用意し、その金属支持基板の表面全体に、スパッタリングにより、金属薄膜を形成する。次いで、金属薄膜の表面に、金属箔のパターンと反転するパターンでレジストを形成する。その後、レジストをめっきレジストとして、電解めっきにより、レジストから露出する金属薄膜の表面に金属箔を形成する。その後、レジストおよびレジストが形成されていた部分の金属薄膜を除去する。そして、金属箔および金属支持基板の表面に、合成樹脂の溶液（ワニス）を塗布し、乾燥および硬化させることにより、ベース絶縁層を形成する。そして、ベース絶縁層の表面に導体パターンを形成する。
特開２００５−１１３８７号公報 特開２００６−２４５２２０号公報
しかるに、上記の製造方法では、パターンとして金属箔を形成した後、金属箔および金属支持基板の表面に、ワニスを塗布し、その後、乾燥および硬化させることにより、ベース絶縁層を形成する。このとき、金属箔の側面に塗布されるワニスには、金属支持基板と金属箔との段差に起因して、気泡が溜まりやすいという不具合がある。
また、上記の製造方法では、金属箔の表面にベース絶縁層を形成するには、金属支持基板の表面に、少なくとも金属箔の厚みを超える厚みでワニスを塗布する必要がある。そのため、ベース絶縁層が厚く形成されるとともに、コストが増加するという不具合もある。
さらに、上記の製造方法では、めっきレジストの形成工程およびその除去工程など、工数が多く、そのため、製造効率および製造コストの低減を図るには限界がある。
本発明の目的は、絶縁層に気泡溜まりが生じることを防止しつつ、絶縁層を薄く形成することができ、さらには、工数の低減を図ることにより、製造効率および製造コストの低減を図ることのできる、配線回路基板の製造方法を提供することにある。
上記の目的を達成するため、本発明の配線回路基板の製造方法は、金属支持基板を用意する工程、前記金属支持基板の上に、金属箔を形成する工程、前記金属箔の不要部分が露出するように、前記金属箔の上に絶縁層を形成する工程、前記絶縁層をエッチングレジストとして、前記不要部分をエッチングする工程、および、前記絶縁層の上に、複数の配線を形成する工程を備えていることを特徴としている。
また、本発明の配線回路基板の製造方法において、前記絶縁層を形成する工程では、すべての配線に対応するように、前記配線が延びる方向と直交する方向において、前記絶縁層を連続して形成することが好適である。
また、本発明の配線回路基板の製造方法において、前記絶縁層を形成する工程では、各前記配線に対応するように、前記配線が延びる方向と直交する方向において、前記絶縁層を互いに間隔を隔てて複数形成することも好適である。
また、本発明の配線回路基板の製造方法において、複数の前記配線は、１対として複数設けられており、１対の前記配線毎に対応するように、前記配線が延びる方向と直交する方向において、前記絶縁層を互いに間隔を隔てて複数形成することも好適である。
また、本発明の配線回路基板の製造方法は、回路付サスペンション基板の製造方法として、好適に用いられる。
本発明の配線回路基板の製造方法によれば、金属箔の上に絶縁層を形成し、その後、絶縁層をエッチングレジストとして金属箔の不要部分をエッチングする。そのため、段差のある金属箔および金属支持基板の表面にワニスを塗布しないので、絶縁層に気泡溜まりが生じることを防止することができる。
また、本発明の配線回路基板の製造方法によれば、まず、金属箔の上に絶縁層を形成してから、次いで、金属箔の不要部分をエッチングする。そのため、ベース絶縁層を、金属箔の厚みにかかわらず、任意の厚みで形成することができる。その結果、ベース絶縁層を薄く形成して、コストの低減を図ることができる。
さらに、本発明の配線回路基板の製造方法によれば、絶縁層をエッチングレジストとして金属箔の不要部分をエッチングする。そのため、めっきレジストの形成工程およびその除去工程などの工程がなく、工数を低減することができ、製造効率および製造コストの低減を図ることができる。
図１は、本発明の配線回路基板の製造方法により製造された回路付サスペンション基板の一実施形態を示す要部断面図である。なお、図１は、回路付サスペンション基板１の長手方向と直交する方向（以下、幅方向とする。）の要部断面図である。
回路付サスペンション基板１は、長手方向に延びる金属支持基板２の上に、導体パターン６が一体的に形成されている。導体パターン６は、金属支持基板２の長手方向に沿って延びる複数の配線８と、各配線８の長手方向両端部に設けられる端子部（図示せず）とを備えている。
回路付サスペンション基板１は、ハードディスクドライブに搭載され、金属支持基板２の長手方向一端部には、磁気ヘッドが実装される。導体パターン６の一方の端子部には、磁気ヘッドが電気的に接続される。導体パターン６の他方の端子部には、リード・ライト基板が電気的に接続される。磁気ヘッドによってハードディスクから読み取られる読取信号は、磁気ヘッドから、一方の端子部、配線８および他方の端子部を介して、リード・ライト基板へ伝達される。また、リード・ライト基板からハードディスクへ書き込む書込信号は、リード・ライト基板から、他方の端子部、配線８および一方の端子部を介して、磁気ヘッドへ伝達され、磁気ヘッドによってハードディスクへ書き込まれる。
図１において、この回路付サスペンション基板１は、金属支持基板２と、金属支持基板２の上に形成される金属薄膜３と、金属薄膜３の上に形成される金属箔４と、金属箔４の上に形成される絶縁層としてのベース絶縁層５と、ベース絶縁層５の上に形成される導体パターン６と、金属薄膜３、金属箔４、ベース絶縁層５および導体パターン６を被覆するように、金属支持基板２の上に形成されるカバー絶縁層７とを備えている。
金属支持基板２は、金属箔や金属薄板から平板形状に形成されている。金属支持基板２は、回路付サスペンション基板１の外形形状をなし、長手方向に延びるように形成されている。金属支持基板２を形成する金属としては、例えば、ステンレス、銅または銅合金、４２アロイなどが用いられ、好ましくは、ステンレスまたは銅合金が用いられる。また、その厚みは、例えば、１０〜５０μｍ、好ましくは、１５〜２５μｍである。
金属薄膜３は、金属支持基板２の表面に、平面視おいて（換言すると、それらの厚み方向に投影したときに）金属箔４と重なるように、パターンとして形成されている。金属薄膜３を形成する金属としては、例えば、クロム、金、銀、白金、ニッケル、チタン、ケイ素、マンガン、ジルコニウム、およびそれらの合金、または、それらの酸化物などが用いられる。また、その厚みは、例えば、０．０１〜１μｍ、好ましくは、０．１〜１μｍである。
また、金属薄膜３は、金属支持基板２と金属箔４との密着性を考慮して、例えば、金属支持基板２の表面に、金属支持基板２との密着力の高い金属からなる第１の金属薄膜３を形成した後、その第１の金属薄膜３の表面に、金属箔４との密着力の高い金属からなる第２の金属薄膜３を積層するなど、多層で形成することもできる。
金属箔４は、金属薄膜３の表面に、平面視おいてベース絶縁層５と重なるように、パターンとして形成されている。金属箔４を形成する金属としては、例えば、銅、銀、ニッケル、金、はんだ、またはそれらの合金などが用いられる。好ましくは、銅が用いられる。また、その厚みは、例えば、２〜５μｍであり、好ましくは、２〜４μｍである。
ベース絶縁層５は、金属箔４の表面に、平面視おいて少なくとも導体パターン６と重なるように、パターンとして形成されている。具体的には、ベース絶縁層５は、すべての配線８に対応するように、幅方向に連続して形成されている。ベース絶縁層５を形成する絶縁体としては、例えば、ポリイミド、ポリエーテルニトリル、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニルなどの合成樹脂が用いられる。これらのうち、好ましくは、感光性の合成樹脂が用いられ、さらに好ましくは、感光性ポリイミドが用いられる。また、その厚みは、例えば、５０μｍ以下、好ましくは、５〜１０μｍである。
導体パターン６は、上記したように、複数の配線８および端子部（図示せず）を備えている。複数の配線８は、金属箔４およびベース絶縁層５と平面視において重なるように、ベース絶縁層５の表面において、互いに幅方向に間隔を隔てて複数（４つ）設けられている。
複数の配線８は、互いに隣接する２つの配線８が、上記した読取信号を送信するための読取信号用配線として、幅方向一方側に１対として設けられている。また、互いに隣接する２つの配線８が、上記した書込信号を送信するための書込信号用配線として、幅方向他方側に１対として設けられている。
各配線８は、金属支持基板２の長手方向に沿って延び、長手方向両端部において端子部に接続されている。各配線８の幅は、例えば、１０〜１００μｍ、好ましくは、２０〜５０μｍであり、各配線８間の間隔は、例えば、１５〜１００μｍ、好ましくは、２０〜５０μｍである。また、各配線８の厚みは、例えば、５〜２０μｍ、好ましくは、７〜１５μｍである。
導体パターン６を形成する導体としては、例えば、銅、ニッケル、金、はんだ、またはそれらの合金などの金属が用いられる。これらのうち、好ましくは、銅が用いられる。
カバー絶縁層８は、金属薄膜３、金属箔４、ベース絶縁層５および導体パターン６を被覆するように、金属支持基板２の表面に形成されている。具体的には、カバー絶縁層８は、平面視において、金属薄膜３、金属箔４、ベース絶縁層５および導体パターン６を含んで、金属支持基板２の表面に形成されている。
なお、カバー絶縁層８には、両方の端子部を露出させるための開口部（図示せず）が形成されている。カバー絶縁層８の厚みは、例えば、２〜１０μｍ、好ましくは、３〜６μｍである。カバー絶縁層８を形成する絶縁体としては、上記したベース絶縁層５と同様の絶縁体が用いられる。
次に、回路付サスペンション基板の製造方法について、図２および図３を参照して、説明する。
まず、この方法では、図２（ａ）に示すように、金属支持基板２を用意する。
次いで、この方法では、図２（ｂ）に示すように、金属支持基板２の表面全面に、スパッタリングまたはめっき（電解めっきまたは無電解めっき）により、金属薄膜３を形成する。
そして、この方法では、図２（ｃ）に示すように、金属薄膜３の表面全面に、スパッタリングまたはめっき（電解めっきまたは無電解めっき）により、金属箔４を形成する。
その後、この方法では、図２（ｄ）および図２（ｅ）に示すように、金属箔４の不要部分９（エッチングにより除去される部分）が露出するように、金属箔４の表面にベース絶縁層５をパターンとして形成する。
具体的には、まず、図２（ｄ）に示すように、金属箔４の表面全面に、感光性の合成樹脂の溶液（例えば、感光性ポリアミック酸樹脂のワニス）を塗布し、その後、乾燥して、皮膜１０を形成する。次いで、フォトマスク１１を介して、皮膜１０を露光し、続いて、現像する。これによって、皮膜１０をパターンとして形成する。
なお、図２（ｄ）では、ネガ画像、つまり、露光においては、フォトマスク１１を不要部分９に対向配置し、現像においては、未露光部分を溶解することにより、皮膜１０をパターンとして形成している。しかし、ポジ画像、つまり、露光においては、フォトマスク１１を、不要部分９以外の部分（つまり、金属箔４として残存させる部分）に対向配置し、現像においては、露光部分を溶解することにより、皮膜１０をパターンとして形成することもできる。
そして、図２（ｅ）に示すように、皮膜１０を、必要に応じて、加熱して、硬化させることにより、合成樹脂からなるベース絶縁層５を、パターンとして形成する。
なお、ベース絶縁層５の形成は、上記の方法に制限されず、例えば、予め合成樹脂をパターンとしてフィルムに形成し、そのフィルムを、金属箔４の表面に、接着剤層を介して貼着することもできる。
次いで、この方法では、図３（ｆ）に示すように、ベース絶縁層５をエッチングレジストとして、ベース絶縁層５から露出する不要部分９をエッチングする。不要部分９のエッチングは、エッチング液を用いる浸漬法やスプレー法などの公知の方法（ウエットエッチング法）が用いられる。また、このエッチングにより、金属箔４のエッチング部分に対応する金属薄膜３もエッチングされる。そのため、このエッチングにより、金属薄膜３、金属箔４およびベース絶縁層５は、平面視において同一形状に形成される。
その後、この方法では、図３（ｇ）に示すように、ベース絶縁層５の表面に、導体パターン６を形成する。導体パターン６は、例えば、アディティブ法、サブトラクティブ法などのパターンニング法により、形成する。好ましくは、アディティブ法により形成する。
すなわち、アディティブ法では、まず、ベース絶縁層５の表面およびベース絶縁層５から露出する金属支持基板２の表面に、スパッタリングまたはめっき（電解めっきまたは無電解めっき）などにより、金属薄膜（種膜）を形成する。次いで、金属薄膜の表面に、ドライフィルムレジストを積層して、それを露光および現像することにより、導体パターン６と反転パターンのめっきレジストを形成し、そのめっきレジストから露出する金属薄膜の表面に、電解めっきにより、導体パターン６を形成する。その後、めっきレジストおよびめっきレジストが形成されていた部分の金属薄膜をエッチングなどにより除去する。
これによって、導体パターン６が、複数の配線８および端子部を備えるパターンとして形成される。
その後、この方法では、図３（ｈ）に示すように、カバー絶縁層８を、金属薄膜３、金属箔４、ベース絶縁層５および導体パターン６を被覆するように、金属支持基板２の表面に形成する。
具体的には、まず、配線８の表面、配線８から露出するベース絶縁層５の表面、および、ベース絶縁層５から露出する金属支持基板２の表面に、感光性の合成樹脂の溶液（例えば、感光性ポリアミック酸樹脂のワニス）を塗布し、その後、乾燥して、皮膜を形成する。次いで、フォトマスクを介して、皮膜を露光し、続いて、現像する。これによって、皮膜を、端子部が露出するパターンとして形成する。
その後、皮膜を、必要に応じて、加熱して、硬化させることにより、合成樹脂からなるカバー絶縁層８を、パターンとして形成する。
このようにカバー絶縁層８を形成すれば、カバー絶縁層８によって配線８を被覆できるのみならず、ベース絶縁層５の表面（上面）および側面、金属箔４の側面、および、金属薄膜３の側面も、カバー絶縁層８によって被覆することができる。そのため、金属箔４および金属薄膜３の側面からの腐食を有効に防止することができる。
なお、カバー絶縁層７は、感光性でない合成樹脂の溶液（ワニス）を、上記と同様に、塗布し、乾燥および加熱により硬化させた後、レーザやパンチなどの穿孔加工によって、端子部を露出させる開口部を形成することもできる。
これによって、回路付サスペンション基板１を得る。
そして、上記した回路付サスペンション基板１の製造方法によれば、金属箔４の不要部分９が露出するように、金属箔４の表面にベース絶縁層５をパターンとして形成する。そのため、段差のある金属箔４および金属支持基板２の表面にワニスを塗布してベース絶縁層５を形成しないので、ベース絶縁層５に気泡溜まりが生じることを防止することができる。
また、上記した回路付サスペンション基板１の製造方法によれば、まず、金属箔４の表面にベース絶縁層５を形成してから、次いで、金属箔４の不要部分９をエッチングする。そのため、ベース絶縁層５を、金属箔４の厚みにかかわらず、任意の厚みで形成することができる。その結果、ベース絶縁層５を薄く形成して、コストの低減を図ることができる。
さらに、上記した回路付サスペンション基板１の製造方法によれば、ベース絶縁層５をエッチングレジストとして金属箔４の不要部分９をエッチングする。そのため、めっきレジストの形成工程およびその除去工程などの工程がなく、工数を低減することができ、製造効率および製造コストの低減を図ることができる。
なお、上記の説明では、金属支持基板２の上に、金属薄膜３、金属箔４およびベース絶縁層５を、すべての配線８に対応するように、幅方向に連続するように形成している。
しかし、例えば、図４に示すように、金属支持基板２の上に、金属薄膜３、金属箔４およびベース絶縁層５を、各配線８に対応するように、幅方向に間隔を隔てて複数形成することもできる。なお、図４において、上記した部材と同一の部材には、同一の参照符号を付し、その説明を省略する。
図４において、金属薄膜３、金属箔４およびベース絶縁層５は、平面視において各配線８とそれぞれ重なるように、金属支持基板２の上に、幅方向に分割して形成されている。
また、カバー絶縁層７も、各配線８に対応して形成される金属薄膜３、金属箔４およびベース絶縁層５を、それぞれ被覆するように、金属支持基板２の上に、幅方向に分割して形成されている。
各ベース絶縁層５の幅（幅方向長さ）は、例えば、０．０１〜５ｍｍ、好ましくは、０．０５〜１．５ｍｍであり、各ベース絶縁層５間の間隔は、例えば、０．０１〜５ｍｍ、好ましくは、０．１〜２ｍｍである。
次に、図４に示す回路付サスペンション基板の製造方法について、図５を参照して、説明する。
この方法では、まず、上記と同様に、金属支持基板２の表面全面に金属薄膜３を形成し、その金属薄膜３の表面全面に金属箔４を形成する。
次いで、図５（ｅ´）に示すように、金属箔４の不要部分９（エッチングにより除去される部分）が露出するように、金属箔４の表面にベース絶縁層５をパターンとして形成する。具体的には、ベース絶縁層５は、上記と同様の方法により、各配線８に対応するように、幅方向に間隔を隔てて複数（４つ）形成する。
次いで、この方法では、図５（ｆ´）に示すように、ベース絶縁層５をエッチングレジストとして、ベース絶縁層５から露出する金属箔４の不要部分９、および、金属箔４のエッチング部分に対応する金属薄膜３をエッチングする。このエッチングにより、金属薄膜３、金属箔４およびベース絶縁層５は、平面視において同一形状に形成される。つまり、金属薄膜３、金属箔４およびベース絶縁層５は、１つの配線８毎に、幅方向に分割して形成される。
その後、この方法では、図５（ｇ´）に示すように、分割されているそれぞれのベース絶縁層５の表面に、配線８がそれぞれ配置されるように、導体パターン６を形成する。
その後、この方法では、図５（ｈ´）に示すように、カバー絶縁層８を、分割されているそれぞれの金属薄膜３、金属箔４、ベース絶縁層５および導体パターン６を、それぞれ被覆するように、金属支持基板２の表面に形成する。
これによって、回路付サスペンション基板１を得る。
図４に示す回路付サスペンション基板１は、配線８毎に、金属薄膜３、金属箔４およびベース絶縁層５が形成されている。しかるに、上記の方法によれば、各配線８に対応する金属箔４毎に、ワニスを塗布してベース絶縁層５を形成しないので、各配線８に対応して形成されるベース絶縁層５に気泡溜まりが生じることを防止することができる。従って、上記の方法は、このような図４に示す回路付サスペンション基板１、および、次に述べる図６に示す回路付サスペンション基板１の製造に、とりわけ有効である。
さらに、図６に示すように、金属支持基板２の上に、金属薄膜３、金属箔４およびベース絶縁層５を、１対の配線８毎に対応するように、互いに間隔を隔てて複数設けることもできる。なお、図６において、上記した部材と同一の部材には、同一の参照符号を付し、その説明を省略する。
図６において、金属薄膜３、金属箔４およびベース絶縁層５は、平面視において1対の配線８とそれぞれ重なるように、金属支持基板２の上に、幅方向に分割して形成されている。具体的には、幅方向一方側の金属薄膜３、金属箔４およびベース絶縁層５は、読取信号用配線として幅方向一方側に１対として設けられている２つの配線８と平面視において重なるように設けられている。また、幅方向他方側の金属薄膜３、金属箔４およびベース絶縁層５は、書込信号用配線として幅方向他方側に１対として設けられている２つの配線８と平面視において重なるように設けられている。
また、カバー絶縁層７も、１対の配線８に対応して形成される金属薄膜３、金属箔４およびベース絶縁層５を、それぞれ被覆するように、金属支持基板２の上に、幅方向に分割して形成されている。
各ベース絶縁層５の幅（幅方向長さ）は、例えば、０．０２〜５ｍｍ、好ましくは、０．０５〜１．５ｍｍであり、各ベース絶縁層５間の間隔は、例えば、０．０１〜５ｍｍ、好ましくは、０．１〜２ｍｍである。
次に、図６に示す回路付サスペンション基板の製造方法について、図７を参照して、説明する。
この方法では、まず、上記と同様に、金属支持基板２の表面全面に金属薄膜３を形成し、その金属薄膜３の表面全面に金属箔４を形成する。
次いで、図７（ｅ´´）に示すように、金属箔４の不要部分９（エッチングにより除去される部分）が露出するように、金属箔４の表面にベース絶縁層５をパターンとして形成する。具体的には、ベース絶縁層５は、上記と同様の方法により、１対の配線８毎に対応するように、幅方向に間隔を隔てて複数（２つ）形成する。
次いで、この方法では、図７（ｆ´´）に示すように、ベース絶縁層５をエッチングレジストとして、ベース絶縁層５から露出する金属箔４の不要部分９、および、金属箔４のエッチング部分に対応する金属薄膜３をエッチングする。このエッチングにより、金属薄膜３、金属箔４およびベース絶縁層５は、平面視において同一形状に形成される。つまり、金属薄膜３、金属箔４およびベース絶縁層５は、１対の配線８毎に、幅方向に分割して形成される。
その後、この方法では、図７（ｇ´´）に示すように、分割されているそれぞれのベース絶縁層５の表面に、1対の配線８がそれぞれ配置されるように、導体パターン６を形成する。具体的には、幅方向一方側のベース絶縁層５の上に、読取信号用配線として、１対の配線８を形成し、幅方向他方側のベース絶縁層５の上に、書込信号用配線として、１対の配線８を形成する。
その後、この方法では、図７（ｈ´´）に示すように、カバー絶縁層８を、分割されているそれぞれの金属薄膜３、金属箔４、ベース絶縁層５および導体パターン６を、それぞれ被覆するように、金属支持基板２の表面に形成する。
これによって、回路付サスペンション基板１を得る。
図６に示す回路付サスペンション基板１では、金属薄膜３、金属箔４、ベース絶縁層５、導体パターン６およびカバー絶縁層７が、１対の配線８（１対の読取信号用配線または１対の書込信号用配線）毎に、平面視において重なるように形成されている。そのため、読取信号および書込信号が、差動信号である場合であっても、各配線８の伝送損失を十分に低減することができる。
なお、上記の説明では、金属支持基板２と金属箔４と間の密着性の向上を図るべく、それらの間に金属薄膜３を設けている。しかし、その目的および用途によって、金属支持基板２の上に、金属箔４を直接設けることもできる。
本発明の配線回路基板の製造方法により製造された回路付サスペンション基板の一実施形態を示す要部断面図である。 図１に示す回路付サスペンション基板の製造方法を示す製造工程図であって、（ａ）は、金属支持基板を用意する工程、（ｂ）は、金属支持基板の表面全面に、金属薄膜を形成する工程、（ｃ）は、金属薄膜の表面全面に、金属箔を形成する工程、（ｄ）は、金属箔の表面全面に、皮膜をパターンとして形成する工程、（ｅ）は、皮膜を硬化させて、ベース絶縁層５を形成する工程を示す。 図２に続いて、図１に示す回路付サスペンション基板の製造方法を示す製造工程図であって、（ｆ）は、ベース絶縁層をエッチングレジストとして、ベース絶縁層から露出する不要部分をエッチングする工程、（ｇ）は、ベース絶縁層の表面に、導体パターンを形成する工程、（ｈ）は、カバー絶縁層を、金属薄膜、金属箔、ベース絶縁層および導体パターンを被覆するように、金属支持基板の表面に形成する工程を示す。 本発明の配線回路基板の製造方法により製造された回路付サスペンション基板の他の実施形態（金属支持基板の上に、金属薄膜、金属箔およびベース絶縁層が、各配線に対応するように複数形成されている態様）を示す要部断面図である。 図５に示す回路付サスペンション基板の製造方法を示す製造工程図であって、（ｅ´）は、ベース絶縁層を、各配線に対応するように、幅方向に間隔を隔てて複数形成する工程、（ｆ´）は、ベース絶縁層をエッチングレジストとして、ベース絶縁層から露出する不要部分をエッチングする工程、（ｇ´）は、ベース絶縁層の表面に、導体パターンを形成する工程、（ｈ´）は、カバー絶縁層を、分割されているそれぞれの金属薄膜、金属箔、ベース絶縁層および導体パターンをそれぞれ被覆するように、金属支持基板の表面に形成する工程を示す。 本発明の配線回路基板の製造方法により製造された回路付サスペンション基板の他の実施形態（金属支持基板の上に、金属薄膜、金属箔およびベース絶縁層が、１対の配線に対応するように複数形成されている態様）を示す要部断面図である。 図６に示す回路付サスペンション基板の製造方法を示す製造工程図であって、（ｅ´´）は、ベース絶縁層を、1対の配線に対応するように、幅方向に間隔を隔てて複数形成する工程、（ｆ´´）は、ベース絶縁層をエッチングレジストとして、ベース絶縁層から露出する不要部分をエッチングする工程、（ｇ´´）は、ベース絶縁層の表面に、導体パターンを形成する工程、（ｈ´´）は、カバー絶縁層を、分割されているそれぞれの金属薄膜、金属箔、ベース絶縁層および導体パターンをそれぞれ被覆するように、金属支持基板の表面に形成する工程を示す。
符号の説明
１ 回路付サスペンション基板
２ 金属支持基板
４ 金属箔
５ ベース絶縁層
６ 導体パターン
８ 配線
９ 不要部分

Claims (5)

  1. 金属支持基板を用意する工程、
    前記金属支持基板の上に、金属箔を形成する工程、
    前記金属箔の不要部分が露出するように、前記金属箔の上に絶縁層を形成する工程、
    前記絶縁層をエッチングレジストとして、前記不要部分をエッチングする工程、および、
    前記絶縁層の上に、複数の配線を形成する工程
    を備えていることを特徴とする、配線回路基板の製造方法。
  2. 前記絶縁層を形成する工程では、すべての配線に対応するように、前記配線が延びる方向と直交する方向において、前記絶縁層を連続して形成することを特徴とする、請求項１に記載の配線回路基板の製造方法。
  3. 前記絶縁層を形成する工程では、各前記配線に対応するように、前記配線が延びる方向と直交する方向において、前記絶縁層を互いに間隔を隔てて複数形成することを特徴とする、請求項１に記載の配線回路基板の製造方法。
  4. 複数の前記配線は、１対として複数設けられており、
    １対の前記配線毎に対応するように、前記配線が延びる方向と直交する方向において、前記絶縁層を互いに間隔を隔てて複数形成することを特徴とする、請求項１に記載の配線回路基板の製造方法。
  5. 前記配線回路基板が回路付サスペンション基板であることを特徴とする、請求項１〜４のいずれかに記載の配線回路基板の製造方法。
JP2007192215A 2007-07-24 2007-07-24 配線回路基板の製造方法 Expired - Fee Related JP4887232B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007192215A JP4887232B2 (ja) 2007-07-24 2007-07-24 配線回路基板の製造方法
CN200810144061.XA CN101355853B (zh) 2007-07-24 2008-07-23 布线电路基板的制造方法
US12/219,599 US7895741B2 (en) 2007-07-24 2008-07-24 Method of producing a wired circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007192215A JP4887232B2 (ja) 2007-07-24 2007-07-24 配線回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009032731A true JP2009032731A (ja) 2009-02-12
JP4887232B2 JP4887232B2 (ja) 2012-02-29

Family

ID=40293966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007192215A Expired - Fee Related JP4887232B2 (ja) 2007-07-24 2007-07-24 配線回路基板の製造方法

Country Status (3)

Country Link
US (1) US7895741B2 (ja)
JP (1) JP4887232B2 (ja)
CN (1) CN101355853B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5000451B2 (ja) * 2007-10-15 2012-08-15 日東電工株式会社 配線回路基板
KR101067214B1 (ko) * 2010-04-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9275664B2 (en) * 2013-12-13 2016-03-01 HGST Netherlands B.V. Shielded flex cable for use in a disk drive
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232729A (ja) * 1996-02-27 1997-09-05 Matsushita Electric Ind Co Ltd プリント配線板の製造方法およびプリント配線板
JPH10224008A (ja) * 1997-02-10 1998-08-21 Nippon Steel Chem Co Ltd サスペンション基板の製造方法
JPH11261196A (ja) * 1998-03-11 1999-09-24 Dainippon Printing Co Ltd 回路基板の製造方法
JPH11312861A (ja) * 1998-02-27 1999-11-09 Dainippon Printing Co Ltd 回路基板の製造方法、回路基板及び磁気ヘッドサスペンション
JP2006245220A (ja) * 2005-03-02 2006-09-14 Nitto Denko Corp 配線回路基板
JP2006260733A (ja) * 2005-02-21 2006-09-28 Nhk Spring Co Ltd ヘッド・サスペンション
JP2007157836A (ja) * 2005-12-01 2007-06-21 Nitto Denko Corp 配線回路基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63274196A (ja) * 1987-05-06 1988-11-11 Mitsubishi Electric Corp 金属芯印刷配線板
JPH06169145A (ja) * 1992-11-27 1994-06-14 Cmk Corp プリント配線板の製造方法
US6131279A (en) * 1998-01-08 2000-10-17 International Business Machines Corporation Integrated manufacturing packaging process
IL137026A (en) * 1998-11-18 2004-02-19 Daiwa Kk Method for manufacturing multi-layer wiring boards
US6772515B2 (en) * 2000-09-27 2004-08-10 Hitachi, Ltd. Method of producing multilayer printed wiring board
JP3692314B2 (ja) * 2001-07-17 2005-09-07 日東電工株式会社 配線回路基板
JP4283497B2 (ja) * 2002-06-21 2009-06-24 日本電解株式会社 プリント配線板の製造方法
US6801402B1 (en) * 2002-10-31 2004-10-05 Western Digital Technologies, Inc. ESD-protected head gimbal assembly for use in a disk drive
JP2005011387A (ja) 2003-06-16 2005-01-13 Hitachi Global Storage Technologies Inc 磁気ディスク装置
JP2005235318A (ja) * 2004-02-20 2005-09-02 Nitto Denko Corp 回路付サスペンション基板の製造方法
JP2005285946A (ja) * 2004-03-29 2005-10-13 Nippon Mektron Ltd 回路基板の製造方法
JP4611075B2 (ja) * 2005-03-29 2011-01-12 日東電工株式会社 配線回路基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232729A (ja) * 1996-02-27 1997-09-05 Matsushita Electric Ind Co Ltd プリント配線板の製造方法およびプリント配線板
JPH10224008A (ja) * 1997-02-10 1998-08-21 Nippon Steel Chem Co Ltd サスペンション基板の製造方法
JPH11312861A (ja) * 1998-02-27 1999-11-09 Dainippon Printing Co Ltd 回路基板の製造方法、回路基板及び磁気ヘッドサスペンション
JPH11261196A (ja) * 1998-03-11 1999-09-24 Dainippon Printing Co Ltd 回路基板の製造方法
JP2006260733A (ja) * 2005-02-21 2006-09-28 Nhk Spring Co Ltd ヘッド・サスペンション
JP2006245220A (ja) * 2005-03-02 2006-09-14 Nitto Denko Corp 配線回路基板
JP2007157836A (ja) * 2005-12-01 2007-06-21 Nitto Denko Corp 配線回路基板

Also Published As

Publication number Publication date
US20090025217A1 (en) 2009-01-29
CN101355853B (zh) 2012-03-28
CN101355853A (zh) 2009-01-28
US7895741B2 (en) 2011-03-01
JP4887232B2 (ja) 2012-02-29

Similar Documents

Publication Publication Date Title
JP4611159B2 (ja) 配線回路基板
JP4865453B2 (ja) 配線回路基板およびその製造方法
JP4308862B2 (ja) 配線回路基板およびその製造方法
JP4403090B2 (ja) 配線回路基板
JP4607612B2 (ja) 配線回路基板およびその製造方法
JP5147591B2 (ja) 回路付サスペンション基板、その製造方法および回路付サスペンション基板の位置決め方法
JP4799902B2 (ja) 配線回路基板および配線回路基板の製造方法
JP4887232B2 (ja) 配線回路基板の製造方法
JP2009129490A (ja) 配線回路基板
US20060202357A1 (en) Wired circuit board
JP4939476B2 (ja) 回路付サスペンション基板の製造方法
JP2005100488A (ja) 回路付サスペンション基板およびその製造方法
JP5829100B2 (ja) 配線回路基板
JP2007158249A (ja) 配線回路基板およびその製造方法
JP2011023063A (ja) サスペンション用基板およびその製造方法
JP2010147251A (ja) 配線回路基板集合体シート
JP2006040414A (ja) 配線回路基板
JP2009016610A (ja) 配線回路基板およびその製造方法
JP2007115321A (ja) 配線回路基板
JP2010108537A (ja) サスペンション基板の製造方法
JP4640853B2 (ja) 配線回路基板
JP4128998B2 (ja) 配線回路基板およびその製造方法
JP2006165269A (ja) 配線回路基板
JP4611075B2 (ja) 配線回路基板
JP6027819B2 (ja) 配線回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4887232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees