JP2010521587A - 微細ピッチのマイクロ接点及びその成形方法 - Google Patents

微細ピッチのマイクロ接点及びその成形方法 Download PDF

Info

Publication number
JP2010521587A
JP2010521587A JP2009553652A JP2009553652A JP2010521587A JP 2010521587 A JP2010521587 A JP 2010521587A JP 2009553652 A JP2009553652 A JP 2009553652A JP 2009553652 A JP2009553652 A JP 2009553652A JP 2010521587 A JP2010521587 A JP 2010521587A
Authority
JP
Japan
Prior art keywords
microcontact
substrate
resistant material
etch
microcontacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009553652A
Other languages
English (en)
Other versions
JP5980468B2 (ja
JP2010521587A5 (ja
Inventor
ハーバ，ベルガセム
陽一 久保田
カン，テッキュ
パク，ジェ・エム
Original Assignee
テッセラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ，インコーポレイテッド filed Critical テッセラ，インコーポレイテッド
Publication of JP2010521587A publication Critical patent/JP2010521587A/ja
Publication of JP2010521587A5 publication Critical patent/JP2010521587A5/ja
Application granted granted Critical
Publication of JP5980468B2 publication Critical patent/JP5980468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24174—Structurally defined web or sheet [e.g., overall dimension, etc.] including sheet or component perpendicular to plane of web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)
  • Measuring Leads Or Probes (AREA)
  • ing And Chemical Polishing (AREA)
  • Pressure Sensors (AREA)

Abstract

方法には、最後の耐エッチング性材料３４が、基板１０と一体化されかつ基板の表面１８から上方に突出する第１のマイクロ接点部分３２を少なくとも部分的にカバーするように、最後の耐エッチング性材料３４を製造過程中の基板１０に加えるステップ、及び第１のマイクロ接点部分３２の下側でかつそれと一体化された第２のマイクロ接点部分３６を残すように基板１０の表面をエッチングするステップが含まれ、この最後の耐エッチング性材料３４は、第１のマイクロ接点部分３２がさらに別のエッチング・ステップの間にエッチングされないように少なくとも部分的に保護する。超小型電子ユニットには、基板１０と、この基板１０から垂直方向に突出する複数のマイクロ接点３８が含まれ、各マイクロ接点３８には、基板に隣接したベース領域４２と基板から離れた先端部領域３２が含まれ、各マイクロ接点３８が、ベース領域４２の垂直方向の位置の第１の関数であり、かつ先端部領域３２の垂直方向の位置の第２の関数である横方向の寸法を有している。

Description

［関連出願の相互参照］
本願は、２００７年３月１３日に出願された米国特許出願第１１／７１７，５８７号に対する優先権を主張する。この特許出願は、２００５年６月２４日に出願された米国特許出願第１１／１６６，９８２号の一部継続出願であり、２００４年６月２５日に出願された米国仮特許出願第６０／５８３，１０９号の出願日に関する利点を請求する。特許出願第１１／１６６，９８２号はまた、２００４年１０月６日に出願された米国特許出願第１０／９５９，４６５号の一部継続出願である。この特許出願第１０／９５９，４６５号も、２００３年１０月６日に出願された米国仮特許出願第６０／５０８，９７０号、２００３年１２月３０日に出願された６０／５３３，２１０号、２００３年１２月３０日に出願された６０／５３３，３９３号、及び２００３年１２月３０日に出願された６０／５３３，４３７号の出願日に関する利点を請求する。前述された特許出願の全開示内容は、参照することによって本願に組み込まれる。
［発明の分野］
本発明は、超小型電子パッケージ、超小型電子パッケージを製造する場合に使用する部品、及びこのパッケージや部品を製作する方法に関する。
細長いポスト又はピン形状のマイクロ接点用部品は、超小型電子パッケージングの中で超小型電子パッケージを回路基板や他の接続体に接続するために使用することができる。ある場合には、マイクロ接点は、１つ以上の金属層を含む金属構造体をマイクロ接点を形成するようにエッチングすることによって形成されてきた。このエッチング処理によって、マイクロ接点の寸法が制限される。従来のエッチング処理は一般的に、本願では「アスペクト比」と呼ばれる、最大幅に対する高さの比率が大きいマイクロ接点を形成することはできない。高さが大きく隣接するマイクロ接点間のピッチすなわち間隔が極めて小さいマイクロ接点のアレイを形成することは困難又は不可能であった。さらに、従来のエッチング処理によって形成されたマイクロ接点の構成は限定されている。
これら及び他の理由に対して、さらに改良を行うことが望ましい。
１つの実施形態では、マイクロ接点を形成する方法には、（ａ）基板の上面の選択された位置に第１の耐エッチング性材料を設けるステップと、（ｂ）第１の耐エッチング性材料でカバーされていない位置の基板の上面をエッチングして、これにより選択された位置の基板から上方に突出する第１のマイクロ接点部分を形成するステップと、（ｃ）第１のマイクロ接点部分に第２の耐エッチング性材料を設けるステップと、（ｄ）第１のマイクロ接点部分の下に第２のマイクロ接点部分を形成するように基板をさらにエッチングするステップと、が含まれ、第２の耐エッチング性材料がさらにエッチングを行うステップの間に第１のマイクロ接点部分がエッチングされないように少なくとも部分的に保護する。別の実施形態では、マイクロ接点を形成する方法には、（ａ）最後の耐エッチング性材料が少なくとも部分的に、基板と一体で基板の表面から上方に突出する第１のマイクロ接点部分をカバーするために、最後の耐エッチング性材料を処理中の基板に加えるステップと、（ｂ）第２のマイクロ接点部分を第１のマイクロ接点部分の下でそれと一体の部分に残すように、基板の表面をエッチングするステップとが含まれ、この最後の耐エッチング性材料が、さらにエッチングを行うステップの間に第１のマイクロ接点部分がエッチングされないように少なくとも部分的に保護する。
さらに別の実施形態では、超小型電子ユニットが、（ａ）基板と、（ｂ）基板から垂直方向に突出する複数のマイクロ接点と、を備えて、それぞれのマイクロ接点が基板に隣接したベース領域と基板から離れた先端部領域を含み、それぞれのマイクロ接点がベース領域の垂直方向の位置の第１の関数であると共に先端部領域の垂直方向の位置の第２の関数である横方向の寸法を有している。
さらに別の実施形態では、超小型電子ユニットは、基板と、基板から垂直方向に突出する複数のマイクロ接点とを備えて、２つの隣接するマイクロ接点間のピッチが１５０ミクロン未満である。
さらに別の実施形態では、超小型電子ユニットは、（ａ）基板と、（ｂ）基板から垂直方向に突出する複数の細長いマイクロ接点を備えて、それぞれのマイクロ接点が基板に隣接したベース領域と基板から離れた先端部領域を含み、それぞれのマイクロ接点が軸線と、軸線に沿って垂直方向に軸線に向かって又は軸線から離れるように傾斜する円周方向の面を有して、円周方向の壁の傾斜が先端部領域とベース領域との間の境界において急に変化する。
別の実施形態では、超小型電子ユニットは、（ａ）基板と、（ｂ）基板から垂直方向に突出する複数のマイクロ接点とを備えて、それぞれのマイクロ接点が基板に隣接した近位部分と、基板から離れる垂直方向に近位部分から延びる細長い遠位部分とを有し、ポストの幅が近位部分と遠位部分との間の接続部において段階的に増加する。
基板の略図である。 フォトレジスト層が付いた図１の基板の略図である。 フォトレジスト層とマスク層が付いた図１の基板の斜視図の略図である。 エッチングされた図１の基板の略図である。 第２のフォトレジストが付いた図１の基板の略図である。 現像された第２のフォトレジストを有する図１の基板の略図である。 二度目にエッチングされた図１の基板の略図である。 マイクロ接点の側面図の実例である。 第１の実施形態を表すフローチャートである。 第２の実施形態を表すフローチャートである。 アプリケーションの中の多層基板の略図である。 超小型電子ユニットの略図である。 ２つの隣接する超小型電子ユニットの略図である。 超小型電子構体の略図である。 本発明の別の実施形態による超小型電子構体の略図である。 追加のポスト部分が付いた図１５の構体の略図である。
第１の方法すなわち実施形態が説明される。図１は、３層金属基板（tri-metal substrate）１０の略図である。この３層金属基板１０は、トレース層１２、エッチストップ層１４、厚い層１６、及び上面１８を有する。トレース層１２及び厚い層１６は、銅などの容易にエッチング可能な第１の金属から形成され、一方向エッチストップ層１４は、ニッケルなどの金属から形成される。ニッケルは、銅をエッチングするために使用される工程では、エッチングに対して強い耐性がある。なお、銅とニッケルを挙げたが、基板１０は要望どおりの任意の適当な材料から形成することができる。
図２は、第１のフォトレジスト層２０が付いた図１の３層金属基板１０の略図である。この第１のフォトレジスト２０は、上面１８に堆積される。第１のフォトレジスト２０は、光などの照射を受けたときの化学反応に耐性があるすなわち耐える任意の種類の材料とすることができる。従って、任意の耐エッチング性材料を使用できる。正及び負のフォトレジストも使用することができ、このことは技術的に周知である。「上部」、「下部」及び他の方向を示す用語が本願で使用される場合、それらの用語は重力に基づいた方向ではなく、超小型電子部品に関連するとみなされる。
図３は、第１のフォトレジスト層２０とマスク層２２が付いた図１の３層金属基板の斜視図の略図である。マスク２２は、多くの場合、フォトマスク又はシャドーマスクと呼ばれるマスク上にプリントされた不透明な領域を有する透明なプレートであり、参照番号２６で示されたマスク２２によってカバーされた領域と、参照番号２８で示されたマスク２２によってカバーされない領域を有するパターン２４をマスク２２の上に作る。カバーされた領域及びカバーされない領域、それぞれ２６及び２８、を有するパターン２４により、第１のフォトレジスト２０の部分を放射に対して選択的に露光することが可能になる。
マスク２２が第１のフォトレジスト２０の上に置かれると、放射が行われる。ほとんどの場合、この放射には、紫外光が使用される。この放射が第１のフォトレジスト２０のカバーされない領域２８を露光すると、結果としてカバーされない領域２８が不溶性にされる。負のフォトレジストが使用される場合、逆の場合も真である、すなわちカバーされた領域２６が不溶性になる。第１のフォトレジスト２０を露光した後で、マスク２２が除かれる。次に、第１のフォトレジスト２０が不溶性になっていない場所の第１のフォトレジストを取り除く溶液を用いて洗浄することによって、第１のフォトレジスト２０が現像される。これにより、フォトレジストの露光と現像によって、基板１０の表面１８の上部にある不溶性材料のパターンが残される。この不溶性材料のパターンは、マスク２２のパターン２４を描写する。
フォトレジストを露光及び現像した後で、基板は図４に示されているようにエッチングされる。エッチングが一定の深さに達すると、エッチング工程が中止される。例えば、このエッチング工程は、所定の時間の後で終了することができる。エッチング工程は、厚い層１６において基板１０から上方に突出する第１のマイクロ接点部分３２を残している。エッチング液が厚い層１６を腐食するため、第１のフォトレジスト２０のエッジの下の材料が除かれて、この第１のフォトレジストが、オーバーハング３０として示されるように、第１のマイクロ接点部分３２の上部から横方向に突き出るようにされる。第１のフォトレジスト２０は、マスク２２によって確定される特定の位置に残される。
厚い層１６が望ましい深さまでエッチングされると、フォトレジスト３４の第２の層（図５）が、３層金属基板１０上に堆積される。この場合、第２のフォトレジスト３４が、厚い層１６が前にエッチングされた位置の厚い層１６上に堆積される。このため、この第２のフォトレジスト３４も、第１のマイクロ接点部分３２をカバーすることになる。電気泳動のフォトレジストを用いる場合、この第２のフォトレジスト３４は、その固有の化学的特性のために、第１のフォトレジスト２０上には堆積しない。
次のステップで、第１のフォトレジスト２０及び第２のフォトレジスト３４が付いた基板が放射に露光されて、ここで第２のフォトレジストが作られる。図６に示されているように、第１のフォトレジスト２０が厚い層１６の部分の上に横方向に突き出て、オーバーハング３０で示されている。このオーバーハング３０により、第２のフォトレジスト３４が放射に露光されないようにされ、これにより、それが現像されて除かれないようにされて、第２のフォトレジスト３４の部分が第１のダイのマイクロ接点部分３２に付着される。これにより、第１のフォトレジスト２０は、第２のフォトレジスト３４に対するマスクとして動作する。第２のフォトレジスト３４は、放射露光された第２のフォトレジスト３４を取り除くために洗浄することによって作られる。これにより、第２のフォトレジスト３４の未露光の部分が、第１のマイクロ接点部分３２の上に残される。
第２のフォトレジスト３４の部分が露光及び現像されると、第２のエッチング工程が行われて、３層金属基板１０の厚い層１６の別の部分が除かれて、図７に示されているように、第１のマイクロ接点部分３２の下に第２のマイクロ接点部分３６が形成される。このステップの間に、第２のフォトレジスト３４が第１のマイクロ接点部分３２になおも付着していて、この第１のマイクロ接点部分３２が再度エッチングされるのを防止する。
これらのステップは、第３、第４又は第ｎ番目のマイクロ接点部分を形成して好ましいアスペクト比やピッチを作るために、望ましい回数繰り返すことができる。エッチストップ層１４に達したときに、この工程を停止することができる。最終ステップとして、第１及び第２のフォトレジスト２０及び３４は、それぞれ、完全にストリップされる(stripped)。
これらの工程の結果として、図８Ａ〜図８Ｄに示されているマイクロ接点３８が作られる。これらの図面はまた、本願で説明された工程を用いて実現することができる様々なプロフィールを例示している。図８Ａ〜図８Ｄを参照すると、このマイクロ接点３８は、上部領域として周知の第１の部分３２と、ベース領域とも呼ばれる第２の部分３６を有している。前述されたステップで使用された第１のフォトレジストのスポットが円形の場合、各マイクロ接点は一般に、中心軸５１（図８Ａ）を中心にした回転体の形状になる。この中心軸５１は、基板の残りの部分から上方の垂直すなわちＺ方向に延び、かつ全体的にエッチストップ層１４の面に対して直立している。第１及び第２の部分の幅すなわち直径Ｘは、各部分内のＺすなわち高さ方向の位置と共に変化する。別の言い方をすれば、第１の部分内では、Ｘ＝Ｆ１（Ｚ）であり、また第２の部分では、Ｘ＝Ｆ２（Ｚ）である。傾斜すなわちｄＸ／ｄＺは、第１と第２の部分の間の境界において急速に変化する。マイクロ接点の特定の機能と形状は、第１及び第２のエッチング工程で使用されるエッチング条件によって決定される。例えば、エッチング液とエッチング温度の組合せを変えて、エッチング液が金属層を腐食する速度を変化させることができる。また、エッチング液が金属層と接触する仕組みを変えることもできる。エッチング液を基板に向けて強く吹き付けたり、基板をエッチング液の中に浸漬することができる。エッチング条件は、第１及び第２の部分をエッチングする間において同じにするか又は変えることができる。
図８Ａに示されているマイクロ接点では、見た目には下方向に膨らむ円周方向の面４４を有するため、傾斜の大きさすなわちｄＸ／ｄＺは下向き方向に増加する。第２の部分３６も外面的に膨らむ円周方向の面４６を有し、この第２の部分の傾斜の大きさすなわちｄＸ／ｄＺは境界５２で最小になり、ポストのベースに向かう方向に次第に増加する。境界５２では、傾斜に著しい変化が存在する。マイクロ接点が層１４と接合するマイクロ接点のベースにおける、第２の部分の最大の幅すなわち直径Ｘは、第１の部分の最大の幅すなわち直径よりも相当大きい。図８Ｂでは、第２の部分３６の最大幅は、第１の部分３２の最大幅よりもわずかに大きいだけである。また、第２の部分は、ポストのベースと境界５２との間の位置で幅が最大になるため、幅は上向き方向に最小になるまで徐々に減少し、次に上向き方向に最小位置から境界５２まで次第に増加するそのような形状は一般に「冷却塔(cooling tower)」形と呼ばれる。図８Ｂのマイクロ接点では、傾斜すなわちｄＸ／ｄＺは、部分間の境界５２で符号を変化させる。図８Ｃでは、第２の部分３６の幅は、マイクロ接点のベース近くで最小になる。
最後に、図８Ｄは、３つ以上の部分を有するマイクロ接点３８のプロフィールを例示している。この種のプロフィールは、本願で説明された工程のステップが複数回実行された結果生じる。従って、この特定のマイクロ接点３８は４つの部分、すなわち第１及び第２の部分それぞれ３２及び３６、並びに第３及び第４の部分それぞれ４０及び４２を有することが分かる。これら４つの部分は、どのような寸法であっても良く、説明された別の部分よりも広く又は狭くすることができる。この場合、１つの境界よりも大きくすることができる。図８Ａ〜図８Ｄは、単に代表的なプロフィールであり、種々のプロフィールを実現することができる。２つのマイクロ接点しか含まないアレイが図８Ａ〜図８Ｄのそれぞれで説明されたが、実際には、多数のポストを含むポストのアレイを形成することができる。図８Ａ〜図８Ｄのそれぞれに示された実施形態では、全てのマイクロ接点すなわちアレイ内のポストが、１つの金属層１６（図１）から形成される。各マイクロ接点は、マイクロ接点が金属層１２に接触しているマイクロ接点のベースにおいて、エッチストップ層１４の上にある。以下に説明されるように、エッチストップ層１４は一般に、マイクロ接点間の領域では取り除かれ、また金属層１２は一般的に、マイクロ接点に接続されたトレース又は他の導電性の構造体に変換するためにエッチングされるか又は別の方法で処理される。しかしながら、各マイクロ接点のボディは、そのベースから先端部まで、溶性部などの継ぎ目がない単一のボディであり、全体を通してほぼ均一の構成物である。また、層１２及び１４から離れたマイクロ接点の端部にある、マイクロ接点の先端面１８’が金属層１６（図１）の本来の上面１８の部分であるため、これらの先端面はほぼ平坦で水平であり、マイクロ接点の全ての先端面は互いにほぼ同一平面上にある。
別の実施形態では、第１のエッチング工程の後で選択された位置のみにおいて第１のフォトレジスト２０を取り除くのではなく、第１のフォトレジスト２０の全体が取り除かれる。この場合、第２のフォトレジスト３４が基板１０の全面に堆積される。次に、マスク２２が第２のフォトレジスト３４上に配置される。このマスク２２は適切に位置合わせされて、第１のマイクロ接点部分３２上の前に露光された位置のみが露光される必要がある。次に、第２のフォトレジスト３４が現像され、そしてさらに別のエッチングが基板１０上で実行される。
図９は、第１の実施形態を示すフローチャートである。ステップ１００が開始すると、基板が提供される。次に、ステップ１０２において、フォトレジストｎがこの基板に堆積される。次に、ステップ１０４で、マスクがフォトレジストｎの上に配置される。ステップ１０６で、フォトレジストｎが放射に露光される。その後、ステップ１０８で、マスクが取り除かれ、次にステップ１１０で、フォトレジストｎの選択された位置が現像され、そして基板がエッチングされる。
次に、ステップ１１２でｎ＋１として周知の別のフォトレジストが堆積される。次に、ステップ１１４で、このｎ＋１フォトレジストは放射に露光される。その後、ステップ１１６において、選択された位置のフォトレジストｎ＋１が取り除かれ、そして基板が再度エッチングされる。次に、望ましいマイクロ接点の高さが得られたかどうかが、ステップ１１８で評価される。望ましいマイクロ接点の高さが得られていない場合、ステップ１２０において、処理はステップ１１２に戻り、別のフォトレジストが基板上に堆積される。望ましい高さがステップ１２２で得られると、残りのフォトレジストがステップ１２４で取り除かれて、処理は終了する。
図１０は、第２の実施形態を示すフローチャートである。この第２の実施形態のステップ２００〜２１０は、第１の実施形態のステップ１００〜１１０と酷似している。しかしながら、ステップ２１２では、フォトレジストｎの全体が取り除かれる。次に、ステップ２１４において、フォトレジストｎ＋１の別の層が基板上に堆積される。次に、マスクがステップ２１６において基板上に配置される。このステップの間に、マスクを位置合わせして、そのパターンをマークがフォトレジストｎ上に配置されたときとほぼ同じ位置に置く必要がある。その後、ステップ２１８で、フォトレジストｎ＋１が放射に露光され、そしてマスクが除かれる。
次に、ステップ２２０で、フォトレジストｎ＋１が選択的に除かれて、基板が再度エッチングされる。この工程はまた、望ましいマイクロ接点の高さが得られるまで繰り返される。このため、ステップ２２２において、望ましいマイクロ接点の高さが得られたかどうかが評価される。好ましい高さがステップ２２４で得られていない場合、工程はステップ２１２に戻る。このステップ２１２では、フォトレジストが完全に取り除かれ、別のフォトレジストｎ＋１が堆積されて、工程が進められる。しかしながら、望ましい高さがステップ２２６で得られた場合、残りのフォトレジストがステップ２２８で除かれて、この工程は終了する。
エッチストップ層１４と薄い層１２は誘電体層と結合され、次に薄い層１２はエッチングされてトレースを形成し、トレースに接続され誘電体層から突出しているマイクロ接点に部品を提供する。そのような構造体は、例えば、半導体チップのパッケージ用部品として使用することができる。例えば、２００５年１２月２７日に出願された米国特許出願第１１／３１８，８２２号を使用することができる。この特許出願の開示内容は、参照することによって本願に組み込まれる。
本願で説明された構造体は、多層基板、例えば、図１１で示されているような多層基板１０の上部の層の一体部分とすることができる。マイクロ接点３８は、ダイ５４にはんだ付けされる。はんだ５６は、マイクロ接点３８の周囲の部分に吸い上げられる。この吸い上げ動作により、マイクロ接点３８とダイ５４との間に極めて良好な接触が行われる。はんだ５６に加えて他の結合方法も、使用することができる。マイクロ接点３８の周りには、ダイ５４をマイクロ接点３８や基板１０に付着するために使用されるアンダーフィル（underfill）５８がある。どんな種類のアンダーフィルも要望どおりに使用できる、又はアンダーフィルを省略することができる。マイクロ接点３８の下には、トレース６０と誘電体層６２がある。端子６４が、基板１０の底部に配置されている。
ある種のパッケージは、スタックされた超小型電子チップを含んでいる。これにより、パッケージは、スタック内のチップの全表面積よりも小さい、基板上の表面積を占有することができる。本願で列挙された工程を用いて製造されたマイクロ接点を含むパッケージは、積み重ねることができる。同時係属の２００５年５月２７日に出願された米国特許出願第１１／１４０，３１２号、及び米国特許第６，７８２，６１０号を参照されたい。それらの開示内容は、参照することによって本願に組み込まれる。これらの開示内容の中で教示されたマイクロ接点のエッチング工程は、本願で説明された工程により置き換えられることができる。
３層金属基板が前に説明されたが、例えば、１つの金属などの任意の数の層を有する適当な基板を使用できる。さらに、フォトレジストを使用するのではなく、厚い金属層をエッチングするために使用されるエッチング液に相当耐性がある金又は他の金属などの耐エッチング性金属を使用することができる。例えば、前述された第１のフォトレジスト２０の代わりに、耐エッチング性金属を使用できる。耐エッチング性金属のスポットを、これらのスポット用の望ましい位置に穴が空いたフォトレジストなどのマスクを加えた後で、厚い層１６の上部に配置することができる。厚い層の上部にある耐エッチング性金属をめっきした後で、厚い層がエッチングされて、上記のようにマイクロ接点が形成される。耐エッチング性金属は、マイクロ接点の先端部の所定の位置に残される。（前述された第２のフォトレジスト３４の代わりに）耐エッチング性金属が使用される場合、マイクロ接点の第１の部分のみに対して、第２の耐エッチング性金属が堆積するのを制限するためにマスクを使用して、マイクロ接点間の領域が耐エッチング性金属がない状態に残される。別の方法では、耐エッチング性金属の第１の層の全体が、第１のマイクロ接点部分３２をエッチングすることにより取り除かれて、耐エッチング性金属の第２の層が堆積され、第１のマイクロ接点部分３２が保護される。
図１２を参照すると、マイクロ接点７２を有する超小型電子ユニット７０が示されている。マイクロ接点７２は、エッチストップ層７４を有している。マイクロ接点７２は、トレース７６に形成されている金属層から垂直に突き出ている。トレース７６の間には、ギャップすなわちスペース７８が存在する。誘電体８０の第１の層が、トレース７６に隣接したユニット７０の底側に付着されている。誘電体８０の第１の層内の開口８２により、トレース７６が電子接点を形成することができる。誘電体の第２の層８４が、ユニット７０の上側に形成される。
これらの工程から形成されたマイクロ接点は一般に、約４０ミクロンから約２００ミクロンの範囲の高さを有する。さらに、マイクロ接点間の典型的なピッチは、約２００ミクロン未満であり、好ましくは１５０ミクロン未満である。特に、図１３を参照すると、先端部の直径がｄで、マイクロ接点の高さがｈの２つのマイクロ接点が示されている。ピッチｐは、２つのマイクロ接点の縦軸間の距離として定義される。多くのアプリケーションでは、特に、例えば図１４を参照して以下に説明される構造体の中で半導体チップの接点に接続されたマイクロ接点が使用されるアプリケーションでは、小さいピッチが提供されることが望ましい。しかしながら、マイクロ接点が１つのエッチング工程によって１つの金属層から形成される工程では、特定の最小ピッチＰ０よりも小さいピッチＰを作ることは一般に実際的ではない。この特定の最小ピッチＰ０は、直径ｄに高さｈを加えた合計の長さに等しい。これにより、Ｐ０＝ｄ＋ｈである。理論上は、この最小ピッチは、先端部の直径ｄを減らすことによって縮小することができる。しかしながら、先端部の直径をゼロよりも小さくすることは不可能である。さらに、多くの場合、先端部の直径を約２０又は３０ミクロンよりも小さくすることは望ましくない。例えば、ピンの先端部とエッチングの間に先端部を保護するために使用されるフォトレジストのスポットとの間の接着力は、先端部の面積、このため先端部の直径の２乗に比例する。従って、先端部の直径が極めて小さい場合、フォトレジストのスポットは処理の間に取り外される可能性がある。このため、従来の処理を用いて、極めて小さいピッチのマイクロ接点を形成することは困難であった。
しかしながら、本願で列挙された工程を用いるマイクロ接点間のピッチは、Ｐ０未満、（Ｐ＜Ｐ０）、例えば、Ｐ＝（０．９）Ｐ０未満とすることができる。例として、先端部の直径ｄが３０ミクロンで、高さｈが６０ミクロンの場合、従来の工程ではピッチＰ０は９０ミクロンになるであろう。しかしながら、本願で説明された工程では、少なくとも２回のエッチングを行う場合、約８０ミクロン未満のピッチＰを実現できる。別の言い方をすれば、多段階のエッチング工程により、従来のエッチング工程では実現できないピッチ、先端部の直径及び高さを組み合わせた、単一金属のマイクロ接点又はポストを１つの金属層から形成することが可能にされる。エッチング工程の数が増加するにつれて、所定の先端部の直径と高さに対する最小の実現可能なピッチは小さくなる。
ここで、図１４を参照すると、前述されたようなマイクロ接点３８を有するパッケージ素子又はチップ・キャリアを用いる超小型電子パッケージ９０が示されている。このチップ・キャリアは、第１の誘電体層６２を備えている。この第１の誘電体層６２は、ポリイミド、ＢＴ樹脂又はチップ・キャリア用に一般に使用される種類の他の誘電体材料から形成することができる。このチップ・キャリアは、マイクロ接点３８の幾つか又は全てに接続されたトレース６０も備えている。トレースは、端子６１を内蔵している。マイクロ接点は、図１４に示されているように、誘電体層６２の第１の側から上向きに突出している。誘電体層６２は開口８２を有し、第１の誘電体層６２の第２のすなわち下向きの面において、端子６１が開口８２を通って露出される。このキャリアは、随意的な第２の誘電体層８４をさらに備えている。
マイクロ接点３８の先端部は、半導体チップ又はダイ５４などの超小型電子部品の接点５５に結合されている。例えば、マイクロ接点の先端部は、超小型電子部品の接点５５にはんだ接続される。共晶接合又は拡散接合などの他の接続方法も採用できる。結果として得られるパッケージ化された超小型電子部品は、マイクロ接点とトレースによって端子６１に接続された超小型電子部品上の接点５５の幾つか又は全てを有する。このパッケージ化された超小型電子部品は、端子６１を回路基板上のパッド９４に結合することによって、プリント回路基板などの回路パネル９２に装着される。例えば、回路パネル９２上のパッド９４は、はんだボール（solder ball）９６を用いて開口８２において端子６１にはんだ接続される。
マイクロ接点３８と超小型電子部品の接点５５との間の接続は、接点５５の間隔が狭い場合でも、信頼できる接続を行うことができる。前述されたように、マイクロ接点３８は妥当な先端部の直径と高さで形成することができる。先端部の直径をかなり大きくすることにより、各マイクロ接点の先端部と超小型電子部品の接点との間の結合領域を相当大きくすることができる。使用する場合、マイクロ接点３８を湾曲及び傾斜することによって、回路パネル９２と相対的なチップ５４の差動の熱伸縮を実現することができる。この動作は、マイクロ接点の高さによって高められる。さらに、このマイクロ接点は共通の金属層から形成されるため、マイクロ接点の高さは極めて精密な許容差内で均一である。このため、マイクロ接点の先端部とチップ又は他の超小型電子部品の接点との間の強固な結合を形成することが容易にされる。
チップ・キャリアの構造は変えることができる。例えば、チップ・キャリアは、ただ１つの誘電体層を含むことができる。トレースは、誘電体層のどちらかの側に配置される。あるいはまた、チップ・キャリアは多層の誘電体を含むことができ、また複数のトレースの層や、導電性の接地面などの他の構造体を含むことができる。
本発明のさらに別の実施形態に関する処理は、誘電体層５０２の表面などの表面５２６から突出するポスト部分５５０（図１５）を有する構造体を使用する。これらのポスト部分５５０は任意の工程で形成することができるが、前述された工程に類似したエッチング処理によって形成することが望ましい。部分５５０を形成した後、金属層又は他の導電層５０２が、ポスト部分５５０の先端部５３３の上に加えられる。例えば、層５０２は部分５５０を内蔵する構造体の上にラミネートされ、そしてポスト部分５５０の先端部に金属結合される。層５０２は選択的に処理されて、ポスト部分５５０から離れた層の材料が取り除かれるが、少なくともポスト部分５５０の上にある層の厚さの部分が残されるため、ポスト部分５５０と整列した付加的なポスト部分５０４（図１６）が形成される。このようにして、複合マイクロ接点が形成され、それぞれが基板に近い近位のポスト部分５５０と基板から離れた遠位のポスト部分５０４を備えており、遠位の部分は近位の部分から垂直すなわちｚ方向に突出している。層５０２に加えられる処理には、前述されたような、ポスト部分５５０と一直線に並べられた耐エッチング性材料のスポットを用いるエッチング処理が含まれる。誘電体の封入剤５０８などの保護層が、層５０２をエッチングする前に、ポスト部分５５０をカバーするために利用される。別の方法では、又は追加として、ポスト部分５５０はめっきされるか、又は別の方法では、層５０２をエッチングする前に、ニッケル又は金などの耐エッチング性の導電性材料でカバーされる。
連続的にポスト部分を増加する処理が繰り返されて、部分５０４上に付加的な部分が形成され、基本的には任意の長さのマイクロ接点を形成することができる。マイクロ接点が長いことにより、ポスト先端部の柔軟性や動きが増加される。図１５及び図１６の層５０８のように、１つ以上の誘電体の封入剤層がすでに形成されたポスト部分の周りの位置に残される場合、この封入剤は柔軟で、ポストが湾曲するのをほとんど制限しないことが望ましい。別の実施形態では、封入剤は部品が使用される前に除かれる。マイクロ接点が、前述されたものと類似した誘電体基板５２２及びトレース５２８と関連して例示されているが、この工程は基本的に任意の構造のマイクロ接点を製造するために使用することができる。
図１６に示されているように、各マイクロ接点は、近位のポスト部分５５０の垂直方向すなわちｚ方向の長さに対して変化し、かつ近位のポスト部分５５０と遠位の部分５０４との間の接合部でほぼ段階的に急激に増加し、また遠位の部分の垂直方向の長さに沿って変化する横方向の寸法すなわち幅寸法ｘを有する。垂直方向の位置において幅が変化する傾斜は、またポスト部分間の接合部で急に変化する。各ポスト部分内の横方向すなわち幅の寸法が変化するパターンは、エッチング又はそのようなポスト部分を形成するために使用される処理に依存する。例えば、さらに別の実施形態では、遠位のポスト部分５０４は、前述されたように、多段のエッチング処理によって形成されるため、各遠位のポスト部分は、垂直すなわちｚ方向の幅ｘの変動を定義する種々の機能を有する種々の下位部分（sub-portion）を含んでいる。
下記の２００４年１１月１０日に出願された米国特許出願第１０／９８５，１２６号、２００５年１２月２７日に出願された１１／３１８，８２２号、２００５年１２月２３日に出願された１１／３１８，１６４号、２００５年６月２４日に出願された１１／１６６，９８２号、２００５年５月２７日に出願された１１／１４０，３１２号、及び米国特許第７，１７６，０４３号に対する参照が行われる。参照することによって、これらの特許は本願に組み込まれる。
本願の発明を特定の実施形態を参照して説明してきたが、これらの実施形態は本発明の原理及び用途を単に例証するものであることは理解されよう。このため、これらの例証となる実施形態に対して多数の変形例を作ることができ、また添付のクレームによって定義された本発明の精神及び範囲から逸脱することなく、別の装置を考案できることは理解されよう。

Claims (37)

  1. マイクロ接点を形成する方法であって、
    （ａ）基板の上面の選択された位置に第１の耐エッチング性材料を与えるステップと、
    （ｂ）前記第１の耐エッチング性材料によってカバーされない位置で前記基板の上面をエッチングするステップであって、これにより、前記基板の選択された位置から上方に突出する第１のマイクロ接点部分を形成する、ステップと、
    （ｃ）前記第１のマイクロ接点部分上に第２の耐エッチング性材料を与えるステップと、
    （ｄ）前記第１のマイクロ接点部分の下に第２のマイクロ接点部分を形成するために前記基板をさらにエッチングするステップとを含み、前記第２の耐エッチング性材料によって、前記さらにエッチングするステップの間に、前記第１のマイクロ接点部分が少なくとも部分的にエッチングされないようにする、方法。
  2. 前記上面をエッチングするステップは、前記第１の耐エッチング性材料が前記第１のマイクロ接点部分から横方向に突き出るように実行される、ことを特徴とする請求項１に記載の方法。
  3. 前記第２の耐エッチング性材料を与えるステップが、前記第２の耐エッチング性材料を堆積するステップと、堆積された材料を放射に露光するステップとを含む、ことを特徴とする請求項１に記載の方法。
  4. 前記堆積された材料を放射に露光するステップの間に、前記横方向に突出した第１の耐エッチング性材料は、前記堆積された第２の耐エッチング性材料の部分を前記放射から保護する、ことを特徴とする請求項３に記載の方法。
  5. 前記第１及び第２の耐エッチング性材料を取り除くステップをさらに含む、ことを特徴とする請求項１に記載の方法。
  6. 前記選択された位置に第１の耐エッチング性材料を与えるステップが、前記基板の上面に前記第１の耐エッチング性材料を堆積するステップを含み、前記露光するステップが前記第１の耐エッチング性材料の上にマスクを配置するステップを含む、ことを特徴とする請求項１に記載の方法。
  7. 前記第１の耐エッチング性材料及び前記マスクが放射に露光される、ことを特徴とする請求項６に記載の方法。
  8. 第３のマイクロ接点部分を形成するステップをさらに含む、ことを特徴とする請求項１に記載の方法。
  9. 前記第１及び第２の耐エッチング性材料が金である、ことを特徴とする請求項１に記載の方法。
  10. 前記第１及び第２の耐エッチング性材料がフォトレジストである、ことを特徴とする請求項１に記載の方法。
  11. マイクロ接点を形成する方法であって、
    （ａ）最後の耐エッチング性材料が、基板と一体化され前記基板の表面から上方に突出している第１のマイクロ接点部分を少なくとも部分的にカバーするように、最後の耐エッチング性材料を製造過程中の基板に加えるステップと、
    （ｂ）前記第１のマイクロ接点部分の下側において前記第１のマイクロ接点部分と一体化された第２のマイクロ接点部分を残すように、前記基板の表面をエッチングするステップとを含み、前記最後の耐エッチング性材料は、さらなるエッチング・ステップの間に、前記第１のマイクロ接点部分がエッチングされないように少なくとも部分的に保護する、方法。
  12. （ｃ）予備の耐エッチング性材料を前記基板の上面の選択された位置に与えるステップと、
    （ｄ）前記予備の耐エッチング性材料にカバーされない前記基板の部分を取り除いて、これにより、エッチングされた基板から上方に突出する前記第１のマイクロ接点部分を残すように、前記基板の前記上面をエッチングするステップと、
    によって前記製造過程中の基板を形成するステップをさらに含む、ことを特徴とする請求項１１に記載の方法。
  13. 前記予備の耐エッチング性材料を選択された位置に与えるステップが、予備の耐エッチング性材料を前記上面の全体に与えるステップと、前記予備の耐エッチング性材料を放射に露光するために、予備の耐エッチング性材料の上にマスクを与えるステップとを含む、ことを特徴とする請求項１２に記載の方法。
  14. 前記第１のマイクロ接点部分が垂直に延びる側壁を有し、前記最後の耐エッチング性材料が前記第１のマイクロ接点部分の側壁を少なくとも部分的にカバーする、ことを特徴とする請求項１１に記載の方法。
  15. 前記予備の及び前記最後の耐エッチング性材料を取り除くステップをさらに含む、ことを特徴とする請求項１１に記載の方法。
  16. （ａ）基板と、
    （ｂ）前記基板から垂直方向に突出する複数のマイクロ接点とを備えて、前記各マイクロ接点が前記基板に隣接するベース領域と前記基板から離れた先端部領域を含み、前記各マイクロ接点が前記ベース領域の垂直位置の第１の関数であると共に前記先端部領域の垂直位置の第２の関数である横方向の寸法を有している、超小型電子ユニット。
  17. 前記第１及び第２の関数が実質的に異なっている、ことを特徴とする請求項１６に記載の超小型電子ユニット。
  18. 垂直位置に対する横方向寸法の傾斜は、前記ベース領域と先端部領域との間の境界で急激に変化する、ことを特徴とする請求項１６に記載の超小型電子ユニット。
  19. 複数のマイクロ接点のそれぞれが、縦軸と第１及び第２の縦軸間の距離によって定義されるピッチとを有し、前記ピッチが約２００ミクロン未満である、ことを特徴とする請求項１６に記載の超小型電子ユニット。
  20. 前記ピッチが約１５０ミクロン未満である、ことを特徴とする請求項１９に記載の超小型電子ユニット。
  21. 前記ベース領域と前記先端部領域との間に別の領域が存在する、ことを特徴とする請求項１６に記載の超小型電子ユニット。
  22. 前記マイクロ接点のそれぞれの中で、前記ベース領域と前記先端部領域が金属の一体のボディとして形成される、ことを特徴とする請求項１６に記載の超小型電子ユニット。
  23. 前記基板が誘電体層と前記誘電体層に沿って延びるトレースを備えて、少なくとも幾つかのトレースが前記少なくとも幾つかのマイクロ接点に接続される、ことを特徴とする請求項１６に記載の超小型電子ユニット。
  24. 基板と
    前記基板から垂直方向に突出する複数のマイクロ接点とを備えて、２つの隣接するマイクロ接点間のピッチが１５０ミクロン未満である、超小型電子ユニット。
  25. 前記ピッチがｈ＋ｄよりも小さく、ｈが前記各マイクロ接点の垂直方向の高さであり、ｄが前記基板から離れた前記マイクロ接点の先端部における各マイクロ接点の直径である、ことを特徴とする請求項２４に記載の超小型電子ユニット。
  26. 前記各マイクロ接点の高さが少なくとも約５０ミクロンであり、前記各マイクロ接点の先端部の直径が少なくとも約２０ミクロンである、ことを特徴とする請求項２４に記載の超小型電子ユニット。
  27. 前記各マイクロ接点がほぼ平坦で水平な面の先端部を有する、ことを特徴とする請求項２４に記載の超小型電子ユニット。
  28. （ａ）基板と、
    （ｂ）前記基板から垂直方向に突出する複数の細長いマイクロ接点を備えて、前記それぞれのマイクロ接点が前記基板に隣接したベース領域と前記基板から離れた先端部領域を含み、前記それぞれのマイクロ接点が軸線と、前記軸線に沿って垂直方向に前記軸線に向かって又は前記軸線から離れるように傾斜する円周方向の面とを有して、円周方向の壁の傾斜が前記先端部領域と前記ベース領域との間の境界において急に変化する、超小型電子ユニット。
  29. 前記マイクロ接点のそれぞれの中で、前記ベース領域と前記先端部領域が金属の一体のボディとして形成される、ことを特徴とする請求項２８に記載の超小型電子ユニット。
  30. 隣接するマイクロ接点間のピッチが約１５０ミクロン未満であり、前記各マイクロ接点の高さが約６０から約１５０ミクロンである、ことを特徴とする請求項２８に記載の超小型電子ユニット。
  31. 前記各マイクロ接点の先端部の直径が少なくとも約２０ミクロンである、ことを特徴とする請求項３０に記載の超小型電子ユニット。
  32. 前記ピッチがｈ＋ｄよりも小さく、ｈが前記各マイクロ接点の垂直方向の高さであり、ｄが前記基板から離れた前記マイクロ接点の先端部における各マイクロ接点の直径である、ことを特徴とする請求項２８に記載の超小型電子ユニット。
  33. 前記基板が誘電体層と前記誘電体層に沿って延びるトレースを備えて、少なくとも幾つかのトレースが前記少なくとも幾つかのマイクロ接点に接続される、ことを特徴とする請求項２８に記載の超小型電子ユニット。
  34. 前記マイクロ接点が前記誘電体層の第１の側から突出し、前記ユニットが前記誘電体層の第２の側で露光されると共に前記トレースによって前記マイクロ接点の少なくとも幾つかに電気的に接続される端子も備えている、ことを特徴とする請求項３３に記載の超小型電子ユニット。
  35. 請求項３４に記載の超小型電子ユニットと前記マイクロ接点に接続された接点とを有する超小型電子部品を備える構体。
  36. 前記ベース領域と前記先端部領域との間に配置された別の領域が存在する、ことを特徴とする請求項３２に記載の構体。
  37. （ａ）基板と、
    （ｂ）前記基板から垂直方向に突出する複数のマイクロ接点とを備えて、前記それぞれのマイクロ接点が前記基板に隣接した近位部分と、前記基板から離れる垂直方向に前記近位部分から延びる細長い遠位部分とを有し、ポストの幅が前記近位部分と前記遠位部分との間の接続部において段階的に増加する、超小型電子ユニット。
JP2009553652A 2007-03-13 2008-03-13 微細ピッチのマイクロ接点及びその成形方法 Active JP5980468B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/717,587 2007-03-13
US11/717,587 US8641913B2 (en) 2003-10-06 2007-03-13 Fine pitch microcontacts and method for forming thereof
PCT/US2008/003473 WO2008112318A2 (en) 2007-03-13 2008-03-13 Fine pitch microcontacts and method for forming thereof

Publications (3)

Publication Number Publication Date
JP2010521587A true JP2010521587A (ja) 2010-06-24
JP2010521587A5 JP2010521587A5 (ja) 2016-07-14
JP5980468B2 JP5980468B2 (ja) 2016-08-31

Family

ID=39712440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009553652A Active JP5980468B2 (ja) 2007-03-13 2008-03-13 微細ピッチのマイクロ接点及びその成形方法

Country Status (5)

Country Link
US (2) US8641913B2 (ja)
JP (1) JP5980468B2 (ja)
KR (1) KR101466252B1 (ja)
CN (2) CN104681450A (ja)
WO (1) WO2008112318A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228704A (ja) * 2010-04-19 2011-11-10 General Electric Co <Ge> マクロピンハイブリッド相互接続アレイ及びその製造方法
JP2013534060A (ja) * 2010-07-08 2013-08-29 テッセラ，インコーポレイテッド ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
US9397063B2 (en) 2010-07-27 2016-07-19 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9496236B2 (en) 2010-12-10 2016-11-15 Tessera, Inc. Interconnect structure
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
KR101195786B1 (ko) 2008-05-09 2012-11-05 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 칩 사이즈 양면 접속 패키지의 제조 방법
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR20120075037A (ko) 2010-12-28 2012-07-06 삼성전자주식회사 반도체 소자의 제조 방법
US8709933B2 (en) 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
CN103108490B (zh) * 2011-11-11 2015-10-07 深南电路有限公司 一种超厚铜线路板的线路加工方法
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8884427B2 (en) 2013-03-14 2014-11-11 Invensas Corporation Low CTE interposer without TSV structure
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
JP2015072984A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
KR102377304B1 (ko) * 2017-09-29 2022-03-22 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조방법
US11094659B2 (en) * 2019-09-30 2021-08-17 Texas Instruments Incorporated Microelectronic device with pillars having flared ends

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54148484A (en) * 1978-05-15 1979-11-20 Nec Corp Manufacture of semiconductor wafer test device
JPS63153889A (ja) * 1986-12-17 1988-06-27 日立プラント建設株式会社 プリント基板のパタ−ン形成方法
JP2002176234A (ja) * 2000-12-06 2002-06-21 Ibiden Co Ltd 接続材とその製造方法、および接続構造の製造方法
JP2004128230A (ja) * 2002-10-03 2004-04-22 North:Kk 電子部品実装装置とその製造方法
JP2004221450A (ja) * 2003-01-17 2004-08-05 Toppan Printing Co Ltd プリント配線板およびその製造方法
JP2005026645A (ja) * 2002-10-15 2005-01-27 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP2005032964A (ja) * 2003-07-11 2005-02-03 North:Kk 配線回路基板の製造方法
JP2005216696A (ja) * 2004-01-30 2005-08-11 Ngk Spark Plug Co Ltd 中継基板、中継基板付き基板
JP2006294665A (ja) * 2005-04-06 2006-10-26 Sharp Corp 半導体装置及びその製造方法
JP2006324700A (ja) * 2000-12-12 2006-11-30 Hitachi Chem Co Ltd 基板の接続方法および半導体パッケージの製造方法
JP2007023338A (ja) * 2005-07-15 2007-02-01 Shinko Electric Ind Co Ltd 金属板パターン及び回路基板の形成方法

Family Cites Families (196)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US654228A (en) * 1900-07-24 Valve-gear for engines
US3214827A (en) * 1962-12-10 1965-11-02 Sperry Rand Corp Electrical circuitry fabrication
US3775844A (en) * 1970-06-25 1973-12-04 Bunker Ramo Method of fabricating a multiwafer electrical circuit structure
US3766439A (en) * 1972-01-12 1973-10-16 Gen Electric Electronic module using flexible printed circuit board with heat sink means
US3873889A (en) * 1973-08-08 1975-03-25 Sperry Rand Corp Indicator module and method of manufacturing same
US4225900A (en) * 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
US4567543A (en) * 1983-02-15 1986-01-28 Motorola, Inc. Double-sided flexible electronic circuit module
US4576543A (en) * 1983-11-07 1986-03-18 Kmw Products Limited Knock-down construction for front end loader
US5220488A (en) * 1985-09-04 1993-06-15 Ufe Incorporated Injection molded printed circuits
US4716049A (en) * 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4924353A (en) * 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS6397941A (ja) * 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
KR970003915B1 (ko) * 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US4781601A (en) * 1987-07-06 1988-11-01 Motorola, Inc. Header for an electronic circuit
US4804132A (en) * 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US4991290A (en) * 1988-07-21 1991-02-12 Microelectronics And Computer Technology Flexible electrical interconnect and method of making
JPH02174255A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
CA2034700A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) * 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5345205A (en) * 1990-04-05 1994-09-06 General Electric Company Compact high density interconnected microwave system
DE59104134D1 (de) * 1990-04-09 1995-02-16 Ascom Tech Ag Bit- und rahmensynchronisiereinheit für einen zugriffsknoten einer optischen übertragungseinrichtung.
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5117282A (en) * 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
JPH0513967A (ja) * 1991-07-03 1993-01-22 Mitsubishi Electric Corp 半導体記憶制御装置及びその高密度実装方法
WO1993004375A1 (en) * 1991-08-23 1993-03-04 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
US5397916A (en) 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
US5281852A (en) * 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JP2894071B2 (ja) 1992-03-09 1999-05-24 株式会社日立製作所 半導体装置
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
US5820770A (en) * 1992-07-21 1998-10-13 Seagate Technology, Inc. Thin film magnetic head including vias formed in alumina layer and process for making the same
JP3151219B2 (ja) 1992-07-24 2001-04-03 テツセラ，インコーポレイテッド 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
EP0586888B1 (en) 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
US5324892A (en) * 1992-08-07 1994-06-28 International Business Machines Corporation Method of fabricating an electronic interconnection
JP3105089B2 (ja) 1992-09-11 2000-10-30 株式会社東芝 半導体装置
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5455740A (en) 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
US5811982A (en) * 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
US5398863A (en) 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
US5390844A (en) * 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5454160A (en) 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
US5457879A (en) * 1994-01-04 1995-10-17 Motorola, Inc. Method of shaping inter-substrate plug and receptacles interconnects
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5448511A (en) 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5615824A (en) * 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6177636B1 (en) * 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5491302A (en) 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
JP2570628B2 (ja) 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
US5587342A (en) 1995-04-03 1996-12-24 Motorola, Inc. Method of forming an electrical interconnect
JP2606177B2 (ja) 1995-04-26 1997-04-30 日本電気株式会社 印刷配線板
US5985692A (en) 1995-06-07 1999-11-16 Microunit Systems Engineering, Inc. Process for flip-chip bonding a semiconductor die having gold bump electrodes
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US5777379A (en) 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
JP3549294B2 (ja) 1995-08-23 2004-08-04 新光電気工業株式会社 半導体装置及びその実装構造
US5810609A (en) * 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5674785A (en) 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US5646446A (en) 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5789815A (en) 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages
US5689091A (en) 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
US5762845A (en) 1996-11-19 1998-06-09 Packard Hughes Interconnect Company Method of making circuit with conductive and non-conductive raised features
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JPH1140694A (ja) * 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
US6335571B1 (en) 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
EP1030369B1 (en) * 1997-08-19 2007-12-12 Hitachi, Ltd. Multichip module structure and method for manufacturing the same
CA2213590C (en) * 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US6217972B1 (en) * 1997-10-17 2001-04-17 Tessera, Inc. Enhancements in framed sheet processing
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
US6329594B1 (en) 1998-01-16 2001-12-11 Bae Systems Information And Electronic Systems Integration, Inc. Integrated circuit package
US5956234A (en) 1998-01-20 1999-09-21 Integrated Device Technology, Inc. Method and structure for a surface mountable rigid-flex printed circuit board
US6061245A (en) 1998-01-22 2000-05-09 International Business Machines Corporation Free standing, three dimensional, multi-chip, carrier package with air flow baffle
US6235996B1 (en) 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
US6300679B1 (en) 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6515355B1 (en) * 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6332270B2 (en) * 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
JP3137186B2 (ja) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
US6965166B2 (en) 1999-02-24 2005-11-15 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure
US6980017B1 (en) * 1999-03-10 2005-12-27 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
JP2000277649A (ja) 1999-03-26 2000-10-06 Matsushita Electric Works Ltd 半導体装置及びその製造方法
US6177729B1 (en) * 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
JP3446825B2 (ja) 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
US6258625B1 (en) * 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6782610B1 (en) 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6869750B2 (en) 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6882045B2 (en) 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6534861B1 (en) 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6216941B1 (en) 2000-01-06 2001-04-17 Trw Inc. Method for forming high frequency connections to high temperature superconductor circuits and other fragile materials
JP3865989B2 (ja) 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US20030001286A1 (en) 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
US6469394B1 (en) * 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
JP3752949B2 (ja) 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
WO2001068311A1 (en) 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP2001308095A (ja) 2000-04-19 2001-11-02 Toyo Kohan Co Ltd 半導体装置およびその製造方法
US6592019B2 (en) * 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6578754B1 (en) * 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6522018B1 (en) * 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) * 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
US6560117B2 (en) * 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
JP2002289768A (ja) 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
US6462575B1 (en) * 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
JP3735526B2 (ja) 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP2002124548A (ja) 2000-10-17 2002-04-26 Hitachi Cable Ltd テープキャリア及びそれを用いた半導体装置
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6734539B2 (en) 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US6800169B2 (en) 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
US6388322B1 (en) * 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6648213B1 (en) 2001-03-05 2003-11-18 Saturn Electronics & Engineering, Inc. Manufacturing method for attaching components to a substrate
US20050097727A1 (en) * 2001-03-28 2005-05-12 Tomoo Iijima Multi-layer wiring board, method for producing multi-layer wiring board, polishing machine for multi-layer wiring board, and metal sheet for producing wiring board
JP2002313996A (ja) 2001-04-18 2002-10-25 Toshiba Chem Corp 半導体パッケージ用基板およびその製造方法
US6547124B2 (en) * 2001-06-14 2003-04-15 Bae Systems Information And Electronic Systems Integration Inc. Method for forming a micro column grid array (CGA)
JP2003007768A (ja) 2001-06-25 2003-01-10 Sumitomo Metal Mining Co Ltd 層間接続材、その製造方法及び使用方法
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US6767819B2 (en) * 2001-09-12 2004-07-27 Dow Corning Corporation Apparatus with compliant electrical terminals, and methods for forming same
DE10297316T5 (de) 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP3583396B2 (ja) 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
JP3875077B2 (ja) 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
TWI284973B (en) 2002-04-03 2007-08-01 Advanced Semiconductor Eng Flip-chip joint structure, and fabricating process thereof
US6744142B2 (en) 2002-06-19 2004-06-01 National Central University Flip chip interconnection structure and process of making the same
US6803303B1 (en) 2002-07-11 2004-10-12 Micron Technology, Inc. Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts
US7087458B2 (en) 2002-10-30 2006-08-08 Advanpack Solutions Pte. Ltd. Method for fabricating a flip chip package with pillar bump and no flow underfill
TW200423344A (en) 2002-12-31 2004-11-01 Texas Instruments Inc Composite metal column for mounting semiconductor device
TWI325021B (en) 2003-01-17 2010-05-21 Toppan Printing Co Ltd Metal photoetching product and method of manufacturing the same
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
TWI234252B (en) 2003-05-13 2005-06-11 Siliconware Precision Industries Co Ltd Flash-preventing window ball grid array semiconductor package and chip carrier and method for fabricating the same
JP4389471B2 (ja) 2003-05-19 2009-12-24 パナソニック株式会社 電子回路の接続構造とその接続方法
JP4104490B2 (ja) 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
US6888255B2 (en) 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
US20050124091A1 (en) * 2003-06-09 2005-06-09 Shinko Electric Industries Co., Ltd. Process for making circuit board or lead frame
US7005241B2 (en) * 2003-06-09 2006-02-28 Shinko Electric Industries Co., Ltd. Process for making circuit board or lead frame
JP2005077955A (ja) * 2003-09-02 2005-03-24 Sanyo Electric Co Ltd エッチング方法およびそれを用いた回路装置の製造方法
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
KR100606441B1 (ko) * 2004-04-30 2006-08-01 엘지.필립스 엘시디 주식회사 클리체 제조방법 및 이를 이용한 패턴 형성방법
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
JP5329083B2 (ja) 2004-06-25 2013-10-30 テッセラ，インコーポレイテッド ポストおよびパッドを有する部品
US6956165B1 (en) 2004-06-28 2005-10-18 Altera Corporation Underfill for maximum flip chip package reliability
JP4908750B2 (ja) 2004-11-25 2012-04-04 ローム株式会社 半導体装置
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI273667B (en) 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
TWI286829B (en) 2006-01-17 2007-09-11 Via Tech Inc Chip package
US7964800B2 (en) 2006-05-25 2011-06-21 Fujikura Ltd. Printed wiring board, method for forming the printed wiring board, and board interconnection structure
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
CN101809735B (zh) 2007-08-15 2012-06-20 泰塞拉公司 具有通过镀敷形成的接线柱的互连元件
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
JP2009158593A (ja) 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US20100044860A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US7569935B1 (en) 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly
US8115310B2 (en) 2009-06-11 2012-02-14 Texas Instruments Incorporated Copper pillar bonding for fine pitch flip chip devices
US8580607B2 (en) * 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54148484A (en) * 1978-05-15 1979-11-20 Nec Corp Manufacture of semiconductor wafer test device
JPS63153889A (ja) * 1986-12-17 1988-06-27 日立プラント建設株式会社 プリント基板のパタ−ン形成方法
JP2002176234A (ja) * 2000-12-06 2002-06-21 Ibiden Co Ltd 接続材とその製造方法、および接続構造の製造方法
JP2006324700A (ja) * 2000-12-12 2006-11-30 Hitachi Chem Co Ltd 基板の接続方法および半導体パッケージの製造方法
JP2004128230A (ja) * 2002-10-03 2004-04-22 North:Kk 電子部品実装装置とその製造方法
JP2005026645A (ja) * 2002-10-15 2005-01-27 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP2004221450A (ja) * 2003-01-17 2004-08-05 Toppan Printing Co Ltd プリント配線板およびその製造方法
JP2005032964A (ja) * 2003-07-11 2005-02-03 North:Kk 配線回路基板の製造方法
JP2005216696A (ja) * 2004-01-30 2005-08-11 Ngk Spark Plug Co Ltd 中継基板、中継基板付き基板
JP2006294665A (ja) * 2005-04-06 2006-10-26 Sharp Corp 半導体装置及びその製造方法
JP2007023338A (ja) * 2005-07-15 2007-02-01 Shinko Electric Ind Co Ltd 金属板パターン及び回路基板の形成方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228704A (ja) * 2010-04-19 2011-11-10 General Electric Co <Ge> マクロピンハイブリッド相互接続アレイ及びその製造方法
JP2013534060A (ja) * 2010-07-08 2013-08-29 テッセラ，インコーポレイテッド ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
JP2017022408A (ja) * 2010-07-08 2017-01-26 テッセラ，インコーポレイテッド ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
US9397063B2 (en) 2010-07-27 2016-07-19 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9496236B2 (en) 2010-12-10 2016-11-15 Tessera, Inc. Interconnect structure
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9818713B2 (en) 2015-07-10 2017-11-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10892246B2 (en) 2015-07-10 2021-01-12 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11710718B2 (en) 2015-07-10 2023-07-25 Adeia Semiconductor Technologies Llc Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles

Also Published As

Publication number Publication date
JP5980468B2 (ja) 2016-08-31
CN104681450A (zh) 2015-06-03
CN101658078A (zh) 2010-02-24
WO2008112318A3 (en) 2008-11-13
WO2008112318A2 (en) 2008-09-18
KR20090122274A (ko) 2009-11-26
KR101466252B1 (ko) 2014-11-27
US20140145329A1 (en) 2014-05-29
US8641913B2 (en) 2014-02-04
US20080003402A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
JP5980468B2 (ja) 微細ピッチのマイクロ接点及びその成形方法
KR102198629B1 (ko) 예비 형성된 비아를 갖는 매립 패키징
EP1827067B1 (en) Method of forming a circuit substrate
JP6001524B2 (ja) ピン・インタフェースを有する多層配線エレメント
US9345143B2 (en) Method of fabricating a wiring board
JP2017022408A (ja) ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
JP2009514237A (ja) 金属立方形半導体デバイスおよび方法
US20110100692A1 (en) Circuit Board with Variable Topography Solder Interconnects
US20090051036A1 (en) Semiconductor Package Having Buss-Less Substrate
US20080265411A1 (en) Structure of packaging substrate and method for making the same
CN104576547A (zh) 印刷电路板、其制造方法及其半导体封装
US9324580B2 (en) Process for fabricating a circuit substrate
US8384205B2 (en) Electronic device package and method of manufacture
US20090175022A1 (en) Multi-layer package structure and fabrication method thereof
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
KR20180012171A (ko) 반도체 장치 및 이의 제조 방법
KR102535353B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
TWI222734B (en) High density module card, substrate and fabrication for the same
EP2120262A1 (en) Structure of packaging substrate and method for making the same
KR100403359B1 (ko) 반도체패키지의제조방법
JP2008016719A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130530

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130606

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130628

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140107

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150311

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160307

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160727

R150 Certificate of patent or registration of utility model

Ref document number: 5980468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250