JP2894071B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2894071B2 JP2894071B2 JP4050372A JP5037292A JP2894071B2 JP 2894071 B2 JP2894071 B2 JP 2894071B2 JP 4050372 A JP4050372 A JP 4050372A JP 5037292 A JP5037292 A JP 5037292A JP 2894071 B2 JP2894071 B2 JP 2894071B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor device
- chip
- flexible substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1094—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Description
され、しかも小型化が要求される電子機器に於いて実装
の高密度化とそれにともなう高機能化を図ることに用い
られる。
続し、それを枠上の電極を介して接続積層した半導体装
置が特開平1−16149号に記載されている。この形
状ではLSIのみの積層による高密度化実装は可能とな
ったが、構成された回路の機能改善に必要なチップ部品
等を含めた機能部品としての高密度化実装までは考慮さ
れていない。そのため、それら機能改善用部品の積層型
半導体装置の周辺への後付けによる実装は従来通りに行
わざるを得ず、機能回路ユニット全体としての高密度化
に対しては必ずしも十分とは言え無い点があった。
の進むパソコン、ワークステーションといった製品に搭
載される部品に対し小型・高機能化、実装時の高密度化
が要求されるようになってきた。この様な機器に用いら
れるLSIを実装する際、薄いことを特徴とする。テー
プキャリア型半導体が多く用いられるようになってきて
いる。
善、及びその電源ノイズを防止する為のコンデンサ等の
チップ部品は半導体装置の周辺に実装される。このため
半導体装置及び部品の形態をできるだけ小型化したとし
ても、チップ部品による装置周辺の配線領域の為、一半
導体装置に対しての実装面積の増大が無視できない状態
となる。
における、周囲の配線の簡略化と入出力端子数の減少
化、および端子の位置設定の自由度を増すことにある。
能・高密度のモジュール化を行い、実装面積の縮小と高
機能化を可能とした構造を提供することにある。
成するために、フレキシブル基板などの薄型の基板を新
たに接続するか、枠部分の多層板化により配線と電極を
形成し、コンデンサ等のチップ部品を枠またはフレキシ
ブル基板上に搭載した半導体装置である
プがDRAM(Dynamic RandomAccess Memoryの省略)の
場合には2個のメモリーチップに対し1個程度の割合で
0.1〜1μF程度の容量を持ったコンデンサを電源ノイズ
対策と高速動作時の高周波特性の改善を目的として使用
する。
囲の基板上に実装された場合は、部品以外の部分での実
装面積の拡大を招いてしまう。しかし本発明の構造を用
いれば、(半導体+枠)もしくはフレキシブル基板配線
へのチップ部品の内蔵により搭載基板上配線の簡略化
と、実装構造全体の三次元的な配置により、実装面積を
大幅に縮小できる。
電気的に接続して構成する基本構成では、その薄い外形
を活かして複数積層し、高機能化と高密度化をはかるこ
とが考えられる。この場合でも、部品に組み込まれる半
導体チップ数に応じた、必要数のコンデンサ等のチップ
部品3を後付けで実装していたことには変わりが無かっ
た。積層構造としないSOJ(Small Outlined J-Leade
d Packageの省略)パッケージのような場合には、部品と
基板間の空間を利用して、部品直下の隙間にチップ型部
品を搭載することが可能であった、しかし薄いことを特
徴とするテープキャリア型半導体を用いた部品では、一
般的に部品搭載時の回路基板全体での厚さを減らす目的
で基板上に隙間を設けず実装する必要があった。チップ
部品は半導体装置の真下の基板に凹みを設けて搭載する
等の特殊な方法を用いることも可能だが、コストの増加
を招く。
改善用のチップ部品3の半導体装置への内蔵を行えるた
め、テープキャリア型半導体1と枠2以外での余分な実装
面積の増大を抑えられる。合わせて配線の内蔵により、
搭載基板上の配線簡略化と、一半導体装置あたりの入出
力端子数の減少させることが可能となる。
とそれを補強するガラスエポキシで作られた枠2を用い
る本発明の基本構成を図1に示す。テープキャリアと半
導体チップの接続は従来から用いられているTAB(Ta
pe Automated Bondingの略称)技術を用いる。TABに
より接続された半導体チップとキャリアテープの電極部
分及びその周辺にはポッティングまたはモールディング
によって電極部分の保護を目的としたレジンを塗布し接
続部分の保護を行う。このテープキャリア型半導体装置
1と枠2の干渉を避ける為、デバイスホール18を設けた枠
2に、テープキャリア型半導体装置1を電気的に接続す
る。
は、枠上にエッチングまたは無電解Cuめっきで形成さ
れた電極に、はんだめっきを施し、テープキャリア型半
導体上のはんだめっきを施されたリード電極4を位置合
わせしたの後、リフローを施す方法を用いる。
てきたテープキャリア型半導体装置と枠の電気的接合に
用いられる電極と基板搭載時のフットパターン、両者を
つなぐスルーホールが両面に形成された枠を用いる代わ
りに、図2に示すような上下表面と内部に2層の配線層
をもつ4層の多層配線枠を用い、枠内に配線及び電極を
形成する。この方法では枠内の配線経路を拡大できるた
め、電極をある程度任意な位置へ移動できる。多層板を
用いる際の各層の電気的導通をとるスルーホールを図3
(a)に示すように、ランドレススルーホール8を使って、
スルーホールを微細化し、枠の外形寸法の小型化とキャ
リアテープ電極の狭ピッチ化へ対応を図ることも出来
る。図3(b)は、ランド付きのスル−ホ−ル9の場合を示
す。
対し、融点250℃のPb/Sn系はんだにより予め接
続を行う。これはテープキャリア型半導体1と枠2のはん
だリフロー接続時の温度210℃に十分耐える階層接続
を行うためである。
た電極19周辺には図3のような成形加工を施し、チップ
部品が枠から張り出し外形が大型化することを抑える。
チップ部品搭載用電極19はテープキャリア型半導体1と
枠2に関する電極と干渉しない位置にとった。
とするコンデンサの効果を向上させるには、出来るだけ
対象とする半導体部品の近くに短い配線距離で接続し、
配線のインピーダンスを低下させる必要があるが、枠上
の配線を介して搭載することでこの点が改善される。
面のレジン厚さと半導体チップの厚さに支配される。し
かし半導体チップの厚さは研磨により0.2〜0.3mm程度
に薄くできるため、装置全体の厚さは高さが3mm程度
であるSOP等レジンモールド型パッケージより薄く出
来る。
チップが搭載される場合には、部品からの放熱と耐熱性
を考慮して熱伝導率の高い窒化珪素、アルミナ等のセラ
ミックスを用い、この部分を図4のように放熱フィンの
一部、もしくは基板への熱伝導経路として用いる。更に
枠表面の配線を一部広くしておき、これを放熱用のパタ
ーン10として用いることもできる。
半導体1と枠2とを基本構成単位とし、さらにフレキシブ
ル基板11を用いる構造例を図5に示した。この方法では
テープキャリア型半導体搭載位置のデバイスホール18、
枠2上のスルーホール等による、配線に対する寸法上の
制約がなくなるため、配線幅の拡大もしくは配線規模の
増大が可能となる。さらに配線幅、厚さの増加による電
気的特性の向上を図れる。このとき枠2には図6の様に
キャリアテープ型半導体1との接続に用いる電極6の他
に、フレキシブル基板との電気的接続に使用する電極7
を設けておく。ただし、図6では、キャリアテープ型半
導体1として、4方向の側面からリ−ド電極4を伸ばすタ
イプのキャリアテープ型半導体を使っている。キャリア
テープ型半導体1と枠2との接続を行う際、一括して枠の
表面に対し位置決め接続を行う方法と、図7に示すよう
にフレキシブル基板11に枠2部分を熱硬化性樹脂等によ
り装着し、フレキシブル基板から枠を貫通して設けた銅
めっきスルーホールにより、キャリアテープ型半導体装
置とフレキシブル基板間の電気的導通を確保する方法を
用いた。
構造例では、枠2上には枠の上下表面のテープキャリア
型半導体用の電極と基板搭載時の電極を結ぶスルーホー
ルを設ける加工を施すだけで済むため、枠の配線の簡略
化による低コスト化と、テープキャリア型半導体用電極
の多ピン化への対応を図ることができる。
か、枠とフレキシブル基板を一体化した部分に設ける構
造のいずれかが利用できる。
図5の様に基板搭載時の電極を確保する枠上の電極か、
または図8の様に配線引き回し用のフレキシブル基板11
上の電極に搭載するかの両方が可能である。本実施例
は、このうちフレキシブル基板上にチップ部品を搭載す
ることを対象に記述を行った。何れにせよチップ部品に
よる寸法の拡大と隣合う部品との干渉を防止するためチ
ップ部品3の形態に合わせた凹み加工を施す。
ミックスを使用れば、消費電力の大きな発熱量の大きい
部品を搭載する際の放熱経路の確保と放熱フィンとして
利用できる。
端面に直接配線とは無関係な銅箔による放熱パターン16
を設け放熱フィンとして利用することも考えられる。
れるキャリアテープ型半導体装置1と枠2、フレキシブル
基板11更には枠2上に接続されるチップ部品3を基本構成
とする半導体装置を図10のように積層することで更に
る高密度化と高機能化をはかることが出来る。この場合
には、LSIとしてDRAMを搭載すると、メモリチッ
プ2枚あたり1個程度のコンデンサを電源ノイズ低減と
高速動作時の特性向上の為に用いることとなる。各チッ
プに対しての電源とコンデンサを結ぶ電源回路に必要な
配線、及び何層目のチップが動作するかを決定するチッ
プセレクト回路も半導体装置内へ配線が可能なので、半
導体装置を搭載する基板上、特に半導体装置周辺の配線
電極の簡素化が図れる。
板11を用いるならば、スルーホールとフットプリントと
の干渉により生じていた電極数の制限とその配置上の制
約を電極位置の変更により解決することが出来る。部品
内にチップ部品3を三次元的に搭載することになるの
で、チップ部品に対する実装面積は部品搭載基板に対し
て特に必要としない。積層するチップ数が増加し、付属
部品数が増加する場合でも実装面積の縮小と高密度な部
品の搭載が可能となる。
のテープキャリア型半導体1、枠2、チップ部品3を基本
要素とし、それらを電気的に接続して回路を構成したも
のを積層し構成する半導体装置において搭載するLSI
をメモリとして、装置一つあたりのメモリ容量を実装面
積を変えずに増大させたメモリとする応用例を示す。外
観は図10に示すものと同様である。部品内のメモリL
SIが高速度動作を行うと電源及びグランド層に装置内
の配線インピーダンスによるノイズを生じるので、0.
1〜1μFの容量を持つチップコンデンサによってそれ
を防止する。本発明の構造を用いて、装置内のメモリL
SIの数に応じた数のチップ部品を内蔵する。チップの
動作を選択するチップセレクト回路もフレキシブル基板
11に内蔵する。
3を内蔵しない特開平1−16149号に示された構造
では、最大0.5Wの消費電力を持つ4MDRAMでは、
表面に35μmの銅箔を用いた放熱用パターンを設ける
ことで、基板部分の熱伝導率の改善と大気中への放熱を
有効に行なうと、4層程度(一半導体装置あたり2W)
までの積層と同時動作が可能であった。これ以上の発熱
量を持つLSIを積層するときは基板にセラミックス等
熱伝導率の高い材料を用い、基板を放熱フィンとして積
極的に用いることが必要になる。また枠2の材料も熱伝
導率の高いものを用い(部品−基板)間での熱抵抗を下
げる。
サ、もしくはアドレスデコーダといったロジックLSI
を混在した状態で積層し一装置で現状のオンボードタイ
プのメモリジュールと同等の機能を持ち、SOJタイプ
の部品と同程度の外形寸法の半導体装置を作ることが可
能になる。
4bitDRAMを用い、枠2上に特性改善用の0.1〜1μ
Fのセラミックコンデンサ3を搭載した状態で4層積層
して一部品を構成し、それをさらにIEEE規格の72
ピンSIMM用の基板17に8個搭載して、16Mbyteの
メモリモジュールを作る。3個の部品を搭載した場合の
形状を図11に示す。このとき従来のTSOPならば搭
載ピッチにもよるが最大9個程度のLSIしか搭載する
ことができない、しかし本発明の構造では、TSOPと
同程度の実装面積が確保できるのであれば、その4倍の
LSIが搭載可能となる。テープキャリア型パッケージ
に搭載するLSIの何層かをアドレスデコーダとし、特
性改善部品も枠2上に搭載して積層する。基板17の上下
表面に部品を搭載することで、部品搭載ピッチを出来る
だけ粗くとることができ、部品と部品の間の空きエリア
を設けられるから、材料の変更により熱伝導率を増加さ
せた基板であれば、部品から大気への放熱効率を向上で
きるので、消費電力の大きなLSIが搭載された場合に
対応できる。
を目的として内部の銅箔含有率を増加させた基板を用い
ることも可能となる。
個の部品が実装される場合には高周波特性を向上させる
コンデンサ等を新ためて後付けするが不必要となり、小
さな実装面積での高密度の部品実装が可能となるので、
パソコン、ワークステーションといった製品に使う半導
体装置に有効であり、製品全体の小型化および高機能化
を図ることが可能となる。
部品搭載部分の拡大図。
斜視図。
発明の実施例を示す半導体装置の構成図。
体の接続部分の拡大図。
接合した場合の構成図。
合の斜視図。
合の構成図。
層したマルチチップ半導体装置の斜視図。
装置の斜視図。
部品、4・・・リード、5・・・チップ部品搭載用電極、6・・
・テープキャリア型半導体搭載用電極、7・・・枠内部の配
線、8・・・ランドレススルーホール、9・・・従来のスルー
ホール、10・・・枠上の放熱パターン、11・・・フレキシブル
基板、12・・・部品内での配線、13・・・基板搭載用電極、14
・・・フレキシブル基板との接続を行う電極、15・・・熱硬化
性樹脂、16・・・フレキシブル基板上の放熱パターン、17・
・・72ピンSIMM用基板、18・・・デバイスホ-ル、19・・
・チップ部品の搭載用電極。
Claims (7)
- 【請求項1】額縁状の枠と、該枠に囲まれた孔または凹
みに収納したテープキャリア型半導体とを電気的に接続
した半導体装置において、該枠に搭載したチップ部品を
有することを特徴とする半導体装置。 - 【請求項2】請求項1記載の半導体装置において、該枠
に多層配線板を用いたことを特徴とする半導体装置。 - 【請求項3】請求項1記載の半導体装置において、単層
もしくは多層のフレキシブル基板を該枠に接続し、該枠
にチップ部品を搭載し回路を構成したことを特徴とする
半導体装置。 - 【請求項4】請求項1記載の半導体装置において、単層
もしくは多層のフレキシブル基板を該枠に接続し、該フ
レキシブル基板上にチップ部品を搭載し回路を構成した
ことを特徴とする半導体装置。 - 【請求項5】請求項3または4のに記載された半導体装
置において、該フレキシブル基板上の電極部分と該テ−
プキャリア型半導体とが電気的に接続してあることを特
徴とする半導体装置。 - 【請求項6】請求項1に記載の半導体装置を電気的に接
続積層したマルチチップ半導体装置において、半導体チ
ップとして少なくともメモリLSIを有することを特徴
とするマルチチップ半導体装置。 - 【請求項7】請求項6に記載のマルチチップ半導体装置
を1個又は複数個電子回路基板上に搭載したことを特徴
とする電子回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4050372A JP2894071B2 (ja) | 1992-03-09 | 1992-03-09 | 半導体装置 |
US08/027,478 US5440171A (en) | 1992-03-09 | 1993-03-08 | Semiconductor device with reinforcement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4050372A JP2894071B2 (ja) | 1992-03-09 | 1992-03-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05251630A JPH05251630A (ja) | 1993-09-28 |
JP2894071B2 true JP2894071B2 (ja) | 1999-05-24 |
Family
ID=12857061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4050372A Expired - Lifetime JP2894071B2 (ja) | 1992-03-09 | 1992-03-09 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5440171A (ja) |
JP (1) | JP2894071B2 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5600175A (en) * | 1994-07-27 | 1997-02-04 | Texas Instruments Incorporated | Apparatus and method for flat circuit assembly |
JP2716012B2 (ja) * | 1995-08-10 | 1998-02-18 | 日本電気株式会社 | 半導体パッケージ及びその実装方法 |
US5861666A (en) * | 1995-08-30 | 1999-01-19 | Tessera, Inc. | Stacked chip assembly |
US5798564A (en) * | 1995-12-21 | 1998-08-25 | Texas Instruments Incorporated | Multiple chip module apparatus having dual sided substrate |
US6169329B1 (en) * | 1996-04-02 | 2001-01-02 | Micron Technology, Inc. | Semiconductor devices having interconnections using standardized bonding locations and methods of designing |
US7149095B2 (en) * | 1996-12-13 | 2006-12-12 | Tessera, Inc. | Stacked microelectronic assemblies |
US6121676A (en) * | 1996-12-13 | 2000-09-19 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
US6225688B1 (en) | 1997-12-11 | 2001-05-01 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
US6180881B1 (en) * | 1998-05-05 | 2001-01-30 | Harlan Ruben Isaak | Chip stack and method of making same |
US6414391B1 (en) * | 1998-06-30 | 2002-07-02 | Micron Technology, Inc. | Module assembly for stacked BGA packages with a common bus bar in the assembly |
US6617671B1 (en) * | 1999-06-10 | 2003-09-09 | Micron Technology, Inc. | High density stackable and flexible substrate-based semiconductor device modules |
JP2002009236A (ja) * | 2000-06-21 | 2002-01-11 | Shinko Electric Ind Co Ltd | 多層半導体装置及びその製造方法 |
JP4177571B2 (ja) * | 2001-09-20 | 2008-11-05 | 三菱電機株式会社 | 半導体装置 |
US7242082B2 (en) | 2002-02-07 | 2007-07-10 | Irvine Sensors Corp. | Stackable layer containing ball grid array package |
US6952047B2 (en) * | 2002-07-01 | 2005-10-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
US6965160B2 (en) * | 2002-08-15 | 2005-11-15 | Micron Technology, Inc. | Semiconductor dice packages employing at least one redistribution layer |
WO2004029858A1 (en) * | 2002-09-25 | 2004-04-08 | Koninklijke Philips Electronics N.V. | Connector for chip-card |
US8641913B2 (en) | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
US7709968B2 (en) * | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
US7419852B2 (en) * | 2004-08-27 | 2008-09-02 | Micron Technology, Inc. | Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies |
US7714426B1 (en) * | 2007-07-07 | 2010-05-11 | Keith Gann | Ball grid array package format layers and structure |
WO2009045371A2 (en) | 2007-09-28 | 2009-04-09 | Tessera, Inc. | Flip chip interconnection with double post |
US8330272B2 (en) | 2010-07-08 | 2012-12-11 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
CN106030781B (zh) * | 2013-12-19 | 2019-06-14 | 英特尔公司 | 柔软包裹的集成电路管芯 |
US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
TW202414634A (zh) | 2016-10-27 | 2024-04-01 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4038488A (en) * | 1975-05-12 | 1977-07-26 | Cambridge Memories, Inc. | Multilayer ceramic multi-chip, dual in-line packaging assembly |
US5028986A (en) * | 1987-12-28 | 1991-07-02 | Hitachi, Ltd. | Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices |
JPH03102862A (ja) * | 1989-09-18 | 1991-04-30 | Fujitsu Ltd | 半導体装置 |
-
1992
- 1992-03-09 JP JP4050372A patent/JP2894071B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-08 US US08/027,478 patent/US5440171A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5440171A (en) | 1995-08-08 |
JPH05251630A (ja) | 1993-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2894071B2 (ja) | 半導体装置 | |
KR0134648B1 (ko) | 노이즈가 적은 적층 멀티칩 패키지 | |
JP3110922B2 (ja) | マルチチップ・モジュール | |
JP2910670B2 (ja) | 半導体実装構造 | |
US5744862A (en) | Reduced thickness semiconductor device with IC packages mounted in openings on substrate | |
US5834832A (en) | Packing structure of semiconductor packages | |
US6043559A (en) | Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses | |
US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
JPS6249989B2 (ja) | ||
KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JPH0234184B2 (ja) | ||
KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JP2001035960A (ja) | 半導体装置および製造方法 | |
JPS6352432A (ja) | 半導体装置 | |
JP3413147B2 (ja) | 多重回線グリッド・アレイ・パッケージ | |
JPH0529537A (ja) | 半導体モジユール構造 | |
JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
JPH11260999A (ja) | ノイズを低減した積層半導体装置モジュール | |
JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
JP2780424B2 (ja) | 混成集積回路 | |
US6137174A (en) | Hybrid ASIC/memory module package | |
KR20010073345A (ko) | 적층 패키지 | |
JPH0129802Y2 (ja) | ||
JPS6219072B2 (ja) | ||
JPS6079763A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 14 |