JP3865989B2 - 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 - Google Patents
多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 Download PDFInfo
- Publication number
- JP3865989B2 JP3865989B2 JP2000004873A JP2000004873A JP3865989B2 JP 3865989 B2 JP3865989 B2 JP 3865989B2 JP 2000004873 A JP2000004873 A JP 2000004873A JP 2000004873 A JP2000004873 A JP 2000004873A JP 3865989 B2 JP3865989 B2 JP 3865989B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- wiring board
- forming
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置に関する。より詳細には、半導体素子とそれを搭載する多層配線基板や配線基板との間に生じる応力を低減するのに有用な技術に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化に伴い、電子機器に搭載される半導体装置の小型化が進んでいる。そして、この小型化された半導体装置の一つにＣＳＰ（Ｃｈｉｐ−Ｓｉｚｅ−Ｐａｃｋａｇｅ）がある。ＣＳＰ（以下では単に半導体パッケージと称す）とは、ＬＳＩ等の半導体素子が、はんだバンプやピンを介して表面に直接搭載された多層配線基板のことを指すものである。
【０００３】
図１６（ａ）は、このような従来例に係る半導体パッケージについて示す断面図である。図１６（ａ）において、１０１は多層配線基板であり、１０５はそれに搭載される半導体素子である。同図に示されるように、半導体素子１０５に設けられた電極１０７には、導電性を有する金属から成る柱１０６が設けられ、更にこの柱１０６の先端部にははんだバンプ１０４が設けられている。なお、１０３は、半導体素子１０５に水分が浸入するのを防ぐための樹脂層である。
【０００４】
また、１０２は、多層配線基板１０１の最上層に形成された端子パッドである。そして、上記した半導体素子１０５は、はんだバンプ１０４が端子パッド１０２と圧接するように多層配線基板１０１に載せられ、その後はんだバンプ１０４をリフローする。これにより、半導体素子１０５が多層配線基板１０１に機械的かつ電気的に接続される。図１６（ｂ）は、このようにして搭載した後の多層配線基板１０１、及び半導体素子１０５の断面図である。
【０００５】
ところで、上記した多層配線基板１０１と半導体素子１０５は、一般にその熱膨張率が異なる。そのため、はんだバンプ１０４をリフローした後、温度の低下に伴う収縮量が多層配線基板１０１と半導体素子１０５とで異なる。図１６（ｂ）に示す２つの矢印は、それぞれ多層配線基板１０１と半導体素子１０５における熱収縮による変位量とその方向を示すものである。
【０００６】
そして、上記した柱１０６は、多層配線基板１０１と半導体素子１０５との熱収縮量の差に起因してそれらの間に作用する応力を緩和するためのものである。これについて、図１７を参照しながら説明する。
図１７（ａ）は、半導体素子１０５を多層配線基板１０１に搭載した直後、すなわち、はんだバンプ１０４をリフローした直後の柱１０６の断面図である。このときは、全体がまだ高い温度にあり、上記したような熱収縮は起こっていない。
【０００７】
図１７（ｂ）は、はんだバンプ１０４をリフローしてからある程度の時間が経過したときの柱１０６の断面図である。同図に示されるように、多層配線基板１０１と半導体素子１０５との熱収縮量の差に起因する応力により柱１０６が変形している。
このように柱１０６が変形することにより、はんだバンプ１０４に作用する応力が緩和される。そのため、上記した応力によりはんだバンプ１０４と多層配線基板１０１に設けられた端子パッド１０２とが剥離するのを防ぐことができ、また、応力が半導体素子１０５に作用して該半導体素子１０５にひびが入るのを防ぐことができる。
【０００８】
【発明が解決しようとする課題】
ところで、上記した柱１０６は、半導体素子１０５を製造する前工程が終了した後、後工程において該半導体素子１０５に形成されるものである。
しかしながら、このように後工程で柱１０６を形成すると、該柱１０６を形成する工程の分だけ後工程の長さが長くなってしまう。そのため、前工程で完成した半導体素子１０５が、この長い後工程において不良を発生する頻度が高くなり、高価な半導体素子の歩留まりを下げてしまう。
【０００９】
本発明は係る従来例の問題点に鑑みて創作されたものであり、搭載する半導体素子との熱膨張率の差に起因して生じる応力を、半導体素子側ではなく基板側で緩和することができるような多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記した課題は、第１の発明である、搭載される半導体素子に備えられた複数の外部接続端子の位置に対応して複数の端子パッドが形成された最上層の配線層と、前記端子パッド上に形成された金属柱と、前記金属柱の側部を覆って形成された樹脂皮膜と、前記樹脂皮膜の外周面との間に隙間が生じるように前記最上層の配線層上に形成された絶縁層とを備えたことを特徴とする多層配線基板によって解決する。
【００１１】
または、第２の発明である、前記金属柱の高さは、前記絶縁層の厚さよりも低いことを特徴とする第１の発明に記載の多層配線基板によって解決する。
または、第３の発明である、複数の貫通孔を備えた絶縁基材と、前記貫通孔の内部を満たす金属めっき膜と、前記金属めっき膜と接続されるように前記貫通孔の一方の開口部周縁に、搭載される半導体素子に備えられた複数の外部接続端子の位置に対応して形成された端子パッドと、前記端子パッド上に形成された金属柱と、前記金属柱と前記端子パッドのそれぞれの側部を覆って形成された樹脂皮膜と、前記絶縁基材の前記一方の開口部がある側の表面に、前記樹脂皮膜の外周面との間に隙間が生じるように形成された絶縁層とを備えたことを特徴とする配線基板によって解決する。
【００１２】
または、第４の発明である、最上層の配線層に複数の端子パッドを形成する工程と、前記端子パッドが形成された最上層の配線層の上に絶縁層を形成する工程と、前記絶縁層の前記端子パッドに対応する位置に開口部を形成する工程と、前記開口部内に金属粒子を充填する工程と、前記金属粒子が溶融する温度で前記開口部内に充填された金属粒子を溶融して、前記開口部内に金属柱を形成する工程と、前記金属柱の側部と接する周囲部分の前記絶縁層を残すように前記周囲部分近傍の絶縁層を除去して、前記金属柱の周囲部分近傍に隙間を形成する工程とを含むことを特徴とする多層配線基板の製造方法によって解決する。
【００１３】
または、第５の発明である、前記開口部内に金属粒子を充填する工程は、該金属粒子を前記開口部の中途部まで充填することを特徴とする第４の発明に記載の多層配線基板の製造方法によって解決する。
または、第６の発明である、最上層の配線層に複数の端子パッドを形成する工程と、前記端子パッドが形成された最上層の配線層の上に絶縁層を形成する工程と、前記絶縁層の前記端子パッドに対応する位置に開口部を形成する工程と、前記開口部内及び前記絶縁層上に導体層を形成する工程と、前記導体層を給電層にして電解めっきを行い、前記開口部内を埋める金属めっき膜を前記導体層上に形成する工程と、エッチング又は研磨により、前記開口部内以外に形成された前記導体層と前記金属めっき膜とを除去して、開口部内に前記導体層と前記金属めっき膜とから成る金属柱を形成する工程と、前記金属柱の側部と接する周囲部分の前記絶縁層を残すように前記周囲部分近傍の絶縁層を除去して、前記金属柱の周囲部分近傍に隙間を形成する工程とを含むことを特徴とする多層配線基板の製造方法によって解決する。
【００１４】
または、第７の発明である、最上層の配線層に複数の端子パッドを形成する工程と、前記端子パッド上に導体層を形成する工程と、前記導体層上にめっきレジストを形成する工程と、前記めっきレジストの前記端子パッドに対応する位置に開口部を形成し、該開口部の底部に前記端子パッド上に形成された前記導体層を露出させる工程と、前記導体層を給電層にして電解めっきを行い、前記開口部の底部に露出する導体層上に金属めっき膜を形成して、該開口部内に金属めっき膜から成る金属柱を形成する工程と、前記めっきレジストを除去して、前記金属柱が形成されていない部分の前記導体層の表面を露出させる工程と、前記表面が露出した導体層をエッチングして除去する工程と、前記金属柱の上面が覆われないように全体に絶縁層を形成する工程と、前記金属柱の側部と接する周囲部分の前記絶縁層を残すように前記周囲部分近傍の絶縁層を除去して、前記金属柱の周囲部分近傍に隙間を形成する工程とを含むことを特徴とする多層配線基板の製造方法によって解決する。
【００１５】
または、第８の発明である、前記導体層は銅を含む金属から成り、前記金属柱は、はんだから成ると共に、前記導体層をエッチングして除去する工程は、銅のエッチングレートがはんだのエッチングレートよりも高いエッチング液を用いて行うことを特徴とする第７の発明に記載の多層配線基板の製造方法によって解決する。
【００１６】
または、第９の発明である、複数の貫通孔及び一方の表面に形成された端子パッド用導体層を備えた絶縁基材を形成する工程と、前記端子パッド用導体層上にめっきレジストを形成する工程と、前記貫通孔に対応する位置に前記めっきレジストの開口部を形成して、該開口部の底部に前記貫通孔に対応する部分の前記端子パッド用導体層の表面を露出させる工程と、前記端子パッド用導体層を給電層にして電解めっきを行い、前記貫通孔及び前記開口部のそれぞれの内部を金属めっき膜で満たして、該開口部内に該金属めっき膜から成る金属柱を形成する工程と、前記めっきレジストを除去して、前記金属柱が形成されていない部分の前記端子パッド用導体層の表面を露出させる工程と、前記表面が露出した前記端子パッド用導体層をエッチングにより除去して前記絶縁基材の表面を露出させると共に、前記金属柱が形成されている部分に端子パッドを形成する工程と、前記金属柱の上面が覆われないように前記表面が露出した絶縁基材上に絶縁層を形成する工程と、前記金属柱の側部と接する周囲部分の前記絶縁層を残すように前記周囲部分近傍の前記絶縁層を除去して、前記金属柱の周囲部分近傍に隙間を形成する工程とを含むことを特徴とする配線基板の製造方法によって解決する。
【００１７】
または、第１０の発明である、前記端子パッド用導体層は、銅を含む金属から成り、前記金属柱は、はんだから成ると共に、前記端子パッド用導体層をエッチングにより除去して端子パッドを形成する工程は、銅のエッチングレートがはんだのエッチングレートよりも高いエッチング液を用いて行うことを特徴とする第９の発明に記載の配線基板の製造方法によって解決する。
【００１８】
または、第１１の発明である、第１の発明又は第２の発明に記載の多層配線基板、又は第３の発明に記載の配線基板、又は第４の発明から第８の発明のいずれか一に記載の多層配線基板の製造方法により製造された多層配線基板、又は第９の発明又は第１０の発明に記載の配線基板の製造方法により製造された配線基板に、半導体素子が搭載されたことを特徴とする半導体装置によって解決する。
【００１９】
次に、本発明の作用について説明する。
本発明に係る多層配線基板によれば、図２に例示するように、複数の端子パッド２０３ｂが形成された最上層の配線層２０３ａと、この端子パッド２０３ｂ条に形成された金属柱２０８とを備え、該金属柱２０８の側部は樹脂皮膜２０６で覆われている。そして、最上層の配線層２０３ａ上には、樹脂皮膜２０６の外周面との間に隙間が生じるように絶縁層２１０が形成されている。
【００２０】
ここで、上記した金属柱２０８は、搭載される半導体素子２０５に備えられた複数のはんだバンプ２０７（外部接続端子）の各々に対応するように形成されている。そして、金属柱２０８は、それが対応するはんだバンプ２０７と電気的に接続されるものである。
上のようにして成る多層配線基板２１１によると、該多層配線基板２１１とそれに搭載される半導体素子２０５との間に生じる応力を、金属柱２０８により緩和することができる。すなわち、図３（ｂ）に例示するように、多層配線基板２１１とそれに搭載される半導体素子２０５との間の熱膨張率の差に起因してそれらの間に生じる応力は、金属柱２０８が変形することにより緩和される。
【００２１】
また、金属柱２０８の側部を樹脂皮膜２０６で覆うことにより、はんだバンプ２０７をリフローした際に、溶融したはんだが樹脂皮膜２０６の外周面を伝って流れ落ちるのを防ぐことができる。すなわち、図４に例示するように、はんだと樹脂層２０６の上面２０６ａとの親和性が、はんだと金属柱２０８の上面２０８ａとの親和性と異なるため、溶融したはんだは金属柱２０８の上面２０８ａに留まり、樹脂層２０６の上面２０６ａにまで広がることは無い。
【００２２】
なお、金属柱２０８の高さは、絶縁層２１０の厚さよりも低くしても良い。このようにすると、金属柱２０８の高さが絶縁層２１０の厚さより低くない場合に比べ、半導体素子２０５を多層配線基板２１１に搭載する際の該半導体素子２０５と該多層配線基板２１１との位置合わせ精度を緩和することができる。
すなわち、図５（ｂ）に例示するように、はんだバンプ２０７の中心と金属柱２０８の中心とが一致していない場合でも、半導体素子２０５を降ろしていくにつれてはんだバンプ２０７が絶縁層２１０の周縁部２１０ｂに摺接するようになり、全体が図中の実線矢印の方向へ自然とガイドされる。そして、金属柱２０８の上面２０８ａにはんだバンプ２０７がガイドされ、該金属柱の上面２０８ａとはんだバンプ２０７とが接するようになる。
【００２３】
そのため、半導体素子２０５を多層配線基板２１１に搭載する際に、はんだバンプ２０７の中心と金属柱２０８の中心とを正確に合わせる必要が無い。
更に、上記した金属柱２０８は、従来のように半導体素子側に形成されたものではなく、多層配線基板側に形成されたものである。そのため、半導体素子に金属柱２０８を形成する工程が不要となるので該半導体素子の後工程を短縮でき、後工程において半導体素子に不良が発生する頻度を従来に比べて少なくすることができる。
【００２４】
また、図１３に例示されるような本発明に係る配線基板２２７も、上記した本発明に係る多層配線基板２１１と同様の作用を奏することができる。
この配線基板２２７は、複数のビアホール２１７ａ（貫通孔）と、このビアホール２１７ａの内部を満たす金属膜２１８とを有している。そして、ビアホール２１７ａの一開口端２１７ｂには、金属膜２１８と接するように端子パッド２１９が形成され、更に該端子パッド２１９上には金属柱２２０が形成されている。なお、金属柱２２０の側部は樹脂皮膜２２１で覆われ、一開口端２１７ｂがある側の絶縁基材２１７の一表面には絶縁層２２２が形成されている。
【００２５】
ここで、樹脂皮膜２２１の外周面と絶縁層２２２との間には隙間が形成されている。そして、金属柱２２０は、搭載される半導体素子２０５に備えられた複数のはんだバンプ２０７（外部接続端子）の各々に対応するように形成されている。そして、金属柱２２０は、それが対応するはんだバンプ２０７と電気的に接続されるものである。
【００２６】
このようにして成る配線基板２２７に備えられた金属柱２２０、樹脂皮膜２２１、及び絶縁層２２２の各々は、先に説明した多層配線基板２１１が備える金属柱２０８、樹脂皮膜２０６、及び絶縁層２１０の各々と同様の機能を有するものである。そして、金属柱２２０、樹脂皮膜２２１、及び絶縁層２２２の各々により奏される効果は、先に説明した金属柱２０８、樹脂皮膜２０６、及び絶縁層２１０の各々により奏される効果と同様である。
【００２７】
【発明の実施の形態】
（１）本発明の第１の実施の形態に係る多層配線基板についての説明
次に、本実施形態に係る多層配線基板について、図１〜図５を参照しながら説明する。
図１は、本実施形態に係る多層配線基板について示す断面図である。
【００２８】
図１において、２０１はセラミック基板やガラス・エポキシ基板等のコア基板であり、その両面には配線層２０３が形成されている。そして、この配線層２０３は、コア基板２０１の両面に形成された銅めっき膜や銅箔をパターニングして成るものである。なお、２０１ａは、コア基板２０１を貫通するようにして形成されたスルーホールである。このスルーホール２０１ａの内壁にはスルーホール銅めっき膜２０１ｂが形成されており、このスルーホール銅めっき膜２０１ｂにより、コア基板２０１の両面に形成されている配線層２０３同士が電気的に導通する。
【００２９】
そして、配線層２０３の表面には、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、エポキシ樹脂等から成る層間絶縁層２０２が形成されている。この層間絶縁層２０２は、その上層及び下層に形成されている配線層２０３同士を電気的に絶縁するためのものである。なお、２０２ａは層間絶縁層２０２に形成されたビアホールであり、その内壁には配線用銅めっき膜２０３ｄが形成され、該配線用銅めっき膜２０３ｄにより層間絶縁層２０２の上下に形成されている配線層２０３同士が電気的に導通する。
【００３０】
コア基板２０１の両面には、このような層間絶縁層２０２と配線層２０３が交互に積層され、図１の例では層間絶縁層２０２、及び配線層２０３がそれぞれ６層形成されている。そして、２０３ａは、このように積層された配線層２０３の中で最上層に形成された配線層である。更に、この最上層の配線層２０３ａの上には、エポキシ樹脂、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等から成る絶縁層２１０が形成されている。なお、２０８は側部が樹脂皮膜（図１には示していない）で覆われた金属柱であり、これについては後で詳しく説明する。
【００３１】
本実施形態に係る多層配線基板２１１は、上記したコア基板２０１、層間絶縁層２０２、配線層２０３（端子パッド２０３ｂが形成された最上層の配線層２０３ａも含む）、絶縁層２１０、及び側面が樹脂皮膜で覆われた金属柱２０８から成るものである。そして、２０４は、このような多層配線基板２１１とマザーボード（図示しない）とを電気的かつ機械的に接続するためのはんだバンプである。また、２０９はソルダレジストであり、これははんだバンプ２０４をリフローした際に、溶融したはんだが多層配線基板２１１の表面の所望部分以外に広がるのを防ぐものである。
【００３２】
更に、この多層配線基板２１１には、半導体素子２０５がはんだバンプ２０７（外部接続端子）を介して搭載され、多層配線基板２１１と半導体素子２０５とで構成されるＢＧＡ（Ｂａｌｌ−Ｇｒｉｄ−Ａｒｒａｙ）タイプの半導体パッケージとなる。なお、本発明はＢＧＡタイプの半導体パッケージに限られるものでは無く、はんだバンプ２０４に代えてピンを備えたＰＧＡ（Ｐｉｎ−Ｇｒｉｄ−Ａｒｒａｙ）タイプの半導体パッケージであっても以下で説明するのと同様の作用及び効果を奏することができる。
【００３３】
ここで、最上層の配線層２０３ａ及び絶縁層２１０の詳細な構造について、図２を参照しながら説明する。図２は、図１の点線四角で示されるＡ部の拡大断面図である。
図２に示されるように、最上層の配線層２０３ａには、その上部に搭載される半導体素子２０５の複数のはんだバンプ（外部接続端子）２０７のそれぞれに対応するような複数の端子パッド２０３ｂが形成されている。
【００３４】
そして、これらの端子パッド２０３ｂの表面上には、銅やはんだ等の金属から成る金属柱２０８が形成されており、該金属柱の側部は樹脂皮膜２０６で覆われている。この樹脂皮膜２０６は、上記した絶縁層２１０と同様の材料から成るものであり、エポキシ樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等から成るものである。また、絶縁層２１０は、樹脂皮膜２０６の外周面との間に隙間が生じるように最上層の配線層２０３ａ上に形成されている。
【００３５】
なお、このような金属柱２０８は、半導体素子２０５のはんだバンプ２０７に対応するようにして形成された複数の端子パッド２０３ｂのそれぞれの表面に形成されるので、金属柱２０８自身もはんだバンプ２０７に対応して複数形成されることになる。
そして、金属柱２０８のそれぞれの上部には、対応するはんだバンプ２０７が半導体素子２０５と共に圧接される。その後、はんだバンプ２０７をリフローした後全体を室温まで冷却することにより、金属柱２０８とそれに対応するはんだバンプ２０７とが電気的かつ機械的に接続されることになる。
【００３６】
ここで、従来の技術の項において説明したように、多層配線基板２１１と半導体素子２０５はその熱膨張率が異なる。そのため、はんだバンプ２０７をリフローした後、全体の温度が低下していく際の多層配線基板２１１と半導体素子２０５の熱収縮量が異なる。そして、この熱収縮量の差に起因する応力が、多層配線基板２１１と半導体素子２０５との間に作用する。
【００３７】
上記した金属柱２０８は、このような応力を緩和するためのものである。この点について、図３（ａ）及び（ｂ）を参照しながら説明する。図３（ａ）及び（ｂ）は、半導体素子２０５を搭載した後における図１のＡ部の拡大断面図である。
図３（ａ）は、はんだバンプ２０７をリフローした直後のＡ部の拡大断面図である。このときは、全体がまだ高い温度にあり、多層配線基板２１１と半導体素子２０５は共に熱収縮していない。この状態からしばらく時間が経過して全体の温度が下がると、同図中において実線矢印で示される向きに多層配線基板２１１と半導体素子２０５とが熱収縮する。なお、この実線矢印の大きさは、熱収縮による多層配線基板２１１と半導体素子２０５の熱収縮量を模式的に表すものである。
【００３８】
図３（ｂ）は、はんだバンプ２０７をリフロー後、ある程度長い時間が経過した後のＡ部の拡大断面図である。この状態では、全体の温度が下がり、多層配線基板２１１と半導体素子２０５とが熱収縮している。そして、多層配線基板２１１と半導体素子２０５との熱収縮量が異なることに起因して、金属柱２０８が斜めに変形している。
【００３９】
このように金属柱２０８が斜めに変形することにより、多層配線基板２１１と半導体素子２０５との熱収縮量の差に起因する応力が、はんだバンプ２０７に直接作用するのを防ぐことができる。これにより、はんだバンプ２０７が多層配線基板２１１から剥離して多層配線基板２１１と半導体素子２０５との間に接続不良が生じたり、半導体素子２０５にひびが入るのを防ぐことができる。
【００４０】
なお、上記した金属柱２０８は、その側部を覆う樹脂皮膜２０６と絶縁層２１０との間に隙間が形成されていないと変形することができない。そのため、樹脂皮膜２０６の外周面と絶縁層２１０との間には、金属柱２０８が所望に変形できる程度に十分な隙間が形成されているのが好ましい。
そして、金属柱２０８は、従来のように半導体素子２０５に形成されたものではなく、多層配線基板２１１に形成されたものである。そのため、金属柱を形成するために半導体素子２０５の後工程を長くする必要が無く、後工程において半導体素子２０５に不良が発生する頻度を従来に比べて少なくすることができる。
【００４１】
ところで、金属柱２０８の側部には、上記したような樹脂皮膜２０６が形成されている。この樹脂皮膜２０６により、はんだバンプ２０７をリフローする際に、溶融したはんだが樹脂皮膜２０６の外周面を伝って流れ落ちるのを防ぐことができる。
この点について、図４を参照しながら説明する。図４は、金属柱２０８の拡大断面図である。図４において、２０６ａ及び２０８ａは、樹脂皮膜２０６及び金属柱２０８のそれぞれの上面である。
【００４２】
上記したように、金属柱２０８は銅やはんだ等の金属から成り、樹脂皮膜２０６はエポキシ樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等の樹脂から成るものである。すなわち、金属柱２０８の上面２０８ａと樹脂皮膜２０６の上面２０６ａはそれぞれ異なる材料の表面である。従って、これらの表面の物性が異なり、はんだとの親和性が表面２０８ａと２０６ａとで異なる。そのため、金属柱２０８の上面２０６ａにおいてリフローされたはんだバンプ２０７は、溶融後に樹脂皮膜２０６の上面２０６ａにまで広がることが無く、樹脂皮膜２０６の外周面を伝って流れ落ちることも無い。
【００４３】
これにより、樹脂皮膜２０６の外周面と絶縁層２１０との間の隙間（図２参照）が流れ落ちたはんだにより満たされてしまうのを防ぐことができる。また、はんだが流れ出さないので、はんだの量を不要に増やす必要が無く、はんだバンプの大きさを不要に大きくする必要が無い。
更に、図２に示されるように、金属柱２０８の周囲には絶縁層２１０が形成されているので、横方向からの外力が直接金属柱２０８に加わることが無い。そのため、半導体素子２０５を多層配線基板２１１に搭載する際に、横方向の外力により金属柱２０８が脱落してしまうことが無い。
【００４４】
なお、金属柱２０８の高さは、絶縁層２１０の厚さより低くしても良い。これについて、図５（ａ）を参照しながら説明する。
図５（ａ）は、金属柱２０８の高さＨ１を絶縁層２１０の厚さＨ２よりも低くし、半導体素子２０５を搭載した場合の図１におけるＡ部の拡大断面図である。
上記したように、金属柱２０８は、はんだバンプ２０７と最上層の配線層２０３ａに形成された端子パッド２０３ｂとを電気的に接続するためのものである。そして、これができるためには、はんだバンプ２０７は金属柱２０８の上面２０８ａと接すれば良い。従って、金属柱２０８の高さＨ１は、その上面２０８ａがはんだバンプ２０７と接する程度の高さであれば良く、絶縁層２１０の厚さＨ２よりも低くても構わない。
【００４５】
そして、このように金属柱２０８の高さを絶縁層２１０の高さよりも低くすることにより、半導体素子２０５を多層配線基板２１１に搭載する際に、該半導体素子２０５と多層配線基板２１１との位置合わせ精度が緩和されることを本願発明者は見出した。ここで、「半導体素子２０５と多層配線基板２１１との位置合わせ」とは、半導体素子２０５に形成されたはんだバンプ２０７の中心と、それに対応する金属柱２０８の中心とを合わせることを言う。
【００４６】
この点について図５（ｂ）を参照しながら説明する。図５（ｂ）は、金属柱２０８の高さＨ１を絶縁層２１０の厚さＨ２よりも低くして半導体素子２０５を多層配線基板２１１に搭載する場合において、該半導体素子２０５を該多層配線基板２１１に近づけていく際における図１のＡ部の拡大断面図である。
この際、半導体素子２０５に形成されたはんだバンプ２０７の中心と、それに対応する金属柱２０８の中心とが正確に一致していない場合、同図のようにはんだバンプ２０７が絶縁層２１０の周縁部２１０ｂと摺接するようになる。
【００４７】
すると、半導体素子２０５全体が同図の実線矢印の方向に向かって自然にガイドされる。そして、はんだバンプ２０７が金属柱２０８の上面２０８ａに向かってガイドされ、やがて該はんだバンプ２０７は金属柱２０８の上面２０８ａと所望に接するようになる。
従って、半導体素子２０５を多層配線基板２１１に搭載する際に、はんだバンプ２０７と金属柱２０８のそれぞれの中心を正確に一致させる必要が無い。換言すると、金属柱２０８の高さが絶縁層２１０の厚さよりも低くない場合と比較して、半導体素子２０５と多層配線基板２１１との位置合わせ精度を緩和することができる。
【００４８】
（２）本発明の第２の実施の形態に係る多層配線基板の製造方法についての説明
次に、第１の実施の形態で説明した多層配線基板２１１の製造方法について、図６（ａ）〜（ｄ）、図７（ａ）〜（ｃ）、図８（ａ）〜（ｄ）、及び図９を参照しながら説明する。図６（ａ）〜（ｄ）、図７（ａ）〜（ｃ）、図８（ａ）〜（ｄ）、及び図９は、本実施形態に係る多層配線基板の製造方法について示す断面図である。
【００４９】
まず最初に、図６（ａ）に示すように、両面に配線層２０３が形成されたコア基板２０１を用意する。このコア基板２０１は、第１の実施の形態で説明したように、セラミック基板やガラス・エポキシ基板等から成るものである。そして、配線層２０３は、このコア基板２０１上に形成された銅箔や銅めっき膜をパターニングして成るものである。
【００５０】
なお、２０１ａはスルーホールであり、これは上記した銅箔や銅めっき膜をパターニングする前に、銅箔や銅めっき膜とそれが形成されているコア基板２０１に機械ドリル等で開口して形成されるものである。そして、このスルーホール２０１ａの内壁にはスルーホール銅めっき膜２０１ｂが形成されており、このスルーホール銅めっき膜２０１ｂによりコア基板２０１の両面に形成されている配線層２０３同士が電気的に導通する。なお、スルーホール２０１ａの内部は、スルーホール穴埋め樹脂で充填されている。
【００５１】
次に、図６（ｂ）に示すように、樹脂の塗布又は樹脂シートの接着により、配線層２０３上に層間絶縁層２０２を形成する。層間絶縁層２０２は、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、エポキシ樹脂等から成るものである。
続いて、図６（ｃ）に示すように、層間絶縁層２０２を開口し、ビアホール２０２ａを形成する。このビアホール２０２ａは、層間絶縁層２０２が非感光性ポリイミド樹脂やエポキシ樹脂等から成る場合は、ビアホール２０２ａを形成する部分にあるこれらの樹脂にレーザを照射することにより形成される。そして、層間絶縁層２０２が感光性ポリイミド樹脂から成る場合は、層間絶縁層２０２の上にマスク（図示せず）を形成した後に該マスクを通して露光し、露光後に層間絶縁層２０２を現像することにより形成される。
【００５２】
次に、図６（ｄ）に示すように、全体に無電解銅めっき膜（図示せず）を形成し、その後、この無電解銅めっき膜を給電層にして全体に電解銅めっき膜を形成し、これら無電解銅めっき膜と電解銅めっき膜とで構成される配線用銅めっき膜２０３ｄを形成する。
続いて、図７（ａ）に示すように、配線用銅めっき膜２０３ｄをパターニングする。これにより、層間絶縁層２０２上に配線層２０３が形成されたことになる。
【００５３】
次に、図７（ｂ）に示すように、上で形成された配線層２０３上に層間絶縁層２０２を形成する。この後は、図６（ｂ）から図７（ａ）で示される工程を所望の回数繰り返し、配線層２０３と層間絶縁層２０２とを交互に積層していく。
図７（ｃ）は、このようにして配線層２０３と層間絶縁層２０２とを交互に積層し、配線層２０３を６層積層した場合の断面図である。同図に示されるように、交互に積層された配線層２０３と層間絶縁層２０２の最上部には、最上層の配線層２０３ａが形成されている。そして、この最上層の配線層２０３ａには、搭載される半導体素子２０５のはんだバンプ２０７（図２参照）に対応する端子パッド２０３ｂが形成されている。
【００５４】
なお、以下では、図７（ｃ）の点線四角で示されるＢ部の拡大断面図を参照しながら図７（ｃ）に続く工程を説明する。
図７（ｃ）に示される工程が終了すると、続いて図８（ａ）に示される工程が行われる。この工程では、最上層の配線層２０３ａ上に絶縁層２１０を形成する。第１の実施の形態で説明したように、この絶縁層２１０は、エポキシ樹脂、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等から成るものである。そして、この絶縁層２１０を形成するには、これらの樹脂を最上層の配線層２０３ａ上に塗布したり、或いはこれらの樹脂から成る樹脂シートを最上層の配線層２０３ａ上に接着することにより形成される。
【００５５】
次に、図８（ｂ）に示すように、端子パッド２０３ｂに対応するような開口部２１０ａを絶縁層２１０に複数形成する。この開口部２１０ａは、絶縁層２１０が感光性エポキシ樹脂等の感光性樹脂から成る場合は、この感光性樹脂を露光、現像することにより形成される。そして、絶縁層２１０が非感光性の樹脂から成る場合は、レーザの照射、又はドライエッチングやウエットエッチングにより、開口部２１０ａを形成する部分の絶縁層２１０を除去することにより形成される。
【００５６】
続いて、図８（ｃ）に示すように、上で形成した開口部２１０ａの内部をはんだペーストやはんだの粒子（金属粒子）で充填する。
なお、この充填を開口部２１０ａの中途部まで行うことにより、第１の実施の形態で説明したような絶縁層２１０の厚さよりも低い高さの金属柱２０８（図５（ａ）参照）を形成することができる。そして、第１の実施の形態で説明したように、このような高さの金属柱によると、半導体素子２０５と多層配線基板２１１との位置合わせ精度を緩和することができる。
【００５７】
以下では、開口部２１０ａの上部まで金属粒子を充填した場合について説明するが、上のように開口部２１０ａの中途部まで充填した場合も同様である。
次に、図８（ｄ）に示すように、開口部２１０ａの内部に充填したはんだペーストやはんだの粒子が溶融する温度で全体を加熱する。これにより、溶融したはんだペーストやはんだの粒子によって開口部２１０ａの内部が満たされる。その後、全体を冷却し、溶融したはんだペーストやはんだの粒子を固化する。これにより、固化したはんだペーストやはんだの粒子から成る金属柱が、開口部２１０ａ内に形成される。
【００５８】
そして最後に、図９に示すように、金属柱２０８の側部２０８ｂと接する部分の絶縁層２１０を残しつつ該側部２０８ｂ近傍の絶縁層２１０を除去し、金属柱２０８の周囲近傍に隙間を形成する。これは、ＵＶ−ＹＡＧレーザやエキシマレーザ等のレーザを除去する部分の絶縁層２１０に照射して該部分を除去したり、或いはプラズマエッチングにより該部分をエッチングすることにより行われる。そして、金属柱２０８の側部２０８ｂと接する部分の絶縁層２１０は、該側部２０８ｂを覆う樹脂皮膜２０６となる。
【００５９】
以上により、第１の実施の形態で説明した多層配線基板２１１が完成する。この後は、多層配線基板２１１をマザーボード（図示せず）に搭載するためのはんだバンプ２０４（図１参照）を該多層配線基板２１１の下面に形成する。そして、半導体素子２０５をはんだバンプ２０７を介して多層配線基板２１１に搭載することにより、多層配線基板２１１と半導体素子２０５とで構成されるＢＧＡタイプの半導体パッケージが完成する（図１参照）。
【００６０】
（３）本発明の第３の実施の形態に係る多層配線基板の製造方法についての説明。
次に、第２の実施の形態で説明したのとは別の方法を用いて、第１の実施の形態で説明した多層配線基板２１１を製造する方法について説明する。図１０（ａ）〜（ｄ）は、本実施形態に係る多層配線基板の製造方法について示す断面図である。
【００６１】
本実施形態に係る多層配線基板の製造方法では、第２の実施の形態で説明した図８（ｂ）に示される工程を行った後に、図１０（ａ）で示される工程を行う。
図１０（ａ）で示される工程では、全体に無電解銅めっき膜を形成したり、或いは蒸着やスパッタリングにより全体に銅の薄膜を形成することにより、全体に導体層２１２を形成する。
【００６２】
次に、図１０（ｂ）に示されるように、上で形成した導体層２１２を給電層にし、絶縁層２１０の開口部２１０ａの内部が十分に埋められる程度の電解銅めっき膜２１３（金属めっき膜）を形成する。
続いて、図１０（ｃ）に示されるように、開口部２１０ａの内部に形成されている導体層２１２と電解銅めっき膜２１３とを残し、その他の部分に形成されている導体層２１２と電解銅めっき膜２１３とを除去する。この除去は、電解銅めっき膜２１３と導体層２１２をウエットエッチングしたり、或いはＣＭＰ法（化学機械研磨法）等で研磨することにより行われる。
【００６３】
これにより、開口部２１０ａの内部にのみ導体層２１２及び電解銅めっき膜２１３が残ることになる。そして、本実施形態では、このようにして残った導体層２１２と電解銅めっき膜２１３とで金属柱２０８が構成される。
そして最後に、図１０（ｄ）に示すように、金属柱２０８の側部２０８ｂと接する部分の絶縁層２１０を残しつつ該側部２０８ｂ近傍の絶縁層２１０を除去し、金属柱２０８の周囲近傍に隙間を形成する。これは、第２の実施の形態と同様に、ＵＶ−ＹＡＧレーザやエキシマレーザ等のレーザを除去する部分の絶縁層２１０に照射して該部分を除去したり、或いはプラズマエッチングにより該部分をエッチングすることにより行われる。そして、金属柱２０８の側部２０８ｂと接する部分の絶縁層２１０は、該側部２０８ｂを覆う樹脂皮膜２０６となる。
【００６４】
以上により、第１の実施の形態で説明した多層配線基板２１１が完成する。この後は、図１に示すように、多層配線基板２１１の下面にソルダレジスト２０９を塗布し、はんだバンプ２０４を固着する。そして、半導体素子２０５をはんだバンプ２０７を介して多層配線基板２１１に搭載することにより、多層配線基板２１１と半導体素子２０５とで構成されるＢＧＡタイプの半導体パッケージが完成する（図１参照）。
【００６５】
（４）本発明の第４の実施の形態に係る多層配線基板の製造方法についての説明。
次に、第２及び第３の実施の形態で説明したのとは別の方法を用いて、第１の実施の形態で説明した多層配線基板２１１を製造する方法について説明する。図１１（ａ）〜（ｄ）、及び図１２（ａ）〜（ｄ）は、本実施形態に係る多層配線基板の製造方法について説明する断面図である。
【００６６】
本実施形態に係る多層配線基板の製造方法では、第１の実施の形態で説明した図７（ｃ）に示される工程を行った後に、図１１（ａ）で示される工程を行う。
なお、以下では、図１１（ａ）とそれに引き続いて行われる工程を、図７（ｃ）の点線四角で示されるＢ部の拡大断面図を参照しながら説明する。
図１１（ａ）に示される工程では、無電解銅めっきや銅のスパッタリングにより、全体に導体層２１４を形成する。
【００６７】
続いて、図１１（ｂ）に示すように、上で形成された導体層２１４上にめっきレジスト２１５を形成する。
次に、図１１（ｃ）に示すように、最上層の配線層２０３ａに形成されている複数の端子パッド２０３ｂのそれぞれに対応する複数の開口部２１５ａをめっきレジスト２１５に形成する。これにより、端子パッド２０３ｂに対応する部分の導体層２１４の表面が開口部２１５ａの底部に露出することになる。
【００６８】
続いて、図１１（ｄ）に示すように、導体層２１４を給電層にし、表面が開口部２１５ａの底部に露出している導体層２１４上に銅めっき膜やはんだめっき膜等の金属めっき膜２１６を電解めっきにより形成する。このようにして形成される金属めっき膜２１６は、開口部２１５ａと同様の形状を有するようになる。そして、本実施形態では、この金属めっき膜２１６により金属柱２０８が構成される。
【００６９】
次に、図１２（ａ）に示すように、めっきレジスト２１５を除去する。これにより、金属柱２０８が形成されていない部分では、導体層２１４の表面が露出するようになる。
続いて、図１２（ｂ）に示すように、ウエットエッチングやドライエッチングにより、表面が露出している部分の導体層２１４を除去する。このとき、導体層２１４の厚さを端子パッド２０３ｂの厚さや金属柱２０８の径に比べて十分薄くすることにより、エッチングにより金属柱２０８が除去されてしまうのを防ぐことができる。
【００７０】
なお、金属柱２０８を構成する金属めっき膜２１６（図１１（ｄ）に示される工程を参照）がはんだめっき膜から成る場合は、エッチング液として過酸化水素／硫酸エッチング液やアルカリエッチャント等を用いるのが好ましい。これらのエッチング液は、銅を溶解してはんだを溶解しない。換言すると、これらのエッチング溶液に対する銅のエッチングレートは、はんだのエッチングレートよりも高い。そのため、金属柱２０８が形成されていない部分の導体層２１４を選択的にエッチングして除去することができる。
【００７１】
次に、図１２（ｃ）に示すように、金属柱２０８の上面２０８ａが覆われない程度に全体に絶縁層２１０を形成する。この絶縁層２１０は、第１の実施の形態で説明したように、エポキシ樹脂、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等から成るものである。
【００７２】
そして最後に、図１２（ｄ）に示すように、金属柱２０８の側部２０８ｂと接する部分の絶縁層２１０を残しつつ該側部２０８ｂ近傍の絶縁層２１０を除去し、金属柱２０８の周囲近傍に隙間を形成する。これは、第２及び第３の実施の形態と同様に、ＵＶ−ＹＡＧレーザやエキシマレーザ等のレーザを除去する部分の絶縁層２１０に照射して該部分を除去したり、或いはプラズマエッチングにより該部分をエッチングすることにより行われる。また、絶縁層２１０として感光性樹脂を用いる場合は、該絶縁層２１０において隙間を形成すべき部分を露光、現像し、隙間を形成する。そして、金属柱２０８の側部２０８ｂと接する部分の絶縁層２１０は、該側部２０８ｂを覆う樹脂皮膜２０６となる。
【００７３】
以上により、第１の実施の形態で説明した多層配線基板２１１が完成する。この後は、図１に示すように、多層配線基板２１１の下面にソルダレジスト２０９を塗布し、はんだバンプ２０４を固着する。そして、半導体素子２０５をはんだバンプ２０７を介して多層配線基板２１１に搭載することにより、多層配線基板２１１と半導体素子２０５とで構成されるＢＧＡタイプの半導体パッケージが完成する（図１参照）。
【００７４】
（５）本発明の第５の実施の形態に係る配線基板、及びその製造方法についての説明。
次に、本実施形態に係る配線基板について、図１３を参照しながら説明する。図１３は、本実施形態に係る配線基板について示す断面図である。
図１３において、２１７は、セラミック基板やガラス・エポキシ基板等から成る絶縁基材である。この絶縁基材２１７には、搭載される半導体素子２０５に備えられた複数のはんだバンプ２０７（外部接続端子）と対応するビアホール２１７ａ（貫通孔）が複数形成されている。そして、このビアホール２１７ａの内部は、銅めっき膜やはんだめっき膜等から成る金属めっき膜２１８で満たされている。
【００７５】
また、絶縁基材２１７の一表面上には、ビアホール２１７ａに対応する複数の端子パッド２１９が形成され、それらはビアホール２１７ａの一開口端２１７ｂに形成されている。なお、上記したように、ビアホール２１７ａははんだバンプ２０７に対応するように形成されているので、端子パッド２１９もはんだバンプ２０７と対応することになる。
【００７６】
そして、端子パッド２１９上には、該端子パッド２１９とそれに対応するはんだバンプ２０７とを電気的に接続する金属柱２２０が形成されている。なお、この金属柱２２０の側部は、樹脂皮膜２２１で覆われている
また、絶縁基材２１７の一表面上には、樹脂皮膜２２１の外周面との間に隙間が生じるように絶縁層２２２が形成されている。そして、本実施形態に係る配線基板２２７は、絶縁基材２１７、側部が樹脂皮膜２２１で覆われた金属柱２２０、絶縁層２２２、内部が金属めっき膜２１８で満たされたビアホール２１７ａ、及び端子パッド２１９で構成されるものである。
【００７７】
なお、２２５は、配線基板２２７を図示しないマザーボードに搭載するためのはんだバンプである。配線基板２２７をマザーボードに載せた後、はんだバンプ２２５をリフローすることにより、該配線基板２２７とマザーボードとが電気的かつ機械的に接続されるようになる。また、２２６はソルダレジストであり、これははんだバンプ２２５をリフローした際に、溶融したはんだが配線基板２２７の表面の所望部分以外に広がるのを防ぐものである。
【００７８】
そして、はんだバンプ２０７がそれに対応する金属柱２２０の上面にくるように半導体素子２０５を配線基板２２７に載せてはんだバンプ２０７をリフローすることにより、配線基板２２７と半導体素子２０５とが電気的かつ機械的に接続される。この半導体素子２０５とそれを搭載した配線基板とにより、ＢＧＡタイプの半導体パッケージが構成される。
【００７９】
なお、本発明はＢＧＡタイプの半導体パッケージに限られるものでは無く、はんだバンプ２２５に代えてピンを備えたＰＧＡタイプの半導体パッケージであっても以下で説明するのと同様の作用及び効果を奏することができる。
ここで、金属柱２２０は、第１の実施の形態で説明した金属柱２０８と同様の機能を有している。すなわち、金属柱２２０は、配線基板２２７と半導体素子２０５とを電気的に接続するだけでなく、それらの間に作用する応力を緩和することができる。
【００８０】
更に、第１の実施の形態と同様に、金属柱２０８は従来のように半導体素子２０５側に形成されたものではなく配線基板２２７側に形成されたものである。そのため、金属柱を半導体素子側に形成するために該半導体素子の後工程を長くする必要がないので、該後工程において半導体素子２０８に不良が発生する頻度を従来に比べて少なくすることができる。
【００８１】
また、金属柱２０８の側部は樹脂皮膜２２１で覆われているので、はんだバンプ２０７をリフローした際に、はんだが樹脂皮膜２２１の外周面をつたって流れ落ちることがない。この点については第１の実施の形態において詳しく説明した。
そして、金属柱２２０の周囲には絶縁層２２２が形成されているので、横方向からの外力が金属柱２２０に直接加わることがなく、外力により金属柱２２０が脱落するのを防ぐことができる。この点についても、第１の実施の形態で説明した通りである。
【００８２】
次に、図１４（ａ）〜（ｄ）、及び図１５（ａ）〜（ｄ）を参照しながら、本実施形態に係る配線基板の製造方法について説明する。図１４（ａ）〜（ｄ）、及び図１５（ａ）〜（ｄ）は、本実施形態に係る配線基板２２７の製造方法について示す断面図である。
まず最初に、図１４（ａ）に示すように、複数のビアホール２１７ａ（貫通孔）が形成され、一表面に銅箔２１９ａ（端子パッド用導体層）が形成された絶縁基材２１７を用意する。これら複数のビアホール２１７ａは、搭載される半導体素子２０５のはんだバンプ２０７（外部接続端子）（図１３参照）のそれぞれに対応するものである。
【００８３】
次に、図１４（ｂ）に示すように、銅箔２１９ａ上にめっきレジスト２２３を形成する。
続いて、図１４（ｃ）に示すように、貫通孔２１７ａに対応する開口部２２３ａをめっきレジスト２２３に形成する。これにより、貫通孔２１７ａに対応する部分の銅箔２１９ａの表面が、開口部２２３ａの底部に露出することになる。
【００８４】
次に、図１４（ｄ）に示すように、銅箔２１９ａを給電層にして電解めっきを行い、貫通孔２１７ａ及び開口部２２３ａそれぞれの内部を銅めっき膜やはんだめっき膜等の金属めっき膜２１８で満たす。このとき、開口部２２３ａを満たす金属めっき膜２１８は金属柱２２０となる。
続いて、図１５（ａ）に示すように、めっきレジスト２２３を除去し、金属柱２２０が形成されていない部分の銅箔２１９ａの表面を露出させる。
【００８５】
次に、図１５（ｂ）に示すように、全体をエッチング液に浸し、金属柱２２０が形成されていない部分の銅箔２１９ａをエッチングして除去する。このとき、金属柱２２０を構成する金属めっき膜２１８（図１４（ｄ）に示される工程を参照）がはんだめっき膜から成る場合は、エッチング液として過酸化水素／硫酸エッチング液やアルカリエッチャント等を用いる。これらのエッチング液は、銅を溶解してはんだを溶解しない。換言すると、これらのエッチング溶液に対する銅のエッチングレートは、はんだのエッチングレートよりも高い。そのため、金属柱２２０が形成されていない部分の銅箔２１９ａを選択的にエッチングして除去することができる。
【００８６】
そして、このエッチングでは、金属柱２２０が形成されている部分の銅箔２１９ａはエッチングされないで残る。このようにして残った銅箔２１９ａは、外部接続端子２０７に対応する端子パッド２１９となる（図１３参照）。
続いて、図１５（ｃ）に示すように、金属柱２２０の上面２２０ａが覆われない程度に全体に絶縁層２２２を形成する。この絶縁層２２２は、エポキシ樹脂、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等から成るものである。
【００８７】
そして最後に、図１５（ｄ）に示すように、金属柱２２０の側部２２０ｂと接する部分の絶縁層２２２を残しつつ該側部２２０ｂ近傍の絶縁層２２２を除去し、金属柱２２０の周囲近傍に隙間を形成する。これは、第２〜第４の実施の形態と同様に、ＵＶ−ＹＡＧレーザやエキシマレーザ等のレーザを除去する部分の絶縁層２２２に照射して該部分を除去したり、或いはプラズマエッチングにより該部分をエッチングすることにより行われる。また、絶縁層２２２として感光性樹脂を用いる場合は、該絶縁層２２２において隙間を形成すべき部分を露光、現像し、隙間を形成する。そして、金属柱２２０の側部２２０ｂと接する部分の絶縁層２２２は、該側部２２０ｂを覆う樹脂皮膜２２１となる。
【００８８】
以上により、先に説明した配線基板２２７が完成する。この後は、図１３に示すように、配線基板２２７の下面にソルダレジスト２２６を塗布し、はんだバンプ２２５を固着する。そして、半導体素子２０５をはんだバンプ２０７を介して配線基板２２７に搭載することにより、配線基板２２７と半導体素子２０５とで構成されるＢＧＡタイプの半導体パッケージが完成する。
【００８９】
なお、上で説明した製造方法に代えて、次のような製造方法で配線基板２２７を形成しても良い。
すなわち、図１４（ａ）に示す工程の後に、銅箔２１９ａの上にレジスト（図示せず）を形成する。
次に、銅箔２１９ａを給電層にして電解めっきを行い、ビアホール２１７ａの内部を銅めっき膜やはんだめっき等の金属めっき膜２１８で充填する。このとき、銅箔２１９ａの表面には上記したレジストが形成されているので、該表面に金属めっき膜２１８は形成されない。
【００９０】
続いて、銅箔２１９ａの上のレジストを除去する。除去後、銅箔２１９ａ上にめっきレジスト２２３を形成する。
次に、ビアホール２１７ａに対応する位置に、めっきレジスト２２３の開口部２２３ａを形成する。
そして、銅箔２１９ａを給電層にして再び電解めっきを行い、開口部２２３ａの内部を銅めっき膜やはんだめっき等の金属めっき膜２１８で充填する。この後は、図１５（ａ）以下に示される工程が行われる。
【００９１】
この製造方法によると、金属柱２２０と、ビアホール２１７ａを満たす金属柱２１８とを別々の材料で構成することができる。すなわち、金属柱２２０をはんだめっき膜で構成し、金属めっき膜２１８を銅めっき膜で構成したり、或いは逆に、金属柱２２０を銅めっき膜で構成し、金属めっき膜２１８をはんだめっき膜で構成することができる。
【００９２】
【発明の効果】
以上説明したように、本発明に係る配線基板及び多層配線基板によれば、それらと搭載される半導体素子との間に作用する応力を緩和するための金属柱を、半導体素子側ではなく基板側に形成する。
これにより、金属柱を形成するために半導体素子の後工程を長くする必要がなく、該後工程において半導体素子の不良が発生する頻度を低減することができる。
【００９３】
また、金属柱の側部を樹脂皮膜で覆うことにより、溶融したはんだバンプが樹脂皮膜の外周面を伝って流れ落ちるのを防ぐことができ、はんだバンプの大きさを不要に大きくする必要がない。
更に、金属柱の高さを絶縁層の厚さよりも低くすることにより、半導体素子を搭載する際の該半導体素子と配線基板、及び該半導体素子と多層配線基板との位置合わせ精度を緩和することができる。
【００９４】
そして、金属柱の周囲には絶縁層が形成されているので、金属柱に横方向の外力が直接加わることがなく、それにより金属柱が脱落するのを防ぐことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る多層配線基板について示す断面図である。
【図２】図１の点線四角で示されるＡ部の拡大断面図である。
【図３】半導体素子を搭載した後における図１のＡ部の拡大断面図である。
【図４】本発明の第１の実施の形態に係る多層配線基板が備える金属柱の拡大断面図である。
【図５】図５（ａ）は、金属柱の高さを絶縁層の厚さよりも低くして半導体素子を搭載した場合の図１におけるＡ部の拡大断面図である。図５（ｂ）は、金属柱の高さを絶縁層の厚さよりも低くして半導体素子を多層配線基板に搭載する場合において、該半導体素子を該多層配線基板に近づけていく際における図１のＡ部の拡大断面図である。
【図６】本発明の第２の実施の形態に係る多層配線基板の製造方法について示す断面図（その１）である。
【図７】本発明の第２の実施の形態に係る多層配線基板の製造方法について示す断面図（その２）である。
【図８】本発明の第２の実施の形態に係る多層配線基板の製造方法について示す断面図（その３）である。
【図９】本発明の第２の実施の形態に係る多層配線基板の製造方法について示す断面図（その４）である。
【図１０】本発明の第３の実施の形態に係る多層配線基板の製造方法について示す断面図である。
【図１１】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その１）である。
【図１２】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その２）である。
【図１３】本発明の第５の実施の形態に係る配線基板について示す断面図である。
【図１４】本発明の第５の実施の形態に係る配線基板の製造方法について示す断面図（その１）である。
【図１５】本発明の第５の実施の形態に係る配線基板の製造方法について示す断面図（その２）である。
【図１６】従来例に係る半導体パッケージについて示す断面図である。
【図１７】従来例に係る半導体素子が備える柱の機能について説明するための断面図である。
【符号の説明】
１０１、２２１・・・・・・・・・・多層配線基板、
１０２、２０３ｂ、２１９・・・・・端子パッド、
１０３・・・・・・・・・・・・・・樹脂層、
１０４、２０４、２０７、２２５・・はんだバンプ、
１０５、２０５・・・・・・・・・・半導体素子、
１０６・・・・・・・・・・・・・・柱、
１０７・・・・・・・・・・・・・・電極、
２０１・・・・・・・・・・・・・・コア基板、
２０２・・・・・・・・・・・・・・層間絶縁層、
２０２ａ、２１７ａ・・・・・・・・ビアホール、
２１７ａ・・・・・・・・・・・・・ビアホール２１７ａの一開口端、
２０３・・・・・・・・・・・・・・配線層、
２０３ａ・・・・・・・・・・・・・最上層に形成された配線層、
２０３ｄ・・・・・・・・・・・・・配線用銅めっき膜、
２０６、２２１・・・・・・・・・・樹脂皮膜、
２０６ａ・・・・・・・・・・・・・樹脂皮膜２０６の上面、
２０８、２２０・・・・・・・・・・金属柱、
２０８ａ・・・・・・・・・・・・・金属柱２０８の上面、
２０８ｂ・・・・・・・・・・・・・金属柱２０８の側部、
２２０ａ・・・・・・・・・・・・・金属柱２２０の上部、
２２０ｂ・・・・・・・・・・・・・金属柱２２０の側部、
２０９、２２６・・・・・・・・・・ソルダレジスト、
２１０、２２２・・・・・・・・・・絶縁層、
２１０ａ・・・・・・・・・・・・・絶縁層２１０の開口部、
２１０ｂ・・・・・・・・・・・・・絶縁層２１０の周縁部、
２１２、２１４・・・・・・・・・・導体層、
２１３・・・・・・・・・・・・・・電解銅めっき膜、
２１５、２２３・・・・・・・・・・めっきレジスト、
２１５ａ・・・・・・・・・・・・・めっきレジスト２１５の開口部、
２２３ａ・・・・・・・・・・・・・めっきレジスト２２３の開口部、
２１６、２１８・・・・・・・・・・金属めっき膜、
２１７・・・・・・・・・・・・・・絶縁基材、
２２７・・・・・・・・・・・・・・配線基板。
【発明の属する技術分野】
本発明は、多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置に関する。より詳細には、半導体素子とそれを搭載する多層配線基板や配線基板との間に生じる応力を低減するのに有用な技術に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化に伴い、電子機器に搭載される半導体装置の小型化が進んでいる。そして、この小型化された半導体装置の一つにＣＳＰ（Ｃｈｉｐ−Ｓｉｚｅ−Ｐａｃｋａｇｅ）がある。ＣＳＰ（以下では単に半導体パッケージと称す）とは、ＬＳＩ等の半導体素子が、はんだバンプやピンを介して表面に直接搭載された多層配線基板のことを指すものである。
【０００３】
図１６（ａ）は、このような従来例に係る半導体パッケージについて示す断面図である。図１６（ａ）において、１０１は多層配線基板であり、１０５はそれに搭載される半導体素子である。同図に示されるように、半導体素子１０５に設けられた電極１０７には、導電性を有する金属から成る柱１０６が設けられ、更にこの柱１０６の先端部にははんだバンプ１０４が設けられている。なお、１０３は、半導体素子１０５に水分が浸入するのを防ぐための樹脂層である。
【０００４】
また、１０２は、多層配線基板１０１の最上層に形成された端子パッドである。そして、上記した半導体素子１０５は、はんだバンプ１０４が端子パッド１０２と圧接するように多層配線基板１０１に載せられ、その後はんだバンプ１０４をリフローする。これにより、半導体素子１０５が多層配線基板１０１に機械的かつ電気的に接続される。図１６（ｂ）は、このようにして搭載した後の多層配線基板１０１、及び半導体素子１０５の断面図である。
【０００５】
ところで、上記した多層配線基板１０１と半導体素子１０５は、一般にその熱膨張率が異なる。そのため、はんだバンプ１０４をリフローした後、温度の低下に伴う収縮量が多層配線基板１０１と半導体素子１０５とで異なる。図１６（ｂ）に示す２つの矢印は、それぞれ多層配線基板１０１と半導体素子１０５における熱収縮による変位量とその方向を示すものである。
【０００６】
そして、上記した柱１０６は、多層配線基板１０１と半導体素子１０５との熱収縮量の差に起因してそれらの間に作用する応力を緩和するためのものである。これについて、図１７を参照しながら説明する。
図１７（ａ）は、半導体素子１０５を多層配線基板１０１に搭載した直後、すなわち、はんだバンプ１０４をリフローした直後の柱１０６の断面図である。このときは、全体がまだ高い温度にあり、上記したような熱収縮は起こっていない。
【０００７】
図１７（ｂ）は、はんだバンプ１０４をリフローしてからある程度の時間が経過したときの柱１０６の断面図である。同図に示されるように、多層配線基板１０１と半導体素子１０５との熱収縮量の差に起因する応力により柱１０６が変形している。
このように柱１０６が変形することにより、はんだバンプ１０４に作用する応力が緩和される。そのため、上記した応力によりはんだバンプ１０４と多層配線基板１０１に設けられた端子パッド１０２とが剥離するのを防ぐことができ、また、応力が半導体素子１０５に作用して該半導体素子１０５にひびが入るのを防ぐことができる。
【０００８】
【発明が解決しようとする課題】
ところで、上記した柱１０６は、半導体素子１０５を製造する前工程が終了した後、後工程において該半導体素子１０５に形成されるものである。
しかしながら、このように後工程で柱１０６を形成すると、該柱１０６を形成する工程の分だけ後工程の長さが長くなってしまう。そのため、前工程で完成した半導体素子１０５が、この長い後工程において不良を発生する頻度が高くなり、高価な半導体素子の歩留まりを下げてしまう。
【０００９】
本発明は係る従来例の問題点に鑑みて創作されたものであり、搭載する半導体素子との熱膨張率の差に起因して生じる応力を、半導体素子側ではなく基板側で緩和することができるような多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記した課題は、第１の発明である、搭載される半導体素子に備えられた複数の外部接続端子の位置に対応して複数の端子パッドが形成された最上層の配線層と、前記端子パッド上に形成された金属柱と、前記金属柱の側部を覆って形成された樹脂皮膜と、前記樹脂皮膜の外周面との間に隙間が生じるように前記最上層の配線層上に形成された絶縁層とを備えたことを特徴とする多層配線基板によって解決する。
【００１１】
または、第２の発明である、前記金属柱の高さは、前記絶縁層の厚さよりも低いことを特徴とする第１の発明に記載の多層配線基板によって解決する。
または、第３の発明である、複数の貫通孔を備えた絶縁基材と、前記貫通孔の内部を満たす金属めっき膜と、前記金属めっき膜と接続されるように前記貫通孔の一方の開口部周縁に、搭載される半導体素子に備えられた複数の外部接続端子の位置に対応して形成された端子パッドと、前記端子パッド上に形成された金属柱と、前記金属柱と前記端子パッドのそれぞれの側部を覆って形成された樹脂皮膜と、前記絶縁基材の前記一方の開口部がある側の表面に、前記樹脂皮膜の外周面との間に隙間が生じるように形成された絶縁層とを備えたことを特徴とする配線基板によって解決する。
【００１２】
または、第４の発明である、最上層の配線層に複数の端子パッドを形成する工程と、前記端子パッドが形成された最上層の配線層の上に絶縁層を形成する工程と、前記絶縁層の前記端子パッドに対応する位置に開口部を形成する工程と、前記開口部内に金属粒子を充填する工程と、前記金属粒子が溶融する温度で前記開口部内に充填された金属粒子を溶融して、前記開口部内に金属柱を形成する工程と、前記金属柱の側部と接する周囲部分の前記絶縁層を残すように前記周囲部分近傍の絶縁層を除去して、前記金属柱の周囲部分近傍に隙間を形成する工程とを含むことを特徴とする多層配線基板の製造方法によって解決する。
【００１３】
または、第５の発明である、前記開口部内に金属粒子を充填する工程は、該金属粒子を前記開口部の中途部まで充填することを特徴とする第４の発明に記載の多層配線基板の製造方法によって解決する。
または、第６の発明である、最上層の配線層に複数の端子パッドを形成する工程と、前記端子パッドが形成された最上層の配線層の上に絶縁層を形成する工程と、前記絶縁層の前記端子パッドに対応する位置に開口部を形成する工程と、前記開口部内及び前記絶縁層上に導体層を形成する工程と、前記導体層を給電層にして電解めっきを行い、前記開口部内を埋める金属めっき膜を前記導体層上に形成する工程と、エッチング又は研磨により、前記開口部内以外に形成された前記導体層と前記金属めっき膜とを除去して、開口部内に前記導体層と前記金属めっき膜とから成る金属柱を形成する工程と、前記金属柱の側部と接する周囲部分の前記絶縁層を残すように前記周囲部分近傍の絶縁層を除去して、前記金属柱の周囲部分近傍に隙間を形成する工程とを含むことを特徴とする多層配線基板の製造方法によって解決する。
【００１４】
または、第７の発明である、最上層の配線層に複数の端子パッドを形成する工程と、前記端子パッド上に導体層を形成する工程と、前記導体層上にめっきレジストを形成する工程と、前記めっきレジストの前記端子パッドに対応する位置に開口部を形成し、該開口部の底部に前記端子パッド上に形成された前記導体層を露出させる工程と、前記導体層を給電層にして電解めっきを行い、前記開口部の底部に露出する導体層上に金属めっき膜を形成して、該開口部内に金属めっき膜から成る金属柱を形成する工程と、前記めっきレジストを除去して、前記金属柱が形成されていない部分の前記導体層の表面を露出させる工程と、前記表面が露出した導体層をエッチングして除去する工程と、前記金属柱の上面が覆われないように全体に絶縁層を形成する工程と、前記金属柱の側部と接する周囲部分の前記絶縁層を残すように前記周囲部分近傍の絶縁層を除去して、前記金属柱の周囲部分近傍に隙間を形成する工程とを含むことを特徴とする多層配線基板の製造方法によって解決する。
【００１５】
または、第８の発明である、前記導体層は銅を含む金属から成り、前記金属柱は、はんだから成ると共に、前記導体層をエッチングして除去する工程は、銅のエッチングレートがはんだのエッチングレートよりも高いエッチング液を用いて行うことを特徴とする第７の発明に記載の多層配線基板の製造方法によって解決する。
【００１６】
または、第９の発明である、複数の貫通孔及び一方の表面に形成された端子パッド用導体層を備えた絶縁基材を形成する工程と、前記端子パッド用導体層上にめっきレジストを形成する工程と、前記貫通孔に対応する位置に前記めっきレジストの開口部を形成して、該開口部の底部に前記貫通孔に対応する部分の前記端子パッド用導体層の表面を露出させる工程と、前記端子パッド用導体層を給電層にして電解めっきを行い、前記貫通孔及び前記開口部のそれぞれの内部を金属めっき膜で満たして、該開口部内に該金属めっき膜から成る金属柱を形成する工程と、前記めっきレジストを除去して、前記金属柱が形成されていない部分の前記端子パッド用導体層の表面を露出させる工程と、前記表面が露出した前記端子パッド用導体層をエッチングにより除去して前記絶縁基材の表面を露出させると共に、前記金属柱が形成されている部分に端子パッドを形成する工程と、前記金属柱の上面が覆われないように前記表面が露出した絶縁基材上に絶縁層を形成する工程と、前記金属柱の側部と接する周囲部分の前記絶縁層を残すように前記周囲部分近傍の前記絶縁層を除去して、前記金属柱の周囲部分近傍に隙間を形成する工程とを含むことを特徴とする配線基板の製造方法によって解決する。
【００１７】
または、第１０の発明である、前記端子パッド用導体層は、銅を含む金属から成り、前記金属柱は、はんだから成ると共に、前記端子パッド用導体層をエッチングにより除去して端子パッドを形成する工程は、銅のエッチングレートがはんだのエッチングレートよりも高いエッチング液を用いて行うことを特徴とする第９の発明に記載の配線基板の製造方法によって解決する。
【００１８】
または、第１１の発明である、第１の発明又は第２の発明に記載の多層配線基板、又は第３の発明に記載の配線基板、又は第４の発明から第８の発明のいずれか一に記載の多層配線基板の製造方法により製造された多層配線基板、又は第９の発明又は第１０の発明に記載の配線基板の製造方法により製造された配線基板に、半導体素子が搭載されたことを特徴とする半導体装置によって解決する。
【００１９】
次に、本発明の作用について説明する。
本発明に係る多層配線基板によれば、図２に例示するように、複数の端子パッド２０３ｂが形成された最上層の配線層２０３ａと、この端子パッド２０３ｂ条に形成された金属柱２０８とを備え、該金属柱２０８の側部は樹脂皮膜２０６で覆われている。そして、最上層の配線層２０３ａ上には、樹脂皮膜２０６の外周面との間に隙間が生じるように絶縁層２１０が形成されている。
【００２０】
ここで、上記した金属柱２０８は、搭載される半導体素子２０５に備えられた複数のはんだバンプ２０７（外部接続端子）の各々に対応するように形成されている。そして、金属柱２０８は、それが対応するはんだバンプ２０７と電気的に接続されるものである。
上のようにして成る多層配線基板２１１によると、該多層配線基板２１１とそれに搭載される半導体素子２０５との間に生じる応力を、金属柱２０８により緩和することができる。すなわち、図３（ｂ）に例示するように、多層配線基板２１１とそれに搭載される半導体素子２０５との間の熱膨張率の差に起因してそれらの間に生じる応力は、金属柱２０８が変形することにより緩和される。
【００２１】
また、金属柱２０８の側部を樹脂皮膜２０６で覆うことにより、はんだバンプ２０７をリフローした際に、溶融したはんだが樹脂皮膜２０６の外周面を伝って流れ落ちるのを防ぐことができる。すなわち、図４に例示するように、はんだと樹脂層２０６の上面２０６ａとの親和性が、はんだと金属柱２０８の上面２０８ａとの親和性と異なるため、溶融したはんだは金属柱２０８の上面２０８ａに留まり、樹脂層２０６の上面２０６ａにまで広がることは無い。
【００２２】
なお、金属柱２０８の高さは、絶縁層２１０の厚さよりも低くしても良い。このようにすると、金属柱２０８の高さが絶縁層２１０の厚さより低くない場合に比べ、半導体素子２０５を多層配線基板２１１に搭載する際の該半導体素子２０５と該多層配線基板２１１との位置合わせ精度を緩和することができる。
すなわち、図５（ｂ）に例示するように、はんだバンプ２０７の中心と金属柱２０８の中心とが一致していない場合でも、半導体素子２０５を降ろしていくにつれてはんだバンプ２０７が絶縁層２１０の周縁部２１０ｂに摺接するようになり、全体が図中の実線矢印の方向へ自然とガイドされる。そして、金属柱２０８の上面２０８ａにはんだバンプ２０７がガイドされ、該金属柱の上面２０８ａとはんだバンプ２０７とが接するようになる。
【００２３】
そのため、半導体素子２０５を多層配線基板２１１に搭載する際に、はんだバンプ２０７の中心と金属柱２０８の中心とを正確に合わせる必要が無い。
更に、上記した金属柱２０８は、従来のように半導体素子側に形成されたものではなく、多層配線基板側に形成されたものである。そのため、半導体素子に金属柱２０８を形成する工程が不要となるので該半導体素子の後工程を短縮でき、後工程において半導体素子に不良が発生する頻度を従来に比べて少なくすることができる。
【００２４】
また、図１３に例示されるような本発明に係る配線基板２２７も、上記した本発明に係る多層配線基板２１１と同様の作用を奏することができる。
この配線基板２２７は、複数のビアホール２１７ａ（貫通孔）と、このビアホール２１７ａの内部を満たす金属膜２１８とを有している。そして、ビアホール２１７ａの一開口端２１７ｂには、金属膜２１８と接するように端子パッド２１９が形成され、更に該端子パッド２１９上には金属柱２２０が形成されている。なお、金属柱２２０の側部は樹脂皮膜２２１で覆われ、一開口端２１７ｂがある側の絶縁基材２１７の一表面には絶縁層２２２が形成されている。
【００２５】
ここで、樹脂皮膜２２１の外周面と絶縁層２２２との間には隙間が形成されている。そして、金属柱２２０は、搭載される半導体素子２０５に備えられた複数のはんだバンプ２０７（外部接続端子）の各々に対応するように形成されている。そして、金属柱２２０は、それが対応するはんだバンプ２０７と電気的に接続されるものである。
【００２６】
このようにして成る配線基板２２７に備えられた金属柱２２０、樹脂皮膜２２１、及び絶縁層２２２の各々は、先に説明した多層配線基板２１１が備える金属柱２０８、樹脂皮膜２０６、及び絶縁層２１０の各々と同様の機能を有するものである。そして、金属柱２２０、樹脂皮膜２２１、及び絶縁層２２２の各々により奏される効果は、先に説明した金属柱２０８、樹脂皮膜２０６、及び絶縁層２１０の各々により奏される効果と同様である。
【００２７】
【発明の実施の形態】
（１）本発明の第１の実施の形態に係る多層配線基板についての説明
次に、本実施形態に係る多層配線基板について、図１〜図５を参照しながら説明する。
図１は、本実施形態に係る多層配線基板について示す断面図である。
【００２８】
図１において、２０１はセラミック基板やガラス・エポキシ基板等のコア基板であり、その両面には配線層２０３が形成されている。そして、この配線層２０３は、コア基板２０１の両面に形成された銅めっき膜や銅箔をパターニングして成るものである。なお、２０１ａは、コア基板２０１を貫通するようにして形成されたスルーホールである。このスルーホール２０１ａの内壁にはスルーホール銅めっき膜２０１ｂが形成されており、このスルーホール銅めっき膜２０１ｂにより、コア基板２０１の両面に形成されている配線層２０３同士が電気的に導通する。
【００２９】
そして、配線層２０３の表面には、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、エポキシ樹脂等から成る層間絶縁層２０２が形成されている。この層間絶縁層２０２は、その上層及び下層に形成されている配線層２０３同士を電気的に絶縁するためのものである。なお、２０２ａは層間絶縁層２０２に形成されたビアホールであり、その内壁には配線用銅めっき膜２０３ｄが形成され、該配線用銅めっき膜２０３ｄにより層間絶縁層２０２の上下に形成されている配線層２０３同士が電気的に導通する。
【００３０】
コア基板２０１の両面には、このような層間絶縁層２０２と配線層２０３が交互に積層され、図１の例では層間絶縁層２０２、及び配線層２０３がそれぞれ６層形成されている。そして、２０３ａは、このように積層された配線層２０３の中で最上層に形成された配線層である。更に、この最上層の配線層２０３ａの上には、エポキシ樹脂、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等から成る絶縁層２１０が形成されている。なお、２０８は側部が樹脂皮膜（図１には示していない）で覆われた金属柱であり、これについては後で詳しく説明する。
【００３１】
本実施形態に係る多層配線基板２１１は、上記したコア基板２０１、層間絶縁層２０２、配線層２０３（端子パッド２０３ｂが形成された最上層の配線層２０３ａも含む）、絶縁層２１０、及び側面が樹脂皮膜で覆われた金属柱２０８から成るものである。そして、２０４は、このような多層配線基板２１１とマザーボード（図示しない）とを電気的かつ機械的に接続するためのはんだバンプである。また、２０９はソルダレジストであり、これははんだバンプ２０４をリフローした際に、溶融したはんだが多層配線基板２１１の表面の所望部分以外に広がるのを防ぐものである。
【００３２】
更に、この多層配線基板２１１には、半導体素子２０５がはんだバンプ２０７（外部接続端子）を介して搭載され、多層配線基板２１１と半導体素子２０５とで構成されるＢＧＡ（Ｂａｌｌ−Ｇｒｉｄ−Ａｒｒａｙ）タイプの半導体パッケージとなる。なお、本発明はＢＧＡタイプの半導体パッケージに限られるものでは無く、はんだバンプ２０４に代えてピンを備えたＰＧＡ（Ｐｉｎ−Ｇｒｉｄ−Ａｒｒａｙ）タイプの半導体パッケージであっても以下で説明するのと同様の作用及び効果を奏することができる。
【００３３】
ここで、最上層の配線層２０３ａ及び絶縁層２１０の詳細な構造について、図２を参照しながら説明する。図２は、図１の点線四角で示されるＡ部の拡大断面図である。
図２に示されるように、最上層の配線層２０３ａには、その上部に搭載される半導体素子２０５の複数のはんだバンプ（外部接続端子）２０７のそれぞれに対応するような複数の端子パッド２０３ｂが形成されている。
【００３４】
そして、これらの端子パッド２０３ｂの表面上には、銅やはんだ等の金属から成る金属柱２０８が形成されており、該金属柱の側部は樹脂皮膜２０６で覆われている。この樹脂皮膜２０６は、上記した絶縁層２１０と同様の材料から成るものであり、エポキシ樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等から成るものである。また、絶縁層２１０は、樹脂皮膜２０６の外周面との間に隙間が生じるように最上層の配線層２０３ａ上に形成されている。
【００３５】
なお、このような金属柱２０８は、半導体素子２０５のはんだバンプ２０７に対応するようにして形成された複数の端子パッド２０３ｂのそれぞれの表面に形成されるので、金属柱２０８自身もはんだバンプ２０７に対応して複数形成されることになる。
そして、金属柱２０８のそれぞれの上部には、対応するはんだバンプ２０７が半導体素子２０５と共に圧接される。その後、はんだバンプ２０７をリフローした後全体を室温まで冷却することにより、金属柱２０８とそれに対応するはんだバンプ２０７とが電気的かつ機械的に接続されることになる。
【００３６】
ここで、従来の技術の項において説明したように、多層配線基板２１１と半導体素子２０５はその熱膨張率が異なる。そのため、はんだバンプ２０７をリフローした後、全体の温度が低下していく際の多層配線基板２１１と半導体素子２０５の熱収縮量が異なる。そして、この熱収縮量の差に起因する応力が、多層配線基板２１１と半導体素子２０５との間に作用する。
【００３７】
上記した金属柱２０８は、このような応力を緩和するためのものである。この点について、図３（ａ）及び（ｂ）を参照しながら説明する。図３（ａ）及び（ｂ）は、半導体素子２０５を搭載した後における図１のＡ部の拡大断面図である。
図３（ａ）は、はんだバンプ２０７をリフローした直後のＡ部の拡大断面図である。このときは、全体がまだ高い温度にあり、多層配線基板２１１と半導体素子２０５は共に熱収縮していない。この状態からしばらく時間が経過して全体の温度が下がると、同図中において実線矢印で示される向きに多層配線基板２１１と半導体素子２０５とが熱収縮する。なお、この実線矢印の大きさは、熱収縮による多層配線基板２１１と半導体素子２０５の熱収縮量を模式的に表すものである。
【００３８】
図３（ｂ）は、はんだバンプ２０７をリフロー後、ある程度長い時間が経過した後のＡ部の拡大断面図である。この状態では、全体の温度が下がり、多層配線基板２１１と半導体素子２０５とが熱収縮している。そして、多層配線基板２１１と半導体素子２０５との熱収縮量が異なることに起因して、金属柱２０８が斜めに変形している。
【００３９】
このように金属柱２０８が斜めに変形することにより、多層配線基板２１１と半導体素子２０５との熱収縮量の差に起因する応力が、はんだバンプ２０７に直接作用するのを防ぐことができる。これにより、はんだバンプ２０７が多層配線基板２１１から剥離して多層配線基板２１１と半導体素子２０５との間に接続不良が生じたり、半導体素子２０５にひびが入るのを防ぐことができる。
【００４０】
なお、上記した金属柱２０８は、その側部を覆う樹脂皮膜２０６と絶縁層２１０との間に隙間が形成されていないと変形することができない。そのため、樹脂皮膜２０６の外周面と絶縁層２１０との間には、金属柱２０８が所望に変形できる程度に十分な隙間が形成されているのが好ましい。
そして、金属柱２０８は、従来のように半導体素子２０５に形成されたものではなく、多層配線基板２１１に形成されたものである。そのため、金属柱を形成するために半導体素子２０５の後工程を長くする必要が無く、後工程において半導体素子２０５に不良が発生する頻度を従来に比べて少なくすることができる。
【００４１】
ところで、金属柱２０８の側部には、上記したような樹脂皮膜２０６が形成されている。この樹脂皮膜２０６により、はんだバンプ２０７をリフローする際に、溶融したはんだが樹脂皮膜２０６の外周面を伝って流れ落ちるのを防ぐことができる。
この点について、図４を参照しながら説明する。図４は、金属柱２０８の拡大断面図である。図４において、２０６ａ及び２０８ａは、樹脂皮膜２０６及び金属柱２０８のそれぞれの上面である。
【００４２】
上記したように、金属柱２０８は銅やはんだ等の金属から成り、樹脂皮膜２０６はエポキシ樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等の樹脂から成るものである。すなわち、金属柱２０８の上面２０８ａと樹脂皮膜２０６の上面２０６ａはそれぞれ異なる材料の表面である。従って、これらの表面の物性が異なり、はんだとの親和性が表面２０８ａと２０６ａとで異なる。そのため、金属柱２０８の上面２０６ａにおいてリフローされたはんだバンプ２０７は、溶融後に樹脂皮膜２０６の上面２０６ａにまで広がることが無く、樹脂皮膜２０６の外周面を伝って流れ落ちることも無い。
【００４３】
これにより、樹脂皮膜２０６の外周面と絶縁層２１０との間の隙間（図２参照）が流れ落ちたはんだにより満たされてしまうのを防ぐことができる。また、はんだが流れ出さないので、はんだの量を不要に増やす必要が無く、はんだバンプの大きさを不要に大きくする必要が無い。
更に、図２に示されるように、金属柱２０８の周囲には絶縁層２１０が形成されているので、横方向からの外力が直接金属柱２０８に加わることが無い。そのため、半導体素子２０５を多層配線基板２１１に搭載する際に、横方向の外力により金属柱２０８が脱落してしまうことが無い。
【００４４】
なお、金属柱２０８の高さは、絶縁層２１０の厚さより低くしても良い。これについて、図５（ａ）を参照しながら説明する。
図５（ａ）は、金属柱２０８の高さＨ１を絶縁層２１０の厚さＨ２よりも低くし、半導体素子２０５を搭載した場合の図１におけるＡ部の拡大断面図である。
上記したように、金属柱２０８は、はんだバンプ２０７と最上層の配線層２０３ａに形成された端子パッド２０３ｂとを電気的に接続するためのものである。そして、これができるためには、はんだバンプ２０７は金属柱２０８の上面２０８ａと接すれば良い。従って、金属柱２０８の高さＨ１は、その上面２０８ａがはんだバンプ２０７と接する程度の高さであれば良く、絶縁層２１０の厚さＨ２よりも低くても構わない。
【００４５】
そして、このように金属柱２０８の高さを絶縁層２１０の高さよりも低くすることにより、半導体素子２０５を多層配線基板２１１に搭載する際に、該半導体素子２０５と多層配線基板２１１との位置合わせ精度が緩和されることを本願発明者は見出した。ここで、「半導体素子２０５と多層配線基板２１１との位置合わせ」とは、半導体素子２０５に形成されたはんだバンプ２０７の中心と、それに対応する金属柱２０８の中心とを合わせることを言う。
【００４６】
この点について図５（ｂ）を参照しながら説明する。図５（ｂ）は、金属柱２０８の高さＨ１を絶縁層２１０の厚さＨ２よりも低くして半導体素子２０５を多層配線基板２１１に搭載する場合において、該半導体素子２０５を該多層配線基板２１１に近づけていく際における図１のＡ部の拡大断面図である。
この際、半導体素子２０５に形成されたはんだバンプ２０７の中心と、それに対応する金属柱２０８の中心とが正確に一致していない場合、同図のようにはんだバンプ２０７が絶縁層２１０の周縁部２１０ｂと摺接するようになる。
【００４７】
すると、半導体素子２０５全体が同図の実線矢印の方向に向かって自然にガイドされる。そして、はんだバンプ２０７が金属柱２０８の上面２０８ａに向かってガイドされ、やがて該はんだバンプ２０７は金属柱２０８の上面２０８ａと所望に接するようになる。
従って、半導体素子２０５を多層配線基板２１１に搭載する際に、はんだバンプ２０７と金属柱２０８のそれぞれの中心を正確に一致させる必要が無い。換言すると、金属柱２０８の高さが絶縁層２１０の厚さよりも低くない場合と比較して、半導体素子２０５と多層配線基板２１１との位置合わせ精度を緩和することができる。
【００４８】
（２）本発明の第２の実施の形態に係る多層配線基板の製造方法についての説明
次に、第１の実施の形態で説明した多層配線基板２１１の製造方法について、図６（ａ）〜（ｄ）、図７（ａ）〜（ｃ）、図８（ａ）〜（ｄ）、及び図９を参照しながら説明する。図６（ａ）〜（ｄ）、図７（ａ）〜（ｃ）、図８（ａ）〜（ｄ）、及び図９は、本実施形態に係る多層配線基板の製造方法について示す断面図である。
【００４９】
まず最初に、図６（ａ）に示すように、両面に配線層２０３が形成されたコア基板２０１を用意する。このコア基板２０１は、第１の実施の形態で説明したように、セラミック基板やガラス・エポキシ基板等から成るものである。そして、配線層２０３は、このコア基板２０１上に形成された銅箔や銅めっき膜をパターニングして成るものである。
【００５０】
なお、２０１ａはスルーホールであり、これは上記した銅箔や銅めっき膜をパターニングする前に、銅箔や銅めっき膜とそれが形成されているコア基板２０１に機械ドリル等で開口して形成されるものである。そして、このスルーホール２０１ａの内壁にはスルーホール銅めっき膜２０１ｂが形成されており、このスルーホール銅めっき膜２０１ｂによりコア基板２０１の両面に形成されている配線層２０３同士が電気的に導通する。なお、スルーホール２０１ａの内部は、スルーホール穴埋め樹脂で充填されている。
【００５１】
次に、図６（ｂ）に示すように、樹脂の塗布又は樹脂シートの接着により、配線層２０３上に層間絶縁層２０２を形成する。層間絶縁層２０２は、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、エポキシ樹脂等から成るものである。
続いて、図６（ｃ）に示すように、層間絶縁層２０２を開口し、ビアホール２０２ａを形成する。このビアホール２０２ａは、層間絶縁層２０２が非感光性ポリイミド樹脂やエポキシ樹脂等から成る場合は、ビアホール２０２ａを形成する部分にあるこれらの樹脂にレーザを照射することにより形成される。そして、層間絶縁層２０２が感光性ポリイミド樹脂から成る場合は、層間絶縁層２０２の上にマスク（図示せず）を形成した後に該マスクを通して露光し、露光後に層間絶縁層２０２を現像することにより形成される。
【００５２】
次に、図６（ｄ）に示すように、全体に無電解銅めっき膜（図示せず）を形成し、その後、この無電解銅めっき膜を給電層にして全体に電解銅めっき膜を形成し、これら無電解銅めっき膜と電解銅めっき膜とで構成される配線用銅めっき膜２０３ｄを形成する。
続いて、図７（ａ）に示すように、配線用銅めっき膜２０３ｄをパターニングする。これにより、層間絶縁層２０２上に配線層２０３が形成されたことになる。
【００５３】
次に、図７（ｂ）に示すように、上で形成された配線層２０３上に層間絶縁層２０２を形成する。この後は、図６（ｂ）から図７（ａ）で示される工程を所望の回数繰り返し、配線層２０３と層間絶縁層２０２とを交互に積層していく。
図７（ｃ）は、このようにして配線層２０３と層間絶縁層２０２とを交互に積層し、配線層２０３を６層積層した場合の断面図である。同図に示されるように、交互に積層された配線層２０３と層間絶縁層２０２の最上部には、最上層の配線層２０３ａが形成されている。そして、この最上層の配線層２０３ａには、搭載される半導体素子２０５のはんだバンプ２０７（図２参照）に対応する端子パッド２０３ｂが形成されている。
【００５４】
なお、以下では、図７（ｃ）の点線四角で示されるＢ部の拡大断面図を参照しながら図７（ｃ）に続く工程を説明する。
図７（ｃ）に示される工程が終了すると、続いて図８（ａ）に示される工程が行われる。この工程では、最上層の配線層２０３ａ上に絶縁層２１０を形成する。第１の実施の形態で説明したように、この絶縁層２１０は、エポキシ樹脂、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等から成るものである。そして、この絶縁層２１０を形成するには、これらの樹脂を最上層の配線層２０３ａ上に塗布したり、或いはこれらの樹脂から成る樹脂シートを最上層の配線層２０３ａ上に接着することにより形成される。
【００５５】
次に、図８（ｂ）に示すように、端子パッド２０３ｂに対応するような開口部２１０ａを絶縁層２１０に複数形成する。この開口部２１０ａは、絶縁層２１０が感光性エポキシ樹脂等の感光性樹脂から成る場合は、この感光性樹脂を露光、現像することにより形成される。そして、絶縁層２１０が非感光性の樹脂から成る場合は、レーザの照射、又はドライエッチングやウエットエッチングにより、開口部２１０ａを形成する部分の絶縁層２１０を除去することにより形成される。
【００５６】
続いて、図８（ｃ）に示すように、上で形成した開口部２１０ａの内部をはんだペーストやはんだの粒子（金属粒子）で充填する。
なお、この充填を開口部２１０ａの中途部まで行うことにより、第１の実施の形態で説明したような絶縁層２１０の厚さよりも低い高さの金属柱２０８（図５（ａ）参照）を形成することができる。そして、第１の実施の形態で説明したように、このような高さの金属柱によると、半導体素子２０５と多層配線基板２１１との位置合わせ精度を緩和することができる。
【００５７】
以下では、開口部２１０ａの上部まで金属粒子を充填した場合について説明するが、上のように開口部２１０ａの中途部まで充填した場合も同様である。
次に、図８（ｄ）に示すように、開口部２１０ａの内部に充填したはんだペーストやはんだの粒子が溶融する温度で全体を加熱する。これにより、溶融したはんだペーストやはんだの粒子によって開口部２１０ａの内部が満たされる。その後、全体を冷却し、溶融したはんだペーストやはんだの粒子を固化する。これにより、固化したはんだペーストやはんだの粒子から成る金属柱が、開口部２１０ａ内に形成される。
【００５８】
そして最後に、図９に示すように、金属柱２０８の側部２０８ｂと接する部分の絶縁層２１０を残しつつ該側部２０８ｂ近傍の絶縁層２１０を除去し、金属柱２０８の周囲近傍に隙間を形成する。これは、ＵＶ−ＹＡＧレーザやエキシマレーザ等のレーザを除去する部分の絶縁層２１０に照射して該部分を除去したり、或いはプラズマエッチングにより該部分をエッチングすることにより行われる。そして、金属柱２０８の側部２０８ｂと接する部分の絶縁層２１０は、該側部２０８ｂを覆う樹脂皮膜２０６となる。
【００５９】
以上により、第１の実施の形態で説明した多層配線基板２１１が完成する。この後は、多層配線基板２１１をマザーボード（図示せず）に搭載するためのはんだバンプ２０４（図１参照）を該多層配線基板２１１の下面に形成する。そして、半導体素子２０５をはんだバンプ２０７を介して多層配線基板２１１に搭載することにより、多層配線基板２１１と半導体素子２０５とで構成されるＢＧＡタイプの半導体パッケージが完成する（図１参照）。
【００６０】
（３）本発明の第３の実施の形態に係る多層配線基板の製造方法についての説明。
次に、第２の実施の形態で説明したのとは別の方法を用いて、第１の実施の形態で説明した多層配線基板２１１を製造する方法について説明する。図１０（ａ）〜（ｄ）は、本実施形態に係る多層配線基板の製造方法について示す断面図である。
【００６１】
本実施形態に係る多層配線基板の製造方法では、第２の実施の形態で説明した図８（ｂ）に示される工程を行った後に、図１０（ａ）で示される工程を行う。
図１０（ａ）で示される工程では、全体に無電解銅めっき膜を形成したり、或いは蒸着やスパッタリングにより全体に銅の薄膜を形成することにより、全体に導体層２１２を形成する。
【００６２】
次に、図１０（ｂ）に示されるように、上で形成した導体層２１２を給電層にし、絶縁層２１０の開口部２１０ａの内部が十分に埋められる程度の電解銅めっき膜２１３（金属めっき膜）を形成する。
続いて、図１０（ｃ）に示されるように、開口部２１０ａの内部に形成されている導体層２１２と電解銅めっき膜２１３とを残し、その他の部分に形成されている導体層２１２と電解銅めっき膜２１３とを除去する。この除去は、電解銅めっき膜２１３と導体層２１２をウエットエッチングしたり、或いはＣＭＰ法（化学機械研磨法）等で研磨することにより行われる。
【００６３】
これにより、開口部２１０ａの内部にのみ導体層２１２及び電解銅めっき膜２１３が残ることになる。そして、本実施形態では、このようにして残った導体層２１２と電解銅めっき膜２１３とで金属柱２０８が構成される。
そして最後に、図１０（ｄ）に示すように、金属柱２０８の側部２０８ｂと接する部分の絶縁層２１０を残しつつ該側部２０８ｂ近傍の絶縁層２１０を除去し、金属柱２０８の周囲近傍に隙間を形成する。これは、第２の実施の形態と同様に、ＵＶ−ＹＡＧレーザやエキシマレーザ等のレーザを除去する部分の絶縁層２１０に照射して該部分を除去したり、或いはプラズマエッチングにより該部分をエッチングすることにより行われる。そして、金属柱２０８の側部２０８ｂと接する部分の絶縁層２１０は、該側部２０８ｂを覆う樹脂皮膜２０６となる。
【００６４】
以上により、第１の実施の形態で説明した多層配線基板２１１が完成する。この後は、図１に示すように、多層配線基板２１１の下面にソルダレジスト２０９を塗布し、はんだバンプ２０４を固着する。そして、半導体素子２０５をはんだバンプ２０７を介して多層配線基板２１１に搭載することにより、多層配線基板２１１と半導体素子２０５とで構成されるＢＧＡタイプの半導体パッケージが完成する（図１参照）。
【００６５】
（４）本発明の第４の実施の形態に係る多層配線基板の製造方法についての説明。
次に、第２及び第３の実施の形態で説明したのとは別の方法を用いて、第１の実施の形態で説明した多層配線基板２１１を製造する方法について説明する。図１１（ａ）〜（ｄ）、及び図１２（ａ）〜（ｄ）は、本実施形態に係る多層配線基板の製造方法について説明する断面図である。
【００６６】
本実施形態に係る多層配線基板の製造方法では、第１の実施の形態で説明した図７（ｃ）に示される工程を行った後に、図１１（ａ）で示される工程を行う。
なお、以下では、図１１（ａ）とそれに引き続いて行われる工程を、図７（ｃ）の点線四角で示されるＢ部の拡大断面図を参照しながら説明する。
図１１（ａ）に示される工程では、無電解銅めっきや銅のスパッタリングにより、全体に導体層２１４を形成する。
【００６７】
続いて、図１１（ｂ）に示すように、上で形成された導体層２１４上にめっきレジスト２１５を形成する。
次に、図１１（ｃ）に示すように、最上層の配線層２０３ａに形成されている複数の端子パッド２０３ｂのそれぞれに対応する複数の開口部２１５ａをめっきレジスト２１５に形成する。これにより、端子パッド２０３ｂに対応する部分の導体層２１４の表面が開口部２１５ａの底部に露出することになる。
【００６８】
続いて、図１１（ｄ）に示すように、導体層２１４を給電層にし、表面が開口部２１５ａの底部に露出している導体層２１４上に銅めっき膜やはんだめっき膜等の金属めっき膜２１６を電解めっきにより形成する。このようにして形成される金属めっき膜２１６は、開口部２１５ａと同様の形状を有するようになる。そして、本実施形態では、この金属めっき膜２１６により金属柱２０８が構成される。
【００６９】
次に、図１２（ａ）に示すように、めっきレジスト２１５を除去する。これにより、金属柱２０８が形成されていない部分では、導体層２１４の表面が露出するようになる。
続いて、図１２（ｂ）に示すように、ウエットエッチングやドライエッチングにより、表面が露出している部分の導体層２１４を除去する。このとき、導体層２１４の厚さを端子パッド２０３ｂの厚さや金属柱２０８の径に比べて十分薄くすることにより、エッチングにより金属柱２０８が除去されてしまうのを防ぐことができる。
【００７０】
なお、金属柱２０８を構成する金属めっき膜２１６（図１１（ｄ）に示される工程を参照）がはんだめっき膜から成る場合は、エッチング液として過酸化水素／硫酸エッチング液やアルカリエッチャント等を用いるのが好ましい。これらのエッチング液は、銅を溶解してはんだを溶解しない。換言すると、これらのエッチング溶液に対する銅のエッチングレートは、はんだのエッチングレートよりも高い。そのため、金属柱２０８が形成されていない部分の導体層２１４を選択的にエッチングして除去することができる。
【００７１】
次に、図１２（ｃ）に示すように、金属柱２０８の上面２０８ａが覆われない程度に全体に絶縁層２１０を形成する。この絶縁層２１０は、第１の実施の形態で説明したように、エポキシ樹脂、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等から成るものである。
【００７２】
そして最後に、図１２（ｄ）に示すように、金属柱２０８の側部２０８ｂと接する部分の絶縁層２１０を残しつつ該側部２０８ｂ近傍の絶縁層２１０を除去し、金属柱２０８の周囲近傍に隙間を形成する。これは、第２及び第３の実施の形態と同様に、ＵＶ−ＹＡＧレーザやエキシマレーザ等のレーザを除去する部分の絶縁層２１０に照射して該部分を除去したり、或いはプラズマエッチングにより該部分をエッチングすることにより行われる。また、絶縁層２１０として感光性樹脂を用いる場合は、該絶縁層２１０において隙間を形成すべき部分を露光、現像し、隙間を形成する。そして、金属柱２０８の側部２０８ｂと接する部分の絶縁層２１０は、該側部２０８ｂを覆う樹脂皮膜２０６となる。
【００７３】
以上により、第１の実施の形態で説明した多層配線基板２１１が完成する。この後は、図１に示すように、多層配線基板２１１の下面にソルダレジスト２０９を塗布し、はんだバンプ２０４を固着する。そして、半導体素子２０５をはんだバンプ２０７を介して多層配線基板２１１に搭載することにより、多層配線基板２１１と半導体素子２０５とで構成されるＢＧＡタイプの半導体パッケージが完成する（図１参照）。
【００７４】
（５）本発明の第５の実施の形態に係る配線基板、及びその製造方法についての説明。
次に、本実施形態に係る配線基板について、図１３を参照しながら説明する。図１３は、本実施形態に係る配線基板について示す断面図である。
図１３において、２１７は、セラミック基板やガラス・エポキシ基板等から成る絶縁基材である。この絶縁基材２１７には、搭載される半導体素子２０５に備えられた複数のはんだバンプ２０７（外部接続端子）と対応するビアホール２１７ａ（貫通孔）が複数形成されている。そして、このビアホール２１７ａの内部は、銅めっき膜やはんだめっき膜等から成る金属めっき膜２１８で満たされている。
【００７５】
また、絶縁基材２１７の一表面上には、ビアホール２１７ａに対応する複数の端子パッド２１９が形成され、それらはビアホール２１７ａの一開口端２１７ｂに形成されている。なお、上記したように、ビアホール２１７ａははんだバンプ２０７に対応するように形成されているので、端子パッド２１９もはんだバンプ２０７と対応することになる。
【００７６】
そして、端子パッド２１９上には、該端子パッド２１９とそれに対応するはんだバンプ２０７とを電気的に接続する金属柱２２０が形成されている。なお、この金属柱２２０の側部は、樹脂皮膜２２１で覆われている
また、絶縁基材２１７の一表面上には、樹脂皮膜２２１の外周面との間に隙間が生じるように絶縁層２２２が形成されている。そして、本実施形態に係る配線基板２２７は、絶縁基材２１７、側部が樹脂皮膜２２１で覆われた金属柱２２０、絶縁層２２２、内部が金属めっき膜２１８で満たされたビアホール２１７ａ、及び端子パッド２１９で構成されるものである。
【００７７】
なお、２２５は、配線基板２２７を図示しないマザーボードに搭載するためのはんだバンプである。配線基板２２７をマザーボードに載せた後、はんだバンプ２２５をリフローすることにより、該配線基板２２７とマザーボードとが電気的かつ機械的に接続されるようになる。また、２２６はソルダレジストであり、これははんだバンプ２２５をリフローした際に、溶融したはんだが配線基板２２７の表面の所望部分以外に広がるのを防ぐものである。
【００７８】
そして、はんだバンプ２０７がそれに対応する金属柱２２０の上面にくるように半導体素子２０５を配線基板２２７に載せてはんだバンプ２０７をリフローすることにより、配線基板２２７と半導体素子２０５とが電気的かつ機械的に接続される。この半導体素子２０５とそれを搭載した配線基板とにより、ＢＧＡタイプの半導体パッケージが構成される。
【００７９】
なお、本発明はＢＧＡタイプの半導体パッケージに限られるものでは無く、はんだバンプ２２５に代えてピンを備えたＰＧＡタイプの半導体パッケージであっても以下で説明するのと同様の作用及び効果を奏することができる。
ここで、金属柱２２０は、第１の実施の形態で説明した金属柱２０８と同様の機能を有している。すなわち、金属柱２２０は、配線基板２２７と半導体素子２０５とを電気的に接続するだけでなく、それらの間に作用する応力を緩和することができる。
【００８０】
更に、第１の実施の形態と同様に、金属柱２０８は従来のように半導体素子２０５側に形成されたものではなく配線基板２２７側に形成されたものである。そのため、金属柱を半導体素子側に形成するために該半導体素子の後工程を長くする必要がないので、該後工程において半導体素子２０８に不良が発生する頻度を従来に比べて少なくすることができる。
【００８１】
また、金属柱２０８の側部は樹脂皮膜２２１で覆われているので、はんだバンプ２０７をリフローした際に、はんだが樹脂皮膜２２１の外周面をつたって流れ落ちることがない。この点については第１の実施の形態において詳しく説明した。
そして、金属柱２２０の周囲には絶縁層２２２が形成されているので、横方向からの外力が金属柱２２０に直接加わることがなく、外力により金属柱２２０が脱落するのを防ぐことができる。この点についても、第１の実施の形態で説明した通りである。
【００８２】
次に、図１４（ａ）〜（ｄ）、及び図１５（ａ）〜（ｄ）を参照しながら、本実施形態に係る配線基板の製造方法について説明する。図１４（ａ）〜（ｄ）、及び図１５（ａ）〜（ｄ）は、本実施形態に係る配線基板２２７の製造方法について示す断面図である。
まず最初に、図１４（ａ）に示すように、複数のビアホール２１７ａ（貫通孔）が形成され、一表面に銅箔２１９ａ（端子パッド用導体層）が形成された絶縁基材２１７を用意する。これら複数のビアホール２１７ａは、搭載される半導体素子２０５のはんだバンプ２０７（外部接続端子）（図１３参照）のそれぞれに対応するものである。
【００８３】
次に、図１４（ｂ）に示すように、銅箔２１９ａ上にめっきレジスト２２３を形成する。
続いて、図１４（ｃ）に示すように、貫通孔２１７ａに対応する開口部２２３ａをめっきレジスト２２３に形成する。これにより、貫通孔２１７ａに対応する部分の銅箔２１９ａの表面が、開口部２２３ａの底部に露出することになる。
【００８４】
次に、図１４（ｄ）に示すように、銅箔２１９ａを給電層にして電解めっきを行い、貫通孔２１７ａ及び開口部２２３ａそれぞれの内部を銅めっき膜やはんだめっき膜等の金属めっき膜２１８で満たす。このとき、開口部２２３ａを満たす金属めっき膜２１８は金属柱２２０となる。
続いて、図１５（ａ）に示すように、めっきレジスト２２３を除去し、金属柱２２０が形成されていない部分の銅箔２１９ａの表面を露出させる。
【００８５】
次に、図１５（ｂ）に示すように、全体をエッチング液に浸し、金属柱２２０が形成されていない部分の銅箔２１９ａをエッチングして除去する。このとき、金属柱２２０を構成する金属めっき膜２１８（図１４（ｄ）に示される工程を参照）がはんだめっき膜から成る場合は、エッチング液として過酸化水素／硫酸エッチング液やアルカリエッチャント等を用いる。これらのエッチング液は、銅を溶解してはんだを溶解しない。換言すると、これらのエッチング溶液に対する銅のエッチングレートは、はんだのエッチングレートよりも高い。そのため、金属柱２２０が形成されていない部分の銅箔２１９ａを選択的にエッチングして除去することができる。
【００８６】
そして、このエッチングでは、金属柱２２０が形成されている部分の銅箔２１９ａはエッチングされないで残る。このようにして残った銅箔２１９ａは、外部接続端子２０７に対応する端子パッド２１９となる（図１３参照）。
続いて、図１５（ｃ）に示すように、金属柱２２０の上面２２０ａが覆われない程度に全体に絶縁層２２２を形成する。この絶縁層２２２は、エポキシ樹脂、感光性ポリイミド樹脂、非感光性ポリイミド樹脂、ビスマレイミド・トリアジン樹脂、ポリフェニレンエーテル樹脂等から成るものである。
【００８７】
そして最後に、図１５（ｄ）に示すように、金属柱２２０の側部２２０ｂと接する部分の絶縁層２２２を残しつつ該側部２２０ｂ近傍の絶縁層２２２を除去し、金属柱２２０の周囲近傍に隙間を形成する。これは、第２〜第４の実施の形態と同様に、ＵＶ−ＹＡＧレーザやエキシマレーザ等のレーザを除去する部分の絶縁層２２２に照射して該部分を除去したり、或いはプラズマエッチングにより該部分をエッチングすることにより行われる。また、絶縁層２２２として感光性樹脂を用いる場合は、該絶縁層２２２において隙間を形成すべき部分を露光、現像し、隙間を形成する。そして、金属柱２２０の側部２２０ｂと接する部分の絶縁層２２２は、該側部２２０ｂを覆う樹脂皮膜２２１となる。
【００８８】
以上により、先に説明した配線基板２２７が完成する。この後は、図１３に示すように、配線基板２２７の下面にソルダレジスト２２６を塗布し、はんだバンプ２２５を固着する。そして、半導体素子２０５をはんだバンプ２０７を介して配線基板２２７に搭載することにより、配線基板２２７と半導体素子２０５とで構成されるＢＧＡタイプの半導体パッケージが完成する。
【００８９】
なお、上で説明した製造方法に代えて、次のような製造方法で配線基板２２７を形成しても良い。
すなわち、図１４（ａ）に示す工程の後に、銅箔２１９ａの上にレジスト（図示せず）を形成する。
次に、銅箔２１９ａを給電層にして電解めっきを行い、ビアホール２１７ａの内部を銅めっき膜やはんだめっき等の金属めっき膜２１８で充填する。このとき、銅箔２１９ａの表面には上記したレジストが形成されているので、該表面に金属めっき膜２１８は形成されない。
【００９０】
続いて、銅箔２１９ａの上のレジストを除去する。除去後、銅箔２１９ａ上にめっきレジスト２２３を形成する。
次に、ビアホール２１７ａに対応する位置に、めっきレジスト２２３の開口部２２３ａを形成する。
そして、銅箔２１９ａを給電層にして再び電解めっきを行い、開口部２２３ａの内部を銅めっき膜やはんだめっき等の金属めっき膜２１８で充填する。この後は、図１５（ａ）以下に示される工程が行われる。
【００９１】
この製造方法によると、金属柱２２０と、ビアホール２１７ａを満たす金属柱２１８とを別々の材料で構成することができる。すなわち、金属柱２２０をはんだめっき膜で構成し、金属めっき膜２１８を銅めっき膜で構成したり、或いは逆に、金属柱２２０を銅めっき膜で構成し、金属めっき膜２１８をはんだめっき膜で構成することができる。
【００９２】
【発明の効果】
以上説明したように、本発明に係る配線基板及び多層配線基板によれば、それらと搭載される半導体素子との間に作用する応力を緩和するための金属柱を、半導体素子側ではなく基板側に形成する。
これにより、金属柱を形成するために半導体素子の後工程を長くする必要がなく、該後工程において半導体素子の不良が発生する頻度を低減することができる。
【００９３】
また、金属柱の側部を樹脂皮膜で覆うことにより、溶融したはんだバンプが樹脂皮膜の外周面を伝って流れ落ちるのを防ぐことができ、はんだバンプの大きさを不要に大きくする必要がない。
更に、金属柱の高さを絶縁層の厚さよりも低くすることにより、半導体素子を搭載する際の該半導体素子と配線基板、及び該半導体素子と多層配線基板との位置合わせ精度を緩和することができる。
【００９４】
そして、金属柱の周囲には絶縁層が形成されているので、金属柱に横方向の外力が直接加わることがなく、それにより金属柱が脱落するのを防ぐことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る多層配線基板について示す断面図である。
【図２】図１の点線四角で示されるＡ部の拡大断面図である。
【図３】半導体素子を搭載した後における図１のＡ部の拡大断面図である。
【図４】本発明の第１の実施の形態に係る多層配線基板が備える金属柱の拡大断面図である。
【図５】図５（ａ）は、金属柱の高さを絶縁層の厚さよりも低くして半導体素子を搭載した場合の図１におけるＡ部の拡大断面図である。図５（ｂ）は、金属柱の高さを絶縁層の厚さよりも低くして半導体素子を多層配線基板に搭載する場合において、該半導体素子を該多層配線基板に近づけていく際における図１のＡ部の拡大断面図である。
【図６】本発明の第２の実施の形態に係る多層配線基板の製造方法について示す断面図（その１）である。
【図７】本発明の第２の実施の形態に係る多層配線基板の製造方法について示す断面図（その２）である。
【図８】本発明の第２の実施の形態に係る多層配線基板の製造方法について示す断面図（その３）である。
【図９】本発明の第２の実施の形態に係る多層配線基板の製造方法について示す断面図（その４）である。
【図１０】本発明の第３の実施の形態に係る多層配線基板の製造方法について示す断面図である。
【図１１】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その１）である。
【図１２】本発明の第４の実施の形態に係る多層配線基板の製造方法について示す断面図（その２）である。
【図１３】本発明の第５の実施の形態に係る配線基板について示す断面図である。
【図１４】本発明の第５の実施の形態に係る配線基板の製造方法について示す断面図（その１）である。
【図１５】本発明の第５の実施の形態に係る配線基板の製造方法について示す断面図（その２）である。
【図１６】従来例に係る半導体パッケージについて示す断面図である。
【図１７】従来例に係る半導体素子が備える柱の機能について説明するための断面図である。
【符号の説明】
１０１、２２１・・・・・・・・・・多層配線基板、
１０２、２０３ｂ、２１９・・・・・端子パッド、
１０３・・・・・・・・・・・・・・樹脂層、
１０４、２０４、２０７、２２５・・はんだバンプ、
１０５、２０５・・・・・・・・・・半導体素子、
１０６・・・・・・・・・・・・・・柱、
１０７・・・・・・・・・・・・・・電極、
２０１・・・・・・・・・・・・・・コア基板、
２０２・・・・・・・・・・・・・・層間絶縁層、
２０２ａ、２１７ａ・・・・・・・・ビアホール、
２１７ａ・・・・・・・・・・・・・ビアホール２１７ａの一開口端、
２０３・・・・・・・・・・・・・・配線層、
２０３ａ・・・・・・・・・・・・・最上層に形成された配線層、
２０３ｄ・・・・・・・・・・・・・配線用銅めっき膜、
２０６、２２１・・・・・・・・・・樹脂皮膜、
２０６ａ・・・・・・・・・・・・・樹脂皮膜２０６の上面、
２０８、２２０・・・・・・・・・・金属柱、
２０８ａ・・・・・・・・・・・・・金属柱２０８の上面、
２０８ｂ・・・・・・・・・・・・・金属柱２０８の側部、
２２０ａ・・・・・・・・・・・・・金属柱２２０の上部、
２２０ｂ・・・・・・・・・・・・・金属柱２２０の側部、
２０９、２２６・・・・・・・・・・ソルダレジスト、
２１０、２２２・・・・・・・・・・絶縁層、
２１０ａ・・・・・・・・・・・・・絶縁層２１０の開口部、
２１０ｂ・・・・・・・・・・・・・絶縁層２１０の周縁部、
２１２、２１４・・・・・・・・・・導体層、
２１３・・・・・・・・・・・・・・電解銅めっき膜、
２１５、２２３・・・・・・・・・・めっきレジスト、
２１５ａ・・・・・・・・・・・・・めっきレジスト２１５の開口部、
２２３ａ・・・・・・・・・・・・・めっきレジスト２２３の開口部、
２１６、２１８・・・・・・・・・・金属めっき膜、
２１７・・・・・・・・・・・・・・絶縁基材、
２２７・・・・・・・・・・・・・・配線基板。
Claims (11)
- 搭載される半導体素子に備えられた複数の外部接続端子の位置に対応して複数の端子パッドが形成された最上層の配線層と、
前記端子パッド上に形成された金属柱と、
前記金属柱の側部を覆って形成された樹脂皮膜と、
前記樹脂皮膜の外周面との間に隙間が生じるように前記最上層の配線層上に形成された絶縁層とを備えたことを特徴とする多層配線基板。 - 前記金属柱の高さは、前記絶縁層の厚さよりも低いことを特徴とする請求項１に記載の多層配線基板。
- 複数の貫通孔を備えた絶縁基材と、
前記貫通孔の内部を満たす金属めっき膜と、
前記金属めっき膜と接続されるように前記貫通孔の一方の開口部周縁に、搭載される半導体素子に備えられた複数の外部接続端子の位置に対応して形成された端子パッドと、
前記端子パッド上に形成された金属柱と、
前記金属柱と前記端子パッドのそれぞれの側部を覆って形成された樹脂皮膜と、
前記絶縁基材の前記一方の開口部がある側の表面に、前記樹脂皮膜の外周面との間に隙間が生じるように形成された絶縁層とを備えたことを特徴とする配線基板。 - 最上層の配線層に複数の端子パッドを形成する工程と、
前記端子パッドが形成された最上層の配線層の上に絶縁層を形成する工程と、
前記絶縁層の前記端子パッドに対応する位置に開口部を形成する工程と、
前記開口部内に金属粒子を充填する工程と、
前記金属粒子が溶融する温度で前記開口部内に充填された金属粒子を溶融して、前記開口部内に金属柱を形成する工程と、
前記金属柱の側部と接する周囲部分の前記絶縁層を残すように前記周囲部分近傍の絶縁層を除去して、前記金属柱の周囲部分近傍に隙間を形成する工程とを含むことを特徴とする多層配線基板の製造方法。 - 前記開口部内に金属粒子を充填する工程は、該金属粒子を前記開口部の中途部まで充填することを特徴とする請求項４に記載の多層配線基板の製造方法。
- 最上層の配線層に複数の端子パッドを形成する工程と、
前記端子パッドが形成された最上層の配線層の上に絶縁層を形成する工程と、
前記絶縁層の前記端子パッドに対応する位置に開口部を形成する工程と、
前記開口部内及び前記絶縁層上に導体層を形成する工程と、
前記導体層を給電層にして電解めっきを行い、前記開口部内を埋める金属めっき膜を前記導体層上に形成する工程と、
エッチング又は研磨により、前記開口部内以外に形成された前記導体層と前記金属めっき膜とを除去して、開口部内に前記導体層と前記金属めっき膜とから成る金属柱を形成する工程と、
前記金属柱の側部と接する周囲部分の前記絶縁層を残すように前記周囲部分近傍の絶縁層を除去して、前記金属柱の周囲部分近傍に隙間を形成する工程とを含むことを特徴とする多層配線基板の製造方法。 - 最上層の配線層に複数の端子パッドを形成する工程と、
前記端子パッド上に導体層を形成する工程と、
前記導体層上にめっきレジストを形成する工程と、
前記めっきレジストの前記端子パッドに対応する位置に開口部を形成し、該開口部の底部に前記端子パッド上に形成された前記導体層を露出させる工程と、
前記導体層を給電層にして電解めっきを行い、前記開口部の底部に露出する導体層上に金属めっき膜を形成して、該開口部内に金属めっき膜から成る金属柱を形成する工程と、
前記めっきレジストを除去して、前記金属柱が形成されていない部分の前記導体層の表面を露出させる工程と、
前記表面が露出した導体層をエッチングして除去する工程と、
前記金属柱の上面が覆われないように全体に絶縁層を形成する工程と、
前記金属柱の側部と接する周囲部分の前記絶縁層を残すように前記周囲部分近傍の絶縁層を除去して、前記金属柱の周囲部分近傍に隙間を形成する工程とを含むことを特徴とする多層配線基板の製造方法。 - 前記導体層は、銅を含む金属から成り、
前記金属柱は、はんだから成ると共に、
前記導体層をエッチングして除去する工程は、
銅のエッチングレートがはんだのエッチングレートよりも高いエッチング液を用いて行うことを特徴とする請求項７に記載の多層配線基板の製造方法。 - 複数の貫通孔及び一方の表面に形成された端子パッド用導体層を備えた絶縁基材を形成する工程と、
前記端子パッド用導体層上にめっきレジストを形成する工程と、
前記貫通孔に対応する位置に前記めっきレジストの開口部を形成して、該開口部の底部に前記貫通孔に対応する部分の前記端子パッド用導体層の表面を露出させる工程と、
前記端子パッド用導体層を給電層にして電解めっきを行い、前記貫通孔及び前記開口部のそれぞれの内部を金属めっき膜で満たして、該開口部内に該金属めっき膜から成る金属柱を形成する工程と、
前記めっきレジストを除去して、前記金属柱が形成されていない部分の前記端子パッド用導体層の表面を露出させる工程と、
前記表面が露出した前記端子パッド用導体層をエッチングにより除去して前記絶縁基材の表面を露出させると共に、前記金属柱が形成されている部分に端子パッドを形成する工程と、
前記金属柱の上面が覆われないように前記表面が露出した絶縁基材上に絶縁層を形成する工程と、
前記金属柱の側部と接する周囲部分の前記絶縁層を残すように前記周囲部分近傍の前記絶縁層を除去して、前記金属柱の周囲部分近傍に隙間を形成する工程とを含むことを特徴とする配線基板の製造方法。 - 前記端子パッド用導体層は、銅を含む金属から成り、
前記金属柱は、はんだから成ると共に、
前記端子パッド用導体層をエッチングにより除去して端子パッドを形成する工程は、
銅のエッチングレートがはんだのエッチングレートよりも高いエッチング液を用いて行うことを特徴とする請求項９に記載の配線基板の製造方法。 - 請求項１又は請求項２に記載の多層配線基板、又は請求項３に記載の配線基板、又は請求項４から請求項８のいずれか一に記載の多層配線基板の製造方法により製造された多層配線基板、又は請求項９又は請求項１０に記載の配線基板の製造方法により製造された配線基板に、半導体素子が搭載されたことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000004873A JP3865989B2 (ja) | 2000-01-13 | 2000-01-13 | 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 |
| US09/736,864 US6828669B2 (en) | 2000-01-13 | 2000-12-14 | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000004873A JP3865989B2 (ja) | 2000-01-13 | 2000-01-13 | 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196496A JP2001196496A (ja) | 2001-07-19 |
| JP3865989B2 true JP3865989B2 (ja) | 2007-01-10 |
Family
ID=18533606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000004873A Expired - Fee Related JP3865989B2 (ja) | 2000-01-13 | 2000-01-13 | 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6828669B2 (ja) |
| JP (1) | JP3865989B2 (ja) |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111222A (ja) * | 2000-10-02 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 多層基板 |
| US6879492B2 (en) * | 2001-03-28 | 2005-04-12 | International Business Machines Corporation | Hyperbga buildup laminate |
| JP3781178B2 (ja) * | 2001-03-30 | 2006-05-31 | ユーディナデバイス株式会社 | 高周波半導体装置の多層配線構造 |
| JP4248761B2 (ja) * | 2001-04-27 | 2009-04-02 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法並びに半導体装置 |
| US6861757B2 (en) * | 2001-09-03 | 2005-03-01 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
| US6577002B1 (en) * | 2001-11-29 | 2003-06-10 | Sun Microsystems, Inc. | 180 degree bump placement layout for an integrated circuit power grid |
| US7235886B1 (en) * | 2001-12-21 | 2007-06-26 | Intel Corporation | Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby |
| US20030116860A1 (en) * | 2001-12-21 | 2003-06-26 | Biju Chandran | Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses |
| TW530377B (en) * | 2002-05-28 | 2003-05-01 | Via Tech Inc | Structure of laminated substrate with high integration and method of production thereof |
| JP2004009144A (ja) * | 2002-06-03 | 2004-01-15 | Disco Abrasive Syst Ltd | マイクロ部品の製造方法 |
| KR100481216B1 (ko) * | 2002-06-07 | 2005-04-08 | 엘지전자 주식회사 | 볼 그리드 어레이 패키지 및 그의 제조 방법 |
| US6780673B2 (en) * | 2002-06-12 | 2004-08-24 | Texas Instruments Incorporated | Method of forming a semiconductor device package using a plate layer surrounding contact pads |
| TW569416B (en) * | 2002-12-19 | 2004-01-01 | Via Tech Inc | High density multi-chip module structure and manufacturing method thereof |
| US7253510B2 (en) | 2003-01-16 | 2007-08-07 | International Business Machines Corporation | Ball grid array package construction with raised solder ball pads |
| JP3721175B2 (ja) * | 2003-06-03 | 2005-11-30 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US7205649B2 (en) * | 2003-06-30 | 2007-04-17 | Intel Corporation | Ball grid array copper balancing |
| DE10345391B3 (de) * | 2003-09-30 | 2005-02-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul |
| US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
| US8641913B2 (en) * | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
| US8129841B2 (en) | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US8574959B2 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| KR101237172B1 (ko) | 2003-11-10 | 2013-02-25 | 스태츠 칩팩, 엘티디. | 범프-온-리드 플립 칩 인터커넥션 |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US8216930B2 (en) | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| US7709968B2 (en) | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
| US7656677B2 (en) * | 2004-01-27 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Multilayer electronic component and structure for mounting multilayer electronic component |
| EP1677585A4 (en) * | 2004-01-30 | 2010-05-19 | Ibiden Co Ltd | MULTILAYER PCB AND MANUFACTURING METHOD THEREFOR |
| JP2005285849A (ja) * | 2004-03-26 | 2005-10-13 | North:Kk | 多層配線基板製造用層間部材とその製造方法 |
| KR100557540B1 (ko) * | 2004-07-26 | 2006-03-03 | 삼성전기주식회사 | Ｂｇａ 패키지 기판 및 그 제작 방법 |
| JP4559163B2 (ja) * | 2004-08-31 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置用パッケージ基板およびその製造方法と半導体装置 |
| US7331503B2 (en) * | 2004-10-29 | 2008-02-19 | Intel Corporation | Solder printing process to reduce void formation in a microvia |
| JP2006134912A (ja) * | 2004-11-02 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ |
| US8841779B2 (en) * | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| JP4596946B2 (ja) * | 2005-03-25 | 2010-12-15 | パナソニック株式会社 | 半導体実装方法 |
| WO2006105015A2 (en) | 2005-03-25 | 2006-10-05 | Stats Chippac Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
| US7491636B2 (en) * | 2005-07-19 | 2009-02-17 | Micron Technology, Inc. | Methods for forming flexible column die interconnects and resulting structures |
| KR100664500B1 (ko) * | 2005-08-09 | 2007-01-04 | 삼성전자주식회사 | 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법 |
| US7667473B1 (en) * | 2005-09-28 | 2010-02-23 | Xilinx, Inc | Flip-chip package having thermal expansion posts |
| JP5157455B2 (ja) * | 2006-01-16 | 2013-03-06 | 日本電気株式会社 | 半導体装置 |
| JP5012577B2 (ja) * | 2007-07-05 | 2012-08-29 | 日本電気株式会社 | 半導体装置 |
| EP2206145A4 (en) | 2007-09-28 | 2012-03-28 | Tessera Inc | FLIP-CHIP CONNECTION WITH DOUBLE POSTS |
| JP5392847B2 (ja) | 2008-01-09 | 2014-01-22 | ルネサスエレクトロニクス株式会社 | 配線基板、半導体装置及びそれらの製造方法 |
| JP4972601B2 (ja) * | 2008-04-09 | 2012-07-11 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP2011518336A (ja) * | 2008-04-21 | 2011-06-23 | トップ エンジニアリング カンパニー リミテッド | Ｍｅｍｓプローブカード及びその製造方法 |
| US7777186B2 (en) | 2008-08-14 | 2010-08-17 | L-3 Communications Cincinnati Electronics Corporation | Pixel interconnect insulators and methods thereof |
| US20100044860A1 (en) * | 2008-08-21 | 2010-02-25 | Tessera Interconnect Materials, Inc. | Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer |
| JP5563785B2 (ja) * | 2009-05-14 | 2014-07-30 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
| JP5185885B2 (ja) * | 2009-05-21 | 2013-04-17 | 新光電気工業株式会社 | 配線基板および半導体装置 |
| US8330272B2 (en) | 2010-07-08 | 2012-12-11 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| JP5880036B2 (ja) * | 2011-12-28 | 2016-03-08 | 富士通株式会社 | 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板 |
| JP5559836B2 (ja) * | 2012-05-16 | 2014-07-23 | 株式会社フジクラ | 半導体装置 |
| JP2014086651A (ja) * | 2012-10-26 | 2014-05-12 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| JP6282425B2 (ja) * | 2012-10-29 | 2018-02-21 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP5997200B2 (ja) * | 2013-05-30 | 2016-09-28 | 京セラ株式会社 | 配線基板 |
| JP5997197B2 (ja) * | 2013-05-30 | 2016-09-28 | 京セラ株式会社 | 配線基板 |
| US9607938B2 (en) | 2013-06-27 | 2017-03-28 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof |
| US20150187681A1 (en) * | 2013-12-26 | 2015-07-02 | Ravi V. Mahajan | Flexible microelectronic assembly and method |
| JP2015159160A (ja) * | 2014-02-24 | 2015-09-03 | 富士通株式会社 | 配線基板及び接続構造 |
| JP2015159197A (ja) * | 2014-02-24 | 2015-09-03 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP6329027B2 (ja) * | 2014-08-04 | 2018-05-23 | ミネベアミツミ株式会社 | フレキシブルプリント基板 |
| JP6368635B2 (ja) * | 2014-12-10 | 2018-08-01 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| KR102319407B1 (ko) * | 2014-12-19 | 2021-11-01 | 삼성전자주식회사 | 기판 스트립 및 이를 이용한 반도체 패키지의 제조 방법 |
| US9368442B1 (en) * | 2014-12-28 | 2016-06-14 | Unimicron Technology Corp. | Method for manufacturing an interposer, interposer and chip package structure |
| JP6418968B2 (ja) * | 2015-01-29 | 2018-11-07 | 京セラ株式会社 | 電子部品実装用パッケージ、電子装置および電子モジュール |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| KR20180065426A (ko) * | 2016-12-07 | 2018-06-18 | 삼성전자주식회사 | 반도체 저장 장치 |
| US10290611B2 (en) * | 2017-07-27 | 2019-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and methods of forming same |
| JP7022595B2 (ja) * | 2018-01-17 | 2022-02-18 | スタンレー電気株式会社 | 電子デバイス、およびその製造方法 |
| JP7386595B2 (ja) * | 2018-04-05 | 2023-11-27 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| JP2021036554A (ja) * | 2019-08-30 | 2021-03-04 | イビデン株式会社 | プリント配線板の製造方法 |
| US11133245B2 (en) * | 2019-10-25 | 2021-09-28 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method for manufacturing the same |
| WO2023176238A1 (ja) * | 2022-03-15 | 2023-09-21 | 株式会社村田製作所 | 配線基板 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4172907A (en) * | 1977-12-29 | 1979-10-30 | Honeywell Information Systems Inc. | Method of protecting bumped semiconductor chips |
| US5181087A (en) * | 1986-02-28 | 1993-01-19 | Hitachi, Ltd. | Semiconductor device and method of producing the same |
| JPS6366993A (ja) * | 1986-09-08 | 1988-03-25 | 日本電気株式会社 | 多層配線基板 |
| JPS6379330A (ja) | 1986-09-24 | 1988-04-09 | Hitachi Ltd | 半導体装置 |
| JPH01318248A (ja) * | 1988-06-20 | 1989-12-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH05335475A (ja) * | 1992-06-01 | 1993-12-17 | Fujitsu Ltd | 回路チップ実装装置 |
| JP3007497B2 (ja) * | 1992-11-11 | 2000-02-07 | 三菱電機株式会社 | 半導体集積回路装置、その製造方法、及びその実装方法 |
| JPH0828580B2 (ja) * | 1993-04-21 | 1996-03-21 | 日本電気株式会社 | 配線基板構造及びその製造方法 |
| US5906042A (en) * | 1995-10-04 | 1999-05-25 | Prolinx Labs Corporation | Method and structure to interconnect traces of two conductive layers in a printed circuit board |
| US6042953A (en) * | 1996-03-21 | 2000-03-28 | Matsushita Electric Industrial Co., Ltd. | Substrate on which bumps are formed and method of forming the same |
| JPH1069961A (ja) * | 1996-08-27 | 1998-03-10 | Mitsubishi Materials Corp | サージアブソーバ |
| US6307161B1 (en) * | 1996-09-10 | 2001-10-23 | Formfactor, Inc. | Partially-overcoated elongate contact structures |
| JP3085283B2 (ja) * | 1998-07-13 | 2000-09-04 | 日本電気株式会社 | 電子部品と基板との接続装置及びその接続方法 |
| US6211561B1 (en) * | 1998-11-16 | 2001-04-03 | Conexant Systems, Inc. | Interconnect structure and method employing air gaps between metal lines and between metal layers |
-
2000
- 2000-01-13 JP JP2000004873A patent/JP3865989B2/ja not_active Expired - Fee Related
- 2000-12-14 US US09/736,864 patent/US6828669B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196496A (ja) | 2001-07-19 |
| US6828669B2 (en) | 2004-12-07 |
| US20010008309A1 (en) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3865989B2 (ja) | 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 | |
| JP5026400B2 (ja) | 配線基板及びその製造方法 | |
| CN100390951C (zh) | 电子部件安装基板的制造方法 | |
| JP5210839B2 (ja) | 配線基板及びその製造方法 | |
| JP5711472B2 (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| KR101376265B1 (ko) | 배선 기판 및 그 제조 방법 | |
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| JP5451719B2 (ja) | 配線基板及び半導体パッケージ | |
| JP4204989B2 (ja) | 半導体装置及びその製造方法 | |
| JP5221315B2 (ja) | 配線基板及びその製造方法 | |
| JP4769056B2 (ja) | 配線基板及びその製法方法 | |
| JP2011501410A (ja) | 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ | |
| JP2005310946A (ja) | 半導体装置 | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2010272562A (ja) | 電子部品の実装構造 | |
| WO2007102358A1 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
| JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
| JP2004259988A (ja) | キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置 | |
| JP4170266B2 (ja) | 配線基板の製造方法 | |
| JP5407269B2 (ja) | 半導体装置 | |
| JP2008177619A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| JP4429435B2 (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
| JP4172238B2 (ja) | 電子部品の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061004 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3865989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |