JP5559836B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5559836B2 JP5559836B2 JP2012112508A JP2012112508A JP5559836B2 JP 5559836 B2 JP5559836 B2 JP 5559836B2 JP 2012112508 A JP2012112508 A JP 2012112508A JP 2012112508 A JP2012112508 A JP 2012112508A JP 5559836 B2 JP5559836 B2 JP 5559836B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- semiconductor device
- hole
- conductive portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
この貫通配線基板を用いた半導体装置の構造及び該基板上に形成された配線を封止する手段としては、たとえば図9及び図10に示すように、二通りが存在する。
また、貫通配線基板における前者構造の場合は、貫通配線部形成をめっきなどで行なうが、開口径が20〜100μmφ、深さ50〜250μm程度の微細な貫通孔102aを完全に埋め込むには、基板一枚当り2〜10時間程度かかってしまい、量産性がわるい。
一方、後者構造の場合は、前者構造に比べてめっき時間が短く、長くても1時間程度で形成可能である。そのため、貫通配線基板を用いた半導体装置としては、後者構造を有するものが望ましい。
本発明の請求項2に係る半導体装置は、請求項1において、前記凹部または前記貫通孔の内側には前記導電部の一部が配されていることを特徴とする。
本発明の請求項3に係る半導体装置は、請求項1又は2において、前記フィルムは真空雰囲気内でラミネートを行うことが可能なドライフィルムであることを特徴とする。
図1は、半導体装置の第一構造を概念的に示す断面図である。なお、後述する実施形態においては、本実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
この基板2には、一方の面から他方の面へ連通するように形成された中空部からなる貫通孔2aが形成されている。また、基板2は、一方の面及び他方の面に加え、前記貫通孔2aの内壁面に絶縁部3が形成されている。この貫通孔2aは、たとえば20〜100μmφの口径で、50〜250μmの深さを有する微細孔であり、その内部に空間5aを残すように絶縁部3を介して内壁面に導電材料を被覆することにより、配線として用いられる貫通電極8が形成されている。なお、図示例では、基板2上に一つだけ貫通孔2aが形成されたものとなっているが、基板2上に形成される貫通孔2aの数は特に限定されない。
また、絶縁部3は、たとえばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の液状樹脂を塗布することにより形成するようにしても良い。この場合、絶縁部3は、例えばスピンコート法、キャスティング法、ディスペンス法等により、ウエハ基板1上に塗布することで形成することができる。また、絶縁部3に使われる材料は感光性をもち、フォトリソグラフィ技術を利用してパターニングすることにより形成するものも可能である。
この導電部5の材料としては、たとえばCuやAl、Ni、Auといった導電性に優れた金属材料等を用いることができ、その厚さは、たとえば0.5〜20μmである。また、導電部5は、電極4との密着性に優れると共に、導電部5を構成する元素が電極4や基板2内に拡散しない材料を用いれば、さらに好ましい。そして、導電部5は、たとえば電解銅めっき法等のめっき法などにより形成することができる。
このフィルム6の厚さは、20〜50μm程度であり、図1に示すように、数百μm程度をした厚さの基板2に形成された、20〜100μmφの口径を有する貫通孔2aの内部に空間5aを残して貫通電極8を形成する場合、前記フィルム6の一部、すなわち前記空間5aの開口部に位置するフィルム6の下面側領域が、前記空間5a内に充填されたものとなる。
図2乃至図6は、その製造工程の一例を順次示す断面図である。
まず、所定の位置に、一方の面から他方の面へ連通し、20〜100μmの口径を有する貫通孔2aが形成され、一方の面及び他方の面に加え、前記貫通孔2aの内壁面に絶縁部3が形成されている基板2を用意する。このような基板2としては、たとえば、直径4インチ(100mm)で厚さが150〜700μmのもの、直径6インチ(150mm)で厚さが200〜700μmのもの、直径8インチ(200mm)で厚さが350〜775μmのもの、等が挙げられる。この際、絶縁部3は、基板2の表層部及び貫通孔2aの内壁面を絶縁化処理することにより形成され、その厚さは、たとえば0.1〜3μm程度である。
そして、真空チャンバ10内を真空引きして、500−10Pa程度まで減圧する。したがって、前記空間5a内は減圧されて、陰圧状態となる。なお、ラミネートは、感光性フィルムを使用するため、イエロールーム環境下で行なわれる。
さらに、工程温度が、たとえば150℃より高温になることがないため、デバイス素子が形成されているような基板にも適用可能である。
図7は、本発明の半導体装置の第二構造を概念的に示す断面図である。
本実施形態における半導体装置11は、図7に示すとおり、一方の面に開口する凹部18が多数形成された基板12と、該基板12の少なくとも一方の面に絶縁部13を介して前記凹部18に沿って配された導電部15と、該絶縁部13及び該導電部15を覆うように配された感光性樹脂からなるフィルム16とを少なくとも備えている。
そして、加圧を解除し、ラミネートされた基板を回収した後、露光処理により、前記フィルム16に所定のパターニングを施して、たとえばフィルム16に導電部15を露出させる開口部(接続パッド)16aを形成することで、優れた耐食性を備える、図7に示すような半導体装置11とすることができる。
本実施形態における半導体装置21は、図8に示すとおり、上面が平坦な基板22と、該基板22の少なくとも一方の面に絶縁部23を介して配された大きな厚さを有する導電部25と、該絶縁部23及び該導電部25を覆うように配された感光性樹脂からなるフィルム26とを少なくとも備え、前記導電部25は、両端部側にそれぞれ段部28,28を有している。
そして、加圧を解除し、ラミネートされた基板を回収した後、露光処理により、前記フィルム26に所定のパターニングを施して、たとえばフィルム26に導電部25を露出させる開口部(接続パッド)26aを形成することで、優れた耐食性を備える、図8に示すような半導体装置21とすることができる。
Claims (3)
- 一方の面及び該一方の面とは反対側である他方の面を有し、剛体からなる半導体基板である基板と、
該基板の少なくとも前記一方の面に絶縁部を介して配された導電部と、
該基板の前記一方の面側において、該絶縁部及び該導電部を覆うように配された感光性樹脂からなるフィルムと、を有し、
前記基板は前記一方の面に開口する凹部または貫通孔の少なくとも何れか一方を備え、
該凹部または該貫通孔はその内部が略全域にわたって継ぎ目が無く前記フィルムにより充填されていて、前記基板の前記他方の面内に半導体素子が形成されていることを特徴とする半導体装置。 - 前記凹部または前記貫通孔の内側には前記導電部の一部が配されていることを特徴とする請求項1に記載の半導体装置。
- 前記フィルムは真空雰囲気内でラミネートを行うことが可能なドライフィルムであることを特徴とする請求項1又は2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012112508A JP5559836B2 (ja) | 2012-05-16 | 2012-05-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012112508A JP5559836B2 (ja) | 2012-05-16 | 2012-05-16 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006010785A Division JP5042501B2 (ja) | 2006-01-19 | 2006-01-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012160761A JP2012160761A (ja) | 2012-08-23 |
JP5559836B2 true JP5559836B2 (ja) | 2014-07-23 |
Family
ID=46840980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012112508A Expired - Fee Related JP5559836B2 (ja) | 2012-05-16 | 2012-05-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5559836B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105589182B (zh) * | 2014-10-24 | 2018-02-02 | 玉晶光电(厦门)有限公司 | 光学成像镜头及应用此镜头的电子装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3865989B2 (ja) * | 2000-01-13 | 2007-01-10 | 新光電気工業株式会社 | 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 |
JP3913188B2 (ja) * | 2000-10-23 | 2007-05-09 | 松下電器産業株式会社 | 配線基板 |
JP2004165238A (ja) * | 2002-11-11 | 2004-06-10 | Sumitomo Metal Electronics Devices Inc | プラスチックパッケージ及びその製造方法 |
JP2004207370A (ja) * | 2002-12-24 | 2004-07-22 | Cmk Corp | プリント配線板の製造方法 |
JP2005294320A (ja) * | 2004-03-31 | 2005-10-20 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
2012
- 2012-05-16 JP JP2012112508A patent/JP5559836B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012160761A (ja) | 2012-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5808586B2 (ja) | インターポーザの製造方法 | |
KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
JP5325736B2 (ja) | 半導体装置及びその製造方法 | |
US9392705B2 (en) | Wiring board with through wiring | |
JP6189181B2 (ja) | 半導体装置の製造方法 | |
JP2010034403A (ja) | 配線基板及び電子部品装置 | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
TW201044930A (en) | Fabricating method of embedded package structure | |
CN108022870B (zh) | 封装基板及其制作方法 | |
JP2010010644A (ja) | 半導体装置の製造方法 | |
JP2011204765A (ja) | 半導体装置の製造方法及び半導体装置 | |
WO2010150912A1 (ja) | 半導体装置及びその製造方法並びにこれを用いた回路装置 | |
JP2006156436A (ja) | 半導体装置及びその製造方法 | |
JP2006128683A (ja) | パッケージング基板の製造方法およびそれを用いたパッケージング方法 | |
JP2008181977A (ja) | パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法 | |
US8697566B2 (en) | Bump structure and manufacturing method thereof | |
TWI692839B (zh) | 半導體裝置及其製造方法 | |
TWI575672B (zh) | 晶片封裝體及其製造方法 | |
JP5042501B2 (ja) | 半導体装置の製造方法 | |
JP5559836B2 (ja) | 半導体装置 | |
JP4794527B2 (ja) | 半導体装置及びその製造方法 | |
JP2019161003A (ja) | 半導体装置及びその製造方法 | |
JP2009094235A (ja) | 半導体装置及びその製造方法 | |
JP6398203B2 (ja) | 半導体装置 | |
JP4549692B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140606 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5559836 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |