JP2011518336A - Memsプローブカード及びその製造方法 - Google Patents
Memsプローブカード及びその製造方法 Download PDFInfo
- Publication number
- JP2011518336A JP2011518336A JP2011506187A JP2011506187A JP2011518336A JP 2011518336 A JP2011518336 A JP 2011518336A JP 2011506187 A JP2011506187 A JP 2011506187A JP 2011506187 A JP2011506187 A JP 2011506187A JP 2011518336 A JP2011518336 A JP 2011518336A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- mems probe
- substrate
- low
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C99/00—Subject matter not provided for in other groups of this subclass
- B81C99/0035—Testing
- B81C99/005—Test apparatus
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/0118—Cantilevers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
本発明は、MEMS(Micro Electro Mechanical Systems)プローブカード(Probe card)及びその製造方法に関することで、(a) ビアホールが形成された第1乃至第n層の低温同時焼成セラミック(LTCC)基板を用意するステップと、(b) 前記ビアホールにビアフィラー電導体または低抗体を充填するステップと、(c) 前記第1乃至第n層の低温同時焼成セラミック基板を積層して、1000℃以下で焼成して低温同時焼成セラミック多層基板を用意するステップと、(d) 前記低温同時焼成セラミック多層基板の表面に絶縁膜を形成するステップと、(e) 前記絶縁膜及び前記ビアフィラー電導体の表面に薄膜電導線を形成するステップと、を含むことを特徴とする。
Description
本発明は、MEMS(Micro Electro Mechanical Systems)プローブカード(Probe card)及びその製造方法に関し、特に、低温同時焼成セラミック(LTCC:low temperature co−fired ceramics)の多層基板内に抵抗電導線を形成して安定的な抵抗比を得ることができるだけではなく、大きい電力の変化にも使用でき、基板表面に、安定的な特性を有するRu203酸化物を抵抗性電導線で使用して要求される電力パワーを容易に設計することができるMEMSプローブカード及びその製造方法に関する。
一般的に、半導体チップなどの電子素子のテスト装置に使われるプローブカードは、所定の基板及び基板上に配列されたプローブを含む装置として、半導体ウェハ上でチップの電気的特性と動作の異常有無を検査するために使用される。
前記半導体チップには外部電子装置との相互信号伝達のためにその表面にパッドを備える。すなわち、半導体チップは、パッドを介して電気的信号の入力を受けて所定の動作を実行した後、処理した結果を更にパッドを介して外部電子装置に伝達する。この時、前記プローブカードは半導体チップと外部電子装置(例えば、テスト装置)との間の電気的経路を形成することにより、半導体チップに対する電気的テストを可能とする。
一方、最近半導体チップの高集積化に従って前記半導体チップのパッドは微細化されるだけではなく、それらの間の間隔も減少している。これによって、プローブカードも半導体チップの高集積化に対応して微細に製作する必要があるが、このような微細化の要求は前記プローブカードの製作プロセスを難しくする。
すなわち、半導体チップのテスト装置は半導体技術の発展による大型化、高速化により、既存のピン(pin)型よりは半導体のMEMS技術を利用した微細プローブ形成技術が適用されるMEMSプローブ型を採択している。
さらに、半導体チップのI/Oピンが増大されることによってプローブも多重チャンネル型プローブが要求されるが、多重接合ピンによるプローブカードの適用時に1チャンネルだけが短絡されても過度な電流が1チャンネルに過度に流れてプローブ端子でスパーク性不良が発生するおそれがあり、これに対する対策が要求されている。
最近、その対策として抵抗電導線にてプローブ端子を連結して過度な電流が急に流れることを防止する技術が提案されている。
図1は、従来のMEMSプローブカードにおいて抵抗電導線の構造を示す断面図及び平面図である。
図1に示したように、従来のMEMSプローブカードは、高温同時焼成セラミック(HTCC:high temperature co−fired ceramics)基板の表面に電導線10を形成し、前記電導線10に形成されたビアホールにビアフィラー(via filler)電導体11を充填し、前記電導線10の表面に薄膜抵抗12とMEMSプローブ用薄膜電導線13を形成した構造である。
前記抵抗電導線10は、前記ビアフィラー電導体11、前記薄膜抵抗12及び前記薄膜電導線13からなり、前記抵抗電導線により過度な電流の速度及び電流量を制御する。
ここで、図面符号14はバンプパッドであり、図面符号15は接着剤であり、図面符号16はMEMSプローブであり、図面符号17はプローブチップ(probe tip)である。
しかしながら、前記のような従来のMEMSプローブカードの薄膜電導線13には薄膜抵抗12がXあるいはY軸方向に直列連結されるので回路の集積度が低下される。このような傾向は薄膜抵抗12をバー形態で設計する場合一層激しくなる。
また、図1に示したように、薄膜抵抗12を薄膜電導線13の幅と同一または薄膜電導線13の幅より狭く設計する場合には、高電力が要求されるMEMSプローブカードへの適用が困難であるという問題点もあった。
一方、前記HTCC基板は1500℃以上の温度で熱処理して多層配線基板を形成する。HTCC基板の絶縁材料は94%以上のアルミナを主原料で使用し、添加剤として少量のシリカを使用し、電導線は高温焼成が可能なタングステン(W)を主に使用する。このようなHTCC基板は機械的強度及び耐化学性の特性が優秀なので基板表面に薄膜電導線を形成して高集積化パッケージでたくさん応用されている。
しかし、高温焼成されたタングステン(W)電導線の電気電導度は銀(Ag)あるいは銅(Cu)と比べて低くて高周波数特性が悪くて、熱膨脹係数がシリコン半導体素子と比べて2倍程度に高いので、熱膨脹係数の整合(Matching)が要求される応用分野では大きい問題点になっている。
一方、上述したHTCC基板の代りにLTCC基板を使用する場合がある。前記LTCC基板は1000℃以下の温度で熱処理して多層配線基板を形成する。このLTCC多層基板は1000℃以下の低温で使用するために、熔融点が低いシリカを主に使用し、アルミナは相対的に少なく使用する。また、LTCC多層基板では、焼成温度が1000℃以下になり、且つ電気電導体の材料として電気電導度が優秀な銀(Ag)または銅(Cu)を使用する。
しかし、LTCC多層基板は前記のような長所にもかかわらず、その表面が粗くて多層基板の表面に数十乃至数百nmの薄膜抵抗を形成することが困難である。
したがって、本発明は前述のような問題点を解決すべくなされたものであって、その目的は、高温でも安定的な抵抗比を得ることができ、大きい電力変化にも安定的に使用することができるMEMSプローブカード及びその製造方法を提供することにある。
本発明の他の目的は、抵抗値の比を容易に調節できるMEMSプローブカード及びその製造方法を提供することにある。
また、本発明の他の目的は、LTCC多層基板とLTCC工程との互換性があり、且つ高温でも安定的な特性を有するRu203酸化物を使用して、要求される電力パワーを容易に設計及び製造が可能なMEMSプローブカード及びその製造方法を提供することにある。
また、本発明の他の目的は、MEMSプローブカードを容易に製造することができるMEMSプローブカード及びその製造方法を提供することにある。
上述の目的を達成するため、本発明に係るMEMSプローブカードの製造方法は、(a)ビアホールが形成された第1〜第n層の低温同時焼成セラミック(LTCC)基板を用意するステップと、(b)前記ビアホールにビアフィラー電導体または低抗体を充填するステップと、(c)前記第1〜第n層の低温同時焼成セラミック基板を積層して1000℃以下で焼成して低温同時焼成セラミック多層基板を用意するステップと、(d)前記低温同時焼成セラミック多層基板の表面に絶縁膜を形成するステップと、(e)前記絶縁膜及び前記ビアフィラー電導体の表面に薄膜電導線を形成するステップと、を含むことを特徴とする。
また、本発明に係るMEMSプローブカードの製造方法において、前記ビアフィラー電導体は、第1層の低温同時焼成セラミック基板のビアホールに充填され、前記低抗体は、第2層の低温同時焼成セラミック基板のビアホールに充填されることを特徴とする。
また、本発明に係るMEMSプローブカードの製造方法において、前記ビアフィラー電導体と低抗体は電導線により連結されることを特徴とする。
また、本発明に係るMEMSプローブカードの製造方法において、前記ビアフィラー電導体は、Ag、PdまたはPt金属の中でいずれか一つの金属からなることを特徴とする。
また、本発明に係るMEMSプローブカードの製造方法において、前記低抗体は、ルテニウム(Ru)、ルテニウム酸化物またはRu/ルテニウム酸化物の中でいずれか一つの物質からなることを特徴とする。
また、本発明に係るMEMSプローブカードの製造方法において、前記絶縁膜は、Al2O3、HfO2、TiO2、ZrO2、Y2O3、Ta2O5、La2O3の中でいずれか一つの高誘電物質からなることを特徴とする。
また、本発明に係るMEMSプローブカードの製造方法において、前記絶縁膜は、成膜速度が速いイオンアシスト(Ion assist)PVD方式、電子ビーム蒸着(E−Beam Evaporation)技術であるPVD方式、PLD(Plused Laser Deposition)方式、またはエアロゾル蒸着(Aerosol Deposition)方式の中でいずれか一つの方式で形成されることを特徴とする。
また、本発明に係るMEMSプローブカードの製造方法において、前記薄膜電導線は、Ti、Pd、CuまたはAl、Cu、Auの複合金属で構成されることを特徴とする。
また、本発明に係るMEMSプローブカードの製造方法において、前記絶縁膜及び薄膜電導線は、湿式エッチング方式またはイオンミーリング方式で形成されることを特徴とする。
また、本発明に係るMEMSプローブカードは、ビアホールにビアフィラー電導体または低抗体が充填された第1乃至第n層の低温同時焼成セラミック基板を積層し、1000℃以下で焼成して形成された低温同時焼成セラミック(LTCC)多層基板と、前記低温同時焼成セラミックの多層基板の表面に形成された絶縁膜と、前記絶縁膜及び前記ビアフィラー電導体の表面に形成された薄膜電導線と、を含むことを特徴とする。
一方、前記目的を達成するため、本発明に係るMEMSプローブ用抵抗性伝送線の製造方法は、(a)1000℃以下で焼成された低温同時焼成セラミック(LTCC)基板を用意するステップと、(b)前記低温同時焼成セラミック基板の上に厚膜抵抗層を形成するステップと、(c)前記厚膜抵抗層の上に絶縁膜を形成するステップと、(d)前記絶縁膜及び前記厚膜抵抗層の上に薄膜電導線を形成するステップと、を含むことを特徴とする。
また、MEMSプローブ用抵抗性電導線の製造方法において、前記厚膜抵抗層は、前記低温同時焼成セラミック基板の上部に備えられたビアフィラー電導体の上に形成されることを特徴とする。
また、MEMSプローブ用抵抗性電導線の製造方法において、前記厚膜抵抗層は、前記低温同時焼成セラミック基板の上部に備えられた電導線の上に形成されることを特徴とする。
また、MEMSプローブ用抵抗性電導線の製造方法において、前記(b)ステップで、前記厚膜抵抗層は、印刷技法で形成された後に焼成されることを特徴とする。
また、MEMSプローブ用抵抗性電導線の製造方法において、前記(b)ステップの前に、前記低温同時焼成セラミック基板を熱処理するステップをさらに含むことを特徴とする。
また、MEMSプローブ用抵抗性電導線の製造方法において、前記絶縁膜は、Al2O3、HfO2、TiO2、ZrO2、Y2O3、Ta2O5、La2O3などのような高誘電物質であるHigh−k物質からなることを特徴とする。
また、MEMSプローブ用抵抗性電導線の製造方法において、前記絶縁膜は、成膜速度が速いイオアシスト(Ion assist)PVD方式、電子ビーム蒸着(E−Beam Evaporation)技術であるPVD方式、PLD(Plused Laser Deposition)方式またはエアロゾル蒸着(Aerosol Deposition)方式で形成されることを特徴とする。
また、MEMSプローブ用抵抗性電導線の製造方法において、前記厚膜抵抗層は、Ru203酸化物で形成されることを特徴とする。
また、MEMSプローブ用抵抗性電導線の製造方法において、前記薄膜電導線は、Ti、Pd、CuまたはAl、Cu、Auの複合金属で構成されることを特徴とする。
また、MEMSプローブ用抵抗性電導線の製造方法において、前記厚膜抵抗層、絶縁膜及び薄膜電導線は、湿式エッチング方式またはイオンミーリング方式で形成されることを特徴とする。
また、前記目的を達成するため、本発明に係るMEMSプローブ用抵抗性電導線は、1000℃以下で焼成された低温同時焼成セラミック(LTCC)基板上に形成された厚膜抵抗層、前記厚膜抵抗層の上に形成された絶縁膜及び、前記絶縁膜及び前記厚膜抵抗層の上に形成された薄膜電導線を含む。
一方、本発明に係る他のプローブカードの製造方法として、基板の表面に第1の電導パッドを形成するステップと、前記基板の表面及び前記第1の電導パッドの表面に低抗体を形成するステップと、前記基板の表面及び前記低抗体の表面に第2の電導パッドを形成するステップと、を含むことを特徴とする。
この場合、プローブカードは、基板の表面に形成された第1の電導パッドと、前記基板の表面及び前記第1の電導パッドの表面に形成された低抗体と、前記基板の表面及び前記低抗体の表面に形成された第2の電導パッドと、を含むことを特徴とする。
以下、本発明の好ましい実施例について添付の図面を参照して詳細に説明する。
<第1の実施例>
図2は、本発明に係るMEMSプローブカードの製造工程フローを示す図であり、図3乃至図10は、図2の各々の工程を説明する図である。
図2は、本発明に係るMEMSプローブカードの製造工程フローを示す図であり、図3乃至図10は、図2の各々の工程を説明する図である。
図2及び図3に示したように、本発明の実施例においては、まず、LTCC多層基板100を得るためにn個のLTCC基板を準備する(ステップS10)。ここで、LTCC基板の層数は基板の設計などによって可変的であり、半導体チップの試験条件によって20〜30層程度が好適である。この時、金属配線の金属としては主にAgが使用されるが、必要によってその組成は変更できる。また、LTCC基板に使用されるセラミック材料は60〜70%以上がガラス成分であり、残りの大部分の成分はアルミナで構成することができ、これら各々のLTCC基板の厚さは顧客の要求によって多様な範囲を有することができ、通常4〜7mm程度が好適である。
一方、前記各々のLTCC基板には、LTCC基板を貫通するビアホール1と各々のLTCC基板の表面または裏面に電導線2が形成される。
また、前記第1層のLTCC基板に形成されたビアホール1にはビアフィラー電導体4が充填され(ステップS20)、第2層のLTCC基板に形成されたビアホール1には低抗体5が充填され(ステップS30)、ビアフィラー電導体4と低抗体5は前記電導線2により連結される。
前記ビアフィラー電導体4は、Ag、PdまたはPt金属の中でいずれか一つの金属からなることが好ましく、電導度などを考慮すれば、PdまたはPt金属が適合である。また、図3では、第1層のLTCC基板にだけビアフィラー電導体4が充填された構造について説明したが、これに限定されるのではなく、第3層や第4層のLTCC基板などにビアフィラー電導体を充填してもよい。
また、低抗体5は、ルテニウムRu、ルテニウム酸化物(例えば、RuO2、Ru2O3)またはRU/ルテニウム酸化物の中でいずれの一つの物質からなる。このような低抗体5は、例えば、化学気相蒸着法(CVD:Chemical Vapor Deposition)または原子層蒸着法(ALD:Automic Layer Deposition)などの方法でビアホール1内に充填される。
次に、前記第1層、第2層乃至第n層のLTCC基板を積層して1000℃以下、好ましくは、850〜900℃程度で同時に焼結してLTCC多層基板100を製造する(ステップS40)。
このように焼結されたLTCC多層基板100の表面は、ガラス成分とアルミナ成分がお互いに結合されてその表面が粗いのでポリシング工程を実行する(ステップS50)。
すなわち、LTCC多層基板100の表面に薄膜パターンを形成するためにはLTCC基板の表面が約1μm程度以下の粗度を有することが要求されるので、LTCC基板の表面に対してポリシング(Polishing)工程を実行する。ここで、LTCC基板の撓みを考慮してポリシング厚さより厚く基板を形成した後、ポリシングを実施することが好ましい。通常、50〜100μm程度でポリシングし、その後、用途によって基板の表面を熱処理(thermal annealing)する。
そして、図3に示したLTCC多層基板100の第1層の基板の表面にAl2O3、HfO2、TiO2、ZrO2、Y2O3、Ta2O5、La2O3などのような高誘電物質(High−k物質)の絶縁膜を形成するために表面を洗浄した後、ドライ(Dry)形態のフォトレジスト(PR:Photo resistor(感光剤))をラミネート(Laminator)装置を利用して基板の表面に厚くラミネーションする工程を実行する(ステップS60)。この時、ラミネートの圧力、温度及び速度をよく調整すると気孔を無くすことができる。もし、PR内に気孔が発生する場合には再作業しなければならない。PRの厚さは可能であれば厚くすることが重要であり、一般的に120μm以上を使用する。
第1のRPラミネーション工程が完了すれば、第1のUV露光工程(ステップS70)を実行する。前記第1のUV露光工程ではPRにUV光を照射してパターンを形成する(図2及び図4参照)。この時、光を受ける部分が高分子化されるようにするため、マスクパターン(Mask Pattern)を設計して、例えば、二重露光(Dual expose)装置を利用してPRを感光させる。ここで、重要な因子はUV光源のパワーと露光時間である。もし、UV光源のパワーが強くて露光時間が長くなれば、アンダーディベロップ(Under−develop)になって希望するパターンより一層大きいパターンが形成され、UV光源が弱くて露光時間が短ければ、オーバーディベロップ(Over−develop)になって希望するパターンより小さいパターンが形成される。
前記第1のUV露光工程が完了すれば、第1のPR現像工程(ステップS80)を実行する。この工程によりPRのパターン6がビアフィラー電導体4の上に形成される(図2及び図5参照)。一方、LTCC基板に現像液を噴射することにより、一層短い時間に正確なパターン6を得ることができる。この時、重要な因子は現像液の濃度、温度、噴射されるノズルの圧力とコンベヤー(Conveyor)のベルト速度などが挙げられる。溶液の濃度、温度、圧力及び速度の変数がよく調節されない場合には正確なパターンを得にくい。
一方、現像された前記LTCC多層基板100の表面、すなわち、第1層のLTCC基板の表面にPRのスカム(Scum)が残存している場合には、LTCC基板の表面で絶縁膜の形成がよく行われないので、LTCC基板の表面に残存する微量の感光剤スカムを除去するため、プラズマ(Plasma)装備を利用して真空のO2プラズマガス状態でデスカム(descum)実施する。ここで、デスカムは現像作業後に除去されないで残っている微量の感光液のスカムを追加で乾式除去する作業を意味する。
次に、LTCC多層基板100の上に絶縁膜7の形成工程(ステップS90)を実行する(図2及び図6参照)。LTCC多層基板100は多量のボイド(Void)を含んでおり、基板の表面がガラス成分で構成されているので耐化学性が悪い。このような短所を補うためにLTCC多層基板100の表面に絶縁性が優れた膜を形成する。本発明では、成膜速度が速いイオアシスト(Ion assist)PVD方式、電子ビーム蒸着(E−Beam Evaporation)技術であるPVD方式、PLD(Plused Laser Deposition)方式またはエアロゾル蒸着(Aerosol Deposition)方式で、Al2O3、安定化ZrO2またはTiO2膜を5〜10μmで形成した。この時、LTCC多層基板100の温度は常温であり、キャリアガス(carrier gas:He、O2)の量、真空チャンバ内の圧力とノズルの構造及び模様をよく調節して絶縁膜7の稠密度を向上させた。
次には、前記ビアフィラー電導体4の開口のために、PRパターン6とPRパターン6の上に形成された微量の絶縁膜を除去する工程(ステップS100)を実行する(図2及び図7参照)。このような工程は、例えば、PRストリップ(Strip)装備を利用して除去する。PRストリップ時に、ストリッパー(Stripper)溶液の濃度及びノズル圧力をよく調節して、また超音波を同時に供給すれば、容易にPRを除去することができる。この時、超音波パワーの調節が非常に重要である。
そして、PRパターン除去工程が完了すれば、続いてビアフィラー電導体4と絶縁膜7の上に薄膜電導線8を蒸着するための薄膜電導線形成工程(ステップS110)を実行する(図2及び図8参照)。ここで、前記薄膜電導線8と絶縁膜7及びビアフィラー電導体4との表面の密着力を増進させるために密着力が優秀なTiまたはAl金属層をスパッタリング(sputtering)方式で2000Å乃至5000Å、好ましくは、3000Åの厚さで蒸着して、前記TiまたはAl金属層の上にCu層間のバリアー(Barrier)の役目をするPd(パラジウム)金属層を50Å乃至200Å、好ましくは、70Å程度で成膜して、最後に主電導線であるCu金属層を2500Å乃至10000Å、好ましくは、9000Å以上で成膜してベース金属層を形成することがよい。
一方、上述した前記薄膜電導線8の形成工程で形成される薄膜電導線8は、Ti、Pd、Cu及びAuまたはAl、Cu、Ni及びAuの複合金属で構成することがよい。この時、Ni金属はCu層とAu層との間の界面の拡散(Diffusion)を防止するために使用することであり、Au金属層が5μm以上、好ましくは、5μm〜10μmである場合に除去することもできる。
また、前記絶縁膜7及び薄膜電導線8を形成する過程では、化学溶液を使用した湿式エッチング(Wet etching)方式またはイオンミーリング(Ion milling)装備及びAr、Xe、あるいはまた他の反応性ガスを利用した乾式エッチング(Dry etching)方法を使用することができる。
湿式エッチング方式では、LTCC基板の表面に金属エッチング溶液を選択的にスプレー方式で噴射し、D.Iウォーター(Water)洗浄及び乾燥を実施する。
湿式エッチング方式はアンダーカット(Under cut)と言う現象が発生することにより、高周波用ではアンダーカット現象を減らすことができるイオンミーリング方式を適用すれば、高精度のマイクロストリップラインを形成することができる。しかし、乾式エッチング方式であるイオンミーリング方式は装置が高価であることが短所であるが、精密部品製作には必須的な工程技術である。
上述のように、電導線2、ビアフィラー電導体4、低抗体5、絶縁膜7及び薄膜電導線8により本発明に係るMEMSプローブ用抵抗電導線が完成される。
次に、図9に示したように、前記薄膜電導線8の上にバンプパッド14を形成した後、接着剤15を利用してMEMSプローブ16及びプローブチップ17を順次に固定させることにより、本発明に係るMEMSプローブカードを完成する(ステップS120)。
一方、本発明によれば、図10に示したように、第2層のLTCC基板のビアホールに形成された低抗体5は、第2の層のLTCC基板の厚さまたはビアホールの直径によって低抗体5の高さや直径を拡大することができるので、用途によって抵抗値を多様に設計することができる。
<第2の実施例>
図11は、本発明の実施例に係るMEMSプローブカードの製造工程フローを示す面であり、図12乃至図21は、図11の各々の工程を説明する図である。
図11は、本発明の実施例に係るMEMSプローブカードの製造工程フローを示す面であり、図12乃至図21は、図11の各々の工程を説明する図である。
まず、図12に示したように、本実施例においては、N個の層で構成されたLTCC多層基板100を用意する(ステップS10)。この層数は基板設計などにしたがって可変であるが、一般的に20〜30層程度で構成されている。この時、主に金属配線の金属ではAgを使用するが、その組成は必要によって変更することができる。セラミック材料は60〜70%以上がガラス成分であり、残りの大部分はアルミナで構成されている。基板の厚さは顧客の要求によって多様化され、通常4〜7mm程度である。図12において、符号1は基板上に形成されたビアホール(貫通穴)であり、符号2は基板内に形成された電導線を示す。
LTCC多層基板100は、N個のグリーンシート(Green sheet)の各々に配線を印刷し、すべての層を積層して1000℃以下、好ましくは850〜900℃程度で同時焼結して製造すれば、基板の表面がガラス成分とアルミナ成分に区分されてお互いに結合されているので表面が粗い。薄膜パターンを形成するためには、基板表面の粗度は約1μm程度以下が要求されるので、機械的なポリシング工程を進行する。基板設計時には基板の撓みを考慮してポリシング厚さより厚く基板を形成した後にポリシングを実施することがよい。通常50〜100μm程度でポリシングする。その後、基板表面を熱処理する(ステップS20)。
次に、図13に示したように、LTCC多層基板100の上部に電導線3とビアフィラー電導体4を形成し、図14に示したように、安定的な特性を有するRu2O3酸化物を厚膜抵抗層5として形成する。
このような厚膜抵抗層5は印刷技法で形成された後に焼成される(ステップS30)。
次に、電導線3と厚膜抵抗層5の上にAl2O3、HfO2、TiO2、ZrO2、Y2O3、Ta2O5、La2O3などのような高誘電物質(High−k物質)である絶縁膜を形成するために表面を洗浄した後、ドライ形態のフォトレジスト(PR:Photo resistor(感光剤))をラミネート(Laminator)装置を利用して基板の両面に厚く第1のラミネーション工程を実行する(ステップS40)。この時、ラミネートの圧力、温度及び速度をよく調整すると気孔を無くすことができる。もし、PR内に気孔が発生する場合には再作業しなければならない。PRの厚さは可能であれば厚くすることが重要である。一般的に120μm以上を使用する。
図15に示した工程は、第1のUV露光工程(ステップS50)として、感光剤の光を照射してパターンを形成する。第1のマスクは、光を受ける部分が高分子化するように第1のマスクパターンを設計し、例えば、二重露光(Dual expose)装置を利用して感光剤を感光させる工程である。この時、重要な因子はUV光源のパワーと露光時間である。もし、光源のパワーが強くて露光時間が長くなれば、アンダーディベロップ(Under−develop)されて希望するパターンより一層大きいパターンが形成され、UV光源が弱くて露光時間が短ければ、オーバーディベロップ(Over−develop)されて希望するパターンより小さいパターンが形成される。
図16に示した工程は、第1の現像工程(ステップS60)として、感光剤のPRパターン6を厚膜抵抗層5の一部表面に形成する。このようなPRパターン6の形成は基板にノズルを通じて現像液を噴射することにより短い時間に正確なPRパターン6を得ることができる。この時、重要な因子は現像液の濃度、温度、噴射される露出の圧力とコンベヤー(Conveyor)ベルトの速度である。溶液の濃度、温度、圧力及び速度の変数をよく調節しなければ、正確なパターンを得にくい。
その後、現像された基板に感光剤のスカム(Scum)が残存していれば、基板の表面で絶縁膜の形成がよく行われないので、基板に残存する微量の感光剤のスカムを除去するためにプラズマ装備を利用して真空のO2プラズマガス状態でデスカムを実施する。ここで、デスカムは現像作業後に除去されないで残っている微量の感光液のスカムを追加で乾式除去する作業を意味する。
次に、図17に示したLTCC多層配線基板の上に両面の絶縁膜7を形成する工程を実行する(ステップS70)。LTCC基板は多量のボイドを含んでおり、基板の表面がガラス成分で構成されているので耐化学性が悪い。このような短所を補うためにLTCC基板の表面に絶縁性が優秀なアルミナ及び安定化ジルコニア膜を形成する。本発明では、成膜速度が速いイオアシスト(Ion assist)PVD方式、電子ビーム蒸着(E−Beam Evaporation)技術であるPVD方式、PLD(Plused Laser Deposition)方式またはエアロゾル蒸着(Aerosol Deposition)方式で、Al2O3、安定化ZrO2またはTiO2膜を5〜10μmで形成した。好ましくは、エアロゾル蒸着方式を使用する。この時、基板の温度は常温であり、キャリアガス(carrier gas:He、O2)の量、真空チャンバ内の圧力とノズルの構造及び模様をよく調節して絶縁膜7の稠密度を向上させた。
図18に示した工程は、厚膜抵抗層5の開口のためにPRパターン6上の絶縁膜7と感光剤であるPRとを除去する工程である(ステップS80)。絶縁膜7は機械的洗浄(Mechanical scrubbing)方式で除去した後、PRストリップ装置を利用して除去する。PRストリップの実行時、ストリッパー溶液の濃度及びノズル圧力をよく調節して、また超音波を同時に供給すれば、容易にPRを除去することができる。この時、超音波パワーの調節が非常に重要である。
図19に示した工程は、厚膜抵抗層5と絶縁膜7の上に薄膜電導線8を蒸着するための工程である(ステップS90)。薄膜電導線8と絶縁膜7及び厚膜抵抗層5との表面の密着力を増進させるために、密着力が優秀なTiまたはAl金属層をスパッタリング方式で2000Å乃至5000Å、好ましくは、3000Åの厚さで蒸着し、すぐTiまたはAl金属層の上にCu層間のバリアー(Barrier)役目をするPd(パラジウム)金属層を50Å乃至200Å、好ましくは、70Å程度で成膜し、最後に主電導線であるCu金属層を2500Å乃至10000Å、好ましくは、9000Å以上で成膜してベース金属層を形成する。
その後、薄膜電導線8を形成するための感光剤を基板の両面に加える第2のラミネーション工程を実行する(ステップS100)。この時、使われる感光剤はパターンの種類や作業条件によって第1のラミネーション工程と同一な形態または異なる形態のPRを使用する。
次に、第2のUV露光工程(ステップS110)として、ドライ形態のネガティブ(Negative:陰性)感光剤を使用するので、マスクパターンを第1のマスクと異なる第2のマスクを使用する。作業変数は第1のUV露光条件と同一であるが、作業条件はPR厚さによって異なる値を有する。
次に、PRの感光剤の現像工程を実行する(ステップS120)。現像装置は同一の装置を使用することができ、作業条件は相違である。
その後、必要によってPRデスカム工程で基板の表面に残存するPRスカムを除去する。この工程は一般的に酸素ガスプラズマを利用する。上述したような工程により、図19に示したような薄膜電導線8が形成される。
また、前記薄膜電導線8の形成工程は、薄膜配線の電気電導度及び高周波線路の電気抵抗を減らすため、金属配線膜を厚くするために電気メッキ方法で金属膜を厚く成膜するメッキ工程である。この時、薄膜電導線8はTi、Pd、Cu及びAuまたはAl、Cu、Ni及びAuの複合金属で構成されている。Cuは主電導線で、通常10〜25μmであり、Ni金属は2〜4μm、そしてAu金属は5μm未満で成膜する。金属の厚さは応用製品によって相違になる。この時、Ni金属は選択的に除去できる。すなわち、Ni金属は、Cu層とAu層との間の界面の拡散を防止するために、Au金属層が5μm以上、好ましくは、5μm〜10μmである場合に除去できる。
上述のように、ビアフィラー電導体4、厚膜抵抗層5、絶縁膜7及び薄膜電導線8により、本発明に係るMEMSプローブカードが完成される。
次に、図20及び図21に示したように、バンプパッド14、接着剤15、MEMSプローブ16、プローブチップ17を形成することにより、本発明に係る電子素子テスト装置に使用されるプローブカードが完成される。
また、厚膜抵抗層5、絶縁膜7及び薄膜電導線8を形成する過程では、化学溶液を使った湿式エッチング方式またはイオンミーリング装置及びAr、Xeあるいはまた他の反応性ガスを利用した乾式エッチング方式を使用することができる。
湿式エッチング方式で除去するためには、金属エッチング溶液を選択的にスプレー方式で基板の両面に噴射してD.Iウォーター洗浄及び乾燥を実施する。
湿式エッチング方式ではアンダーカットと言う現象が発生するので、高周波用部品の場合はアンダーカット現象を減らすことが可能なイオンミーリング方式を適用すれば高精度のマイクロストリップラインを形成することができる。しかし、乾式エッチング方式であるイオンミーリングは装置が高価であることが短所であるが、精密部品製作には必須的な工程技術である。
<その他の実施例>
図22に示したように、本発明に係るプローブカードの他の実施例は、基板100の表面に形成された第1の電導パッド210、前記基板100の表面及び前記第1の電導パッド210の表面に形成された低抗体300及び前記基板100の表面及び前記低抗体300の表面に形成された第2の電導パッド220を含んで構成される。
図22に示したように、本発明に係るプローブカードの他の実施例は、基板100の表面に形成された第1の電導パッド210、前記基板100の表面及び前記第1の電導パッド210の表面に形成された低抗体300及び前記基板100の表面及び前記低抗体300の表面に形成された第2の電導パッド220を含んで構成される。
すなわち、第1の電導パッド210と第2の電導パッド220との間に低抗体300が形成されたSWR(Sand−Wich Resistor)になっている。
このように構成すれば、抵抗を設計するときシート(Sheet)抵抗の定数倍で構成するようになり、バー(Bar)型抵抗に比べて、1)低抗体と電極を同一な面に設計することで電導パッドの面積を減らすか除去することが可能になって高密度回路の設計が可能であり、2)連続される電導線と連結するとき別の電導線なしに積層構造の電導線を設計することができる。
また、本発明によれば、数Ω以下の抵抗設計時に非常に有用に設計が可能であり、自体抵抗の表面保護で既存の保護膜が不必要になり、原材料の節減効果で親環境的な回路設計が可能である。
また、薄膜、厚膜の抵抗設計時に反映が可能であり、高密度回路の設計が可能であり、キャパシター上に抵抗設計が可能である。
以下、図2に示したハイブリッド集積回への形成方法について説明する。
まず、基板100の表面に第1の電導パッド210を形成する。
次に、前記基板100の表面及び前記第1の電導パッド210の表面に低抗体300を形成する。
その後、前記基板100の表面及び前記低抗体300の表面に第2の電導パッド220を形成する。
1次印刷で形成される前記第1の電導パッド210は、1次電導体としてAg、Pd、Pt、Tiなどが微量含まれたAgペーストである。
前記印刷工程は、一般的なスクリーンプリンティング(Screen printing)工程を適用することができる。
2次印刷で形成される前記低抗体300はRu2O3の酸化物からなり、電気抵抗は10K〜10MΩ抵抗を使用することができる。本発明では3〜8MΩを使用した。
印刷回数は3〜7回までであり、これは要求する抵抗値によって変更可能である。
また、熱処理温度はおおよそ500〜900℃の間である。
3次印刷で形成される第2の電導パッド220は、1次印刷と同一な条件で形成すればよい。
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。
上述のように、本発明に係るMEMSプローブカード及びその製造方法によれば、ビアホール内に低抗体を充填することにより安定的な抵抗値を得ることができ、抵抗値の比調節が容易であり、半導体チップなどのテスト時に大きい電力変化に安定的に使用できるという効果がある。
また、本発明に係るMEMSプローブカード及びその製造方法によれば、抵抗電導線の形成のためのパターン及び追加工程なしに既存のLTCC多層基板の製造工程をそのまま使用できるという効果も得られる。
また、本発明に係るMEMSプローブカード及びその製造方法によれば、電子素子テスト装置で電力パワーを容易に設計及び製造することができる。
また、本発明に係るMEMSプローブカード及びその製造方法によれば、LTCC多層基板の高温でも安定的な特性を持たせることができる。
1 ビアホール
2、10 導電性ライン
4、11 ビア充填導体
5 抵抗体
6 PRパターン
7 絶縁層
8 薄膜導電性ライン
12 薄膜抵抗体
13 薄膜導電性ライン
14 バンプパッド
15 接着剤
16 MEMSプローブ
17 プローブ先端
100 LTCC多層基板
2、10 導電性ライン
4、11 ビア充填導体
5 抵抗体
6 PRパターン
7 絶縁層
8 薄膜導電性ライン
12 薄膜抵抗体
13 薄膜導電性ライン
14 バンプパッド
15 接着剤
16 MEMSプローブ
17 プローブ先端
100 LTCC多層基板
Claims (33)
- (a) ビアホールが形成された第1乃至第n層の低温同時焼成セラミック(LTCC)基板を用意するステップと、
(b) 前記ビアホールにビアフィラー電導体または低抗体を充填するステップと、
(c) 前記第1乃至第n層の低温同時焼成セラミック基板を積層して、1000℃以下で焼成して低温同時焼成セラミック多層基板を用意するステップと、
(d) 前記低温同時焼成セラミック多層基板の表面に絶縁膜を形成するステップと、
(e) 前記絶縁膜及び前記ビアフィラー電導体の表面に薄膜電導線を形成するステップと、を含むこと
を特徴とするMEMSプローブカードの製造方法。 - 前記ビアフィラー電導体は、第1層の低温同時焼成セラミック基板のビアホールに充填され、
前記低抗体は、第2層の低温同時焼成セラミック基板のビアホールに充填されることを特徴とする請求項1に記載のMEMSプローブカードの製造方法。 - 前記ビアフィラー電導体と低抗体は、電導線により連結されることを特徴とする請求項1または2に記載のMEMSプローブカードの製造方法。
- 前記ビアフィラー電導体は、Ag、PdまたはPt金属の中のいずれか一つからなることを特徴とする請求項3に記載のMEMSプローブカードの製造方法。
- 前記低抗体は、ルテニウム(Ru)、ルテニウム酸化物またはRu/ルテニウム酸化物の中でいずれか一つからなることを特徴とする請求項3に記載のMEMSプローブカードの製造方法。
- 前記抵抗体が形成された第2層の基板のビアホールの高さ及び直径は可変的であることを特徴とする請求項5に記載のMEMSプローブカードの製造方法。
- 前記絶縁膜は、Al2O3、HfO2、TiO2、ZrO2、Y2O3、Ta2O5、La2O3の中でいずれか一つの高誘電物質からなることを特徴とする請求項1に記載のMEMSプローブカードの製造方法。
- 前記絶縁膜は、成膜速度が速いイオンアシスト(Ion assist)PVD方式、電子ビーム蒸着(E−Beam Evaporation)技術であるPVD方式、PLD(Plused Laser Deposition)方式、またはエアロゾル蒸着(Aerosol Deposition)方式の中でいずれか一つの方式で形成されることを特徴とする請求項7に記載のMEMSプローブカードの製造方法 。
- 前記薄膜電導線は、Ti、Pd、CuまたはAl、Cu、Auの複合金属で構成されることを特徴とする請求項1に記載のMEMSプローブカードの製造方法。
- 前記絶縁膜及び薄膜電導線は、湿式エッチング方式またはイオンミーリング方式で形成されることを特徴とする請求項9に記載のMEMSプローブカードの製造方法。
- ビアホールにビアフィラー電導体または低抗体が充填された第1乃至第n層の低温同時焼成セラミック(LTCC)基板を積層して、1000℃以下で焼成して形成された低温同時焼成セラミック多層基板と、
前記低温同時焼成セラミック多層基板の表面に形成された絶縁膜と、
前記絶縁膜及び前記ビアフィラー電導体の表面に形成された薄膜電導線と、を含むこと
を特徴とするMEMSプローブカード。 - 前記ビアフィラー電導体は、第1層の低温同時焼成セラミック基板のビアホールに充填され、
前記低抗体は、第2層の低温同時焼成セラミック基板のビアホールに充填されることを特徴とする請求項11に記載のMEMSプローブカード。 - 前記ビアフィラー電導体と低抗体を連結する電導線をさらに含むことを特徴とする請求項11または12に記載のMEMSプローブカード。
- (a) 1000℃以下で焼成された低温同時焼成セラミック(LTCC)基板を用意するステップと、
(b) 前記低温同時焼成セラミック基板上に厚膜抵抗層を形成するステップと、
(c) 前記厚膜抵抗層の上に絶縁膜を形成するステップと、
(d) 前記絶縁膜及び前記厚膜抵抗層の上に薄膜電導線を形成するステップと、を含むこと
を特徴とするMEMSプローブカードの製造方法。 - 前記厚膜抵抗層は、前記低温同時焼成セラミック基板の上部に用意されたビアフィラー電導体の上に形成されることを特徴とする請求項14に記載のMEMSプローブカードの製造方法。
- 前記厚膜抵抗層は、前記低温同時焼成セラミック基板の上部に用意された電導線の上に形成されることを特徴とする請求項15に記載のMEMSプローブカードの製造方法。
- 前記(b)ステップで、前記厚膜抵抗層は、印刷技法で形成された後に焼成されることを特徴とする請求項14に記載のMEMSプローブカードの製造方法。
- 前記(b)ステップの前に、前記低温同時焼成セラミック基板を熱処理するステップをさらに含むことを特徴とする請求項14に記載のMEMSプローブカードの製造方法。
- 前記絶縁膜は、Al2O3、HfO2、TiO2、ZrO2、Y2O3、Ta2O5、La2O3などのような高誘電物質であるHigh−k物質からなることを特徴とする請求項14に記載のMEMSプローブカードの製造方法。
- 前記絶縁膜は、成膜速度が速いイオンアシスト(Ion assist)PVD方式、電子ビーム蒸着(E−Beam Evaporation)技術であるPVD方式、PLD(Plused Laser Deposition)方式、またはエアロゾル蒸着(Aerosol Deposition)方式で形成されることを特徴とする請求項19に記載のMEMSプローブカードの製造方法。
- 前記厚膜抵抗層は、Ru2O3酸化物で形成されることを特徴とする請求項14に記載のMEMSプローブカードの製造方法。
- 前記薄膜電導線は、Ti、Pd、CuまたはAl,Cu、Auの複合金属で構成されることを特徴とする請求項14に記載のMEMSプローブカードの製造方法。
- 前記厚膜抵抗層、絶縁膜及び薄膜電導線は、湿式エッチング方式またはイオンミーリング方式で形成されることを特徴とする請求項14に記載のMEMSプローブカードの製造方法。
- 1000℃以下で焼成された低温同時焼成セラミック(LTCC)基板の上に形成された厚膜抵抗層と、
前記厚膜抵抗層の上に形成された絶縁膜と、
前記絶縁膜及び前記厚膜抵抗層の上に形成された薄膜電導線と、を含むこと
を特徴とするMEMSプローブカード。 - 前記厚膜抵抗層は、前記低温同時焼成セラミック基板の上部に用意されたビアフィラー電導体をさらに含み、
前記厚膜抵抗層は、前記ビアフィラー電導体の上に形成されることを特徴とする請求項24に記載のMEMSプローブカード。 - 前記厚膜抵抗層は、前記低温同時焼成セラミック基板の上部に用意された電導線の上に形成されることを特徴とする請求項24に記載のMEMSプローブカード。
- 前記厚膜抵抗層は、印刷技法で形成された後に焼成されることを特徴とする請求項24に記載のMEMSプローブカード。
- 前記絶縁膜は、Al2O3、HfO2、TiO2、ZrO2、Y2O3、Ta2O5、La2O3などのような高誘電物質であるHigh−k物質からなることを特徴とする請求項24に記載のMEMSプローブカード。
- 前記絶縁膜は、イオンアシスト(Ion assist)PVD方式、電子ビーム蒸着(E−Beam Evaporation)技術であるPVD方式、PLD(Plused Laser Deposition)方式、またはエアロゾル蒸着(Aerosol Deposition)方式で形成されることを特徴とする請求項28に記載のMEMSプローブカード。
- 前記厚膜抵抗層は、Ru2O3酸化物で形成されることを特徴とする請求項24に記載のMEMSプローブカード。
- 前記薄膜電導線は、Ti、Pd、CuまたはAl、Cu、Auの複合金属で構成されることを特徴とする請求項24に記載のMEMSプローブカード。
- 基板の表面に第1の電導パッドを形成するステップと、
前記基板の表面及び前記第1の電導パッドの表面に低抗体を形成するステップ、
前記基板の表面及び前記低抗体の表面に第2の電導パッドを形成するステップと、を含むこと
を特徴とするMEMSプローブカードの製造方法。 - 基板の表面に形成された第1の電導パッドと、
前記基板の表面及び前記第1の電導パッドの表面に形成された低抗体と、
前記基板の表面及び前記低抗体の表面に形成された第2の電導パッドと、を含むこと
を特徴とするMEMSプローブカード。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2008-0036755 | 2008-04-21 | ||
KR1020080036755A KR20090111142A (ko) | 2008-04-21 | 2008-04-21 | Mems 프로브용 저항성 전도선 및 그의 제조 방법 |
KR10-2008-0039573 | 2008-04-28 | ||
KR1020080039573A KR20090113705A (ko) | 2008-04-28 | 2008-04-28 | Mems 프로브 카드 및 그의 제조 방법 |
KR1020080043597A KR20090117508A (ko) | 2008-05-09 | 2008-05-09 | 하이브리드 집적회로 및 그 제조 방법 |
KR10-2008-0043597 | 2008-05-09 | ||
PCT/KR2009/002059 WO2009131346A2 (ko) | 2008-04-21 | 2009-04-21 | Mems 프로브 카드 및 그의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011518336A true JP2011518336A (ja) | 2011-06-23 |
Family
ID=41217246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011506187A Pending JP2011518336A (ja) | 2008-04-21 | 2009-04-21 | Memsプローブカード及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110089967A1 (ja) |
JP (1) | JP2011518336A (ja) |
TW (1) | TW201000910A (ja) |
WO (1) | WO2009131346A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102210841B1 (ko) * | 2020-10-27 | 2021-02-02 | (주)샘씨엔에스 | 저 열팽창 특성을 가지는 프로브 카드용 세라믹 기판 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI403620B (zh) * | 2010-05-13 | 2013-08-01 | Nat Univ Tsing Hua | An anti-sticking coating structure widget |
CN102721708B (zh) * | 2011-03-31 | 2014-07-16 | 南京邮电大学 | 一种低温共烧结陶瓷的测量装置 |
TWI484191B (zh) | 2012-09-28 | 2015-05-11 | Hermes Epitek Corp | 電路測試探針卡 |
TWI560451B (en) * | 2012-09-28 | 2016-12-01 | Hermes Epitek Corp | Probe card for circuit-testing |
TWI560452B (en) * | 2012-09-28 | 2016-12-01 | Hermes Epitek Corp | Probe card for circuit-testing |
JP2014236093A (ja) | 2013-05-31 | 2014-12-15 | サンケン電気株式会社 | シリコン系基板、半導体装置、及び、半導体装置の製造方法 |
CN103412164B (zh) * | 2013-07-16 | 2015-12-23 | 上海交通大学 | 基于弹性基底和背面引线的微机电系统探针卡和制备方法 |
US9435849B2 (en) * | 2014-06-30 | 2016-09-06 | Infineon Technologies Ag | Method for testing semiconductor dies and a test apparatus |
KR101720300B1 (ko) * | 2015-07-21 | 2017-03-28 | 주식회사 오킨스전자 | 접촉성이 개선된 범프를 포함하는 테스트 소켓용 mems 필름 |
CN105628889A (zh) * | 2015-12-28 | 2016-06-01 | 东莞市铱伦实业有限公司 | 一种带温度检测功能的tds探头的制作方法 |
CN105548771B (zh) * | 2016-01-19 | 2018-11-20 | 深圳振华富电子有限公司 | Ltcc滤波器测试板以及测试夹具 |
US10426043B2 (en) | 2016-08-19 | 2019-09-24 | Honeywell Federal Manufacturing & Technologies, Llc | Method of thin film adhesion pretreatment |
US11850416B2 (en) * | 2018-06-22 | 2023-12-26 | The Regents Of The University Of Michigan | Method of manufacturing a probe array |
CN111208327B (zh) * | 2018-11-21 | 2022-03-15 | 台湾中华精测科技股份有限公司 | 探针卡装置及其调节式探针 |
TWI804378B (zh) * | 2022-07-06 | 2023-06-01 | 中華精測科技股份有限公司 | 探針卡設備及其扣合式電路板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6262501A (ja) * | 1985-09-12 | 1987-03-19 | 株式会社東芝 | 厚膜基板装置 |
JPH06104575A (ja) * | 1992-09-22 | 1994-04-15 | Sumitomo Kinzoku Ceramics:Kk | 抵抗体付きセラミックス回路基板 |
JPH09298368A (ja) * | 1996-05-09 | 1997-11-18 | Ngk Spark Plug Co Ltd | セラミック配線基板 |
JPH1164377A (ja) * | 1997-08-20 | 1999-03-05 | Jsr Corp | 積層型コネクターおよび回路基板検査用アダプター装置 |
JP2005005645A (ja) * | 2003-06-16 | 2005-01-06 | Fujitsu Ltd | 回路基板、受動部品、電子装置、及び回路基板の製造方法 |
JP2008089461A (ja) * | 2006-10-03 | 2008-04-17 | Tohoku Univ | 半導体集積回路検査用プローバ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3067580B2 (ja) * | 1995-04-04 | 2000-07-17 | 株式会社村田製作所 | 絶縁ペースト及びそれを用いた厚膜印刷多層回路 |
JP3780386B2 (ja) * | 1996-03-28 | 2006-05-31 | 株式会社村田製作所 | セラミック回路基板及びその製造方法 |
US6171921B1 (en) * | 1998-06-05 | 2001-01-09 | Motorola, Inc. | Method for forming a thick-film resistor and thick-film resistor formed thereby |
KR20000034924A (ko) * | 1998-11-17 | 2000-06-26 | 제닌 엠. 데이비스 | 저온 동시소성 다층세라믹내 수동 전자소자들 |
JP3865989B2 (ja) * | 2000-01-13 | 2007-01-10 | 新光電気工業株式会社 | 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 |
DE10043194A1 (de) * | 2000-09-01 | 2002-03-28 | Siemens Ag | Glaskeramikmasse und Verwendung der Glaskeramikmasse |
KR100419868B1 (ko) * | 2001-05-14 | 2004-02-25 | 한국과학기술연구원 | 저온소성 다층기판용 유전체 세라믹의 제조방법 |
US6847114B2 (en) * | 2001-11-09 | 2005-01-25 | Turnstone Systems, Inc. | Micro-scale interconnect device with internal heat spreader and method for fabricating same |
US20040163234A1 (en) * | 2003-02-24 | 2004-08-26 | Terry Provo | Resistive vias in a substrate |
US7294929B2 (en) * | 2003-12-30 | 2007-11-13 | Texas Instruments Incorporated | Solder ball pad structure |
US7198358B2 (en) * | 2004-02-05 | 2007-04-03 | Hewlett-Packard Development Company, L.P. | Heating element, fluid heating device, inkjet printhead, and print cartridge having the same and method of making the same |
KR100674843B1 (ko) * | 2005-03-15 | 2007-01-26 | 삼성전기주식회사 | 기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판 |
US7262444B2 (en) * | 2005-08-17 | 2007-08-28 | General Electric Company | Power semiconductor packaging method and structure |
US7736544B2 (en) * | 2007-04-26 | 2010-06-15 | E. I. Du Pont De Nemours And Company | Electrically conductive composition for via-holes |
JP5012191B2 (ja) * | 2007-05-14 | 2012-08-29 | 株式会社日本マイクロニクス | 多層配線板およびその製造方法並びにプローブ装置 |
-
2009
- 2009-04-21 US US12/988,857 patent/US20110089967A1/en active Pending
- 2009-04-21 TW TW098113249A patent/TW201000910A/zh unknown
- 2009-04-21 WO PCT/KR2009/002059 patent/WO2009131346A2/ko active Application Filing
- 2009-04-21 JP JP2011506187A patent/JP2011518336A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6262501A (ja) * | 1985-09-12 | 1987-03-19 | 株式会社東芝 | 厚膜基板装置 |
JPH06104575A (ja) * | 1992-09-22 | 1994-04-15 | Sumitomo Kinzoku Ceramics:Kk | 抵抗体付きセラミックス回路基板 |
JPH09298368A (ja) * | 1996-05-09 | 1997-11-18 | Ngk Spark Plug Co Ltd | セラミック配線基板 |
JPH1164377A (ja) * | 1997-08-20 | 1999-03-05 | Jsr Corp | 積層型コネクターおよび回路基板検査用アダプター装置 |
JP2005005645A (ja) * | 2003-06-16 | 2005-01-06 | Fujitsu Ltd | 回路基板、受動部品、電子装置、及び回路基板の製造方法 |
JP2008089461A (ja) * | 2006-10-03 | 2008-04-17 | Tohoku Univ | 半導体集積回路検査用プローバ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102210841B1 (ko) * | 2020-10-27 | 2021-02-02 | (주)샘씨엔에스 | 저 열팽창 특성을 가지는 프로브 카드용 세라믹 기판 |
Also Published As
Publication number | Publication date |
---|---|
WO2009131346A9 (ko) | 2010-12-29 |
WO2009131346A2 (ko) | 2009-10-29 |
TW201000910A (en) | 2010-01-01 |
US20110089967A1 (en) | 2011-04-21 |
WO2009131346A3 (ko) | 2010-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011518336A (ja) | Memsプローブカード及びその製造方法 | |
US11516911B2 (en) | Glass circuit board and stress relief layer | |
JP2018200912A (ja) | キャパシタ内蔵ガラス回路基板及びその製造方法 | |
JP2012502274A (ja) | Memsプローブ用カード及びその製造方法 | |
JP2009246401A (ja) | 高信頼性多層回路基板およびその形成方法 | |
US20110123931A1 (en) | High-precision ceramic substrate preparation process | |
CN103891425B (zh) | 多层布线基板、探针卡以及多层布线基板的制造方法 | |
JP2022159478A (ja) | キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法 | |
KR20090074456A (ko) | Mems프로브 카드용 다층 박막 기판의 제조 방법 | |
US5250394A (en) | Metallization method for microwave circuit | |
Muller et al. | Technology benchmarking of high resolution structures on LTCC for microwave circuits | |
TW201304621A (zh) | 供高頻應用之低溫共燒陶瓷結構及其製造方法 | |
US7005722B2 (en) | RC terminator and production method therefor | |
JP2019114723A (ja) | キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法 | |
JP2007103736A (ja) | 電子部品、半導体装置およびその電子部品の製造方法 | |
KR100942944B1 (ko) | 다층 박막 기판의 제조 방법 및 그 다층 박막 기판 | |
CN101683003A (zh) | 薄膜陶瓷多层衬底的制造方法 | |
KR101611815B1 (ko) | 다층 배선기판과 그 제조방법, 및 프로브 카드 | |
KR20090111142A (ko) | Mems 프로브용 저항성 전도선 및 그의 제조 방법 | |
KR20090113705A (ko) | Mems 프로브 카드 및 그의 제조 방법 | |
US20080003819A1 (en) | Laser isolation of metal over alumina underlayer and structures formed thereby | |
KR20110055272A (ko) | 솔더층이 증착된 인쇄회로기판 및 그 제조방법 | |
KR20090110510A (ko) | 박막 다층 ltcc 기판의 제조 방법 | |
KR20100062041A (ko) | Mems 프로브 카드 및 그의 제조 방법 | |
KR20100030078A (ko) | 박막 저항 기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120416 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131105 |