JP2010272562A - 電子部品の実装構造 - Google Patents

電子部品の実装構造 Download PDF

Info

Publication number
JP2010272562A
JP2010272562A JP2009120634A JP2009120634A JP2010272562A JP 2010272562 A JP2010272562 A JP 2010272562A JP 2009120634 A JP2009120634 A JP 2009120634A JP 2009120634 A JP2009120634 A JP 2009120634A JP 2010272562 A JP2010272562 A JP 2010272562A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
pads
chip
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009120634A
Other languages
English (en)
Other versions
JP2010272562A5 (ja
JP5385682B2 (ja
Inventor
Takeshi Kobayashi
壮 小林
Michio Horiuchi
道夫 堀内
Yukio Shimizu
幸男 清水
Yasue Tokutake
安衛 徳武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009120634A priority Critical patent/JP5385682B2/ja
Priority to US12/777,605 priority patent/US8304664B2/en
Publication of JP2010272562A publication Critical patent/JP2010272562A/ja
Publication of JP2010272562A5 publication Critical patent/JP2010272562A5/ja
Application granted granted Critical
Publication of JP5385682B2 publication Critical patent/JP5385682B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子部品を配線基板に実装後の使用時（通電時）において接続部での電気的物質移動による電気抵抗の増大や断線等の不都合を実質的に解消し、接続信頼性が向上する手段を提供する。
【解決手段】電子部品（チップ）の実装構造５０は、端子１１を有するチップ１０と、このチップの端子１１と電気的に接続されるべき端子２２Ｐを有する配線基板２０と、チップ１０と配線基板２０の間に配置され、絶縁性基材３１にその厚さ方向に貫通する多数の線状導体３２が設けられた構造を有する介在基板３０とを備える。チップ１０の端子１１と配線基板２０の端子２２Ｐとは、介在基板３０に設けた複数の線状導体を介して電気的に接続されている。
【選択図】図１

Description

本発明は、半導体素子等の電子部品を配線基板に実装するための技術に係り、特に、実装される電子部品と配線基板との間にインターポーザとしての役割を果たす基板を介在してなる電子部品の実装構造に関する。
かかる実装構造において配線基板は、半導体素子等の電子部品を搭載する役割を果たすという点で、以下の記述では便宜上、「半導体パッケージ」もしくは単に「パッケージ」ともいう。
半導体素子等の電子部品（チップ）を配線基板（パッケージ）に表面実装する一つの方法として、フリップチップ・ボンディングがある。このフリップチップ・ボンディングによる実装においては、チップとパッケージの電気的な接続は、チップ側とパッケージ側に同じ金属材料もしくは異なる金属材料からなるバンプを設け、あるいはチップ側にのみ金属バンプを設け、これら同一金属もしくは異種金属のバンプを介して両者を接合する方法を用いて行われている。例えば、同一金属による接合の態様としては、はんだバンプとはんだバンプの接合があり、異種金属による接合の態様としては、銅（Ｃｕ）バンプとはんだバンプの接合、金（Ａｕ）バンプとはんだバンプの接合などがある。
いずれの接合態様においても、チップとパッケージの電気的な接続は、少なくともはんだバンプを介して行われている。このバンプの材料としては、錫（Ｓｎ）と鉛（Ｐｂ）の組成からなる共晶はんだや、Ｓｎ−銀（Ａｇ）系、Ｓｎ−Ｃｕ系、Ｓｎ−亜鉛（Ｚｎ）系などに代表される鉛フリーはんだが用いられており、いずれのはんだ材もその主要金属として錫（Ｓｎ）を含有している。
具体的な実装構造を例にとって説明すると、パッケージのチップ実装面側の最表層の絶縁層（典型的にはソルダレジスト層）から露出するパッド（例えば、銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）の導体層）上にはんだ材（バンプ）を設けておき、実装されるチップの保護膜から露出する電極パッド上に設けた突起状の端子（例えば、Ｃｕバンプ）をパッケージ側のはんだバンプに当接させ、このはんだバンプをリフローにより溶融させて電気的に接続する（フリップチップ実装）。さらに、その実装されたチップとパッケージとの間隙にアンダーフィル樹脂（熱硬化性の樹脂）を充填し、熱硬化させて、チップをパッケージに固定化している。
かかる従来技術に関連する技術の一例として、下記の特許文献１に記載されたフリップチップ実装構造がある。この文献に開示されたフリップチップ実装構造では、その電極上に貴金属（Ａｕ）バンプが形成された半導体チップと、その表面に接続端子（Ｃｕ等）を備えた配線基板との間に、熱硬化性の樹脂シートを挿入し、加圧及び加熱し、さらに超音波振動を与えて、上記の貴金属バンプと接続端子とを金属接合により接続するとともに、熱硬化された樹脂によりチップを配線基板に固定化している。
特開２００２−１５１５５１号公報
上述したように従来のフリップチップ・ボンディングによる実装技術では、チップとパッケージの電気的な接続は、少なくともその主要金属として錫（Ｓｎ）を含有するはんだバンプを介して行われていた。このため、チップをパッケージに実装した後の使用時（通電時）において、以下の問題があった。
すなわち、チップと共にパッケージの小型化、配線パターンの高密度化（微細化）等により端子間のピッチがより一層狭くなってくると、チップ・パッケージ間の接続部を流れる電流によりエレクトロマイグレーションが発生し易くなる。その結果、その接続部の一部にボイドが形成され、その部分の電気抵抗が増大したり、また接合強度が劣化したり、場合によってはその部分で破断（断線）をひき起こしたりする。特に、電気的物質移動を起こし易い低融点金属の一つであるはんだ（Ｓｎを含有した合金）が介在していると、エレクトロマイグレーションは一層顕著に表れる。
つまり、チップをパッケージに実装後の使用時（通電時）に、バンプ材のはんだ（Ｓｎを含有した合金）と端子金属（Ａｕ、Ｎｉ、Ｃｕ等）との間に電気的物質移動現象が発生し、これが累積的に接続部での電気抵抗の増大や断線等をひき起こし、接続信頼性の低下をきたすといった課題があった。
本発明は、かかる従来技術における課題に鑑み創作されたもので、電子部品を配線基板に実装後の使用時（通電時）において接続部での電気的物質移動による電気抵抗の増大や断線等の不都合を実質的に解消し、ひいては接続信頼性の向上に寄与することができる電子部品の実装構造を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の基本形態によれば、端子を有する電子部品と、前記電子部品の端子と電気的に接続されるべき端子を有する配線基板と、前記電子部品と前記配線基板の間に配置され、絶縁性基材にその厚さ方向に貫通する多数の線状導体が設けられた構造を有する介在基板とを備え、前記電子部品の端子と前記配線基板の端子とが、前記介在基板における複数の線状導体を介して電気的に接続されていることを特徴とする電子部品の実装構造が提供される。
本発明に係る電子部品の実装構造によれば、電子部品と配線基板とは、従来のようにチップ（電子部品）の端子とパッケージ（配線基板）上の対応する端子（パッド）との間にはんだバンプを介在させて接続されているのではなく、電子部品の端子とこれに対応する配線基板の端子との間に複数の線状導体を介在させて接続されている。つまり、電気的物質移動を起こし易い低融点金属の一つであるはんだを使用せずに、電子部品を配線基板に実装している。
この構造により、実装後の使用時（通電時）において、従来技術に見られたような不都合（チップと基板の接続部での電気的物質移動による電気抵抗の増大や断線等）を実質的に解消することができる。これは、電子部品と配線基板の接続信頼性の向上に寄与するものである。
本発明の一実施形態に係る電子部品の実装構造を示す断面図である。 図１の実装構造において使用されるインターポーザ用基板の製造工程の一例を示す断面図である。 図２の製造工程に続く工程を示す断面図（一部は斜視図）である。 図３の工程を経て作製されたインターポーザ用基板を用いて電子部品（半導体素子）を配線基板（パッケージ）に実装する工程を示す断面図である。 図１の実装構造において使用されるインターポーザ用基板の第１の変形例に係るインターポーザ用基板の構成を示す断面図である。 図１の実装構造において使用されるインターポーザ用基板の第２の変形例に係るインターポーザ用基板の構成を示す断面図である。 図１の実装構造において使用されるインターポーザ用基板の第３の変形例に係るインターポーザ用基板の構成を示す図であり、（ａ）はその断面図、（ｂ）は（ａ）のＡ−Ａ’線に沿って見たときの平面図（一部）である。 図７のインターポーザ用基板の効果を説明するための図である。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
図１は本発明の一実施形態に係る電子部品の実装構造を断面図の形態で示したものである。
本実施形態に係る電子部品の実装構造５０は、基本的には、実装される電子部品としての半導体素子（チップ）１０と、この半導体素子（チップ）１０を実装するための配線基板（パッケージ）２０と、チップ１０とパッケージ２０の間に介在されて両者を電気的に接続し、かつ機械的に接合するインターポーザとしての役割を果たす基板３０とを備えている。つまり、本実施形態の電子部品の実装構造５０は半導体装置を構成している。チップ１０とパッケージ２０の間に介在される基板３０は、本発明を特徴付ける部材であり、配線基板２０と区別するために、以下の記述では便宜上、「インターポーザ用基板」と呼ぶことにする。
実装される半導体素子（チップ）１０は、後述するようにシリコン（Ｓｉ）ウエハを用いたウエハレベルパッケージのプロセスを用いて作製することができる。チップ１０は、このプロセスにおいて最終的にウエハを各デバイス単位に分割（ダイシング）して得られるが、そのデバイス（集積回路）が形成されている側の面（図示の例では下側）には、面全体に亘り突起状の端子（バンプ）１１がエリアアレイ状に配置されている。本実施形態では、このエリアアレイ状の端子配列を例にとっているが、端子配列の形態がこれに限定されないことはもちろんである。例えば、チップのフェイス面（回路形成面）側の周辺領域に沿ってペリフェラル状に端子が配列された形態としてもよい。
配線基板（パッケージ）２０は、図示のように基板本体を構成する樹脂基板２１と、この樹脂基板２１の両面に所要の形状にパターニングされた配線層２２及び２３と、各配線層２２，２３のそれぞれ所要の箇所に画定されたパッド２２Ｐ，２３Ｐを露出させて両面を覆うように形成された保護膜としての絶縁層２４及び２５とを備えている。ただし、チップ実装面側のパッド２２Ｐについては、その露出面が絶縁層２４の表面と同じ面上に位置するように形成されている。配線層２２，２３の材料としては典型的に銅（Ｃｕ）が用いられ、絶縁層２４，２５の材料としては典型的にエポキシ系樹脂が用いられる。
樹脂基板２１の形態としては、少なくとも最表層に配線層が形成された基板であって、各配線層が基板内部を通して電気的に接続されている形態のものであれば十分である。樹脂基板２１の内部には配線層が形成されていてもよいし、形成されていなくてもよい。
本実施形態では、チップ実装面側の絶縁層２４から露出するパッド２２Ｐには、後述するようにインターポーザ用基板３０を介して半導体チップ１０の端子１１が電気的に接続されるようになっている。また、チップ実装面側と反対側の絶縁層２５から露出するパッド２３Ｐには、本パッケージ２０をマザーボード等に実装する際に使用されるはんだボール２６（図中破線で表示）や金属ピン等の外部接続端子が接合されるようになっている。このような外部接続端子は出荷する際に設けておいてもよいし、後で必要なときに外部接続端子を接合できるようにパッド２３Ｐを露出させた状態のままにしておいてもよい。この場合、当該パッド２３Ｐの表面にニッケル（Ｎｉ）／金（Ａｕ）めっき等の処理を施しておく。
本発明を特徴付けるインターポーザ用基板３０は、その基本構成として、所要の厚さを有した絶縁性基材３１に、その厚さ方向に貫通する微小径の線状導体３２が所定の間隔で高密度に設けられた構造を有している。つまり、線状導体３２は、その両端が絶縁性基材３１の両面に露出するように形成されている。さらに、この絶縁性基材３１の両面に、複数の線状導体３２を共有する形で、それぞれ導体層からなる１対のパッド３３及び３４が形成されている（図３参照）。つまり、絶縁性基材３１の両面に露出している複数の線状導体３２の一端側にパッド３３が電気的に接続され、他端側にパッド３４が電気的に接続されている。
このように絶縁性基材３１を厚さ方向に貫通して設けられた各線状導体３２には、それぞれ対応するパッド３３，３４が接続され、さらに各パッド３３，３４を介してそれぞれチップ１０の端子１１、配線基板２０の端子（パッド）２２Ｐが電気的に接続されるようになっている。このように線状導体３２は、これを介して基板両面を電気的に接続しているという点で、以下の記述では便宜上、「ビア」ともいう。
このビア（線状導体）３２は、後述するように絶縁性基材３１に形成された貫通孔に金属材料を充填することによって形成される。そして、このビア３２の役割は、その一端側で信号を受けて他端側に確実に伝えることである。このため、設計の際にその信号の接続部分として絶縁性基材３１上の任意の領域を選択したときに、その選択したいずれの領域においても平均的に多数のビア３２が含まれていることが望ましい。
従って、可能な限り絶縁性基材３１における金属充填密度を高くする必要があり、このため、上述したように微小径のビア３２を高密度に配置している。本実施形態では、ビア３２間の距離（Ｄ）がビア３２の直径（ｄ）よりも小さくなるように（Ｄ＜ｄ）、各ビア３２を配置している。さらに好適には、ビア３２の直径（ｄ）が３０ｎｍ〜１μｍ程度となるように選定している。各ビア３２の配置形態については、Ｄ＜ｄを満たしていれば、特に限定されない。例えば、ヘキサゴナル状に配置されていてもよいし、グリッド状に配置されていてもよい。
また、絶縁性基材３１の両面に形成される各パッド３３，３４は、複数のビア３２を共有する形で接続されているが、例えば、パッドの直径を９０〜１００μｍ程度に選定すると、数千本のビア３２を介して接続されることになる。
また、上述したようにビア３２を高密度に配置しているため、パッド３３（３４）間の距離は、少なくとも、ビア３２の直径よりも大きくなるように選定する必要がある。その理由は以下の通りである。すなわち、パッド３３（３４）間の距離は限りなく近接させることは可能であるが、ある一定距離以内に近接させると、隣りのパッド３３（３４）の周縁上に位置するビア３２（つまり、その隣りのパッド内に完全に包含されているのではなく、部分的にそのパッドの外に出ているビア３２）と接触するおそれがある。金属充填密度が高いので、このような状態は起こり得るからである。
また、インターポーザ用基板３０を挟んで上下に配置される半導体素子（チップ）１０と配線基板（パッケージ）２０の熱膨張係数（ＣＴＥ）の差は大きいため、インターポーザ用基板３０には、そのＣＴＥの違いに起因する応力（これは、パッケージ２０の反りをひき起こす要因になり得る）を緩和する機能をもたせておくのが望ましい。このため、インターポーザ用基板３０（特に絶縁性基材３１）を構成する材料には、チップ１０のＣＴＥと配線基板２０のＣＴＥの中間的なＣＴＥを有した材料を選定している。つまり、インターポーザ用基板３０のＣＴＥは、実装されるチップ１０のＣＴＥよりも大きく、かつ、配線基板２０のＣＴＥよりも小さく選定されている。
本実施形態では、実装されるチップ１０はシリコン（ＣＴＥは３ｐｐｍ／℃程度）を用いて構成されており、配線基板２０は銅（ＣＴＥは１６〜１７ｐｐｍ／℃程度）の配線層２２，２３を有しているので、絶縁性基材３１の材料として、アルミナ（ＣＴＥは６〜７ｐｐｍ／℃程度）やムライト（ＣＴＥは４．５ｐｐｍ／℃程度）等のセラミックスを使用することができる。ムライトを使用した場合、アルミナに比べて誘電率が低い（アルミナの誘電率が８〜１０程度であるのに対し、ムライトの誘電率は６．５である）ため、信号伝播の高速化という点で好適である。
また、チップ１０とインターポーザ用基板３０との間、及び、パッケージ２０とインターポーザ用基板３０との間の、接続部（端子１１とパッド３３の接続部、端子２２Ｐとパッド３４の接続部）以外の空隙は、アンダーフィル樹脂３５により充填されている。このアンダーフィル樹脂３５は、後述するように基板３０の両面に未硬化状態で形成された接着剤層３５Ａを溶融及び硬化させて形成されたものである。このアンダーフィル樹脂３５には、体積収縮性を有する樹脂が用いられ、典型的には、エポキシ系樹脂等に代表される熱硬化性の樹脂が使用される。
本実施形態では、チップ１０の端子１１及び配線基板２０の端子（パッド）２２Ｐとインターポーザ用基板３０上の対応する各パッド３３，３４とは、電気的に接続されてはいるが、単に接触（コンタクト）しているにすぎない。このため、熱硬化の際のアンダーフィル樹脂３５（接着剤層３５Ａ）の体積収縮性を利用して、各端子１１、２２Ｐと各パッド３３，３４との接触状態を樹脂３５で固定化することで、基板３０とチップ１０及びパッケージ２０との電気的な接続を安定化させている。これは、実装後の使用時（通電時）において端子１１とパッド３３の接続部、及び、端子（パッド）２２Ｐとパッド３４の接続部の電気抵抗を安定化させることに寄与する。
なお、アンダーフィル樹脂３５には、熱膨張係数（ＣＴＥ）を調整するために無機フィラー（例えば、非晶質のシリカ）が適宜混合されている。このシリカのＣＴＥは０．５ｐｐｍ／℃と小さいため、インターポーザ用基板３０全体のＣＴＥを下げるのに寄与する。つまり、インターポーザ用基板３０については、上述したようにチップ１０側とパッケージ２０側との中間的なＣＴＥを確保する必要があるからである。なお、無機フィラーとしては、シリカ以外に、アルミナ、窒化シリコン、窒化アルミニウム等を使用することができる。
本実施形態に係る電子部品の実装構造（半導体装置）５０は、実装される半導体チップ１０と配線基板（パッケージ）２０との間にインターポーザ用基板３０を介在させ、この基板３０の絶縁性基材３１に厚さ方向に貫通する線状導体（ビア）３２を高密度に設けるとともに、複数のビア３２を共有する形でその両端面にパッド３３，３４を接続し（図３参照）、各パッド３３，３４（複数のビア３２）を介してチップ１０側の端子１１とパッケージ２０側の端子（パッド）２２Ｐとを電気的に接続したことを特徴とする。このインターポーザ用基板３０を含めて他の構成部材の具体的な材料や大きさ等については、以下に記述するプロセスに関連させて説明する。
以下、本実施形態に係る電子部品の実装構造（半導体装置）５０を製造する方法について、図２〜図４を参照しながら説明する。図２及び図３は、図１の実装構造５０において使用されるインターポーザ用基板３０の製造工程を示しており、図４は、そのインターポーザ用基板３０を用いて半導体素子（チップ）１０を配線基板（パッケージ）２０に実装する工程を示している。
先ず最初の工程では（図２（ａ）参照）、絶縁性基材３１として、アルミナ（酸化アルミニウム）のグリーンシート（厚さは７０〜１００μｍ程度で、大きさは１０×１０ｍｍ程度を用意し、このシート全体に亘りその厚さ方向に、パンチャ等により多数の貫通孔ＴＨを形成する。すなわち、この貫通孔ＴＨにはビア３２が充填されるので、上述した所定の関係：Ｄ（ビア３２間の距離）＜ｄ（ビア３２の直径）を満たすように貫通孔ＴＨを高密度に形成する。
本実施形態では、上述したように絶縁性基材３１における金属充填密度を高くすることを意図している。このため、ビア３２の直径（ｄ）は可能な限り小さい方が望ましい（好適には、３０ｎｍ〜１μｍ程度）。このような微小径の孔（貫通孔ＴＨ）は、陽極酸化法を用いて形成することができる。
例えば、アルミニウム（Ａｌ）の基板の一方の面を絶縁被膜したもの、又はガラス基板上にスパッタリング等によりアルミニウム（Ａｌ）の電極層を形成したものを用意し、このＡｌ基板（Ａｌ電極層）の表面を洗浄後、電解液（好適には硫酸水溶液）中に浸漬し、このＡｌ基板（Ａｌ電極層）を陽極とし、これに対向配置される白金（Ｐｄ）電極を陰極として通電（パルス電圧を印加）することで、Ａｌ基板（Ａｌ電極層）の表面に多孔質金属酸化膜（微小径の孔が規則正しく形成された酸化アルミニウムの膜）を形成することができる。この後、陽極酸化とは逆電位の電圧を各電極に印加（Ａｌ基板（Ａｌ電極層）を陰極とし、Ｐｄ電極を陽極として通電）することで、多孔質金属酸化膜をＡｌ基板（Ａｌ電極層）から分離する。これによって、所望の微小径（３０ｎｍ〜１μｍ程度）の貫通孔ＴＨが高密度に形成された絶縁性基材（アルミナ）３１が得られる。
なお、絶縁性基材３１の材料としては、アルミナ（酸化アルミニウム）以外に、ムライト、窒化アルミニウム、ガラスセラミックス（ガラスとセラミックスの複合材料）等を使用してもよい。また、このようなセラミックス（無機材料）に限定されないことはもちろんであり、樹脂等の有機材料を使用することも可能である。
ただし、有機系の樹脂（エポキシ系樹脂、ポリイミド系樹脂等）を用いる場合、シリカ等の無機フィラーを高密度に混合させたものを使用するのが望ましい。パッケージ２０側も同等の樹脂（樹脂基板２１）を使用し、熱膨張係数（ＣＴＥ）も近似しているため、インターポーザ用基板３０（絶縁性基材３１）に使用する樹脂については、そのＣＴＥを下げてチップ１０側とパッケージ２０側との中間的なＣＴＥを確保する必要があるからである。この場合、絶縁性基材３１に設けられる貫通孔ＴＨは、炭酸ガスレーザ、エキシマレーザ等を用いた穴明け加工により形成される。
次の工程では（図２（ｂ）参照）、絶縁性基材３１に形成された貫通孔ＴＨに金属材料を充填してビア（線状導体）３２を形成する。例えば、銀（Ａｇ）や銅（Ｃｕ）等の導電性ペーストを用いたスクリーン印刷法やインクジェット法等により、貫通孔ＴＨを当該金属材料（Ａｇ、Ｃｕ等）で充填する。
また、絶縁性基材３１として有機系の樹脂（エポキシ系樹脂等）を用いた場合には、めっき法により、貫通孔ＴＨに金属材料（Ｃｕ、Ｎｉ等）を充填する。例えば、金属材料としてＣｕを用いる場合、絶縁性基材３１の表面（貫通孔ＴＨの内壁面を含む）に、無電解Ｃｕめっきによりシード層を形成し、このシード層を給電層として利用した電解Ｃｕめっきにより、貫通孔ＴＨに導体（Ｃｕ）を充填する。これに代えて、無電解Ｃｕめっきのみで充填してもよい。あるいは、他の方法として、スクリーン印刷法等によりＣｕ等の金属材料を貫通孔ＴＨに充填することも可能である。
さらに、必要に応じて機械研磨、化学機械研磨（ＣＭＰ）等により両面を研磨して平坦化し、ビア３２の両端を絶縁性基材３１の両面に露出させる。これによって、図示のように絶縁性基材３１にその厚さ方向に貫通する微小径のビア３２が高密度に設けられた構造体が形成されたことになる。
次の工程では（図２（ｃ）参照）、その構造体の両面に、スパッタリングや無電解めっき等により、後の工程で電解めっきを行う際の給電層として利用されるシード層ＳＤを形成する。例えば、両面にスパッタリングによりチタン（Ｔｉ）の導体層を０．１μｍ程度の厚さに形成し（Ｔｉ層）、さらにその上にスパッタリングにより銅（Ｃｕ）の導体層を０．５μｍ程度の厚さに形成して（Ｃｕ層）、２層構造（Ｔｉ／Ｃｕ）のシード層ＳＤを形成する。このシード層ＳＤの下層のＴｉ層は、その下層の絶縁性基材３１と上層のＣｕ層との密着性を高めるための金属層である。Ｔｉ以外の金属材料として、クロム（Ｃｒ）を用いてもよい。
次の工程では（図２（ｄ）参照）、両面の各シード層ＳＤ上に、パターニング材料を使用してめっき用レジストを形成し、それぞれ所要の箇所を開口する（開口部ＯＰを備えたレジスト層ＰＲの形成）。各開口部ＯＰは、次の工程で形成される両面の各パッド３３，３４の形状に従い、かつ、対向する各パッド３３，３４の位置が同じ位置となるようにパターニングされる。パターニング材料としては、感光性のドライフィルム（レジスト材料をポリエステルのカバーシートとポリエチレンのセパレータシートの間に挟んだ構造のフィルム）、又は液状のフォトレジスト（例えば、ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。
例えば、ドライフィルムを使用する場合、両面の各シード層ＳＤの表面を洗浄した後、その表面にドライフィルム（セパレータシートを剥離したもの）を熱圧着によりラミネートし、このドライフィルムに対し、所要のパッド３３，３４の形状にパターニングされたマスク（図示せず）を用いて紫外線（ＵＶ）照射による露光を施して硬化させ、さらにカバーシートを剥離した後、所定の現像液（ネガ型のレジストの場合には有機溶剤を含む現像液、ポジ型のレジストの場合にはアルカリ系の現像液）を用いて当該部分をエッチングし（開口部ＯＰの形成）、所要のレジスト層ＰＲを形成する。同様に液状のフォトレジストを用いた場合にも、表面洗浄→表面にレジスト塗布→乾燥→露光→現像の工程を経て、所要の形状にパターニングされたレジスト層ＰＲを形成することができる。
次の工程では（図２（ｅ）参照）、そのパターニングされた両面の各レジスト層ＰＲの開口部ＯＰ（図２（ｄ））から露出している各シード層ＳＤ上に、当該シード層ＳＤを給電層として利用した電解めっきにより、所要のパッド３３，３４を形成する。
本実施形態では、各シード層ＳＤ上に、電解銅（Ｃｕ）めっきによりＣｕ層を５μｍ程度の厚さに形成し、次にこのＣｕ層上に、電解ニッケル（Ｎｉ）めっきによりＮｉ層を５μｍ程度の厚さに形成し、更にこのＮｉ層上に、金（Ａｕ）フラッシュめっきによりＡｕ層を１μｍ程度の厚さに形成して、３層構造（Ｃｕ／Ｎｉ／Ａｕ）のパッド３３，３４を形成している。ここで、Ｎｉ層は、Ｃｕ層とＡｕ層との密着性を高め、ＣｕがＡｕ層中へ拡散するのを防止するために設けられており、最上層のＡｕ層は、最終的にチップ１０の端子１１及び配線基板２０の端子（パッド）２２Ｐと接合されたときのコンタクト性を良くするために設けられている。また、Ａｕ層はＮｉ層と協働して、最終的に露出するシード層（Ｔｉ（Ｃｒ）／Ｃｕ）ＳＤをエッチングする際に、パッド３３，３４のＣｕがエッチングされるのを防ぐためのバリヤ層として機能する。
次の工程では（図３（ａ）参照）、めっき用レジストとして用いたレジスト層ＰＲを除去する。例えば、めっき用レジストとしてドライフィルムを使用した場合には、水酸化ナトリウムやモノエタノールアミン系等のアルカリ性の薬液を用いて除去することができ、ノボラック系樹脂、エポキシ系樹脂等の液状レジストを使用した場合には、アセトンやアルコール等を用いて除去することができる。これにより、レジスト層ＰＲで覆われていた部分のシード層ＳＤ（図２（ｅ）参照）が露出する。
さらに、その露出しているシード層（Ｔｉ（Ｃｒ）／Ｃｕ）ＳＤを各パッド３３，３４に対して選択的に除去する。すなわち、各パッド（Ｃｕ／Ｎｉ／Ａｕ）３３，３４をマスクにして、先ずＣｕに対してのみ可溶性の薬液を用いたウエットエッチングを施し、次にＴｉ（Ｃｒ）に対してのみ可溶性の薬液を用いたウエットエッチングを施すことにより、露出しているシード層ＳＤのみを選択的にエッチングすることができる。この後、所定の表面洗浄を行う。
これによって、図示のように隣り合う各パッド３３（３４）が相互に絶縁された状態になるとともに、絶縁性基材３１を貫通して形成された線状導体（ビア）３２に対し、複数のビア３２を共有する形で基材３１の両面に各パッド３３，３４が対向配置（接続）された構造体が作製されたことになる。なお、図３（ａ）の例では、各パッド３３，３４の直下に残存している部分のシード層ＳＤ（図２（ｅ）参照）についてはその図示を省略している。
次の工程では（図３（ｂ）参照）、その構造体の両面（ただし、パッド３３，３４の部分を除く）に、アンダーフィル材として用いられる接着剤（未硬化状態）３５Ａを被着させる。この接着剤３５Ａには、体積収縮性を有する樹脂が用いられ、好適には、熱硬化性のエポキシ系樹脂が使用される。
以上の工程により、絶縁性基材３１の両面に対向配置された各パッド３３，３４が、絶縁性基材３１を貫通する複数のビア３２を介して電気的に接続され、基材３１上の隣り合う各パッド３３（３４）間の部分に接着剤層３５Ａが形成された構造体、すなわち、インターポーザ用基板３０が作製されたことになる。
次の工程では（図４（ａ）参照）、そのインターポーザ用基板３０を介在させて電気的に接続され、かつ機械的に接合されるべき半導体素子（チップ）１０と配線基板（パッケージ）２０を用意し、これら各部材の位置合わせを行う。
（半導体チップ１０の用意）
実装されるチップ１０は、例えば、以下のようにして作製することができる。
先ず、所要の大きさ（直径が８インチもしくは１２インチ）のシリコン（Ｓｉ）ウエハに対し、その一方の面側に所要のデバイスプロセスを施して複数のデバイスをアレイ状に作り込み、そのデバイスが形成されている側の面に窒化シリコン（ＳｉＮ）やリンガラス（ＰＳＧ）等からなるパッシベーション膜１２（図４（ａ）において破線表示で囲んだ部分の拡大図参照）を形成し、各デバイス上にパターニングされたアルミニウム（Ａｌ）の配線層の一部分に画定される電極パッド１３に対応する部分のパッシベーション膜１２を除去する（つまり、当該部分を開口して電極パッド１３を露出させる）。
次に、パッシベーション膜１２上に、必要に応じてポリイミド樹脂等の絶縁膜（図示せず）を形成した後、この絶縁膜が形成されている側の全面に、図２（ｃ）の工程で行った処理と同様にして、スパッタリング等により２層構造（Ｔｉ（Ｃｒ）／Ｃｕ）のシード層１４を形成する。さらに、このシード層１４上に、図２（ｄ）の工程で行った処理と同様にして、形成すべきバンプ（突起状の端子１１）の形状及びその配置間隔に応じた開口部を有するようパターニングされためっき用のレジスト層（図示せず）を形成する。
次いで、このレジスト層の開口部から露出しているシード層１４（電極パッド１３）上に、このシード層１４を利用した電解Ｃｕめっきを施し、所要の突起状の端子（Ｃｕバンプ）１１を形成する。さらに、適当な研削装置を用いてウエハ裏面（デバイスが形成されている側と反対側の面）を研削し、所定の厚さに薄くした後、図３（ａ）の工程で行った処理と同様にして、めっき用のレジスト層を除去し、露出しているシード層１４を選択エッチングする。この後、所定の表面洗浄等を行い、ウエハを各デバイス単位に分割（ダイシング）する。
これによって、図示のようにデバイス形成面側がパッシベーション膜１２で覆われ、突起状の端子（バンプ）１１がエリアアレイ状に配置された構造を有する半導体チップ１０が作製されたことになる。
（配線基板２０の用意）
配線基板２０の本体を構成する樹脂基板２１の形態としては、上述したように少なくとも最表層に配線層が形成された基板であって、各配線層が基板内部を通して電気的に接続されている形態のものであれば十分である。
樹脂基板２１の内部に配線層が形成されている形態の場合、例えば、ビルドアップ法を用いた多層構造の配線基板を利用することができる。その典型的な製造プロセスは、ベース基材としてのコア基板を中心としてその両面に、絶縁層（エポキシ系樹脂）の形成、絶縁層におけるビアホールの形成、ビアホールの内部を含めた配線層（Ｃｕ）の形成を順次繰り返して積み上げていくものである。かかるプロセスを経て形成された最表層の配線層２２，２３は、基板内部の所要箇所に適宜形成された各配線層及び各配線層間を相互に接続するビアホール（に充填された導体）を介して電気的に接続されている。
あるいは、樹脂基板２１の内部に配線層が形成されていない形態の場合には、この樹脂基板２１の所要箇所に適宜形成されたスルーホール（に充填された導体）を介して最表層の各配線層２２，２３が電気的に接続されている。
最表層の配線層２２，２３の所要の箇所に画定される各パッド２２Ｐ，２３Ｐには、インターポーザ用基板３０上に設けたパッド３４、外部接続端子（図中破線で示すはんだボール２６等）が接合されるので、配線層（Ｃｕ）２２，２３上にＮｉめっき及びＡｕめっきをこの順に施しておくのが望ましい。これは、外部接続端子等を接合したときのコンタクト性を良くするためと、パッド２２Ｐ，２３Ｐを構成するＣｕ層とＡｕ層との密着性を高め、ＣｕがＡｕ層中へ拡散するのを防止するためである。
さらに樹脂基板２１の両面に、それぞれ保護膜として機能するソルダレジスト層２４及び２５を形成する。例えば、感光性のエポキシ系樹脂を樹脂基板２１及び各配線層２２，２３上に塗布し、各樹脂層をそれぞれ所要の形状（パッド２２Ｐ，２３Ｐの部分を露出させた形状）にパターニングすることで、ソルダレジスト層２４，２５を形成することができる。
これによって、図示のように樹脂基板２１の両面に所要の形状にパターニングされた配線層２２及び２３を有し、各配線層２２，２３の所要の箇所に画定されたパッド２２Ｐ，２３Ｐを露出させて両面を覆うように形成されたソルダレジスト層２４及び２５を備えた配線基板（パッケージ）２０が作製されたことになる。
このようにして用意された各部材（配線基板２０、インターポーザ用基板３０、チップ１０）を、図４（ａ）に示すように位置合わせする。すなわち、配線基板２０のチップ実装面側の各端子（パッド）２２Ｐの上方にインターポーザ用基板３０上の対応する各パッド３４が位置し、かつ、このインターポーザ用基板３０上の反対側の各パッド３３の上方にチップ１０の対応する各端子１１が位置するように、各部材２０，３０，１０の位置合わせを行う。
次の工程では（図４（ｂ）参照）、その位置合わせされた各部材（配線基板２０、インターポーザ用基板３０、チップ１０）を重ね合わせ、１対のプレス熱盤（図示せず）の間に配置し、真空プレス等により上下両面から加熱・加圧して積層し、一体構造とする。
この加熱・加圧処理により、インターポーザ用基板３０の両面に形成された未硬化状態の接着剤層３５Ａ（熱硬化性のエポキシ系樹脂）が溶融し、その溶融した樹脂が、図示のようにアンダーフィル樹脂３５としてチップ１０と配線基板２０の間の空隙を充填する。そして、この樹脂３５が硬化されることで、インターポーザ用基板３０とチップ１０及び配線基板２０との機械的な接合が確保される。
また、その加熱・加圧処理の過程で、チップ１０の端子１１及び配線基板２０の端子２２Ｐがそれぞれインターポーザ用基板３０上の対応する各パッド３３，３４に圧接（コンタクト）し、電気的に接続される（フリップチップ実装）。その際、熱硬化されたアンダーフィル樹脂３５の体積収縮性により、各端子１１、２２Ｐと各パッド３３，３４との接触状態が樹脂３５で固定化されるので、インターポーザ用基板３０とチップ１０及び配線基板２０との電気的な接続が安定に維持される。
以上の工程により、図１に示す半導体装置（電子部品の実装構造）５０が作製されたことになる。
以上説明したように、本実施形態に係る電子部品の実装構造（半導体装置）５０によれば、電子部品としての半導体チップ１０と配線基板（パッケージ）２０との間にインターポーザ用基板３０が介在され、この基板３０の絶縁性基材３１に厚さ方向に貫通する微小径の線状導体（ビア）３２が高密度に設けられるとともに、複数のビア３２を共有する形で基材３１の両面にパッド３３，３４が対向配置（接続）され、さらに、各パッド３３，３４（複数のビア３２）を介してチップ１０の端子１１とパッケージ２０上の対応する端子（パッド）２２Ｐとが電気的に接続されている。
つまり、チップ１０の端子１１とパッケージ２０上の対応する端子２２Ｐとは、従来のように電気的物質移動を起こし易い低融点金属の一つであるはんだ（はんだバンプ）を用いて接続されているのではなく、複数のビア３２（及び各パッド３３，３４）を介在させて接続されている。これにより、チップ１０を実装した後の使用時（通電時）において、従来技術に見られたような、チップと基板の接続部での電気的物質移動による電気抵抗の増大や断線等の不都合を実質的に解消することができる。その結果、チップ１０と配線基板（パッケージ）２０の接続信頼性を高めることが可能となる。
また、チップ１０とパッケージ２０の間に介在されるインターポーザ用基板３０（特に絶縁性基材３１）を構成する材料には、チップ１０とパッケージ２０の中間的な熱膨張係数（ＣＴＥ）を有した材料を選定しているので、チップ実装後の使用時（通電時）において、チップ１０とパッケージ２０のＣＴＥの違いに起因して両者間に応力（熱ストレス）が発生した場合でも、その発生した熱ストレス（これは、パッケージの反りをひき起こす要因になり得る）をインターポーザ用基板３０において有効に吸収（緩和）することができる。これは、チップ１０とパッケージ２０の接続信頼性の向上に寄与する。
＜他の実施形態…図５〜図８参照＞
図５は、上述した実施形態（図１〜図４）で使用されるインターポーザ用基板３０の第１の変形例に係るインターポーザ用基板３０ａの構成（断面図）を示したものである。
本実施形態のインターポーザ用基板３０ａは、上述した実施形態のインターポーザ用基板３０の構成（図３（ｂ）参照）と比べて、絶縁性基材３１の両面に対向配置された各パッド３３，３４が、絶縁性基材３１を貫通する複数のビア３２を介して電気的に接続されるとともに、基材３１の両面にそれぞれパッド３３，３４を覆うように接着剤層３６Ａが形成されている点で相違する。他の構成については、上述した実施形態の場合と同様であるので、その説明は省略する。
接着剤層３６Ａは、上述した実施形態における接着剤層３５Ａと同様に、体積収縮性を有する樹脂（熱硬化性のエポキシ系樹脂）からなり、未硬化状態で形成される。そして、チップ１０をインターポーザ用基板３０ａを介して配線基板（パッケージ）２０に実装する際に（図４（ｂ）参照）、その加熱・加圧処理の過程で、未硬化状態の接着剤層３６Ａが溶融する一方で、チップ１０の端子１１と配線基板２０の端子２２Ｐが、その溶融した樹脂を突き抜けてインターポーザ用基板３０ａ上の対応する各パッド３３，３４にコンタクトし、電気的に接続される（フリップチップ実装）。また、その溶融した樹脂（接着剤層３６Ａ）は、アンダーフィル樹脂３５としてチップ１０と配線基板２０の間の空隙を充填する。
これにより、上述した実施形態と同様の電子部品（チップ１０）の実装構造（半導体装置）５０を作製することができる。従って、本実施形態においても、上述した実施形態と同様の作用効果を奏することができる。
図６は、上述した実施形態（図１〜図４）で使用されるインターポーザ用基板３０の第２の変形例に係るインターポーザ用基板３０ｂの構成（断面図）を示したものである。
本実施形態のインターポーザ用基板３０ｂは、第１の変形例に係るインターポーザ用基板３０ａ（図５）の構成と比べて、絶縁性基材３１の両面に形成されたパッド３３，３４の表面に、それぞれ低融点金属の導体層３７，３８が形成されている点で相違する。他の構成については、第１の変形例の場合と同様であるので、その説明は省略する。
各パッド３３，３４の表面に形成される低融点金属の導体層３７，３８は、チップ１０をインターポーザ用基板３０ｂを介して配線基板（パッケージ）２０に実装する際に（図４（ｂ）参照）、その加熱・加圧処理の過程で溶融状態となる金属材料から形成されている。低融点金属の材料としては、例えば、融点温度が３００℃以下である錫（Ｓｎ）や、Ｓｎを主成分として含むはんだ（Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ等）が好適に用いられる。ただし、Ｓｎもしくはその合金は、電気的物質移動を起こし易いため、その使用量は極力少なくするのが望ましい。
上述した各実施形態（図４、図５）では、インターポーザ用基板３０とチップ１０及び配線基板２０との電気的な接続は、チップ１０の端子１１及び配線基板２０の端子（パッド）２２Ｐとインターポーザ用基板３０上の対応する各パッド３３，３４との接触（コンタクト）により実現しているが、この実施形態（図６）では、低融点金属の導体層３７，３８を介してチップ１０の端子１１及び配線基板２０の端子２２Ｐとインターポーザ用基板３０ｂの各パッド３３，３４とが固定的に接続されるようになっている。
つまり、インターポーザ用基板３０ｂを介してチップ１０を配線基板２０に実装する際に（図４（ｂ）参照）、加熱・加圧処理の過程で低融点金属（Ｓｎもしくはその合金）が溶融し硬化することで、この低融点金属の導体層３７，３８を介して各端子１１，２２Ｐと各パッド３３，３４が機械的に固定化され、チップ１０及び配線基板２０とインターポーザ用基板３０ｂとの電気的な接続をより確実なものにすることができる。これにより、実装後の使用時（通電時）において接続部の電気抵抗を安定化させることができる。これは、接続信頼性の向上に寄与する。
図７は、上述した実施形態（図１〜図４）で使用されるインターポーザ用基板３０の第３の変形例に係るインターポーザ用基板３０ｃの構成を示したものであり、（ａ）はそのインターポーザ用基板３０ｃの断面図、（ｂ）は（ａ）のＡ−Ａ’線に沿って見たときの平面図（一部）を示している。
本実施形態のインターポーザ用基板３０ｃは、第１の変形例に係るインターポーザ用基板３０ａ（図５）の構成と比べて、絶縁性基材３１の両面に対向配置された１対のパッド３３，３４が、それぞれ当該パッドの周囲に所定の間隔を空けて、グランドに繋がる導体層（グランド層）３３Ｇ，３４Ｇによって囲まれている点で相違する。他の構成については、第１の変形例の場合と同様であるので、その説明は省略する。
各パッド３３，３４の周囲を囲むよう形成されたグランド層３３Ｇ，３４Ｇは、各パッド３３，３４と同様に、絶縁性基材３１に設けられた複数のビア３２を共有する形で対向配置（接続）されている。また、パッド３３，３４とこれに対応するグランド層３３Ｇ，３４Ｇとの間に空けるべき間隔は、上述したパッド３３（３４）間の距離と同様に、ビア３２の直径よりも大きくなるよう選定されている。その理由は、上述したように金属充填密度を高くしている（つまり、ビア３２を高密度に配置している）からである。
この実施形態によれば、上述した各実施形態で得られた効果に加えて、さらに以下のメリットがある。すなわち、この構成は一種の同軸線路と同等の構造を有しているので、シールド（遮蔽）効果を奏することができる。また、各パッド３３，３４の周囲を囲むようにグランド層３３Ｇ，３４Ｇが設けられているので、当該パッドを信号端子として利用したときに、隣りの信号端子（パッド３３，３４）との間に生じる電気的結合（容量結合）を低減することができ、その信号端子自体がノイズ源となるのを防ぐことができる。
この効果の一例を図８に示す。図８において、「従来技術」の端子間容量とは、パッケージに設けられた隣り合う端子（パッド）間の容量を指し、「発明技術（パッドのみ）」の端子間容量とは、パッケージ２０上の隣り合う端子（パッド）２２Ｐ間の容量を指し、「発明技術（パッド＋グランド層）」の端子間容量とは、本実施形態（図７）のインターポーザ用基板３０ｃを用いた場合のパッケージ２０上の隣り合う端子（パッド）２２Ｐ間の容量を指している。図示のグラフからわかるように、従来技術の場合と比べて、端子間容量は低減されている。
１０…半導体素子（チップ／電子部品）、
１１…（突起状の）端子、
２０…配線基板（パッケージ）、
２１…樹脂基板（配線基板本体）、
２２Ｐ…パッド（端子）、
２４，２５…ソルダレジスト層（保護膜／絶縁層）、
３０，３０ａ，３０ｂ，３０ｃ…インターポーザ用基板（介在基板）、
３１…絶縁性基材、
３２…ビア（線状導体）、
３３，３４…パッド、
３３Ｇ，３４Ｇ…グランド層、
３５（３５Ａ，３６Ａ）…アンダーフィル樹脂（接着剤層）、
３７，３８…低融点金属の導体層、
５０…電子部品の実装構造（半導体装置）。

Claims (10)

  1. 端子を有する電子部品と、
    前記電子部品の端子と電気的に接続されるべき端子を有する配線基板と、
    前記電子部品と前記配線基板の間に配置され、絶縁性基材にその厚さ方向に貫通する多数の線状導体が設けられた構造を有する介在基板とを備え、
    前記電子部品の端子と前記配線基板の端子とが、前記介在基板における複数の線状導体を介して電気的に接続されていることを特徴とする電子部品の実装構造。
  2. 前記絶縁性基材の両面に、前記複数の線状導体を共有する形でそれぞれ導体層からなる１対のパッドが形成され、一方のパッドに前記電子部品の端子が接続され、他方のパッドに前記配線基板の端子が接続されていることを特徴とする請求項１に記載の電子部品の実装構造。
  3. 前記１対のパッドは、当該パッドの周囲に所定の間隔を空けて、グランドに繋がる導体層によって囲まれていることを特徴とする請求項２に記載の電子部品の実装構造。
  4. 前記介在基板の熱膨張係数は、前記電子部品の熱膨張係数よりも大きく、かつ、前記配線基板の熱膨張係数よりも小さく選定されていることを特徴とする請求項１に記載の電子部品の実装構造。
  5. 前記電子部品と前記介在基板の間の空隙、及び、前記配線基板と前記介在基板の間の空隙に、体積収縮性を有する樹脂が充填されていることを特徴とする請求項４に記載の電子部品の実装構造。
  6. 前記樹脂に無機フィラーが混合されていることを特徴とする請求項５に記載の電子部品の実装構造。
  7. 前記１対のパッドの表面に、それぞれ低融点金属の導体層が形成されていることを特徴とする請求項２に記載の電子部品の実装構造。
  8. 前記１対のパッドが前記絶縁性基材の両面に複数対形成される場合に、各面側の複数のパッドは、隣り合うパッド間の距離が前記線状導体の直径よりも大きくなるように配置されていることを特徴とする請求項２に記載の電子部品の実装構造。
  9. 前記絶縁性基材における多数の線状導体は、隣り合う線状導体間の距離が線状導体の直径よりも小さくなるように配置されていることを特徴とする請求項１に記載の電子部品の実装構造。
  10. 前記絶縁性基材における多数の線状導体は、いずれのパッドにも接続されていない孤立した線状導体を含むことを特徴とする請求項２に記載の電子部品の実装構造。
JP2009120634A 2009-05-19 2009-05-19 電子部品の実装構造 Active JP5385682B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009120634A JP5385682B2 (ja) 2009-05-19 2009-05-19 電子部品の実装構造
US12/777,605 US8304664B2 (en) 2009-05-19 2010-05-11 Electronic component mounted structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009120634A JP5385682B2 (ja) 2009-05-19 2009-05-19 電子部品の実装構造

Publications (3)

Publication Number Publication Date
JP2010272562A true JP2010272562A (ja) 2010-12-02
JP2010272562A5 JP2010272562A5 (ja) 2012-03-29
JP5385682B2 JP5385682B2 (ja) 2014-01-08

Family

ID=43123818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009120634A Active JP5385682B2 (ja) 2009-05-19 2009-05-19 電子部品の実装構造

Country Status (2)

Country Link
US (1) US8304664B2 (ja)
JP (1) JP5385682B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045804A (ja) * 2011-08-22 2013-03-04 Shinko Electric Ind Co Ltd 基材
JP2013046036A (ja) * 2011-08-26 2013-03-04 Shinko Electric Ind Co Ltd 基材
JP5531122B1 (ja) * 2013-01-25 2014-06-25 株式会社野田スクリーン 半導体装置
JP2015076564A (ja) * 2013-10-11 2015-04-20 日本特殊陶業株式会社 セラミック配線基板
US9202781B2 (en) 2012-10-29 2015-12-01 Shinko Electric Industries Co., Ltd. Wiring substrate, method for manufacturing wiring substrate, and semiconductor package
WO2020122014A1 (ja) * 2018-12-10 2020-06-18 凸版印刷株式会社 半導体装置用配線基板とその製造方法、及び半導体装置
JP2020191323A (ja) * 2019-05-20 2020-11-26 凸版印刷株式会社 半導体パッケージ用配線基板及び半導体パッケージ、並びにそれらの製造方法
JP2020191437A (ja) * 2019-05-22 2020-11-26 レノボ・シンガポール・プライベート・リミテッド インターポーザー、電子基板および電子基板の製造方法
KR20200139455A (ko) * 2019-06-04 2020-12-14 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5436963B2 (ja) * 2009-07-21 2014-03-05 新光電気工業株式会社 配線基板及び半導体装置
US8643154B2 (en) 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
TWI447864B (zh) 2011-06-09 2014-08-01 Unimicron Technology Corp 封裝基板及其製法
KR20130030935A (ko) * 2011-09-20 2013-03-28 에스케이하이닉스 주식회사 반도체 장치
US8901435B2 (en) 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
TWI495074B (zh) * 2012-11-30 2015-08-01 Ind Tech Res Inst 減能結構
US9226396B2 (en) * 2013-03-12 2015-12-29 Invensas Corporation Porous alumina templates for electronic packages
JP6082284B2 (ja) * 2013-03-14 2017-02-15 新光電気工業株式会社 配線基板及びその製造方法
TWI560815B (en) * 2014-05-09 2016-12-01 Siliconware Precision Industries Co Ltd Semiconductor packages, methods for fabricating the same and carrier structures
JP6369560B2 (ja) * 2015-04-17 2018-08-08 株式会社村田製作所 セラミック配線基板およびセラミック配線基板の製造方法
JP6972523B2 (ja) * 2016-09-13 2021-11-24 セイコーエプソン株式会社 電子機器
JP6903981B2 (ja) * 2017-03-23 2021-07-14 セイコーエプソン株式会社 検出装置
EP3935923A1 (en) * 2019-03-06 2022-01-12 TTM Technologies, Inc. Methods for fabricating printed circuit board assemblies with high density via array

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62234804A (ja) * 1986-04-03 1987-10-15 富士ゼロックス株式会社 異方導電フイルム
JPH0487213A (ja) * 1990-07-27 1992-03-19 Ricoh Co Ltd 異方性導電膜およびその製造方法
JPH04296036A (ja) * 1991-03-26 1992-10-20 Ricoh Co Ltd 電気回路装置
JP2000243147A (ja) * 1999-02-16 2000-09-08 Nec Corp 異方性導電フィルム、これを用いた半導体装置及びその製造方法
JP2001144511A (ja) * 1999-11-17 2001-05-25 Mitsubishi Electric Corp 平面型導波路の接続用変換器
JP2001156209A (ja) * 1999-11-29 2001-06-08 Casio Comput Co Ltd 半導体装置
JP2002261455A (ja) * 2001-02-27 2002-09-13 Kyocera Corp 多層配線基板およびこれを用いた電子装置
JP2008270158A (ja) * 2007-03-27 2008-11-06 Fujifilm Corp 異方導電性部材およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4463084A (en) * 1982-02-09 1984-07-31 Alps Electric Co., Ltd. Method of fabricating a circuit board and circuit board provided thereby
JPS58141595A (ja) 1982-02-17 1983-08-22 アルプス電気株式会社 回路板の形成方法
JPS58137915A (ja) 1982-02-09 1983-08-16 アルプス電気株式会社 回路板の形成方法
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
TWI281879B (en) * 2002-05-24 2007-06-01 Mitsubishi Gas Chemical Co Crystalline silicoaluminophosphate salt molecular sieve having octaoxygen-membered ring pore, process for producing the same and process for producing methylamine with the molecular sieve as catalyst
JP2004273480A (ja) 2003-03-05 2004-09-30 Sony Corp 配線基板およびその製造方法および半導体装置
TWI255466B (en) * 2004-10-08 2006-05-21 Ind Tech Res Inst Polymer-matrix conductive film and method for fabricating the same
US7925900B2 (en) * 2007-01-26 2011-04-12 Microsoft Corporation I/O co-processor coupled hybrid computing device
EP1976007B1 (en) 2007-03-27 2017-11-29 Fujifilm Corporation Method of manufacture of anisotropically conductive member
JP5344667B2 (ja) 2007-12-18 2013-11-20 太陽誘電株式会社 回路基板およびその製造方法並びに回路モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62234804A (ja) * 1986-04-03 1987-10-15 富士ゼロックス株式会社 異方導電フイルム
JPH0487213A (ja) * 1990-07-27 1992-03-19 Ricoh Co Ltd 異方性導電膜およびその製造方法
JPH04296036A (ja) * 1991-03-26 1992-10-20 Ricoh Co Ltd 電気回路装置
JP2000243147A (ja) * 1999-02-16 2000-09-08 Nec Corp 異方性導電フィルム、これを用いた半導体装置及びその製造方法
JP2001144511A (ja) * 1999-11-17 2001-05-25 Mitsubishi Electric Corp 平面型導波路の接続用変換器
JP2001156209A (ja) * 1999-11-29 2001-06-08 Casio Comput Co Ltd 半導体装置
JP2002261455A (ja) * 2001-02-27 2002-09-13 Kyocera Corp 多層配線基板およびこれを用いた電子装置
JP2008270158A (ja) * 2007-03-27 2008-11-06 Fujifilm Corp 異方導電性部材およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045804A (ja) * 2011-08-22 2013-03-04 Shinko Electric Ind Co Ltd 基材
JP2013046036A (ja) * 2011-08-26 2013-03-04 Shinko Electric Ind Co Ltd 基材
US9202781B2 (en) 2012-10-29 2015-12-01 Shinko Electric Industries Co., Ltd. Wiring substrate, method for manufacturing wiring substrate, and semiconductor package
JP5531122B1 (ja) * 2013-01-25 2014-06-25 株式会社野田スクリーン 半導体装置
JP2015076564A (ja) * 2013-10-11 2015-04-20 日本特殊陶業株式会社 セラミック配線基板
JPWO2020122014A1 (ja) * 2018-12-10 2021-09-02 凸版印刷株式会社 半導体装置用配線基板とその製造方法、及び半導体装置
WO2020122014A1 (ja) * 2018-12-10 2020-06-18 凸版印刷株式会社 半導体装置用配線基板とその製造方法、及び半導体装置
JP7196936B2 (ja) 2018-12-10 2022-12-27 凸版印刷株式会社 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP2020191323A (ja) * 2019-05-20 2020-11-26 凸版印刷株式会社 半導体パッケージ用配線基板及び半導体パッケージ、並びにそれらの製造方法
JP7451880B2 (ja) 2019-05-20 2024-03-19 Ｔｏｐｐａｎホールディングス株式会社 半導体パッケージおよび製造方法
JP2020191437A (ja) * 2019-05-22 2020-11-26 レノボ・シンガポール・プライベート・リミテッド インターポーザー、電子基板および電子基板の製造方法
KR20200139455A (ko) * 2019-06-04 2020-12-14 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법

Also Published As

Publication number Publication date
US8304664B2 (en) 2012-11-06
US20100294552A1 (en) 2010-11-25
JP5385682B2 (ja) 2014-01-08

Similar Documents

Publication Publication Date Title
JP5385682B2 (ja) 電子部品の実装構造
US6828669B2 (en) Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof
JP5026400B2 (ja) 配線基板及びその製造方法
JP5221315B2 (ja) 配線基板及びその製造方法
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
JP4950693B2 (ja) 電子部品内蔵型配線基板及びその実装部品
JP5948795B2 (ja) 半導体装置の製造方法
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
JP2009158593A (ja) バンプ構造およびその製造方法
JP2003031719A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP2006196860A (ja) 半導体パッケージ及びその製造方法
JP5249132B2 (ja) 配線基板
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2011054805A (ja) 半導体装置、及び半導体装置の製造方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4835629B2 (ja) 半導体装置の製造方法
JP7351107B2 (ja) 配線基板及び配線基板の製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP3589928B2 (ja) 半導体装置
JP2008192878A (ja) 多層配線基板及びその製造方法
JP5285385B2 (ja) 積層配線基板の製造方法
JP2008218521A (ja) 回路装置およびその製造方法
JP5075424B2 (ja) 電子部品内蔵型配線基板の製造方法
JP4429435B2 (ja) バンプ付き二層回路テープキャリアおよびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131004

R150 Certificate of patent or registration of utility model

Ref document number: 5385682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150